JP3182164B2 - パルス復調回路 - Google Patents
パルス復調回路Info
- Publication number
- JP3182164B2 JP3182164B2 JP09327591A JP9327591A JP3182164B2 JP 3182164 B2 JP3182164 B2 JP 3182164B2 JP 09327591 A JP09327591 A JP 09327591A JP 9327591 A JP9327591 A JP 9327591A JP 3182164 B2 JP3182164 B2 JP 3182164B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- smoothing capacitor
- demodulation circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は１と０を表わすように振
幅変調されたデジタル信号を復調するパルス復調回路や
パルス幅変調（ＰＷＭ）信号の復調回路に用いるパルス
復調回路に関するものである。
幅変調されたデジタル信号を復調するパルス復調回路や
パルス幅変調（ＰＷＭ）信号の復調回路に用いるパルス
復調回路に関するものである。
【０００２】図９（イ）に示すように搬送波（正弦波）
を所定の期間ごとに送信する場合（例えば「１」）と送
信しない場合（例えば「０」）とを設けることでデジタ
ル信号（例えば、１，０，１）を無線通信することがで
きる。受信側はこれを復調して図９（ロ）のようなパル
スを得る。一方、ＰＷＭ信号の無線通信でも、図９
（ニ）の形のパルスを直接送信するのでなく、このパル
ス幅の期間に図９（ハ）の如く正弦波の搬送波を送信す
ることによってＰＷＭ信号を送信する。受信側は復調す
ることにより図９（ニ）のパルスを得る。このような図
９（イ）や（ハ）の如き変調信号から図９の（ロ）、
（ニ）に示すパルスを得るために受信側ではパルス復調
回路を用いる。尚、前記搬送波をここでは変調信号Ｖｉ
ともいうことにする。図５は従来のパルス復調回路であ
り、１は直線検波回路を構成するダイオード、２は平滑
用コンデンサ、３は上記平滑用コンデンサ２の電荷を放
電するための負荷抵抗で、上記ダイオード１、平滑用コ
ンデンサ２及び負荷抵抗３により包絡線検波回路を構成
する。４は上記包絡線検波回路の検波出力を波形整形す
るヒステリシスコンパレータである。
を所定の期間ごとに送信する場合（例えば「１」）と送
信しない場合（例えば「０」）とを設けることでデジタ
ル信号（例えば、１，０，１）を無線通信することがで
きる。受信側はこれを復調して図９（ロ）のようなパル
スを得る。一方、ＰＷＭ信号の無線通信でも、図９
（ニ）の形のパルスを直接送信するのでなく、このパル
ス幅の期間に図９（ハ）の如く正弦波の搬送波を送信す
ることによってＰＷＭ信号を送信する。受信側は復調す
ることにより図９（ニ）のパルスを得る。このような図
９（イ）や（ハ）の如き変調信号から図９の（ロ）、
（ニ）に示すパルスを得るために受信側ではパルス復調
回路を用いる。尚、前記搬送波をここでは変調信号Ｖｉ
ともいうことにする。図５は従来のパルス復調回路であ
り、１は直線検波回路を構成するダイオード、２は平滑
用コンデンサ、３は上記平滑用コンデンサ２の電荷を放
電するための負荷抵抗で、上記ダイオード１、平滑用コ
ンデンサ２及び負荷抵抗３により包絡線検波回路を構成
する。４は上記包絡線検波回路の検波出力を波形整形す
るヒステリシスコンパレータである。
【０００３】入力端子５より図６に示すパルス信号の変
調信号Ｖｉが供給されると、該変調信号Ｖｉはダイオー
ド１で検波された後、平滑用コンデンサ２及び抵抗３よ
り成る平滑回路に導かれ、この平滑回路の時定数により
上記平滑用コンデンサ２の端子電圧、即ち包絡線検波回
路の検波出力Ｖｄは図７に示すようになり、その放電特
性曲線がＶｄ＝Ｅ・｛ｅの（−ｔ／２）乗｝となって滑
らかに減衰する特性を示す。この検波出力Ｖｄは次段の
ヒステリシスコンパレータ４に導かれ、ここで波形整形
された後、出力端子６より図８に示すようなパルス復調
出力Ｖｏとして出力される。図７において、Ｖ１，Ｖ２
はヒステリシスコンパレータ４のスレッショールド電圧
を示しており、図８の波形は入力がＶ１以上で立ち上が
り、その後Ｖ２以下になったときに立ち下がる。
調信号Ｖｉが供給されると、該変調信号Ｖｉはダイオー
ド１で検波された後、平滑用コンデンサ２及び抵抗３よ
り成る平滑回路に導かれ、この平滑回路の時定数により
上記平滑用コンデンサ２の端子電圧、即ち包絡線検波回
路の検波出力Ｖｄは図７に示すようになり、その放電特
性曲線がＶｄ＝Ｅ・｛ｅの（−ｔ／２）乗｝となって滑
らかに減衰する特性を示す。この検波出力Ｖｄは次段の
ヒステリシスコンパレータ４に導かれ、ここで波形整形
された後、出力端子６より図８に示すようなパルス復調
出力Ｖｏとして出力される。図７において、Ｖ１，Ｖ２
はヒステリシスコンパレータ４のスレッショールド電圧
を示しており、図８の波形は入力がＶ１以上で立ち上が
り、その後Ｖ２以下になったときに立ち下がる。
【０００４】
【発明が解決しようとする課題】上記従来のパルス復調
回路においては包絡線検波回路の検波出力Ｖｄは平滑用
コンデンサ２と抵抗３より成る平滑回路の時定数ＣＲ
（Ｃはコンデンサ２の容量、Ｒは抵抗３の抵抗値）によ
り、その放電特性曲線がＶｄ＝Ｅ・｛ｅの（−ｔ／２）
乗｝となって、図７に示すように指数関数曲線となり放
電の減衰特性が滑らかで所定のレベルＶ２に達するのに
時間がかかる。その後、ヒステリシスコンパレータ４に
より図８に示すように波形の整形を行うが、波形整形を
行った復調出力Ｖｏのパルス幅が延びるという問題があ
った。
回路においては包絡線検波回路の検波出力Ｖｄは平滑用
コンデンサ２と抵抗３より成る平滑回路の時定数ＣＲ
（Ｃはコンデンサ２の容量、Ｒは抵抗３の抵抗値）によ
り、その放電特性曲線がＶｄ＝Ｅ・｛ｅの（−ｔ／２）
乗｝となって、図７に示すように指数関数曲線となり放
電の減衰特性が滑らかで所定のレベルＶ２に達するのに
時間がかかる。その後、ヒステリシスコンパレータ４に
より図８に示すように波形の整形を行うが、波形整形を
行った復調出力Ｖｏのパルス幅が延びるという問題があ
った。
【０００５】
【課題を解決するための手段】本発明は上記の問題を解
決するため、振幅にデジタル情報が表わされた搬送波又
はＰＷＭ信号の搬送波を包絡線検波回路で検波した後、
波形整形回路で波形整形してパルス化するパルス復調回
路において、上記包絡線検波回路の平滑用コンデンサの
後段で該平滑用コンデンサに並列に、該平滑用コンデン
サの端子電圧を制限するリミッタ回路と、前記平滑コン
デンサの端子電圧を直線的に降下させる定電流回路を接
続した構成にする。
決するため、振幅にデジタル情報が表わされた搬送波又
はＰＷＭ信号の搬送波を包絡線検波回路で検波した後、
波形整形回路で波形整形してパルス化するパルス復調回
路において、上記包絡線検波回路の平滑用コンデンサの
後段で該平滑用コンデンサに並列に、該平滑用コンデン
サの端子電圧を制限するリミッタ回路と、前記平滑コン
デンサの端子電圧を直線的に降下させる定電流回路を接
続した構成にする。
【０００６】
【作用】上記の構成によれば、パルス信号の変調信号は
包絡線検波回路に導かれて検波されるが、包絡線検波回
路の平滑回路に定電流負荷回路とリミッタ回路が設けら
れているので、該リミッタ回路により平滑回路の充電電
圧が一定電圧以上には上昇せず、また上記定電流負荷回
路により平滑回路の放電特性が直線状に降下するので比
較的短時間に包絡線検波出力の電位を所定レベルまで降
下させることができる。従って波形整形回路において所
定のヒステリシス電圧を有するコンパレータ等にて波形
の整形を行う場合、整形された波形のパルス幅の延びを
少なくすることができる。
包絡線検波回路に導かれて検波されるが、包絡線検波回
路の平滑回路に定電流負荷回路とリミッタ回路が設けら
れているので、該リミッタ回路により平滑回路の充電電
圧が一定電圧以上には上昇せず、また上記定電流負荷回
路により平滑回路の放電特性が直線状に降下するので比
較的短時間に包絡線検波出力の電位を所定レベルまで降
下させることができる。従って波形整形回路において所
定のヒステリシス電圧を有するコンパレータ等にて波形
の整形を行う場合、整形された波形のパルス幅の延びを
少なくすることができる。
【０００７】
【実施例】図１は本発明の一実施例の回路図である。同
図において、図５に示す従来例と同一部分は同一符号を
付し説明を省略する。図１において、７は平滑用コンデ
ンサ２と並列に設けたツェナーダイオードであり、平滑
用コンデンサ２の端子電圧がツェナー電圧Ｖｚ以上にな
ると放電して上記端子電圧を制限するリミッタ回路とし
て働く。８は上記平滑用コンデンサ２と並列に設けた定
電流負荷回路である。
図において、図５に示す従来例と同一部分は同一符号を
付し説明を省略する。図１において、７は平滑用コンデ
ンサ２と並列に設けたツェナーダイオードであり、平滑
用コンデンサ２の端子電圧がツェナー電圧Ｖｚ以上にな
ると放電して上記端子電圧を制限するリミッタ回路とし
て働く。８は上記平滑用コンデンサ２と並列に設けた定
電流負荷回路である。
【０００８】従って、入力端子５より図２に示すパルス
信号の変調信号Ｖｉが供給されると、該変調信号Ｖｉは
ダイオード１で検波された後、平滑用コンデンサ２に充
電される。平滑用コンデンサ２の端子電圧がツェナーダ
イオード７のツェナー電圧Ｖｚ以上になると図３に示す
ように平滑用コンデンサ２への充電電流はツェナーダイ
オード７を介してバイパスされ、平滑用コンデンサ２に
は蓄積されないようになり、平滑用コンデンサ２の端子
電圧は上記ツェナー電圧Ｖｚに保たれる。
信号の変調信号Ｖｉが供給されると、該変調信号Ｖｉは
ダイオード１で検波された後、平滑用コンデンサ２に充
電される。平滑用コンデンサ２の端子電圧がツェナーダ
イオード７のツェナー電圧Ｖｚ以上になると図３に示す
ように平滑用コンデンサ２への充電電流はツェナーダイ
オード７を介してバイパスされ、平滑用コンデンサ２に
は蓄積されないようになり、平滑用コンデンサ２の端子
電圧は上記ツェナー電圧Ｖｚに保たれる。
【０００９】ダイオード１の検波出力Ｖｄがツェナー電
圧Ｖｚ以下に降下すると、平滑用コンデンサ２に蓄積さ
れた電荷は定電流負荷回路８を通して放電する。この場
合の放電特性は図３に示すように−（Ｉ／Ｃ）ｔ（Ｉは
定電流負荷回路８の定電流、Ｃは平滑用コンデンサ２の
容量である）となり、直線的に降下し、比較的短時間に
零電位に達する。
圧Ｖｚ以下に降下すると、平滑用コンデンサ２に蓄積さ
れた電荷は定電流負荷回路８を通して放電する。この場
合の放電特性は図３に示すように−（Ｉ／Ｃ）ｔ（Ｉは
定電流負荷回路８の定電流、Ｃは平滑用コンデンサ２の
容量である）となり、直線的に降下し、比較的短時間に
零電位に達する。
【００１０】上記のようにして得られた図３に示す包絡
線検波回路の検波出力Ｖｄは次段のヒステリシスコンパ
レータ４に導かれ、該波形整形回路４において、所定レ
ベルＶ２でスライスされ図４に示すような波形整形が行
われた復調パルス信号Ｖｏを出力端子６より導出する。
この場合、上記のように検波出力Ｖｄはツェナーダイオ
ード７のツェナー電圧Ｖｚで一定レベルに抑えられてお
り、また平滑回路の放電特性は定電流負荷回路８によっ
て直線的に速やかに降下するので図４に示す復調パルス
信号Ｖｏはパルス幅が一定になり、しかもパルス幅の延
びを少なくすることができる。またパルス信号をＡＳＫ
変調する場合には、従来例では放電特性における時定数
の関係から変調波を搬送波に対して高くすることが困難
であったが、本発明の実施例においては変調波を比較的
高くすることが可能になる。
線検波回路の検波出力Ｖｄは次段のヒステリシスコンパ
レータ４に導かれ、該波形整形回路４において、所定レ
ベルＶ２でスライスされ図４に示すような波形整形が行
われた復調パルス信号Ｖｏを出力端子６より導出する。
この場合、上記のように検波出力Ｖｄはツェナーダイオ
ード７のツェナー電圧Ｖｚで一定レベルに抑えられてお
り、また平滑回路の放電特性は定電流負荷回路８によっ
て直線的に速やかに降下するので図４に示す復調パルス
信号Ｖｏはパルス幅が一定になり、しかもパルス幅の延
びを少なくすることができる。またパルス信号をＡＳＫ
変調する場合には、従来例では放電特性における時定数
の関係から変調波を搬送波に対して高くすることが困難
であったが、本発明の実施例においては変調波を比較的
高くすることが可能になる。
【００１１】
【発明の効果】本発明は以上の構成であるから、変調信
号の搬送波入力振幅が変化しても復調出力パルス幅が変
化することなく、搬送波入力振幅が一定以上であれば復
調出力パルス幅を一定にすることができ、また同時に復
調出力パルス幅の延びも少なく抑えることができる。し
かもこれを簡単な構成で実現でき、設計も簡単である。
号の搬送波入力振幅が変化しても復調出力パルス幅が変
化することなく、搬送波入力振幅が一定以上であれば復
調出力パルス幅を一定にすることができ、また同時に復
調出力パルス幅の延びも少なく抑えることができる。し
かもこれを簡単な構成で実現でき、設計も簡単である。
【図１】 本発明の一実施例の回路図。
【図２】 本発明のパルス復調回路の入力波形図。
【図３】 本発明の検波出力波形図。
【図４】 本発明の復調出力信号波形図。
【図５】 従来例の回路図。
【図６】 従来例のパルス復調回路の入力波形図。
【図７】 従来例の検波出力波形図。
【図８】 従来例の復調出力信号波形図。
【図９】パルス復調回路が復調対象とする信号例と復調
パルスを示す図。
パルスを示す図。
１ ダイオード ２ 平滑用コンデンサ ４ ヒステリシスコンパレータ ７ ツェナーダイオード ８ 定電流負荷回路
フロントページの続き (56)参考文献 特開 昭61−39751（ＪＰ，Ａ) 特開 昭57−83944（ＪＰ，Ａ) 特開 昭61−1141（ＪＰ，Ａ) 特開 昭61−1142（ＪＰ，Ａ) 実開 平２−12671（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】振幅にデジタル情報が表わされた搬送波又
はＰＷＭ信号の搬送波を包絡線検波回路で検波した後、
波形整形回路で波形整形してパルス化するパルス復調回
路において、上記包絡線検波回路の平滑用コンデンサの
後段で該平滑用コンデンサに並列に、該平滑用コンデン
サの端子電圧を制限するリミッタ回路と、前記平滑コン
デンサの端子電圧を直線的に降下させる定電流回路を接
続したことを特徴とするパルス復調回路。 - 【請求項２】振幅にデジタル情報が表わされた搬送波と
してＡＳＫ変調が施された搬送波が入力されることを特
徴とする請求項１に記載のパルス復調回路。 - 【請求項３】前記エミッタ回路がツェナーダイオードか
ら成ることを特徴とする請求項１又は２に記載のパルス
復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09327591A JP3182164B2 (ja) | 1991-03-29 | 1991-03-29 | パルス復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09327591A JP3182164B2 (ja) | 1991-03-29 | 1991-03-29 | パルス復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04302525A JPH04302525A (ja) | 1992-10-26 |
| JP3182164B2 true JP3182164B2 (ja) | 2001-07-03 |
Family
ID=14077890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09327591A Expired - Fee Related JP3182164B2 (ja) | 1991-03-29 | 1991-03-29 | パルス復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182164B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018047B2 (ja) | 2003-09-11 | 2007-12-05 | シャープ株式会社 | リモコン信号受信回路、リモコン信号受信方法、リモコン信号受信プログラム及びそれを記録したコンピュータ読み取り可能な記録媒体 |
| CN117596653A (zh) | 2017-12-01 | 2024-02-23 | 交互数字专利控股公司 | 网络发起的按需零能量寻呼方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5245464A (en) * | 1975-10-03 | 1977-04-09 | Akinobu Hara | Method of producing wooden bottles |
| JPS62146472A (ja) * | 1985-12-20 | 1987-06-30 | Nec Corp | ピ−ク検出回路 |
-
1991
- 1991-03-29 JP JP09327591A patent/JP3182164B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04302525A (ja) | 1992-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414512A (en) | Broadband peak detector | |
| US5142554A (en) | Data separator with noise-tolerant adaptive threshold | |
| JPS6017170B2 (ja) | チヨツパ増幅器の復調回路 | |
| US5438289A (en) | Comparator circuit | |
| EP0489927A1 (en) | Light-receiving circuit | |
| JP3182164B2 (ja) | パルス復調回路 | |
| US6965257B2 (en) | Multistage level discrimination circuit | |
| JPH10104284A (ja) | 電圧検出器回路 | |
| US5712475A (en) | Light receiving circuit with variable threshold circuit | |
| KR970005123B1 (ko) | Fsk 데이타 파형 정형 회로 | |
| US5075542A (en) | Photoelectric switch using pulse width discrimination | |
| US4692687A (en) | Optical pulse receiving device | |
| US5166542A (en) | Signal converter for converting analog signal into pulse signal and control system using the same | |
| US20040214542A1 (en) | Receiver for receiving amplitude shift keying signal | |
| JPS58114637A (ja) | 光パルス受信器 | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JP2893113B2 (ja) | 比較器回路 | |
| JPH0775336B2 (ja) | 光受信回路 | |
| SU1416974A1 (ru) | Развертывающий преобразователь | |
| SU790310A1 (ru) | Импульсное реле | |
| JP2806519B2 (ja) | 信号検出回路 | |
| JPH07118726B2 (ja) | 比較装置 | |
| JPS6233399Y2 (ja) | ||
| JPS6041498B2 (ja) | 入力信号断検出回路 | |
| JPH0114732B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |