JP2893113B2 - 比較器回路 - Google Patents
比較器回路Info
- Publication number
- JP2893113B2 JP2893113B2 JP1120865A JP12086589A JP2893113B2 JP 2893113 B2 JP2893113 B2 JP 2893113B2 JP 1120865 A JP1120865 A JP 1120865A JP 12086589 A JP12086589 A JP 12086589A JP 2893113 B2 JP2893113 B2 JP 2893113B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- voltage
- power supply
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、比較器を２段構成した比較器回路の改良
に関し、特に後段の比較器の誤動作防止を有効に達成で
きる回路構成に関する。
に関し、特に後段の比較器の誤動作防止を有効に達成で
きる回路構成に関する。
光通信は、伝送径路において電磁誘導を受けないとい
ったその優れた特徴により、ローカルエリアネットワー
ク（LAN）をはじめとする各種の通信分野に広く用いら
れつつある。
ったその優れた特徴により、ローカルエリアネットワー
ク（LAN）をはじめとする各種の通信分野に広く用いら
れつつある。
ところで、こうした光通信系の各受信部においては、
光信号を復調してそのデータ内容を把握する必要上、同
光信号を光電変換してその論理レベル内容を弁別する光
受信回路の配設が必須となる。
光信号を復調してそのデータ内容を把握する必要上、同
光信号を光電変換してその論理レベル内容を弁別する光
受信回路の配設が必須となる。
本出願人はこの種の用途に主として用いられ、かつ入
力信号のオフセット電圧に影響されることなくその論理
レベルの内容の弁別を可能とし、しかもその弁別した出
力信号のデューティ比を正常に維持することのできる光
受信回路を特許出願している（特願昭62−175694号）。
力信号のオフセット電圧に影響されることなくその論理
レベルの内容の弁別を可能とし、しかもその弁別した出
力信号のデューティ比を正常に維持することのできる光
受信回路を特許出願している（特願昭62−175694号）。
この発明は第１比較器とこの第１の比較器の後段の第
２の比較器とを２段構成した第７図に示すような比較器
回路であり、上記第１の比較器によるレベル比較によ
り、受信信号（入力信号）のオフセット電圧とは無関係
にその論理レベル内容が弁別されるようにし、またこの
第１の比較器とは前記入力信号に相当する信号および前
記閾値電圧に相当する電圧（信号）の入力態様を逆にす
る上記第２の比較器によるレベル比較により、上記弁別
された論理信号のデューティ比の狂いを自動矯正するよ
うにしている。
２の比較器とを２段構成した第７図に示すような比較器
回路であり、上記第１の比較器によるレベル比較によ
り、受信信号（入力信号）のオフセット電圧とは無関係
にその論理レベル内容が弁別されるようにし、またこの
第１の比較器とは前記入力信号に相当する信号および前
記閾値電圧に相当する電圧（信号）の入力態様を逆にす
る上記第２の比較器によるレベル比較により、上記弁別
された論理信号のデューティ比の狂いを自動矯正するよ
うにしている。
上記する構成とすることにより、所期の目的は確かに
達成できるものの、上記第７図に示すようにこれら第
１、第２の比較器は、一律の電圧Vccの電源によって動
作される。
達成できるものの、上記第７図に示すようにこれら第
１、第２の比較器は、一律の電圧Vccの電源によって動
作される。
すなわち、１段目の第１の比較器１のトランジスタ
１′のコレクタ電圧もVccであるため、該トランジスタ
１′が駆動されていない第１の比較器１の比較出力が論
理“1"レベルとなる場合には、比較出力の電圧値はコレ
クタ電圧Vcc近くまで昇圧してしまう。
１′のコレクタ電圧もVccであるため、該トランジスタ
１′が駆動されていない第１の比較器１の比較出力が論
理“1"レベルとなる場合には、比較出力の電圧値はコレ
クタ電圧Vcc近くまで昇圧してしまう。
一方、２段目の第２の比較器２も、電源電圧Vccによ
って駆動される。
って駆動される。
この場合、第２の比較器２が正常に動作する入力電圧
は、第２の比較器２の特性にもよるが概ね電源電圧Vcc
の80％程度の電圧値までである。
は、第２の比較器２の特性にもよるが概ね電源電圧Vcc
の80％程度の電圧値までである。
したがって電源電圧Vcc近くまで昇圧した上記第１の
比較器１の比較出力（論理“1"レベルの信号）が第２の
比較器２の入力端子に入力された場合は、第２の比較器
２で誤動作が発生して、正確な出力を得ることができな
いといった不都合が招来することがある。
比較器１の比較出力（論理“1"レベルの信号）が第２の
比較器２の入力端子に入力された場合は、第２の比較器
２で誤動作が発生して、正確な出力を得ることができな
いといった不都合が招来することがある。
すなわち、第６図（ｃ）は、比較器２の望ましい出力
波形のタイムチャートを示しているが、比較器２で誤動
作が発生すると、同図（ａ）に示すように、位相がずれ
てしまうことや、同図（ｂ）に示すように信号の立上が
り時に信号がつぶれてしまうことがある。
波形のタイムチャートを示しているが、比較器２で誤動
作が発生すると、同図（ａ）に示すように、位相がずれ
てしまうことや、同図（ｂ）に示すように信号の立上が
り時に信号がつぶれてしまうことがある。
本発明はこうした実情に鑑みてなされたものであり、
後段の比較器において誤動作が発生しない比較器回路を
提供することをその目的としている。
後段の比較器において誤動作が発生しない比較器回路を
提供することをその目的としている。
そこで、この発明では、入力信号のレベル比較を行な
う第１の比較器と、該第１の比較器の比較出力をその一
方の入力端子に入力して所定の基準信号とのレベル比較
を行なう第２の比較器と、これら第１、第２の比較器を
動作させる所定電圧の電源とを有し、該電源を前記第１
の比較器の出力端子に接続して、前記第１の比較器の比
較出力の最大値が前記所定電圧となるようにした比較器
回路において、 前記第２の比較器の前記一方の入力端子の入力電圧の
最大値が、前記第２の比較器が正常に動作する範囲内の
電圧になるように前記出力端子に接続される電源電圧
を、抵抗を用いて分圧するかまたは抵抗とツェナダイオ
ードを用いて分圧して、この分圧電圧を前記出力端子に
印加するようにしている。
う第１の比較器と、該第１の比較器の比較出力をその一
方の入力端子に入力して所定の基準信号とのレベル比較
を行なう第２の比較器と、これら第１、第２の比較器を
動作させる所定電圧の電源とを有し、該電源を前記第１
の比較器の出力端子に接続して、前記第１の比較器の比
較出力の最大値が前記所定電圧となるようにした比較器
回路において、 前記第２の比較器の前記一方の入力端子の入力電圧の
最大値が、前記第２の比較器が正常に動作する範囲内の
電圧になるように前記出力端子に接続される電源電圧
を、抵抗を用いて分圧するかまたは抵抗とツェナダイオ
ードを用いて分圧して、この分圧電圧を前記出力端子に
印加するようにしている。
以下、図面を参照して本発明に係る比較器回路の実施
例について説明する。
例について説明する。
なお、以下実施例では前段の第１の比較器11と後段の
第２の比較器12を主構成とする光受信回路を想定してい
るが、第１の比較器11の前段にあって光ファイバを介し
て伝送される光信号を受光してこれを電気信号に変換す
るフォトダイオード、この変換された電気信号を所要に
増幅する増幅器、この増幅された信号（受信信号）を積
分処理し、積分処理された信号を第１の比較器11の反転
入力端子（−端子）に加える積分回路並びに第１の比較
器の出力を非反転入力端子（＋端子）に加える正帰還回
路は本発明の趣旨と直接関係がないのでその説明は省略
することとする。
第２の比較器12を主構成とする光受信回路を想定してい
るが、第１の比較器11の前段にあって光ファイバを介し
て伝送される光信号を受光してこれを電気信号に変換す
るフォトダイオード、この変換された電気信号を所要に
増幅する増幅器、この増幅された信号（受信信号）を積
分処理し、積分処理された信号を第１の比較器11の反転
入力端子（−端子）に加える積分回路並びに第１の比較
器の出力を非反転入力端子（＋端子）に加える正帰還回
路は本発明の趣旨と直接関係がないのでその説明は省略
することとする。
すなわち、第１図に実施例回路において11は、上記受
信信号の積分処理信号を反転入力端子（−端子）に受入
するとともに上記正帰還回路の正帰還信号を非反転入力
端子（＋端子）に受入してこれら信号のレベル比較を行
なう第１の比較器、13は、電源電圧Vccを抵抗R1およびR
2によって分圧する分圧回路、12は第１の比較器11の比
較出力を反転入力端子に、また分圧回路13による分圧電
圧を非反転入力端子にそれぞれ受入してこれら信号のレ
ベル比較を行なう第２の比較器であり、この第２の比較
器12の比較出力である信号がこの実施例で想定している
光受信回路による弁別復調出力として後段の図示しない
データ処理回路等に加えられるようになっている。上記
第１、第２の比較器11,12はそれぞれ一定電圧Vccの電源
電圧によって動作される。
信信号の積分処理信号を反転入力端子（−端子）に受入
するとともに上記正帰還回路の正帰還信号を非反転入力
端子（＋端子）に受入してこれら信号のレベル比較を行
なう第１の比較器、13は、電源電圧Vccを抵抗R1およびR
2によって分圧する分圧回路、12は第１の比較器11の比
較出力を反転入力端子に、また分圧回路13による分圧電
圧を非反転入力端子にそれぞれ受入してこれら信号のレ
ベル比較を行なう第２の比較器であり、この第２の比較
器12の比較出力である信号がこの実施例で想定している
光受信回路による弁別復調出力として後段の図示しない
データ処理回路等に加えられるようになっている。上記
第１、第２の比較器11,12はそれぞれ一定電圧Vccの電源
電圧によって動作される。
第１の比較器11は、第７図の比較器１と同様の機能を
有するものであり、反転入力端子に加えられる論理“0"
レベル、論理“1"レベルの信号に応じてトランジスタ
（図示せず）のスイッチングがオン、オフし、論理“0"
レベル、論理“1"レベルを示す信号を出力する。
有するものであり、反転入力端子に加えられる論理“0"
レベル、論理“1"レベルの信号に応じてトランジスタ
（図示せず）のスイッチングがオン、オフし、論理“0"
レベル、論理“1"レベルを示す信号を出力する。
実施例の回路では、第１の比較器11の出力端子に印加
される電源電圧Vccをツェナダイオード14によって所定
電圧範囲に制限して、第２の比較器12が正常に動作する
ようにしている。
される電源電圧Vccをツェナダイオード14によって所定
電圧範囲に制限して、第２の比較器12が正常に動作する
ようにしている。
いま、第２の比較器12が正常に動作するためには、そ
の反転入力端子に入力される信号の電圧値を所定の電圧
値（正常動作電圧上限値）以下にする必要がある。この
正常動作電圧上限値Vinは、電源電圧の電圧値Vccによっ
て一義的に定まり、第２の比較器12の特性にもよるが概
ね電圧値Vccの80％である。
の反転入力端子に入力される信号の電圧値を所定の電圧
値（正常動作電圧上限値）以下にする必要がある。この
正常動作電圧上限値Vinは、電源電圧の電圧値Vccによっ
て一義的に定まり、第２の比較器12の特性にもよるが概
ね電圧値Vccの80％である。
したがって、第１の比較器11の出力端子Ａの最大電圧
値が、上記正常動作電圧上限値Vin以下であることが必
要である。
値が、上記正常動作電圧上限値Vin以下であることが必
要である。
そこで実施例では、第１図の15に示すように電源電圧
（コレクタ電圧）Vccを抵抗R3，R4を介して出力端子Ａ
に接続するとともに、これら抵抗R3，R4間にツェナダイ
オード14を接続（逆電圧印加）するようにしている。
（コレクタ電圧）Vccを抵抗R3，R4を介して出力端子Ａ
に接続するとともに、これら抵抗R3，R4間にツェナダイ
オード14を接続（逆電圧印加）するようにしている。
この場合、上記ツェナダイオード14は、そのツェナ電
圧VZは、 VZ≦Vin＜Vcc ……（１） になるように予め選択されるものとする。
圧VZは、 VZ≦Vin＜Vcc ……（１） になるように予め選択されるものとする。
しかして出力端子Ａが最大電圧値になる場合、つまり
第１の比較器11のトランジスタが駆動されていないその
比較出力が論理“1"レベルとなる場合には、出力端子Ａ
の電圧値が上記ツェナダイオード14のツェナ電圧値VZと
なる。
第１の比較器11のトランジスタが駆動されていないその
比較出力が論理“1"レベルとなる場合には、出力端子Ａ
の電圧値が上記ツェナダイオード14のツェナ電圧値VZと
なる。
したがって上記（１）式の関係が成立し、第２の比較
器12の反転入力端子にこの電圧値VZが入力されたとして
も第２の比較器12が正常に動作することとなる。
器12の反転入力端子にこの電圧値VZが入力されたとして
も第２の比較器12が正常に動作することとなる。
また、ツェナダイオード14を用いて第２図に示すよう
な回路構成にしても第１図の実施例回路と同様の効果を
達成することができる。
な回路構成にしても第１図の実施例回路と同様の効果を
達成することができる。
すなわち、同図の16に示すごとく電源電圧Vccを抵抗R
5を介して第１の比較器11の出力端子Ｂに接続するとと
もに、第２の比較器12の入力端子Ｃにツェナダイオード
14を接続（逆電圧印加）する。一方、端子B,C間に抵抗R
6を接続する。
5を介して第１の比較器11の出力端子Ｂに接続するとと
もに、第２の比較器12の入力端子Ｃにツェナダイオード
14を接続（逆電圧印加）する。一方、端子B,C間に抵抗R
6を接続する。
この場合も、出力端子Ｂの最大電圧値がツェナダイオ
ード14のツュナ電圧VZとなり、上記（１）式が成立する
ので、第２の比較器14で正常な動作が行なわれることに
なる。
ード14のツュナ電圧VZとなり、上記（１）式が成立する
ので、第２の比較器14で正常な動作が行なわれることに
なる。
なお、同図において抵抗R6の配設を省略するような実
施も可能である。
施も可能である。
また、ツュナダイオードを使用することなく抵抗のみ
を用いて第１図、第２図の実施例と同等を効果を達成す
ることができる。
を用いて第１図、第２図の実施例と同等を効果を達成す
ることができる。
すなわち、第３図の17に示すごとく電源電圧（コレク
タ電圧）Vccを抵抗R7を介して第１の比較器11の出力端
子Ｄに接続するとともに、出力端子Ｄに抵抗R8の一端を
接続し、他の一端を接地させて、電源電圧Vccを抵抗
R7，R8によって分圧する分圧回路を構成し、分圧電圧が
出力端子Ｄに印加されるようにする。
タ電圧）Vccを抵抗R7を介して第１の比較器11の出力端
子Ｄに接続するとともに、出力端子Ｄに抵抗R8の一端を
接続し、他の一端を接地させて、電源電圧Vccを抵抗
R7，R8によって分圧する分圧回路を構成し、分圧電圧が
出力端子Ｄに印加されるようにする。
この場合、前述するように第２の比較器12が正常に動
作するためには、出力端子Ｄの最大電圧値、つまり上記
成分電圧VOUTを上記正常動作電圧上限値Vin以下にする
必要がある（次（２）式）。
作するためには、出力端子Ｄの最大電圧値、つまり上記
成分電圧VOUTを上記正常動作電圧上限値Vin以下にする
必要がある（次（２）式）。
VOUT≦Vin＜Vcc ……（２） ここに分圧電圧VOUTは、同図から明らかに VOUT＝｛R8／（R7＋R8）｝・Vcc ……（３） であるから、上記（２），（３）式が満たされるよう抵
抗R7，R8を選択することで、第２の比較器12が正常に動
作されることになる。
抗R7，R8を選択することで、第２の比較器12が正常に動
作されることになる。
また、第４図の18に示すように電源電圧Vccを抵抗R9
を介して第１の比較器11の出力端子Ｅに接続するととも
に、第２の比較器12の入力端子Ｆに抵抗R11の一端を接
続し、他の一端を接地させる。一方、端子B,C間に抵抗R
10を接続する。こうして、電源電圧Vccを抵抗R9，R10，
R11によって分圧した場合には、入力端子Ｆの分圧値 VOUT＝｛R11／（R9＋R10＋R11）｝・Vcc ……（４） が上記（２）式を満たすようにR9，R10，R11を選択する
ことで第２の比較器12の正常動作が達成されることにな
る。
を介して第１の比較器11の出力端子Ｅに接続するととも
に、第２の比較器12の入力端子Ｆに抵抗R11の一端を接
続し、他の一端を接地させる。一方、端子B,C間に抵抗R
10を接続する。こうして、電源電圧Vccを抵抗R9，R10，
R11によって分圧した場合には、入力端子Ｆの分圧値 VOUT＝｛R11／（R9＋R10＋R11）｝・Vcc ……（４） が上記（２）式を満たすようにR9，R10，R11を選択する
ことで第２の比較器12の正常動作が達成されることにな
る。
さて、上述した実施例では、電源電圧Vccをツェナダ
イオードあるいは抵抗によって第２の比較器12の正常動
作電圧Vin以下になるように分圧した電圧を第１の比較
器11の出力端子に印加して第２の比較器12の入力端子に
入力される電圧が正常動作範囲になるようにしている
が、第２の比較器12に印加される電源電圧Vccを昇圧し
て、正常動作範囲の上限電圧を引き上げるようにしても
同様の効果を達成することができる。
イオードあるいは抵抗によって第２の比較器12の正常動
作電圧Vin以下になるように分圧した電圧を第１の比較
器11の出力端子に印加して第２の比較器12の入力端子に
入力される電圧が正常動作範囲になるようにしている
が、第２の比較器12に印加される電源電圧Vccを昇圧し
て、正常動作範囲の上限電圧を引き上げるようにしても
同様の効果を達成することができる。
すなわち、第５図の19に示すように、第２の比較器12
と電源電圧Vccとの間に昇圧回路20（たとえばDC/DCコン
バータを中心として構成される）を設け、この昇圧回路
20によって電源電圧Vccを所定の電圧値Vupまで昇圧し
て、この昇圧電圧Vupを第２の比較器12に印加する。
と電源電圧Vccとの間に昇圧回路20（たとえばDC/DCコン
バータを中心として構成される）を設け、この昇圧回路
20によって電源電圧Vccを所定の電圧値Vupまで昇圧し
て、この昇圧電圧Vupを第２の比較器12に印加する。
上記昇圧電圧Vupによって第２の比較器12の正常動作
電圧上限値Ｖ′inは一義的に定まることになる。
電圧上限値Ｖ′inは一義的に定まることになる。
一方、第１の比較器11の出力端子Ｇの最大電圧値はV
cc（論理“1"レベル）であるが、第２の比較器12が正常
に動作する条件は、 Vcc≦Ｖ′in ……（５） となる。
cc（論理“1"レベル）であるが、第２の比較器12が正常
に動作する条件は、 Vcc≦Ｖ′in ……（５） となる。
しかして上記（５）式が成立するように電源電圧Vcc
を昇圧電圧Vupに昇圧することで、第２の比較器12が正
常動作することになる。
を昇圧電圧Vupに昇圧することで、第２の比較器12が正
常動作することになる。
すなわち、第７図に示すような従来の回路構成では、
第６図（ａ），（ｂ）に示すように第２の比較器12にお
いて正常な出力波形を得ることができないことがあった
が、実施例の回路構成にすることにより同図（ｃ）に示
すような本来の理想的な出力波形を得ることができる。
第６図（ａ），（ｂ）に示すように第２の比較器12にお
いて正常な出力波形を得ることができないことがあった
が、実施例の回路構成にすることにより同図（ｃ）に示
すような本来の理想的な出力波形を得ることができる。
以上説明したように本発明によれば、２段構成の比較
器回路の後段の比較器が常に正常に動作するので、正確
な出力波形を得ることができる。
器回路の後段の比較器が常に正常に動作するので、正確
な出力波形を得ることができる。
したがってこうした２段構成の比較器回路を光通信の
光受信回路等に適用した場合には、光信号の復調データ
の信頼性を大幅に向上させることができる。
光受信回路等に適用した場合には、光信号の復調データ
の信頼性を大幅に向上させることができる。
第１図から第５図は、本発明に係る比較器回路の実施例
を示す回路図、第６図（ａ），（ｂ）は、従来の比較器
回路の出力波形を例示したタイムチャート、同図（ｃ）
は、第１図から第５図の実施例回路の出力波形を例示し
たタイムチャート、第７図は、従来の比較器回路を例示
した回路図である。 11…第１の比較器、12…第２の比較器、14…ツェナダイ
オード、20…昇圧回路、R8，R11…抵抗。
を示す回路図、第６図（ａ），（ｂ）は、従来の比較器
回路の出力波形を例示したタイムチャート、同図（ｃ）
は、第１図から第５図の実施例回路の出力波形を例示し
たタイムチャート、第７図は、従来の比較器回路を例示
した回路図である。 11…第１の比較器、12…第２の比較器、14…ツェナダイ
オード、20…昇圧回路、R8，R11…抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−152123（ＪＰ，Ａ) 特開 昭58−215815（ＪＰ，Ａ) 特開 昭63−39461（ＪＰ，Ａ) 「インターフェース回路」猪飼國夫 著、ＣＱ出版社，昭和56−６−20，ｐ. 26−27
Claims (2)
- 【請求項１】入力信号のレベル比較を行なう第１の比較
器と、該第１の比較器の比較出力をその一方の入力端子
に入力して所定の基準信号とのレベル比較を行なう第２
の比較器と、これら第１、第２の比較器を動作させる所
定電圧の電源とを有し、該電源を前記第１の比較器の出
力端子に接続して、前記第１の比較器の比較出力の最大
値が前記所定電圧となるようにした比較器回路におい
て、 前記第２の比較器の前記一方の入力端子の入力電圧の最
大値が、前記第２の比較器が正常に動作する範囲内の電
圧になるように前記出力端子に接続される電源電圧を、
抵抗を用いて分圧して、この分圧電圧を前記出力端子に
印加するようにしたことを特徴とする比較器回路。 - 【請求項２】入力信号のレベル比較を行なう第１の比較
器と、該第１の比較器の比較出力をその一方の入力端子
に入力して所定の基準信号とのレベル比較を行なう第２
の比較器と、これら第１、第２の比較器を動作させる所
定電圧の電源とを有し、該電源を前記第１の比較器の出
力端子に接続して、前記第１の比較器の比較出力の最大
値が前記所定電圧となるようにした比較器回路におい
て、 前記第２の比較器の前記一方の入力端子の入力電圧の最
大値が、前記第２の比較器が正常に動作する範囲内の電
圧になるように前記出力端子に接続される電源電圧を、
抵抗とツェナダイオードを用いて分圧して、この分圧電
圧を前記出力端子に印加するようにしたことを特徴とす
る比較器回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120865A JP2893113B2 (ja) | 1989-05-15 | 1989-05-15 | 比較器回路 |
| KR1019900701358A KR900702390A (ko) | 1988-10-27 | 1989-10-26 | 광콘넥터장치 |
| US07/499,549 US5163109A (en) | 1988-10-27 | 1989-10-26 | Optical connector assembly |
| PCT/JP1989/001105 WO1990004801A1 (en) | 1988-10-27 | 1989-10-26 | Optical connector device |
| US07/900,734 US5229656A (en) | 1988-10-27 | 1992-06-18 | Optical comparator circuit |
| US07/900,841 US5283680A (en) | 1988-10-27 | 1992-06-18 | Optical connector assembly |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120865A JP2893113B2 (ja) | 1989-05-15 | 1989-05-15 | 比較器回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02301214A JPH02301214A (ja) | 1990-12-13 |
| JP2893113B2 true JP2893113B2 (ja) | 1999-05-17 |
Family
ID=14796868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1120865A Expired - Lifetime JP2893113B2 (ja) | 1988-10-27 | 1989-05-15 | 比較器回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893113B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105278053B (zh) * | 2015-03-23 | 2017-06-16 | 深圳市物联光通创新科技发展有限公司 | 一种塑料光纤收发器的结构装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883123A (ja) * | 1981-11-13 | 1983-05-18 | Hitachi Ltd | 点火装置 |
| JPS58215815A (ja) * | 1982-06-09 | 1983-12-15 | Toshiba Corp | コンパレ−タ回路 |
| JPS60152123A (ja) * | 1984-01-20 | 1985-08-10 | Hitachi Ltd | レベル変換回路 |
-
1989
- 1989-05-15 JP JP1120865A patent/JP2893113B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 「インターフェース回路」猪飼國夫著、ＣＱ出版社，昭和５６−６−２０，ｐ．２６−２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02301214A (ja) | 1990-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748419A (en) | Isolation amplifier with precise timing of signals coupled across isolation barrier | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| JP3475877B2 (ja) | 前置増幅回路 | |
| US5247211A (en) | Light-receiving circuit | |
| US5050190A (en) | Signal detection circuit not affected by minute voltage fluctuations contained in input signal and operation method therefor | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JP2893113B2 (ja) | 比較器回路 | |
| US4906915A (en) | Voltage to absolute value current converter | |
| US5254851A (en) | Wide-dynamic range light receiver | |
| US4795919A (en) | Zero signal state detecting circuit | |
| US5712475A (en) | Light receiving circuit with variable threshold circuit | |
| JP2003152460A (ja) | 光受信器 | |
| EP0921635A1 (en) | Power amplifier device | |
| US4393346A (en) | Voltage controlled resistor | |
| US6259298B1 (en) | Method and an arrangement for adapting from a DC point of view a first circuit to at least one second circuit | |
| JPH07135453A (ja) | 信号変換装置 | |
| JP3182164B2 (ja) | パルス復調回路 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JPH025609A (ja) | 光伝送におけるパルス幅歪補正回路 | |
| US6225835B1 (en) | Amplifier free from duty-ratio error | |
| JP3452833B2 (ja) | コンパレータ回路 | |
| JPH06309046A (ja) | 電流式出力回路 | |
| JPH10209825A (ja) | しきい値制御回路 | |
| JPS61170800A (ja) | 音声識別回路 | |
| JPH07254857A (ja) | Ａ／ｄコンバータ |