JP3181453B2 - スナバエネルギー回生回路 - Google Patents

スナバエネルギー回生回路

Info

Publication number
JP3181453B2
JP3181453B2 JP30149093A JP30149093A JP3181453B2 JP 3181453 B2 JP3181453 B2 JP 3181453B2 JP 30149093 A JP30149093 A JP 30149093A JP 30149093 A JP30149093 A JP 30149093A JP 3181453 B2 JP3181453 B2 JP 3181453B2
Authority
JP
Japan
Prior art keywords
terminal
diode
unit circuit
stack
snubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30149093A
Other languages
English (en)
Other versions
JPH07163154A (ja
Inventor
幸憲 弦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30149093A priority Critical patent/JP3181453B2/ja
Publication of JPH07163154A publication Critical patent/JPH07163154A/ja
Application granted granted Critical
Publication of JP3181453B2 publication Critical patent/JP3181453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、自己消弧形素子例え
ば、ゲ―トタ―ンオフサイリスタ(GTO)を用いた電
力変換器のスナバエネルギー回生回路に関し、特に自己
消弧形素子を少なくとも1個以上直列接続して構成した
電力変換器のスナバエネルギーを主回路へ回生する場合
のスナバエネルギー回生回路に関する。
【0002】
【従来の技術】GTOを使用する変換装置においては、
装置が高耐圧化した場合、GTO素子を複数個直列接続
して構成する。ここでは、一例としてGTOを4個直列
接続した場合の従来回路を例にあげて説明する。
【0003】図14に従来より用いられているGTOを
直列接続して構成した電力変換装置の一例を示すもので
ある。説明の都合上、GTO素子の両端に設けられる分
圧抵抗、ゲ―ト回路、ゲ―ト電源トランス等の付属回路
は省略している。図には3相ブリッジ結線として使用さ
れる電力変換装置の正側ア―ムと負側の一部の構成を示
しており、例えばGTOスタック30はU相、GTOス
タック40はX相に相当する。
【0004】Pは直流主回路の正極端子、Nは直流負極
端子であり、ACは交流出力を導出する交流端子であ
る。31L,41Lはアノ―ドリアクトルである。GT
Oスタック30はGTO31〜34,フィ―ドバックダ
イオ―ド31F〜34F,スナバ回路より構成される。
【0005】同様に、GTOスタック40はGTO41
〜44、フィ―ドバックダイオ―ド41F〜44F,ス
ナバ回路より構成される。GTO素子を使用する際は、
GTO素子の両端に加わる過電圧を防止するために、ス
ナバ回路を設ける。スナバ回路は、スナバコンデンサ3
1C〜34C、41C〜44C,スナバダイオ―ド31
D〜34D,41D〜44D、抵抗31R〜34R,4
1R〜44Rから成り立っており、各々のGTO31〜
34、GTO41〜44、に順方向の急峻な電圧(dv
/dt)が印加されると、スナバコンデンサ31C〜3
4Cとスナバダイオ―ド31D〜34Dおよびスナバコ
ンデンサ41C〜44Cとスナバダイオ―ド41D〜4
4Dからなる直列回路で緩和する。抵抗31R〜34
R,41R〜44RはGTO31〜34およびGTO4
1〜44がオンする瞬間にスナバコンデンサ31C〜3
4Cおよびスナバコンデンサ41C〜44Cからの放電
電流を抑制するために設けられている。
【0006】このように構成された従来例において、近
年、スナバエネルギー回生回路の必要性が論じられてき
ているのは、下記の理由に基づいている。GTO素子は
通電電流をオンオフする度にスイッチングによる電力損
失が発生し同時にスナバ回路に電力損失が発生する。こ
れらの電力損失はPWM制御の変調周波数が高くなると
大きな電力損失となって、運転効率を低下させる。
【0007】さらに、GTO素子も大容量化の方向にあ
り、タ―ンオフ時の遮断耐量を確保する上で、大容量の
スナバコンデンサが必要となり、スナバ損失が増加して
しまう。例えば、1400A級GTOではスナバコンデ
ンサCS=2μF、1500A級ではCS=3μF、2
000A級GTOではCS=6μFが標準的に使用され
ている。このような必然性からスナバの熱損失が生じな
いスナバエネルギー回生回路の研究開発が行われてきて
いる。
【0008】例えば、図15のようなスナバエネルギー
回生回路(特願昭63−255202号公報)が従来よ
り提案されている。整流器22、リアクトル23、フィ
ルタコンデンサ24,24aは直流主回路を構成し、イ
ンバ―タ部はGTO27a、27、ダイオ―ド28a、
28、スナバコンデンサ29a、29、スナバダイオ―
ド20a、20より構成され、スナバエネルギー回生部
はリアクトル25a、25、サイリスタ26a、26よ
り構成されている。
【0009】図15の従来例では、スナバコンデンサ2
9aのエネルギーはコンデンサ24aへリアクトル25
a、GTO27aと同期し付勢されるサイリスタ26a
を介し回生される。同様に、スナバコンデンサ29のエ
ネルギーはコンデンサ24へリアクトル25、GTO2
7と同期し付勢されるサイリスタ26を介し回生され
る。各スナバコンデンサ29,29aの電圧は、直流電
圧の1/2の電圧源に対し、共振現象により完全に放電
するので、スナバエネルギーは完全に電源へ回生され、
大幅にスナバ損失が低減することは明かである。
【0010】
【発明が解決しようとする課題】しかし、このように構
成した従来のスナバエネルギー回生回路においてもまだ
下記のような問題点があった。 (1)図15に示す従来例はGTO素子1個のスナバエ
ネルギーを回生する1段構成であり、GTO素子が複数
個直列接続となった場合の多段スナバエネルギー回生回
路についてはまだ製品開発がされていない。
【0011】(2)直列接続したコンデンサ24、24
a各々を1/2電圧源として回生しているので、主回路
の変動等によるスナバコンデンサ29、29aの電圧が
アンバランスになった場合、コンデンサ24と24aの
接続点の電位である中点電位か変動してしまうおそれが
あり、この変動を抑えるには、コンデンサ容量を大きく
する必要があり、装置を小型化する上で妨げとなる。
【0012】本発明の目的は、自己消弧形素子が少なく
とも1個以上直列接続した電力変換装置において、スナ
バエネルギーを主回路へ回生し、スイッチングに伴う電
力損失を低減するとともに、装置効率の向上を可能とす
る有効なスナバエネルギー回生回路を提供することにあ
る。
【0013】
【課題を解決するための手段】前記目的を達成するため
に、請求項1に対応する発明は、各スナバ回路の放電回
路を構成し、回生チョッパ回路の補助スイッチをオン
し、リアクトルにスナバエネルギーを一括して移した上
で、前記補助スイッチをオフし、直流コンデンサに前記
リアクトルのエネルギーを移すことによりスナバエネル
ギーを主回路へ回生するよう作用するスナバエネルギー
回生回路を構成したものである。
【0014】
【作用】請求項1に対応する発明によれば、少なくとも
1個以上の自己消弧形素子のスナバエネルギーを一括し
て主回路への完全回生が可能となり、変換装置の効率向
上が期待でき、さらに、回生チョッパは簡便な回路で構
成でき、主自己消弧形素子と同期して付勢すればよいの
で複雑な制御を必要とせず、スナバ回生回路部の信頼性
も向上する。
【0015】
【実施例】以下、本発明のスナバエネルギー回生回路の
実施例について図面を参照して説明する。図1は、本発
明の第1実施例を示す回路図であり、図1ではインバ―
タの1相分を図示している。これは主スイッチ(ここで
はゲートターンオフサイリスタGTOであるが、これに
限らず何でもよい)1U,1X、フィ―ドバックダイオ
―ド2U,2X、スナバダイオ―ド3U,3X、スナバ
コンデンサ4U,4X、リアクトル5、補助スイッチ
(ここではトランジスタであるが、これに限らず何でも
よい)6U,6X、ダイオ―ド7U,7Xから構成され
ている。
【0016】以下これについて具体的に説明する。第1
の自己消弧形素子1Uの陽極に第1のフィ―ドバックダ
イオ―ド2Uの陰極と第1のスナバコンデンサ4Uの一
端と第1のダイオ―ド7Uの陰極を接続した第1の接続
点より直流正極端子Pを導出し、第1の自己消弧形素子
1Uの陰極に第1のフィ―ドバックダイオ―ド2Uの陽
極と第1のスナバダイオ―ド3Uの陰極と第2の自己消
弧形素子1Xの陽極と第2のフィ―ドバックダイオ―ド
2Xの陰極と第2のスナバダイオ―ド3Xの陽極を接続
した第2の接続点より、交流端子ACを導出し、第2の
自己消弧形素子1Xの陰極に第2のフィ―ドバックダイ
オ―ド2Xの陽極と第2のスナバコンデンサ4Uの一端
と第2のダイオ―ド7Xの陽極を接続した第3の接続点
より直流負極端子Nを導出し、第1のスナバコンデンサ
4Uの他端と第1のスナバダイオ―ド3Uの陽極の第4
の接続点に第1の補助スイッチ6Uのエミッタを接続
し、第1のダイオ―ドの陽極に第1のリアクトルの一端
と第1の補助スイッチ6Uのコレクタを接続し、第2の
スナバダイオ―ドの陰極と第2のスナバコンデンサの他
端の第5の接続点に第2の補助スイッチ6Xのコレクタ
を接続し、第2の補助スイッチ6Xのエミッタに第2の
ダイオ―ド7Xの陰極と第1のリアクトル5の他端を接
続した構成となっている。
【0017】以下、図2に示した図1の各部動作波形図
を参照しながら、第1実施例の作用効果を説明する。図
2(a)は、主スイッチ(GTO)1Uのゲ―ト電圧
を、(b)は補助スイッチであるトランジスタ6Uのベ
―ス信号を、主スイッチ(c)はGTO1Xのゲ―ト電
圧を、(d)は補助スイッチであるトランジスタ6Xの
ベ―ス信号を、(e)はスナバコンデンサ4Uの電圧
を、(f)はリアクトル5の電流を、(g)は各モ―ド
をそれぞれ示している。
【0018】主スイッチ1Uがオンするある時点をt0
とする。この時点ではスナバコンデンサ4Uはフルに充
電されているものとする。時点t0 よりわずかな時間を
おいて、時点t1 に補助スイッチ6U,6Xをオンさせ
ると、スナバコンデンサ4Uの電荷は4Uー1Uー3X
ー6Xー5ー6Uという経路で放電する放電モ―ド
(1)となる。
【0019】スナバコンデンサ4Uの電圧が放電完了
し、スナバダイオ―ド3Uの順方向電圧の値と等しいわ
ずかな負電圧になる時点t2 より、スナバダイオ―ド3
Uがオンし、6Uー3Uー3Xー6Xー5ー6Uという
経路で還流する還流モ―ド(2)となる。
【0020】時点t3 で補助スイッチ6U,6Xをオフ
すると、リアクトル5に蓄えられていたスナバエネルギ
ーは、7ー5ー7Uの経路で電源へ回生される回生モー
ド(3)となる。
【0021】以上述べた第1実施例は、主スイッチであ
るGTO素子1個のスナバエネルギーを回生する1段構
成の場合であり、次に、主スイッチであるGTO素子が
複数個直列接続となった場合の多段スナバエネルギー回
生回路に対する本発明の第2第3の実施例について以下
説明する。
【0022】図3は本発明のスナバエネルギー回生回路
の第2実施例を示す回路図であり、これは多段スナバエ
ネルギー回生回路の構成を示している。ここでは、図1
4と同一部分あるいは同相当部分には同一符号を付して
ある。
【0023】すなわち、複数の自己消弧形素子例えばゲ
ートターンオフサイリスタGTO31,32,33,3
4、41,42,43,44を含む第1および第2のス
タック30、40と、第1および第2のダイオードスタ
ック70、80と、第1および第2のGTOチョッパ5
0、60からなっている。
【0024】具体的には、第1のスタック30は、第1
の自己消弧形素子31の陽極に第1のフィ―ドバックダ
イオ―ド31Fの陰極および第1のスナバコンデンサ3
1Cの一端を接続した接続点を第1の端子T1とし、第
1の自己消弧形素子31の陰極に第1のフィ―ドバック
ダイオ―ド31Fの陰極と第1のスナバダイオ―ド31
Dの陰極を接続した接続点を第2の端子T2とし、第1
のスナバコンデンサ31Cの他端と第1のスナバダイオ
―ド31Dの陽極と第1のダイオ―ド31Sの陰極を接
続し、第1のダイオ―ド31Sの陽極を第3の端子T3
とした回路を第1の単位回路とし、この第1の単位回路
を少なくとも1個以上n個(nは整数であり、ここでは
4)設け、このうち1番目の第1の単位回路の第2の端
子T2を2番目の第1の単位回路の第1の端子T1に接
続し、1番目の単位回路の第3の端子T3に2番目の単
位回路の第3の端子T3を接続し、2番目の単位回路の
第2の端子T2を3番目の単位回路の第1の端子T1に
接続し、2番目の単位回路の第3の端子T3に第2のダ
イオ―ド32Sの陰極を接続し、3番目の単位回路の第
3の端子T3に第2のダイオ―ド32Sの陽極を接続
し、以下同様に4番目の第1の単位回路の第1の端子T
1を(n−1)番目の単位回路の第2の端子T2に接続
し、n番目の単位回路の第3の端子T3に前記(n−
1)番目の単位回路の第3の端子T3に第2のダイオー
ドを接続し、1番目の単位回路の第1の端子T1を第1
のスタック30の第1の端子ST1とし、n番目の単位
回路の第2の端子T2を第1のスタック30の第2の端
子ST2とし、n番目の単位回路の第3の端子を第1の
スタック30の第3の端子ST3としている。
【0025】また、第1のスタック30の第1の端子S
T1に第1のアノードリアクトル31Lの一端と第1の
一括スナバコンデンサ35Cの一端を接続し、アノード
リアクトル31Lの他端に直流正極端子Pを接続し、第
1の一括スナバコンデンサ35Cの他端を第1のスタッ
クの第3の端子ST3に接続してある。
【0026】第2のスタック40は、第2の自己消弧形
素子41の陽極に第2のフィ―ドバックダイオ―ド41
Fの陰極および第2のスナバダイオード41Dの陽極に
接続した接続点を第4の端子T4とし、第2の自己消弧
形素子41の陰極に第2のフィ―ドバックダイオ―ド4
1Fの陽極と第2のスナバコンデンサ41Cの一端を接
続した接続点を第5の端子T5とし、第2のスナバコン
デンサ41Cの他端と第2のスナバダイオ―ド41Dの
陰極と第2のダイオ―ド44Sの陽極を接続し、第2の
ダイオ―ド44Sの陽極を第6の端子とした回路を第2
の単位回路としている。
【0027】この第2の単位回路を少なくとも1個以上
n個(nは整数であり、ここでは4)設け、このうち1
番目の第2の単位回路の第5の端子T5を2番目の単位
回路の第4の端子T4に接続し、1番目の第2の単位回
路の第6の端子T6に前記2番目の第2の単位回路の第
6の端子T6を接続し、2番目の第2の単位回路の第5
の端子T5を3番目の第2の単位回路の第4の端子T4
に接続し、1番目の第2の単位回路の第6の端子T6に
第2のダイオ―ド41Sの陰極を接続し、3番目の第2
の単位回路の第6の端子に第2のダイオ―ド42Sの陽
極を接続してある。
【0028】4番目の第2の単位回路の第4の端子T4
を3番目の第2の単位回路の第5の端子T5に接続し、
前記4番目の第2の単位回路の第6の端子T6と3番目
の第2の単位回路の第6の端子T6の第2のダイオード
43Sの陰極を接続し、1番目の第2の単位回路の第4
の端子T4を第2のスタック40の第4の端子ST4と
し、4番目の第2の単位回路の第5の端子T5を第2の
スタック40の第5の端子ST5とし、1番目の第2の
単位回路の第6の端子T6を第2のスタック40の第6
の端子ST6とし、第1のスタックの第2の端子ST2
と第2のスタック40の第4の端子ST4とを接続し、
この接続点から交流端子ACを導出している。
【0029】第2のスタック40の第5の端子ST5に
第2のアノ―ドリアクトル41Lの一端と第2の一括ス
ナバコンデンサ45Cの一端を接続し、第2のアノ―ド
リアクトル41Lの他端から直流負極端子Nを導出して
いる。
【0030】第2の一括スナバコンデンサ45Cの他端
を第2のスタックの第6の端子ST6に、ゲートターン
オフサイリスタ61〜68、スナバ60S、スナバダイ
オード61D、スナバ抵抗61R、スナバコンデンサ6
1Cからなる第2のGTOチョッパ60の陽極を接続し
ている。
【0031】この第2のGTOチョッパ60の陰極をリ
アクトル90の一端に接続し、このリアクトル90の他
端を、ゲートターンオフサイリスタ51〜58、スナバ
50S、スナバダイオード51D、スナバ抵抗51R、
スナバコンデンサ51Cからなる第1のGTOチョッパ
50の陽極に接続している。
【0032】この第1のGTOチョッパ50の陰極を第
1のスタックの第3の端子ST3に接続し、第2のGT
Oチョッパ60の陽極に複数のダイオード71〜74、
スナバ70S、スナバ抵抗71R、スナバコンデンサ7
1Cからなる第1のダイオ―ドスタック70の陽極を接
続し、第2のGTOチョッパ60の陰極に、複数のダイ
オード81〜84、スナバ80S、スナバ抵抗81R、
スナバコンデンサ81Cからなる第2のダイオ―ドスタ
ック80の陰極を接続し、第1のダイオ―ドスタック7
0の陰極を前記直流正極端子Pに接続し、第2のダイオ
―ドスタック80の陽極を直流負極端子Nに接続してあ
る。
【0033】前述のダイオ―ド31S〜36S、41S
〜46Sは、スナバエネルギーを一括して主回路ヘ回生
するため設けられ、またGTOチョッパ50、60、リ
アクトル90、ダイオ―ドスタック70、80により回
生チョッパ回路を構成している。さらに、コンデンサ3
5C、45Cは一括スナバとして作用し、おのおのアノ
―ドリアクトル31L、41Lのエネルギーを吸収す
る。
【0034】このように、GTOチョッパ50、60が
GTOを8個直列接続し、ダイオ―ドスタックがダイオ
―ド70、80を4個直列接続しているのは、回生チョ
ッパ回路作動時に、GTOチョッパ50、60には主回
路直流電圧が印加され、ダイオ―ドスタック70、80
にはおのおの主回路直流電圧の1/2が印加されるとい
う理由に基づいている。
【0035】また、リアクトル90にスナバエネルギー
を一括して移し、直流主回路全体へ回生しているのは、
通常、高電圧のため直列接続構成となってP端子、N端
子間に接続される直流主回路用品の電圧分担を安定化さ
せることが必要であるという理由に基づいている。
【0036】このように構成された本発明の第2実施例
の具体的動作の詳細を、図4、図5を用いて説明する。
図4において、(a)は主スイッチスタックであるGT
Oスタック30のGTO31〜34のゲ―ト信号、
(b)は主スイッチスタックであるGTOスタック40
のGTO41〜44のゲ―ト信号、(c)はGTOチョ
ッパ50のGTO51〜58のゲ―ト信号、(d)はG
TOチョッパ60のGTO61〜68のゲ―ト信号、
(e)は一括スナバコンデンサ35Cの電圧、(f)は
スナバコンデンサ31C〜34Cの電圧、(g)は一括
スナバコンデンサ45Cの電圧、(h)はスナバコンデ
ンサ41C〜44Cの電圧、(i)はリアクトル90の
電流波形を示している。(j)は1周期が時刻t0 〜t
10まで動作モ―ド(1)〜(10)で構成されることを
示している。
【0037】図5は図4で示した動作モ―ド(1)〜
(10)に対するおのおのの等価回路を示している。図
5において、作用している回路を実線で、不作用の回路
を破線で示している。時刻t0 以前には以前までの周期
動作により、一括スナバコンデンサ35Cには図示の極
性で初期電圧が存在している。
【0038】時刻t0 に、図4(a)と図4(c)と図
4(d)に示すようにGTOスタック30、GTOチョ
ッパ50、60にオンゲ―ト信号が与えられることによ
りオンし、図5の動作モ―ド(1)に示す等価回路、す
なわち一括スナバコンデンサ35Cの蓄積電荷はGTO
スタック30、ダイオ―ド41D、44S、GTOチョ
ッパ60、リアクトル90、GTOチョッパ50の閉回
路で放電し、リアクトル90のエネルギーに移行させ
る。
【0039】この間GTOスタック30のGTO31〜
34の各々のスナバコンデンサ31C〜34Cが放電し
ないのは、一括スナバコンデンサ35Cの充電電圧がス
ナバコンデンサ31C〜34Cの充電電圧より高く、ダ
イオ―ド31S〜33Sに逆電圧となり阻止されオンし
ないからという理由に基づいている。
【0040】一括スナバコンデンサ35Cの電圧が時刻
1 にスナバコンデンサ31C〜34Cの充電電圧より
ダイオ―ドドロップと配線ドロップによるわずかに高い
値までに低下すると、ダイオ―ド31S〜33Sがオン
と、図5の動作モ―ド(2)となる。
【0041】一括スナバコンデンサ35Cとスナバコン
デンサ31C〜34Cの蓄積電荷がリアクトル90にす
べて移行すると、図5の動作モ―ド(3)となり、リア
クトル90、GTOチョッパ50、ダイオ―ド36S、
34D、41D、44S、GTOチョッパ60の閉回路
で還流し、図4(i)のリアクトル90の電流波形とな
る。スナバエネルギーがリアクトル90に移行後、わず
かな時間をおいて時刻t3 に図4(c)、(d)に示す
ように、GTOチョッパ50、60にオフゲ―ト信号が
与えられ、オフすると図5に示す動作モ―ド(4)とな
り、リアクトル90に移行したエネルギーダイオ―ドス
タック70と80を介し直流主回路へ回生されていく。
【0042】GTOチョッパ60が必要な理由はGTO
チョッパ50のみでは、リアクトル90のエネルギー
は、リアクトル90、ダイオ―ドスタック70、GTO
スタック30、ダイオ―ド41D、44S、リアクトル
90の閉回路で還流してしまい、直流主回路へ回生され
ないという理由に基づいている。リアクトル90のエネ
ルギーが全て回生すると時刻t4 〜t5 は、図5の動作
モ―ド(5)に示すようにリアクトルのエネルギーが完
全に回収され、回生チョッパは作用しない。時刻t5
降は同様に負のア―ム側のスナバエネルギー回生チョッ
パが作用する。時刻t5 に図4(b)、(c)、(d)
に示すようにGTOスタック40、GTOチョッパ5
0、60にオンゲ―ト信号があたえられることによりオ
ンし、図5の動作モ―ド(6)に示す等価回路、すなわ
ち一括スナバコンデンサ45Cの蓄積電荷はGTOチョ
ッパ60、リアクトル90、GTOチョッパ50、ダイ
オ―ド36S、34D、GTOスタック40の閉回路で
リアクトル90のエネルギーに移行させる。
【0043】前述の動作モ―ド(1)、(2)と同様の
理由により、時刻t6 〜t7 は、図5の動作モ―ド
(7)となり、一括スナバコンデンサ45Cとスナバコ
ンデンサ41C〜44Cの蓄積電荷がリアクトル90へ
移行する。蓄積電荷がリアクトルへ全て移行する時刻t
7 〜t8 は図5の動作モ―ド(8)の還流モ―ドとな
る。時刻t8 に図4(c)、(d)に示すようにGTO
チョッパ50、60にオフゲ―ト信号が与えられるとリ
アクトル90のエネルギーはダイオ―ドスタック70、
80を介し直流主回路へ回生される。時刻t9 〜t10
間はリアクトル90のエネルギーが完全に回収され回生
チョッパは作用しない。
【0044】図4(b)に示すようにGTOスタック4
0にオフゲ―ト信号があたえられる時刻t10までで負の
ア―ム側の動作が完了し、時刻t0 〜t10が1周期の動
作となる。以後同様に1周期内にモ―ド(4)と(9)
を繰り返すことにより複数個のGTOに使用したスナバ
のエネルギーの直流主回路へ回生が可能になる。
【0045】また、直流主回路全体への回生なので、高
圧直流コンデンサを含め直列接続となっている他の主回
路用品等の電圧分担も安定化できる。図6は、本発明の
第3実施例を示す構成図である。図3と同一部には同一
符号を付してその説明を省略する。図3のスナバエネル
ギー回生回路に対し、GTOスタック30,40毎に、
スナバエネルギーを新たに加えたコンデンサ35C,4
5Cへ移し、GTOチョッパ50,60でリアクトル9
0,91に移した上で、主回路へ回生するように構成し
たものである。
【0046】図6は、後述するGTOスタックが多重化
した場合のスナバエネルギー回生回路の多段化に対応で
きる構成といえる。コンデンサ35Cは、GTOスタッ
ク30のスナバコンデンサ31C〜34Cのエネルギー
を一括に移すためのものである。同様にコンデンサ45
Cは、GTOスタック40のスナバコンデンサ41C〜
44Cのエネルギーを一括して移すためのものである。
【0047】コンデンサ35CのエネルギーはGTOチ
ョッパ50を介しリアクトル90に移した上で、GTO
チョッパ50をオフしリアクトル90のエネルギーはダ
イオ―ドスタック70を介し直流主回路へ回生するよう
構成している。
【0048】コンデンサ45CのエネルギーはGTOチ
ョッパ60を介しリアクトル91に移した上で、GTO
チョッパ60をオフし、リアクトル91のエネルギーは
ダイオ―ドスタック80を介し直流主回路へ回生するよ
う構成している。
【0049】次に、図6のさらに詳細な具体的動作を図
7、図8を参照し説明する。図7は、図8の動作を説明
するタイムチャ―ト、図8は図7の動作モ―ドを示して
いる。図7において(a)〜(j)は、図4と同一部の
波形を示している。1周期内のスナバエネルギー回生の
動作モ―ドが(1)〜(8)の8通りとなる点が図4と
異なっている。図8において作用している回路を実線
で、不作用の回路を破線で示している。
【0050】時刻t0 に図7(a)に示すようにGTO
スタック30のGTO31〜34にオンゲ―ト信号があ
たえられると、図8の動作モ―ド(1)に示すように、
スナバコンデンサ31C〜34Cの充電電荷はおのおの
ダイオ―ド31S〜36Sを介しコンデンサ35Cへ図
示の極性でリアクトル31Lを介して放電する。
【0051】これからわずかな時間をおいて、時刻t1
に図7(c)に示すようにGTOチョッパ50にゲ―ト
信号が与えられオン状態となると、図8の動作モ―ド
(2)に示すようにコンデンサ35CのエネルギーはG
TOチョッパ50を介し、リアクトル90へ移行する。
【0052】時刻t1 後わずかな時間をおいて時刻t2
に図7(c)に示すようにオフゲ―ト信号が与えられ、
GTOチョッパ50がオフすると、図8の動作モ―ド
(3)に示すようにリアクトル90のエネルギーはダイ
オ―ドスタック70を介し直流主回路へ回生する。この
動作モ―ド(2)〜(3)におけるリアクトル90の電
流波形を図7の(i)に実線で示す。
【0053】リアクトル90のエネルギーが完全に直流
主回路へ回生されると、図7の時刻t3 〜t4 の動作モ
―ド(4)および図8の動作モ―ド(4)に示すように
スナバエネルギー回生回路は作用しない。時刻t4 以降
は同様に負のア―ム側のスナバエネルギー回生チョッパ
が作用する。時刻t4 に図7(b)に示すようにGTO
スタック40にオンゲ―ト信号が与えられ、GTOスタ
ック40がオンすると図8の動作モ―ド(5)に示すよ
うに、スナバコンデンサ41C〜44Cの充電電荷はダ
イオ―ド41S〜46S、GTOスタック40、リアク
トル41Lを介し、コンデンサ45Cへ図示の極性で移
る。
【0054】時刻t4 の後、わずかな時間をおいて時刻
5 に図7の(d)に示すようにGTOチョッパ60に
オンゲ―ト信号が与えられると、図8の動作モ―ド
(6)に示すようにコンデンサ45CのエネルギーはG
TOチョッパ60を介しリアクトル91へ移る。
【0055】時刻t5 の後わずかな時間をおいて時刻t
6 に図7(d)に示すように、GTOチョッパ60にオ
フゲ―ト信号が与えられると、GTOチョッパ60はオ
フし、図8の動作モ―ド(7)に示すようにリアクトル
91のエネルギーはダイオ―ドスタック80を介し、直
流主回路へ回生する。この動作モ―ド(6)におけるリ
アクトル91の電流波形を図7(i)に一点鎖線で示
す。リアクトル91のエネルギーが完全に直流主回路へ
回生されると、図7の時刻t7 〜t8 の動作モ―ド
(8)および図8の動作モ―ド(8)に示すようにスナ
バエネルギー回生回路は作用しない。
【0056】時刻t8 で図7(b)に示すようにGTO
スタック40にオフゲ―ト信号が与えられると、GTO
スタック40はオフし、t0 〜t8 で1周期の動作とな
る。以後、同様に1周期内にモ―ド(3)と(7)を繰
り返すことにより、複数個のGTOに使用したスナバエ
ネルギーが直流主回路へ回生されていく。この回路で
は、GTOチョッパ50、60は交互にオンオフするの
で、図3の実施例に較べてスイッチング損失は減少す
る。
【0057】図9は、本発明の第4の実施例を示す構成
図である。GTOが複数個直列接続したGTOスタック
が複数個直列に多重構成となった場合の多段スナバエネ
ルギー回生回路の構成を示している。ここでは、4個直
列のGTOスタックが10モジュ―ルで正ア―ムを構成
した一例を示している。図中、一点鎖線で囲ったブロッ
クの数字はGTOの直列数やGTOスタックの直列数を
しめている。たとえば、4SはGTOが4個直列接続、
10Mは、GTOモジュ―ルが10個直列となっている
ことを意味している。GTO4個直列構成のモジュ―ル
100〜109、リアクトル101L〜109Lで正の
ア―ムを構成し、各々のダイオ―ド100D〜109D
を介し各モジュ―ルのスナバエネルギーをコンデンサ1
00C〜109C、に集中的に集め、GTOチョッパ1
00G1、101G1〜109G1、101G2、10
2G2〜109G2をオンし、リアクトル101L1〜
109L1に移した上で、GTOチョッパ100G1〜
109G1、101G2〜109G2をオフし、リアク
トルのエネルギーを直流主回路へダイオ―ド4個直列の
ダイオ―ドスタック100D1〜109D1、ダイオ―
ド40個直列のダイオ―ドモジュ―ル109D1を介し
直流主回路へ回生する。負ア―ム側も同様で10個直列
構成したGTOモジュ―ルア―ム200のスナバエネル
ギーをGTOチョッパ200G1を介しリアクトル20
0L1〜209L1に移した上でダイオ―ドスタック2
00D1〜209D1を介し直流主回路へ回生する。動
作は図8とほぼ同様なので省略する。
【0058】このような構成とするのは、超高圧回路と
なった場合、スナバエネルギーはさらに増大し、スナバ
エネルギーの熱損失の冷却だけでも百数十KWにも達
し、装置を小型化する上で妨げとなるからである。たと
えば、f=100HZ、直流電圧1000V、スナバコ
ンデンサC=6μF、40S×1P×12Aでは少なく
見積もっても、スナバエネルギーの発生だけでも下式の
値になるからである。
【0059】(1/2)・ 6μF ・10002 ・100HZ ・40S ・
12A =144KW 図10は、本発明のGTO多重モジュ―ルのスナバエネ
ルギー回生回路の更に、他の実施例である。図9と同一
部分には同一符号を付して説明を省略する。GTOモジ
ュ―ル100〜109および負ア―ム200のスナバエ
ネルギーはGTOチョッパ109G1、109G2を介
しリアクトル90へ移した上で、GTOチョッパ109
G1、109G2をオフし、ダイオ―ドモジュ―ル30
0、400を介し、直流主回路へ回生する。動作は図5
とほぼ同様なので省略する。なお、以上の説明ではGT
Oスタック内のスナバコンデンサのエネルギーの回生回
路を中心にして説明したが、例えば、図11、図12に
示すようにGTOスタック内に容量の大きな一括スナバ
コンデンサ39C1、39C2、40C1、40C2を
設けて、このスナバコンデンサのエネルギーも同様にG
TOチョッパ50、60を介しリアクトル90へ移し直
流主回路へ回生するよう構成することもできる。
【0060】さらに、図13に示すように、GTOモジ
ュ―ル毎に一括スナバコンデンサ100TC、101T
Cを設けてこのスナバエネルギーも同時にGTOチョッ
パを介し直流主回路へ回生するよう構成することができ
る。以上、2、3の変形例を含めて述べた本発明は一例
にすぎない。例えば、GTO以外の自己消弧形素子GT
RやIGBTにも適用できる。また、スナバエネルギー
回生チョッパ50、60や100G1〜101G1、2
00G1〜209G1、109G2はGTOを用いた例
で説明したがGTO以外のスイッチ素子を用いることも
可能である。
【0061】
【発明の効果】本発明によれば、次のような効果が得ら
れる。 (1)GTO等の自己消弧形素子を複数個直列接続した
変換装置のスナバエネルギー回生回路を多段化構成でき
る。 (2)スナバ損失が大幅に低減するので、スナバエネル
ギーによる発熱部分が減少し、冷却系が小型化できる。
【図面の簡単な説明】
【図1】本発明によるスナバエネルギー回生回路の第1
実施例を示す回路図。
【図2】図1の動作を説明するタイムチャ―ト。
【図3】本発明によるスナバエネルギー回生回路の第2
実施例を示す回路図。
【図4】図3の動作を説明するタイムチャ―ト。
【図5】図4の各動作モードにおける図3の等価回路
図。
【図6】本発明によるスナバエネルギー回生回路の第3
実施例を示す回路図。
【図7】図6の動作を説明するタイムチャ―ト。
【図8】図7の各動作モードにおける図6の等価回路
図。
【図9】本発明によるスナバエネルギー回生回路の第4
実施例を示す回路図。
【図10】本発明の回路を多重化に適用した実施例を示
す回路図。図8の動作モ―ド。
【図11】本発明の回路の変形例を示す図。
【図12】本発明の回路の他の変形例を示す図。
【図13】本発明の回路を多重化に適用した変形例を示
す図。
【図14】従来のGTOを直列接続して構成した例を説
明するための図。
【図15】従来のスナバエネルギー回路の例を説明する
ための図。
【符号の説明】
20、20a、28、28a…ダイオ―ド、26、26
a、27、27a…サイリスタ、24、24a…コンデ
ンサ、29、29a…スナバコンデンサ、21、23、
25、25a…リアクトル、22…整流器、30、40
…GTOスタック、31〜34、41〜44…GTO、
31F〜34F、41F〜44F…フィ―ドバックダイ
オ―ド、31D〜34D、41D〜44D…スナバダイ
オ―ド、31C〜34C、41C〜44C…スナバコン
デンサ、31R〜34R、41R〜44R…スナバ抵
抗、31L、41L…アノ―ドリアクトル、35C、4
5C…一括スナバコンデンサ、31S〜36S、41S
〜46S…ダイオ―ド、50、60…GTOチョッパ、
51〜58、61〜68…GTO、51D、61D…ス
ナバダイオ―ド、51R、61R…スナバ抵抗、51
C、61C…スナバコンデンサ、50S、60S…スナ
バ回路、90、91…リアクトル、70、80…ダイオ
―ドスタック、71〜78、81〜88…ダイオ―ド、
71C、81C…スナバコンデンサ、71R、81R…
スナバ抵抗、70S、80S…スナバ回路、100〜1
09…GTOモジュ―ル、100L〜109L、100
L1〜109L1、200L1〜201L1…リアクト
ル、100D1〜109D1、200D1〜209D
1、100D〜109D…ダイオ―ド、100C〜10
9C…コンデンサ、100G1〜109G1、101G
2〜109G2、200G1…GTOチョッパ、30
0、400…ダイオ―ドモジュ―ル、200…負ア―
ム、39C1、39C2、40C1、40C2、100
TC、101TC…一括スナバコンデンサ、1U、1X
…主スイッチ(GTO)、2U、2X…フィ―ドバック
ダイオ―ド、3U、3X…スナバダイオ―ド、4U、4
X…スナバコンデンサ、5、5U、5X…リアクトル、
6U、6X…補助スイッチ、7U、7X…ダイオ―ド

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の自己消弧形素子を含む第1および
    第2のスタックと、第1および第2のダイオードスタッ
    クと、第1および第2のGTOチョッパからなり、 前記第1のスタックは、第1の自己消弧形素子の陽極に
    第1のフィ―ドバックダイオ―ドの陰極および第1のス
    ナバコンデンサの一端を接続した接続点を第1の端子と
    し、前記第1の自己消弧形素子の陰極に前記第1のフィ
    ―ドバックダイオ―ドの陽極と第1のスナバダイオ―ド
    の陰極を接続した接続点を第2の端子とし、前記第1の
    スナバコンデンサの他端と前記第1のスナバダイオ―ド
    の陽極と第1のダイオ―ドの陰極を接続し、前記第1の
    ダイオ―ドの陽極を第3の端子とした回路を第1の単位
    回路とし、この第1の単位回路を少なくとも1個以上n
    個(nは整数)設け、このうち1番目の第1の単位回路
    の第2の端子を2番目の第1の単位回路の第1の端子に
    接続し、前記1番目の単位回路の第3の端子に前記2番
    目の単位回路の前記第3の端子を接続し、前記2番目の
    単位回路の第2の端子を3番目の単位回路の第1の端子
    に接続し、前記2番目の単位回路の第3の端子に第2の
    ダイオ―ドの陰極を接続し、前記3番目の単位回路の第
    3の端子に前記第2のダイオ―ドの陽極を接続し、n番
    目の第1の単位回路の第1の端子を(n−1)番目の単
    位回路の第2の端子に接続し、前記2番目乃至n番目の第1の単位回路の第3の端子間
    に夫々第2のダイオードを接続し、 前記1番目の単位回路の第1の端子を第1のスタックの
    第1の端子とし、前記n番目の単位回路の第2の端子を
    第1のスタックの第2の端子とし、前記n番目の単位回
    路の第3の端子を第1のスタックの第3の端子とし、 第1のスタックの第1の端子に第1のアノードリアクト
    ルの一端と第1の一括スナバコンデンサの一端を接続
    し、前記アノードリアクトルの他端に直流正極端子を接
    続し、前記第1の一括スナバコンデンサの他端を前記第
    1のスタックの第3の端子に接続し、 前記第2のスタックは、第2の自己消弧形素子の陽極に
    第2のフィ―ドバックダイオ―ドの陰極および第2のス
    ナバダイオードの陽極に接続した接続点を第4の端子と
    し、前記第2の自己消弧形素子の陰極に前記第2のフィ
    ―ドバックダイオ―ドの陽極と第2のスナバコンデンサ
    の一端を接続した接続点を第5の端子とし、前記第2の
    スナバダイオードの陰極と前記第2のスナバコンデンサ
    の他端と第3のダイオ―ドの陽極を接続し、第3のダイ
    オ―ドの陰極を第6の端子とした回路を第2の単位回路
    とし、この第2の単位回路を少なくとも1個以上n個
    (nは整数)設け、 このうち1番目の第2の単位回路の第4の端子とn番目
    の第2の単位回路の第5の端子を除き、1番目、2番
    目、…、n番目の第2の単位回路に夫々有する第4、第
    5の端子のうち隣接する第4、第5の端子同士を接続
    し、前記1番目、2番目、…、(n−2)番目の第2の
    単位回路に夫々有する第6の端子相互間に第2のダイオ
    ードを夫々接続し、1番目の第2の単位回路の第4の端
    子を第2のスタックの第4の端子とし、n番目の第2の
    単位回路の第5の端子を第2のスタックの第5の端子と
    し、1番目の第2の単位回路の第6の端子を第2のスタ
    ックの第6の端子とし、前記第1のスタックの第2の端
    子と第2のスタックの第4の端子とを接続し、この接続
    点から交流端子を導出し、 前記第2のスタックの第5の端子に第2のアノ―ドリア
    クトルの一端と第2の一括スナバコンデンサの一端を接
    続し、第2のアノ―ドリアクトルの他端から直流負極端
    子を導出し、 前記第2の一括スナバコンデンサの他端を、前記第2の
    スタックの第6の端子と、ゲートターンオフサイリスタ
    からなる第2のGTOチョッパの陽極に接続し、この第
    2のGTOチョッパの陰極をリアクトルの一端に接続
    し、このリアクトルの他端をゲートターンオフサイリス
    タからなる第1のGTOチョッパの陽極に接続し、この
    第1のGTOチョッパの陰極を前記第1のスタックの第
    3の端子に接続し、第1のGTOチョッパの陽極に複数
    のダイオードからなる第1のダイオ―ドスタックの陽極
    を接続し、前記第2のGTOチョッパの陰極に第2のダ
    イオ―ドスタックの陰極を接続し、前記第1のダイオ―
    ドスタックの陰極を前記直流正極端子に接続し、前記第
    2のダイオ―ドスタックの陽極を直流負極端子に接続し
    てなるスナバエネルギー回生回路。
  2. 【請求項2】 複数の自己消弧形素子を含む第1および
    第2のスタックと、第1および第2のダイオードスタッ
    クと、第1および第2のGTOチョッパからなり、 前記第1のスタックは、第1の自己消弧形素子の陽極に
    第1のフィ―ドバックダイオ―ドの陰極および第1のス
    ナバダイオードの陽極を接続した接続点を第1の端子と
    し、前記第1の自己消弧形素子の陰極に第1のフィ―ド
    バックダイオ―ドの陽極と第1のスナバコンデンサの一
    端を接続した接続点を第2の端子とし、前記第1のスナ
    ダイオードの陰極と前記第1のスナバコンデンサの他
    端と第1のダイオ―ドの陽極を接続し、前記第1のダイ
    オ―ドの陰極を第3の端子とした回路を単位回路とし、
    この単位回路を少なくとも1個以上n個(nは整数)設
    け、このうち1番目の単位回路の第2の端子を2番目
    位回路の第1の端子に接続し、前記1番目と2番目の
    単位回路の第3の端子間には、第2のダイオードを接続
    し、n番目の単位回路の第3の端子に(n−1)番目の
    単位回路の第3の端子を接続し、前記2番目の単位回路
    の第2の端子を前記3番目の単位回路の第1の端子に接
    続し、前記2番目の単位回路の第3の端子に第2のダイ
    オ―ドの陰極を接続し、前記3番目の単位回路の第3の
    端子に前記第2のダイオ―ドの陽極を接続し、n番目の
    単位回路の第1の端子を(n−1)番目の単位回路の第
    2の端子に接続し、1番目乃至(n−1)番目の単位回
    路の第3の端子間に夫々第2のダイオードを接続してな
    り、 前記第2のスタックは、第2の自己消弧形素子の陽極に
    第2のフィ―ドバックダイオ―ドの陰極および第2のス
    ナバコンデンサの一端を接続した接続点を第4の端子と
    し、前記第2の自己消弧形素子の陰極に前記第2のフィ
    ―ドバックダイオ―ドの陽極と第2のスナバダイオ―ド
    の陰極を接続した接続点を第5の端子とし、前記第2の
    スナバコンデンサの他端と前記第2のスナバダイオ―ド
    の陽極と第2のダイオ―ドの陰極を接続し、第2のダイ
    オ―ドの陽極を第6の端子とした回路を単位回路とし、
    この単位回路を少なくとも1個以上n個(nは整数)設
    け、このうち1番目の単位回路の第5の端子を2番目の
    単位回路の第4の端子に接続し、前記1番目の単位回路
    の第6の端子に前記2番目の単位回路の前記第6の端子
    を接続し、前記2番目の単位回路の第5の端子を前記3
    番目の単位回路の第4の端子に接続し、前記2乃至n番
    の単位回路夫々有する第6の端子間に第2のダイオ
    ―ドを夫々接続し、前記1番目、2番目の単位回路に有
    する第6の端子間同士のみを接続してなり、 前記第1のスタックの1番目の単位回路の第1端子に第
    1のアノ―ドリアクトルの一端を接続し、この第1のア
    ノ―ドリアクトルの他端より直流正極端子を導出し、前
    記第1のスタックのn番目の単位回路の第2端子と前記
    第2のスタックの1番目の単位回路の第4端子の接続点
    に交流端子を導出し、 前記第2のスタックのn番目の単位回路の第5端子に第
    2のアノ―ドリアクトルの一端を接続し、この第2のア
    ノ―ドリアクトルの他端より直流負極端子を導出し、前
    記第2のスタックのn番目の単位回路の第6端子に第2
    のコンデンサの一端とゲートターンオフサイリスタから
    なる第2のGTOチョッパの陰極を接続し、この第2の
    GTOチョッパの陽極を第2のリアクトルの一端と複数
    のダイオードからなる第2のダイオ―ドスタックの陽極
    に接続し、前記第2のコンデンサの他端と前記第2のリ
    アクトルの他端を前記直流負極端子に接続し、前記第1
    のダイオ―ドスタックの陽極を前記直流負極端子に接続
    し、前記第1のスタックの1番目の単位回路の第3端子
    に第1のコンデンサの一端とゲートターンオフサイリス
    タからなる第1のGTOチョッパの陽極を接続し、この
    第1のGTOチョッパの陰極を第1のリアクトルの一端
    と第1のダイオ―ドスタックの陰極に接続し前記第1の
    コンデンサの他端と前記第1のリアクトルの他端を前記
    直流正極端子に接続し、前記第2のダイオ―ドスタック
    の陰極を前記直流正極端子に接続してなるスナバエネル
    ギー回生回路。
  3. 【請求項3】 請求項1または請求項2記載の回路を単
    位モジュ―ルとし、複数個直列接続し、多重化したスナ
    バエネルギー回生回路。
  4. 【請求項4】 請求項1記載の第1のスタックの1番目
    の第1の単位回路の第1の端子と2番目の第1の単位回
    路の第3端子間に一括スナバコンデンサを接続し以下同
    様に一括スナバコンデンサを接続したスナバエネルギー
    回生回路。
  5. 【請求項5】 請求項1記載の第2のスタックの1番目
    の第2の単位回路の第6端子と2番目の第2単位回路の
    第5端子間に一括スナバコンデンサを接続し以下同様に
    一括スナバコンデンサを接続したスナバエネルギー回生
    回路。
JP30149093A 1993-12-01 1993-12-01 スナバエネルギー回生回路 Expired - Fee Related JP3181453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30149093A JP3181453B2 (ja) 1993-12-01 1993-12-01 スナバエネルギー回生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30149093A JP3181453B2 (ja) 1993-12-01 1993-12-01 スナバエネルギー回生回路

Publications (2)

Publication Number Publication Date
JPH07163154A JPH07163154A (ja) 1995-06-23
JP3181453B2 true JP3181453B2 (ja) 2001-07-03

Family

ID=17897543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30149093A Expired - Fee Related JP3181453B2 (ja) 1993-12-01 1993-12-01 スナバエネルギー回生回路

Country Status (1)

Country Link
JP (1) JP3181453B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102574784B (zh) * 2009-09-30 2014-03-12 日本曹达株式会社 酚性化合物和记录材料

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102574784B (zh) * 2009-09-30 2014-03-12 日本曹达株式会社 酚性化合物和记录材料

Also Published As

Publication number Publication date
JPH07163154A (ja) 1995-06-23

Similar Documents

Publication Publication Date Title
US5461556A (en) Power converter
US20040095790A1 (en) N-point-converter circuit
JP3325030B2 (ja) 3レベルインバータ装置
JPH09182460A (ja) 変換回路装置
Yuan et al. A new diode clamping multilevel inverter
EP0588635B1 (en) Gate power supply circuit
US5731967A (en) Converter circuit arrangement with minimal snubber
JP3181453B2 (ja) スナバエネルギー回生回路
JPH0851770A (ja) 半導体スイッチのゲートドライブ回路
EP0701326A2 (en) Power conversion device with snubber energy regenerating circuit
JPH05153766A (ja) 電力変換器の低損失スナバ方式
JP3170368B2 (ja) インバータ装置
Roesner et al. Cellular driver/snubber scheme for series connection of IGCTs
JPH10285953A (ja) 電力変換装置
JP2800524B2 (ja) 直列多重インバータ
EP4250544A1 (en) Power conversion apparatus
JP3468260B2 (ja) ブリッジ型インバ−タ装置
JP3172664B2 (ja) 電力変換装置
JP2555621B2 (ja) インバ−タのエネルギ−回収回路
JP3002080B2 (ja) 多段スナバエネルギー回生回路
JPH10112983A (ja) 電力変換器の保護装置
JPH06189444A (ja) 電力変換器の低損失スナバ回路
JPH0522929A (ja) スナバ回路
JPH06209580A (ja) 電力変換装置のスナバエネルギー回収回路
JPH0197175A (ja) インバータのエネルギー回収回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees