JP3178563B2 - 多値電圧高速比較装置 - Google Patents
多値電圧高速比較装置Info
- Publication number
- JP3178563B2 JP3178563B2 JP02275493A JP2275493A JP3178563B2 JP 3178563 B2 JP3178563 B2 JP 3178563B2 JP 02275493 A JP02275493 A JP 02275493A JP 2275493 A JP2275493 A JP 2275493A JP 3178563 B2 JP3178563 B2 JP 3178563B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparison
- input
- output
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は被試験デバイスより出
力される多値測定電圧を入力して高速で多値基準電圧と
比較する多値電圧高速比較装置に関し、特に高精度化に
係わる。
力される多値測定電圧を入力して高速で多値基準電圧と
比較する多値電圧高速比較装置に関し、特に高精度化に
係わる。
【０００２】
【従来の技術】ＬＣＤドライバ用ＩＣ等の被試験デバイ
スの出力電圧ＶＸi （ｉ＝１〜ｎ）は±数Ｖから±数十
Ｖの範囲の多値電圧となるので、従来の比較装置では図
３に示すように、抵抗器Ｒa とＲb とで分圧して、±１
０Ｖ以下に下げ、その下げた電圧ｖｘi を比較器３，４
の第１入力端子に与えている。比較器３，４の第２入力
端子には比較電源５，６より比較電圧ＶＬi ，ＶＨ
i （しかしＶＬi ＜ＶＨi ；ｉ＝１〜ｎ）がそれぞれ与
えられる。
スの出力電圧ＶＸi （ｉ＝１〜ｎ）は±数Ｖから±数十
Ｖの範囲の多値電圧となるので、従来の比較装置では図
３に示すように、抵抗器Ｒa とＲb とで分圧して、±１
０Ｖ以下に下げ、その下げた電圧ｖｘi を比較器３，４
の第１入力端子に与えている。比較器３，４の第２入力
端子には比較電源５，６より比較電圧ＶＬi ，ＶＨ
i （しかしＶＬi ＜ＶＨi ；ｉ＝１〜ｎ）がそれぞれ与
えられる。
【０００３】被試験デバイス２に対するその出力電圧Ｖ
Ｘi の切換えと、比較電源５，６に対する比較電圧ＶＬ
i ，ＶＨi の切換えは、制御回路７により制御されて、
互いに同期して行われる。入力端子ＩＮ側より見た比較
装置１の入力インピーダンスは、被試験デバイス２に影
響を与えることが無いように、１ＭΩ〜１０ＭΩと高イ
ンピーダンスに設定される。そのため減衰器８を構成す
る抵抗器Ｒa ，Ｒb は抵抗値がＭΩオーダの高抵抗とさ
れ、一般に異なった抵抗値をとる。
Ｘi の切換えと、比較電源５，６に対する比較電圧ＶＬ
i ，ＶＨi の切換えは、制御回路７により制御されて、
互いに同期して行われる。入力端子ＩＮ側より見た比較
装置１の入力インピーダンスは、被試験デバイス２に影
響を与えることが無いように、１ＭΩ〜１０ＭΩと高イ
ンピーダンスに設定される。そのため減衰器８を構成す
る抵抗器Ｒa ，Ｒb は抵抗値がＭΩオーダの高抵抗とさ
れ、一般に異なった抵抗値をとる。
【０００４】減衰器８の出力電圧をｖｘi （ｉ＝１〜
ｎ），比較器３，４の出力をそれぞれＯＬ，ＯＨとする
と、 ｖｘi ＞ＶＬi のとき、ＯＬ＝Ｈ（高レベル）；ｖ
ｘi ≦ＶＬi のとき、ＯＬ＝Ｌ（低レベル） ｖｘi ＜ＶＨi のとき、ＯＨ＝Ｈ；ｖｘi ≧ＶＨi
のとき、ＯＨ＝Ｌ となる。従って、ＶＬi ＜ｖｘi ＜ＶＨi のときは、Ｏ
Ｌ＝Ｈ，ＯＨ＝Ｈとなり、そのとき測定電圧ＶＸi は
良、それ以外のときは不良とされる。なお、ｖｘiをテ
ストする期間（テストサイクル）Ｔはμs オーダまたは
それ以下とされ、高速に試験が行われる。なお上述の比
較器３，４は合わせて、ウインドコンパレータと呼ばれ
る。
ｎ），比較器３，４の出力をそれぞれＯＬ，ＯＨとする
と、 ｖｘi ＞ＶＬi のとき、ＯＬ＝Ｈ（高レベル）；ｖ
ｘi ≦ＶＬi のとき、ＯＬ＝Ｌ（低レベル） ｖｘi ＜ＶＨi のとき、ＯＨ＝Ｈ；ｖｘi ≧ＶＨi
のとき、ＯＨ＝Ｌ となる。従って、ＶＬi ＜ｖｘi ＜ＶＨi のときは、Ｏ
Ｌ＝Ｈ，ＯＨ＝Ｈとなり、そのとき測定電圧ＶＸi は
良、それ以外のときは不良とされる。なお、ｖｘiをテ
ストする期間（テストサイクル）Ｔはμs オーダまたは
それ以下とされ、高速に試験が行われる。なお上述の比
較器３，４は合わせて、ウインドコンパレータと呼ばれ
る。
【０００５】
【発明が解決しようとする課題】従来の高速比較装置で
は、入力端子ＩＮと比較器３，４との間に挿入される減
衰器８は、抵抗器Ｒa ，Ｒb の抵抗値がＭΩオーダの高
抵抗値となる。ところで、ＭΩオーダの高抵抗器は現在
の技術では高精度のものが得られないため、減衰器８の
減衰量の誤差がかなり大きくならざるを得ない。
は、入力端子ＩＮと比較器３，４との間に挿入される減
衰器８は、抵抗器Ｒa ，Ｒb の抵抗値がＭΩオーダの高
抵抗値となる。ところで、ＭΩオーダの高抵抗器は現在
の技術では高精度のものが得られないため、減衰器８の
減衰量の誤差がかなり大きくならざるを得ない。
【０００６】また、比較器３，４の入力端子には僅かで
はあるが、比較器自身のバイアス電流が流れる。このバ
イアス電流は減衰器８の抵抗器Ｒb を流れるので、その
両端に誤差電圧が発生する。従来の比較装置では、上述
の減衰器８の誤差と比較器３，４のバイアス電流に起因
する誤差電圧とが存在するため、比較誤差が±数十ｍＶ
とかなり大きくなる欠点があった。この発明の目的は、
これら従来の欠点を解決して、比較精度の向上を図るこ
とにある。
はあるが、比較器自身のバイアス電流が流れる。このバ
イアス電流は減衰器８の抵抗器Ｒb を流れるので、その
両端に誤差電圧が発生する。従来の比較装置では、上述
の減衰器８の誤差と比較器３，４のバイアス電流に起因
する誤差電圧とが存在するため、比較誤差が±数十ｍＶ
とかなり大きくなる欠点があった。この発明の目的は、
これら従来の欠点を解決して、比較精度の向上を図るこ
とにある。
【０００７】
【課題を解決するための手段】この発明の多値電圧高速
比較装置は、被試験デバイスより入力される多値測定電
圧（ＶＸi ）と多値基準電圧（ＶＳi ）との差分を検出
する低出力インピーダンスの差分検出器と、その差分検
出器の出力電圧（δi ）を第１比較電圧（ＶＬ）及び第
１比較電圧より大きい第２比較電圧（ＶＨ）と比較する
ウインドコンパレータと、前記被試験デバイスの前記多
値測定電圧（ＶＸi ）を切換制御すると共に、その切換
タイミングに同期して切換わる前記多値基準電圧（ＶＳ
i ）を発生する手段とより構成される。
比較装置は、被試験デバイスより入力される多値測定電
圧（ＶＸi ）と多値基準電圧（ＶＳi ）との差分を検出
する低出力インピーダンスの差分検出器と、その差分検
出器の出力電圧（δi ）を第１比較電圧（ＶＬ）及び第
１比較電圧より大きい第２比較電圧（ＶＨ）と比較する
ウインドコンパレータと、前記被試験デバイスの前記多
値測定電圧（ＶＸi ）を切換制御すると共に、その切換
タイミングに同期して切換わる前記多値基準電圧（ＶＳ
i ）を発生する手段とより構成される。
【０００８】
【実施例】この発明の実施例を図１に、図３と対応する
部分に同じ符号を付して示し、重複説明を省略する。こ
の発明では、従来の減衰器８は削除され、あらたに差分
検出器９が用いられ、入力電圧ＶＸi は差分検出器９に
おいて基準電圧ＶＳi との差δi ＝ＶＸi −ＶＳi が検
出されて、比較器４，５に与えられ、比較電圧ＶＬ，Ｖ
Ｈとそれぞれ比較される。
部分に同じ符号を付して示し、重複説明を省略する。こ
の発明では、従来の減衰器８は削除され、あらたに差分
検出器９が用いられ、入力電圧ＶＸi は差分検出器９に
おいて基準電圧ＶＳi との差δi ＝ＶＸi −ＶＳi が検
出されて、比較器４，５に与えられ、比較電圧ＶＬ，Ｖ
Ｈとそれぞれ比較される。
【０００９】制御回路７から基準電圧ＶＳi と対応する
ｍビットの比較データＮi （ｂi1，ｂi2 …，ｂim）が
Ｄ／Ａコンバータ１０に与えられ、Ｄ／Ａ変換されて、
基準電圧ＶＳi が出力される。また制御回路７に制御さ
れて、比較データＮi の切換えに同期して被試験デバイ
ス２の出力電圧ＶＸi が切換えられる（図２参照）。図
２の例では、テストサイクルＴ4 において差分出力δ4
＜ＶＬであるので、比較器３，４の出力は、ＯＬ＝Ｌ，
ＯＨ＝Ｈとなり、不良と判定される。
ｍビットの比較データＮi （ｂi1，ｂi2 …，ｂim）が
Ｄ／Ａコンバータ１０に与えられ、Ｄ／Ａ変換されて、
基準電圧ＶＳi が出力される。また制御回路７に制御さ
れて、比較データＮi の切換えに同期して被試験デバイ
ス２の出力電圧ＶＸi が切換えられる（図２参照）。図
２の例では、テストサイクルＴ4 において差分出力δ4
＜ＶＬであるので、比較器３，４の出力は、ＯＬ＝Ｌ，
ＯＨ＝Ｈとなり、不良と判定される。
【００１０】差分検出器９は演算増幅器ＯＡと抵抗器Ｒ
0 〜Ｒ3 で構成され、よく知られているように、その出
力電圧δi は、Ｒ0 〜Ｒ3 を抵抗器Ｒ0 〜Ｒ3 の抵抗値
を表すのに流用すると、 δi＝（Ｒ0／Ｒ1）ＶＸi−｛Ｒ3（Ｒ1＋Ｒ0）／Ｒ1（Ｒ2＋Ｒ3）｝ＶＳi …… (1) で与えられる。
0 〜Ｒ3 で構成され、よく知られているように、その出
力電圧δi は、Ｒ0 〜Ｒ3 を抵抗器Ｒ0 〜Ｒ3 の抵抗値
を表すのに流用すると、 δi＝（Ｒ0／Ｒ1）ＶＸi−｛Ｒ3（Ｒ1＋Ｒ0）／Ｒ1（Ｒ2＋Ｒ3）｝ＶＳi …… (1) で与えられる。
【００１１】 Ｒ0 ＝Ｒ1 ＝Ｒ2 ＝Ｒ3 ＝Ｒ …… (2) とすれば、 δi ＝ＶＸi −ＶＳi …… (3) 入力端子ＩＮより差分検出器９に流れ込む電流をＩとす
れば、ａ点の電圧Ｖaは、ＶＸi より抵抗器Ｒ1 の電圧
降下分を引けばよいから、 Ｖa ＝ＶＸi −ＲＩ …… (4) 一方、Ｖa はδi に抵抗器Ｒ0 の電圧降下分を加えれば
よいから、 Ｖa ＝δi ＋ＲＩ …… (5) （４），（５）式より、 ＶＸi −ＲＩ＝δi ＋ＲＩ ∴ Ｉ＝（ＶＸi −δi ）／２Ｒ …… (6) 入力端子ＩＮより見た入力抵抗Ｒin＝ＶＸi ／Ｉに
（６）式を代入すれば、 Ｒin＝ＶＸi ／Ｉ＝ＶＸi ・２Ｒ／（ＶＸi −δi ） ＝２Ｒ／（１−δi ／ＶＸi ） …… (7) δi ／ＶＸi ≪１ …… (8) であるから、 Ｒin≒２Ｒ …… (9) 従って、入力抵抗Ｒinを被試験デバイス２に影響を与え
ないようにＭΩオーダに大きくするには、各抵抗器の抵
抗値ＲもＭΩオーダにせねばならない。そのため抵抗器
Ｒ0 〜Ｒ3 の抵抗器の精度は低くなる。しかし各抵抗器
は共通の基準値Ｒを目標に作ればよいので、各抵抗器Ｒ
i の基準値Ｒに対する誤差Δi はそろえ易く、大した問
題にはならない。例えば各抵抗値が２０％大きくできて
も、抵抗値がそろっていればよいのである。
れば、ａ点の電圧Ｖaは、ＶＸi より抵抗器Ｒ1 の電圧
降下分を引けばよいから、 Ｖa ＝ＶＸi −ＲＩ …… (4) 一方、Ｖa はδi に抵抗器Ｒ0 の電圧降下分を加えれば
よいから、 Ｖa ＝δi ＋ＲＩ …… (5) （４），（５）式より、 ＶＸi −ＲＩ＝δi ＋ＲＩ ∴ Ｉ＝（ＶＸi −δi ）／２Ｒ …… (6) 入力端子ＩＮより見た入力抵抗Ｒin＝ＶＸi ／Ｉに
（６）式を代入すれば、 Ｒin＝ＶＸi ／Ｉ＝ＶＸi ・２Ｒ／（ＶＸi −δi ） ＝２Ｒ／（１−δi ／ＶＸi ） …… (7) δi ／ＶＸi ≪１ …… (8) であるから、 Ｒin≒２Ｒ …… (9) 従って、入力抵抗Ｒinを被試験デバイス２に影響を与え
ないようにＭΩオーダに大きくするには、各抵抗器の抵
抗値ＲもＭΩオーダにせねばならない。そのため抵抗器
Ｒ0 〜Ｒ3 の抵抗器の精度は低くなる。しかし各抵抗器
は共通の基準値Ｒを目標に作ればよいので、各抵抗器Ｒ
i の基準値Ｒに対する誤差Δi はそろえ易く、大した問
題にはならない。例えば各抵抗値が２０％大きくできて
も、抵抗値がそろっていればよいのである。
【００１２】なお、図１Ｂに示すように差分検出器９の
入力側に電圧ホロワより成るバッファアンプ１２を挿入
すれば、その入力インピーダンスは極めて高いので、Ｒ
0 〜Ｒ3 とＯＡより成る差分回路の入力インピーダンス
を下げることができる。従って抵抗器Ｒ0 〜Ｒ3 の抵抗
値を下げて、高精度のものが容易に得られ、出力の差分
電圧の精度が大幅に向上する。
入力側に電圧ホロワより成るバッファアンプ１２を挿入
すれば、その入力インピーダンスは極めて高いので、Ｒ
0 〜Ｒ3 とＯＡより成る差分回路の入力インピーダンス
を下げることができる。従って抵抗器Ｒ0 〜Ｒ3 の抵抗
値を下げて、高精度のものが容易に得られ、出力の差分
電圧の精度が大幅に向上する。
【００１３】比較器３，４の入力端子のバイアス電流は
演算増幅器ＯＡの出力端子を流れるが、ＯＡの出力イン
ピーダンスがほゞゼロであるので、バイアス電流により
発生する誤差電圧は極めて小さく、無視することができ
る。なお、比較器３，４，比較電源５，６及び制御回路
７は普通のＩＣテスタには装備されているものであるの
で、それらを利用することもできる。
演算増幅器ＯＡの出力端子を流れるが、ＯＡの出力イン
ピーダンスがほゞゼロであるので、バイアス電流により
発生する誤差電圧は極めて小さく、無視することができ
る。なお、比較器３，４，比較電源５，６及び制御回路
７は普通のＩＣテスタには装備されているものであるの
で、それらを利用することもできる。
【００１４】
【発明の効果】この発明によれば、入力電圧ＶＸi と基
準電圧ＶＳi との差分δi （一般に入力電圧よりかなり
小さい）が比較器３，４に入力されるので、従来、比較
器３，４の入力電圧ＶＸi を±１０Ｖ以内に抑えるため
に用いていた誤差の大きい減衰器は不要となる。
準電圧ＶＳi との差分δi （一般に入力電圧よりかなり
小さい）が比較器３，４に入力されるので、従来、比較
器３，４の入力電圧ＶＸi を±１０Ｖ以内に抑えるため
に用いていた誤差の大きい減衰器は不要となる。
【００１５】また、比較器３，４のバイアス電流は差分
検出器９の低出力インピーダンスの演算増幅器ＯＡの出
力側で吸収されるので、誤差電圧が発生しない。以上の
理由によって、この発明によれば、従来よりかなり高精
度で電圧比較が行える。
検出器９の低出力インピーダンスの演算増幅器ＯＡの出
力側で吸収されるので、誤差電圧が発生しない。以上の
理由によって、この発明によれば、従来よりかなり高精
度で電圧比較が行える。
【図１】Ａはこの発明の実施例を示す回路図、Ｂは図Ａ
の差分検出器９の変形例を示す回路図。
の差分検出器９の変形例を示す回路図。
【図２】Ａは図１の多値測定電圧ＶＸi 及び多値基準電
圧ＶＳi の各テストサイクルＴ i における変化の一例を
示す図、Ｂは図１の差分検出器出力δi の各テストサイ
クルＴi における変化の一例を示す図。
圧ＶＳi の各テストサイクルＴ i における変化の一例を
示す図、Ｂは図１の差分検出器出力δi の各テストサイ
クルＴi における変化の一例を示す図。
【図３】Ａは従来の多値電圧高速比較装置の回路図、Ｂ
は図Ａの比較器入力電圧ｖｘiの各テストサイクルＴi
における変化の一例を示す図。
は図Ａの比較器入力電圧ｖｘiの各テストサイクルＴi
における変化の一例を示す図。
Claims (1)
- 【請求項１】 被試験デバイスより入力される多値測定
電圧（ＶＸi ）と多値基準電圧（ＶＳi ）との差分を検
出する低出力インピーダンスの差分検出器と、 その差分検出器の出力電圧（δi ）を第１比較電圧（Ｖ
Ｌ）及び第１比較電圧より大きい第２比較電圧（ＶＨ）
と比較するウインドコンパレータと、 前記被試験デバイスの前記多値測定電圧（ＶＸi ）を切
換制御すると共に、その切換タイミングに同期して切換
わる前記多値基準電圧（ＶＳi ）を発生する手段とより
成る、 多値電圧高速比較装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02275493A JP3178563B2 (ja) | 1993-02-10 | 1993-02-10 | 多値電圧高速比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02275493A JP3178563B2 (ja) | 1993-02-10 | 1993-02-10 | 多値電圧高速比較装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06235754A JPH06235754A (ja) | 1994-08-23 |
| JP3178563B2 true JP3178563B2 (ja) | 2001-06-18 |
Family
ID=12091479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02275493A Expired - Fee Related JP3178563B2 (ja) | 1993-02-10 | 1993-02-10 | 多値電圧高速比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178563B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8896332B2 (en) | 2011-12-09 | 2014-11-25 | Advantest Corporation | Test apparatus with voltage margin test |
| CN109711060A (zh) * | 2018-12-28 | 2019-05-03 | 中民筑友科技投资有限公司 | 基于装配式建筑的窗框连接件自动生成方法、装置及设备 |
-
1993
- 1993-02-10 JP JP02275493A patent/JP3178563B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06235754A (ja) | 1994-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082998A (en) | Dual slope integration circuit | |
| US5754041A (en) | Device for measuring voltage/current characteristics with means to prevent output transients during changes in settings | |
| US6940271B2 (en) | Pin electronics interface circuit | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US4608533A (en) | Automatic compensation circuit for use with analog multiplier | |
| US3906486A (en) | Bipolar dual-ramp analog-to-digital converter | |
| US4599604A (en) | A/D Self-testing circuit | |
| US5448173A (en) | Triple-probe plasma measuring apparatus for correcting space potential errors | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| JP3178563B2 (ja) | 多値電圧高速比較装置 | |
| CN102545842B (zh) | 滞后装置 | |
| US10547294B2 (en) | Deskew circuit for automated test systems | |
| US6285206B1 (en) | Comparator circuit | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| US4951053A (en) | Method and apparatus for switching currents into the summing node of an integrating analog-to-digital converter | |
| JPS5871722A (ja) | デジタル・アナログ変換器 | |
| US7030790B1 (en) | Systems and methods for auto gain control in Bi-CMOS digital to analog converters | |
| JPH0535362B2 (ja) | ||
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| CN108306643B (zh) | 数模转换中故障表征 | |
| EP0666646A2 (en) | Differential voltage monitor | |
| JPH04259868A (ja) | Ｉｃ試験装置 | |
| JPS61105470A (ja) | 絶縁抵抗判定制御方式 | |
| JP3057847B2 (ja) | 半導体集積回路 | |
| JP2002168902A (ja) | 直流試験装置及びこの試験装置を使用する直流試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |