JP3177923B2 - プローブ構造およびその製造方法 - Google Patents

プローブ構造およびその製造方法

Info

Publication number
JP3177923B2
JP3177923B2 JP02926594A JP2926594A JP3177923B2 JP 3177923 B2 JP3177923 B2 JP 3177923B2 JP 02926594 A JP02926594 A JP 02926594A JP 2926594 A JP2926594 A JP 2926594A JP 3177923 B2 JP3177923 B2 JP 3177923B2
Authority
JP
Japan
Prior art keywords
group
layer
coating layer
lower alkyl
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02926594A
Other languages
English (en)
Other versions
JPH07240443A (ja
Inventor
尚治 森田
敦司 日野
正和 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP02926594A priority Critical patent/JP3177923B2/ja
Publication of JPH07240443A publication Critical patent/JPH07240443A/ja
Application granted granted Critical
Publication of JP3177923B2 publication Critical patent/JP3177923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基材に反りが生じにく
く、確実に導通検査が行えるカード型プローブ構造およ
びその製造方法に関する。
【0002】
【従来の技術】近年、半導体素子やこれを用いた半導体
装置等の製造技術の発展がめざましく、半導体集積度お
よび実装技術の高密度化に伴って信号端子が年々微細パ
ターン化している。従来、このような微細パターンを有
する半導体素子等の検査においては、通常、針式プロー
ブ等のメカニカルプローブを用いて1か所ずつ検査を行
うことがなされていたが、パターンの微細化に伴い、上
記のようなプローブでは検査時の位置合わせが困難であ
ること、および位置合わせ時にパターンを損傷する恐れ
がある等の問題があった。このような問題を解決するた
め、絶縁性フィルム上に導電体よりなる回路が形成さ
れ、さらに該回路に被検体との接触部となる導電性突起
部が形成されてなるカード型プローブが開発され、これ
によって導通検査を一括に行えるようになった。
【0003】
【発明が解決しようとする課題】上記のようなカード型
プローブにおいては、通常、該プローブの回路は絶縁体
で被覆されているが、絶縁性フィルムと該被覆層との線
膨張係数の違いにより基材に反りが生じ、確実に導通検
査を行うことが困難な場合が生じるという問題点があ
る。
【0004】本発明は、上記従来の問題に鑑みてなされ
たものであって、基材の反りが抑制され、より確実に導
通検査が行えるカード型プローブ構造を提供することを
目的とする。また本発明の他の目的は、上記構造を有す
るカード型プローブの製造方法を提供することにある。
【0005】
【課題を解決するための手段】上記目的は下記のおよ
びの本発明によって解決される。絶縁体層上に、導
電体層および絶縁性被覆層がこの順に積層され、該導電
体層と導通する被検査体との接触部を少なくとも片面に
有してなり、該被覆層の厚みが絶縁体層の厚みの0.1
乃至5.0倍であり、かつ該被覆層の線膨張係数が絶縁
体層の線膨張係数の0.5乃至1.5倍であるプローブ
構造。絶縁体層と導電体層とを積層し、該導電体層を
回路パターン状に形成する工程、該導電体層上に、絶縁
体層の線膨張係数の0.5乃至1.5倍の線膨張係数を
有する絶縁性被覆層を、その厚みが絶縁体層の厚みの
0.1乃至5.0倍となるように形成する工程、該絶縁
層または絶縁性被覆層の一部を除去し導電体層を露出
させて外部回路接続用端子を形成する工程、該絶縁体
たは絶縁性被覆層に被検体との接触部形成用の貫通孔
を形成する工程、該貫通孔に導電性物質を充填して被検
体との接触部を形成する工程を有する上記のプローブ
の製造方法。
【0006】
【作用】本発明においては、被覆層の厚みが絶縁体層の
厚みの0.1乃至5.0倍であり、かつ該被覆層の線膨
張係数が絶縁体層の線膨張係数の0.5乃至1.5倍で
あるから、基材の反りが抑制され確実に導通検査が行え
るプローブ構造が提供される。
【0007】次に、本発明を図面に基づきさらに詳細に
説明する。図1は本発明のプローブ構造を示す模式断面
図である。同図において、Pはプローブで、絶縁体層2
上に、導電体層1および絶縁性被覆層3がこの順に積層
され、該導電体層1と導通する被検査体との接触部4が
該絶縁性被覆層3の表面上に形成され、且つ導電体層1
の両端部が露出して外部回路接続端子11となった構成
とされている。
【0008】上記絶縁体層2としては、電気絶縁特性を
有するものであればその材質に制限はなく、ポリエステ
ル系樹脂、エポキシ系樹脂、ウレタン系樹脂、ポリスチ
レン系樹脂、ポリエチレン系樹脂、ポリアミド系樹脂、
ポリイミド系樹脂、アクリロニトリル−ブタジエン−ス
チレン樹脂(ABS樹脂)、ポリカーボネート樹脂、シ
リコーン系樹脂、フッ素系樹脂等熱硬化性樹脂や熱可塑
性樹脂を問わず使用できる。これらのうち、耐熱性や機
械的強度、また導電体層や被検査物の線膨張係数と合致
させられる等の点から、ポリイミド系樹脂を用いること
が好ましい。
【0009】上記導電体層1としては、金、銀、銅、ニ
ッケル、コバルト等の各種金属またはこれらを主成分と
する各種合金等の導電性材料が使用できる。
【0010】上記絶縁性被覆層3としては、上記絶縁体
層2と同様の絶縁性フィルムが使用でき、耐熱性や機械
的強度、また導電体層や被検査物の線膨張係数と合致さ
せられる等の点から、ポリイミド系樹脂を用いることが
好ましい。
【0011】本発明のプローブ構造は、上記被覆層3
が、絶縁体層2の厚みの0.1乃至5.0倍、好ましく
は0.5乃至2.0倍、より好ましくは0.7乃至1.
5倍の厚みを有し、また絶縁体層2の線膨張係数の0.
乃至1.5倍、好ましくは0.6乃至1.3倍、より
好ましくは0.8乃至1.2倍の線膨張係数を有するこ
とを特徴とする。上記被覆層3および絶縁体層2の厚み
および線膨張係数が上記範囲に設定されることにより、
基材の反りが抑制される。
【0012】さらに本発明においては、上記絶縁体層
2、導電体層1および絶縁性被覆層3は、接着剤を介す
ることなく接着させることが好ましい。かくして、耐熱
性の優れたプローブ構造を得ることができる。接着剤を
介することなく接着させる手段としては後述するような
方法が例示される。
【0013】さらに本発明においては、上記絶縁体層2
および被覆層3の少なくとも一方が感光性を有してなる
ものであることが好ましい。これによれば、光加工によ
りエッチングすることができ、後述する貫通孔の形成が
大きな面積に対しても効率よく行える。
【0014】上記感光性を有する絶縁体層2、被覆層3
としては、ネガ型フォトレジスト組成物であればいずれ
も使用でき、本発明においては、特に一般式(I):
【0015】
【化6】
【0016】(ただし、式中の矢印の結合は異性化によ
って置換可能な結合を示し、R1 およびR2 はそれぞれ
4価または2価の芳香族または脂肪族炭化水素残基を示
す。)にて示される構造単位を有するポリイミド前駆体
と、一般式(II):
【0017】
【化7】
【0018】(ただし、式中のR3 およびR4 は、それ
ぞれ水素原子もしくは低級アルキル基を、A1 およびA
2 は、それぞれシアノ基または−COR5 あるいは−C
OR6で表される基を、R5 およびR6 は、それぞれ低
級アルキル基、低級アルコキシル基、アニリノ基、トル
イジノ基、ベンジルオキシ基、アミノ基またはジ低級ア
ルキルアミノ基を、X1 、X 2 、X 3 および4 は、そ
れぞれ水素原子、フッ素原子、ニトロ基、低級アルコキ
シル基、ジ低級アルキルアミノ基、アミノ基、シアノ基
またはフッ素化低級アルキル基を示す。)にて示される
化合物を含有する感光性ポリイミド前駆体組成物が好適
であり、さらには一般式(III ):
【0019】
【化8】
【0020】〔ただし、式中のR7 およびR8 は、それ
ぞれ水素原子もしくは低級アルキル基を、R9 およびR
10は、それぞれ水素原子、シアノ基、アルカノイル基、
アミド基、COOR11基(R11は低級アルキル基、低級
アルコキシル基、アニリノ基、トルイジノ基またはベン
ジルオキシ基を示す。)を、X5 は水素原子、フッ素原
子、低級アルキル基、フッ素化低級アルキル基またはフ
ェニル基を示す。〕にて示される化合物を含有させてな
るものが好適である。
【0021】本明細書において、低級なる用語は、通常
は炭素数1乃至5のものをいう。一般式(I)に関し
て、R1 で示される4価の芳香族炭化水素残基として
は、例えば、ベンゼン、ナフタレン、ペリレン、ジフェ
ニル、ジフェニルエーテル、ジフェニルスルホン、ジフ
ェニルプロパン、ベンゾフェノン、ジフェニルヘキサフ
ルオロプロパン等が挙げられ、好ましくはベンゼン、ジ
フェニルまたはベンゾフェノンである。また、4価の脂
肪族炭化水素残基としては、例えば、ブタン、シクロブ
タン等が挙げられる。なお、必要に応じて、R1 として
上記にて例示した基の2種類以上を含有させることもで
きる。
【0022】また、R2 で示される2価の芳香族炭化水
素残基としては、例えば、ジフェニルエーテル、ジフェ
ニルスルホキシド、ジフェニルスルホン、ビフェニル、
ピリジン、ベンゼン、ジフェニルチオエーテル、ベンゾ
フェノン、ジフェニルメタン、ジフェニルプロパン、ジ
フェニルヘキサフルオロプロパン等が挙げられ、好まし
くはジフェニルエーテル、ジフェニルスルホンまたはベ
ンゼンである。また、2価の脂肪族炭化水素残基として
は、例えば、メチル、エチル、プロピル、ブチル、ペン
チル、シクロヘキシル等が挙げられる。
【0023】一般式(II)における、R3 、R4 で示され
る低級アルキルとしては、炭素数1乃至3のアルキル基
が好ましく、例えばメチル、エチル、プロピル等が挙げ
られる。R5 、R6 で示される低級アルキルとしては、
炭素数1乃至4のアルキル基が好ましく、例えばメチ
ル、エチル、プロピル、ブチル、イソブチル等が挙げら
れる。低級アルコキシル基としては、メトキシ、エトキ
シ、プロポキシ、ブトキシ等の炭素数1乃至4のものが
好ましい。X1 、X 2 、X 3 および4 で示される低級
アルコキシル基としては、メトキシ、エトキシ、プロポ
キシ、ブトキシ等の炭素数1乃至4のものが好ましい。
【0024】一般式 (III)において、R7 、R8 および
5 で示される低級アルキルとしては、炭素数1乃至
のものが好ましく、例えばメチル、エチル、プロピル等
が挙げられる。R11で示される低級アルキル基の炭素数
は1乃至5であり、例えば、メチル、エチル、プロピ
ル、イソプロピル、第3級ブチル、ペンチル等が挙げら
れる。R11で表される低級アルコキシの炭素数は1乃至
5であり、例えば、メトキシ、エトキシ、プロポキシ、
ブトキシ、イソプロポキシ、ペンチルオキシ等が挙げら
れる。
【0025】一般式(I)にて示される構造単位を有す
るポリイミド前駆体化合物としては、R1 が4価の芳香
族炭化水素残基およびR2 が2価の芳香族炭化水素残基
である下記式(I−1)にて示されるものが好ましい。
このとき、下記式(I−2)にて示される化合物が混在
していてもよい。また、一般式(II)にて示される化合
物としては、R3 およびR4 がメチル基で、A1 ,A2
が−COOCH3 で、X1 ,X2 ,X3 およびX4 が水
素原子である下記式(II−1)にて示される化合物が
好ましい。
【0026】
【化9】
【0027】
【化10】
【0028】
【化11】
【0029】一般式(III )にて示される化合物として
は、X5 が水素原子、R7 ,R8 ,R9 およびR10が水
素原子である化合物が好ましい。
【0030】また、本発明のプローブの製造は、絶縁体
層と導電体層とを積層し、該導電体層を回路パターン状
に形成し、該導電体層上に、絶縁体層の線膨張係数の
0.5乃至1.5倍の線膨張係数を有する絶縁性被覆層
を、その厚みが絶縁体層の厚みの0.1乃至5.0倍と
なるように、好適には接着剤を用いずに形成した後、該
絶縁体層または絶縁性被覆層の一部を除去し導電体層を
露出させて外部回路接続用端子を形成するとともに、該
絶縁体層または絶縁性被覆層に被検体との接触部形成用
の貫通孔を形成し、さらに該貫通孔に導電性物質を充填
して被検体との接触部を形成するものであり、望ましく
は該絶縁体層および絶縁性被覆層の少なくも一方が感光
性を有し、該絶縁体層または被覆層に露光、現像、硬化
を施すことにより、外部基板接続用端子および被検体と
の接触部形成用貫通孔の少なくとも一方を形成すること
によって行われる。
【0031】上記ネガ型フォトレジスト組成物の一例と
して示した感光性ポリイミド前駆体組成物は、該ポリイ
ミド前駆体100重量部に対して化合物(II)を、5乃至
50重量%、好ましくは10乃至40重量%配合してな
るものである。上記化合物(II)の配合量が5重量%未満
であると、露光部の耐溶解性が低下し、溶解性コントラ
ストが不鮮明となり、一方、50重量%を越えると、溶
解保存性やパターン形成性といった特性が低下する。
【0032】上記ネガ型フォトレジスト組成物は、有機
極性溶媒に溶解し、通常、樹脂濃度が5乃至30重量
%、好ましくは10乃至25重量%の溶液に調製する。
有機極性溶媒としては、例えばN,N−ジメチルアセト
アミド、N−メチル−2−ピロリドン、N,N−ジメチ
ルホルムアミド、ジメチルスルホキシド、キノリン、イ
ソキノリン、ジエチレングリコールジメチルエーテル、
ジエチレングリコールジエチルエーテル等が挙げられ
る。
【0033】被検査体との接触部4の形成材料として
は、導電性を有するものであれば特に限定されるもので
はなく、金、銀、銅、ニッケル、コバルト、鉛、すず、
クロム、タングステン等の従来公知の導電性材料が使用
できる。
【0034】図2は、上記のような構成のプローブの製
造工程の一例を示す模式断面図である。以下、同図に基
づき本発明のプローブの製造方法を説明する。
【0035】まず、図2(a)に示すように、絶縁体層
2と導電体層1とを積層する。この積層方法としては、
絶縁体層2上にスパッタリング、CVD法、真空蒸着等
により銅等よりなる導電体層薄膜を形成した後、メッキ
等により任意の厚みにまで成長させる方法や、銅箔等の
導電体層1上に絶縁体溶液あるいは絶縁体前駆体溶液を
塗工し、脱溶剤工程を経て絶縁体層2を形成する方法等
が挙げられる。これらのうち、導電体層1上に絶縁体前
駆体溶液を塗工し、脱溶媒工程を経て絶縁体層2を形成
する方法が導電体層1と絶縁体層2との接着力の面から
好ましく、このような積層方法のさらに具体的な例とし
ては、例えば銅箔上にポリアミック酸溶液を塗工、乾燥
した後、加熱脱水閉環してポリイミド膜とし、銅/ポリ
イミド2層基材を作製する方法が挙げられる。なおこの
際に用いる銅箔は、圧延箔でも電解箔でも構わない。
【0036】次に、図2(b)に示すように、上記導電
体層1を回路パターン状に形成し、該導電体層1上に絶
縁性被覆層3を形成する。上記回路パターンの形成は、
従来既知の方法により行えばよい。また、上記絶縁性被
覆層3は、前記したようにその厚みが絶縁体層2の厚み
の0.1乃至5.0倍、その線膨張係数が絶縁体層2の
線膨張係数の0.5乃至1.5倍となるように形成す
る。なお、この絶縁性被覆層3としてポリイミドを用い
ることが好ましく、さらに、プローブのカールを防止し
接続信頼性を向上させるために、回路形成した基材上に
ポリアミック酸溶液を塗工し乾燥した後加熱脱水閉環し
てポリイミド膜とすることが特に好ましい。
【0037】次いで、図2(c)に示すように、絶縁性
被覆層3の一部を除去し導電体層1を露出させて外部回
路接続用端子11を形成するとともに、該絶縁性被覆層
3に導電性突起部形成用の貫通孔31を形成する。上記
外部回路接続用端子11を形成するための被覆層3の除
去および貫通孔31の形成は、機械加工、レーザー加
工、光加工、化学エッチング等の方法により行うことが
でき、なかでもエキシマレーザーの照射によれば、精度
よく穿孔加工を行うことができ好ましい。その際、40
0nm以下、好ましくは350nm以下、より好ましく
は180乃至320nmの発振波長をもつレーザ光を使
用することが好ましい。特に、大きな面積を加工する場
合には、被覆層3を上述のごとく感光性とさせておき、
光加工によってエッチングすることが望ましい。光加工
は、例えば次のようにして行われる。即ち、例えば感光
基を有するポリイミド前駆体溶液を回路パターン上に塗
工し、マスクを介して露光し、露光後、現像液で現像し
て貫通孔に対応する領域および外部基板接続用端子に対
応する領域の被覆層を除去し、ポリイミド前駆体をイミ
ド化することによって行われる。
【0038】この後、図2(d)に示すように、上記貫
通孔31に導電性物質を充填して被検体との接触部4を
形成する。上記導電性物質の充填は、メッキ法、CVD
法、導電性物質の溶融浴に上記被覆層3の貫通孔31形
成部分を浸漬して引き上げることにより導電性物質を析
出させる方法等により行う。上記被検体との接触部4
は、被検体の形状が平面状であれば、図2(d)に示す
ようなマッシュルーム状に、被検体の形状がマッシュル
ーム状であれば平面状に形成すると、該接触部4と被検
体との接触の確実性が向上する。
【0039】なお、被検体との接触部4および接続用端
子11は同一面に形成されていてもよいが、図3のよう
にそれぞれが他方面に形成されていてもよい。
【0040】さらに、図4および5に示すように、被検
体との接触部4を絶縁体層2に形成してもよい。この場
合、該接触部4形成用の貫通孔は絶縁体層2に形成する
が、その穿孔方法は該接触部4を被覆層3に形成する場
合と全く同様である。なおこの場合にも、図5のように
被検体との接触部4および接続用端子11が同一面に形
成された態様としても、あるいは図4のようにそれぞれ
が他方面に形成された態様としてもよい。
【0041】
【実施例】以下に、本発明を実施例にて具体的に説明す
る。なお、本発明がこれら実施例により限定されるもの
でないことはいうまでもない。
【0042】実施例1 厚み18μmの圧延銅箔上に、キャスティング法によっ
て絶縁体層となるポリイミド前駆体溶液を塗布し、加熱
によって溶媒を揮発させるとともに脱水閉環して、銅箔
とポリイミドとの積層体を作製した。この時、ポリイミ
ドの持つ線膨張係数は1.8×10-5で厚みは25μm
とした。次に、圧延銅箔表面にポジ型のフォトレジスト
を塗布し、250mJ/cm2の露光量によってレジス
トを感光させ、専用レジスト現像液にて浸漬揺動させ
た。現像されたレジストを保護被覆として、露出した圧
延銅箔面に塩化第二鉄溶液をスプレーにて吹き付けなが
ら、圧延銅箔をエッチングし、ライン/スペースが50
μm/50μmの銅パターン(導電体層)を得た。この
後、導電体層表面に被覆層として線膨張係数が1.5×
10-5のポリイミドを、キャスティング法により厚み2
0μmにて形成した。次いで、被覆層面から、銅パター
ン当接領域に直径30μmの貫通孔を形成するととも
に、外部基板接続用端子を形成した。ここで、貫通孔お
よび外部基板接続用端子は、発振の中心波長が248n
mのエキシマレーザーによって加工を行い形成した。加
工形状は、レーザー発振機と被加工物との間に設置した
マスクを介して決定した。さらに、外部基板接続用端子
表面を絶縁性および剥離性を有した耐メッキレジストで
保護した後、貫通孔内に電気メッキによってニッケルを
充填し、被検体との接触部を形成して、プローブを得
た。なお、外部基板接続用端子表面には酸化防止および
接続信頼性向上のために金メッキを施した。
【0043】上記実施例1において得られたプローブ
は、絶縁体層と被覆層との線膨張係数に大きな差異が無
いためプローブに反りが発生せず、また接着剤層を介さ
ないため接続信頼性および耐熱性に優れている。
【0044】実施例2 ビフェニルテトラカルボン酸2無水物とパラフェニレン
ジアミンの略等モル量を、ジメチルアセトアミド中にて
モノマー濃度20重量%で、室温下、24時間反応させ
て、一般式(I)にて示される構造単位を有するポリイ
ミド前駆体溶液を得た。上記にて得たポリイミド前駆体
溶液の固形分100重量部に対して、一般式(II)中、
3 およびR4 がメチル基で、X1 ,X2 ,X3 および
4 が水素原子である化合物を30重量部添加し、均一
に溶解した。この溶液を、実施例1と同様にして形成し
た回路パターン上に塗工し、100℃の炉内にて予備乾
燥を行った。その後、マスクを介して400mJ/cm
2 露光を行った。露光後、175℃で10分間加熱した
後、テトラアンモニウムハイドロオキサイド3重量%水
溶液/メチルアルコール(体積比2/1)からなる現像
液で2分間現像後、水でリンスを行い、貫通孔と外部基
板接続用端子領域の被覆層を除去した。この被覆層を最
終加熱温度400℃にてイミド化したところ、最終被覆
層厚みが15μmであり、線膨張係数は1.2×10-5
であった。この後実施例1と同様にして被検体との接触
部を形成し、外部基板接続用端子表面に金メッキを施し
てプローブを得た。
【0045】上記実施例2において得られたプローブ
は、実施例1と同様な特性を示し、さらにエキシマレー
ザーを使用しないため、コスト低減が図れる。
【0046】実施例3 上記実施例2にて得たポリイミド前駆体溶液の固形分1
00重量部に対して、一般式(II)中、R3 およびR4
がメチル基である化合物を20重量部、一般式(III)
中、X5 がメチル基、R7 およびR8 がメチル基、R9
およびR10がシアノ基である化合物を10重量部添加し
て、均一に溶解した。この溶液を用いた以外は実施例2
と全く同様にしてプローブを得た。
【0047】上記実施例3において得られたプローブ
は、実施例1と同様な特性を示したが、現像時間は実施
例2の場合と比べ、約1.5乃至2倍程度速かった。
【0048】実施例4 上記実施例1において、外部基板接続用端子部の被覆層
を、該被覆層に付与した感光特性によって除去した以外
は全く同様にしてプローブを得た。上記方法において
は、エキシマレーザー加工では難しい大面積の加工を行
うことができるとともに、加工時間の短縮が図れる。
【0049】実施例5 上記実施例2において、被検体との接触部形成用の貫通
孔を発振波長248nmのエキシマレーザーで加工した
以外は全く同様にしてプローブを得た。上記方法におい
ては、エキシマレーザーで加工を行うことによって高位
置精度および加工面の切り立った孔加工が行える。これ
によって、貫通孔内に形成した被検体との接触部と貫通
孔との密着性が向上し、被検体との接触部の欠落が抑止
される。
【0050】実施例6 絶縁体層として、実施例2に示した感光性を有する樹脂
を使用し、被覆層面に被検体との接触部を形成した。外
部基板接続用端子は感光特性を用いて絶縁体層面に形成
した。上記方法により得られたプローブは、被検体と接
触する他方の面で外部基板と接続でき、使用環境の拡大
が図れる。
【0051】
【発明の効果】以上詳述した通り、本発明においては絶
縁性被覆層がその厚みおよび線膨張係数において絶縁体
層と大きな差がないように形成されているので、基材に
反りが生じにくいものとなっており、より確実に導通検
査が行えるプローブ構造が得られる。
【図面の簡単な説明】
【図1】本発明のプローブ構造の一実施例を示す模式断
面図である。
【図2】本発明のプローブの製造方法の一例を示す模式
断面図である。
【図3】本発明のプローブ構造の他の実施例を示す模式
断面図である。
【図4】本発明のプローブ構造の他の実施例を示す模式
断面図である。
【図5】本発明のプローブ構造の他の実施例を示す模式
断面図である。
【符号の説明】
1 導電体層 11 外部基板接続用端子 2 絶縁体層 3 絶縁性被覆層 4 被検体との接触部 P プローブ
フロントページの続き (51)Int.Cl.7 識別記号 FI G01R 31/26 G01R 31/26 J (72)発明者 杉本 正和 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (56)参考文献 特開 平5−226430(JP,A) 特開 平5−55306(JP,A) 特開 平5−283835(JP,A) 特開 平5−267807(JP,A) 特開 平5−5995(JP,A) 特開 平5−281717(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/64 - 21/66

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁体層上に、導電体層および絶縁性被
    覆層がこの順に積層され、該導電体層と導通する被検査
    体との接触部を少なくとも片面に有してなり、該被覆層
    の厚みが絶縁体層の厚みの0.1乃至5.0倍であり、
    かつ該被覆層の線膨張係数が絶縁体層の線膨張係数の
    0.5乃至1.5倍であるプローブ構造。
  2. 【請求項2】 絶縁体層および絶縁性被覆層の少なくと
    も一方が感光性を有する樹脂を使用して形成されたもの
    である請求項1記載のプローブ構造。
  3. 【請求項3】 感光性を有する樹脂が、一般式(I): 【化1】 (ただし、式中の矢印の結合は異性化によって置換可能
    な結合を示し、R1 およびR2 はそれぞれ4価または2
    価の芳香族または脂肪族炭化水素残基を示す。)にて示
    される構造単位を有するポリイミド前駆体と、一般式
    (II): 【化2】 (ただし、式中のR3 およびR4 は、それぞれ水素原子
    もしくは低級アルキル基を、A1 およびA2 は、それぞ
    れシアノ基または−COR5 あるいは−COR6で表さ
    れる基を、R5 およびR6 は、それぞれ低級アルキル
    基、低級アルコキシル基、アニリノ基、トルイジノ基、
    ベンジルオキシ基、アミノ基またはジ低級アルキルアミ
    ノ基を、X1 、X 2 、X 3 および4 は、それぞれ水素
    原子、フッ素原子、ニトロ基、低級アルコキシ基、ジ低
    級アルキルアミノ基、アミノ基、シアノ基またはフッ素
    化低級アルキル基を示す。)にて示される化合物を含有
    する感光性ポリイミド前駆体組成物からなることを特徴
    とする請求項2記載のプローブ構造。
  4. 【請求項4】 感光性を有する樹脂が、さらに一般式
    (III ): 【化3】 〔ただし、式中のR7 およびR8 は、それぞれ水素原子
    もしくは低級アルキル基を、R9 およびR10は、それぞ
    れ水素原子、シアノ基、アルカノイル基、アミド基、C
    OOR11基(R11は低級アルキル基、低級アルコキシル
    基、アニリノ基、トルイジノ基またはベンジルオキシ基
    を示す。)を、X5 は水素原子、フッ素原子、低級アル
    キル基、フッ素化低級アルキル基またはフェニル基を示
    す。〕にて示される化合物を含有してなることを特徴と
    する請求項3記載のプローブ構造。
  5. 【請求項5】 導電体層と絶縁体層とを積層し、該導電
    体層を回路パターン状に形成する工程、該導電体層上
    に、絶縁体層の線膨張係数の0.5乃至1.5倍の線膨
    張係数を有する絶縁性被覆層を、その厚みが絶縁体層の
    厚みの0.1乃至5.0倍となるように形成する工程、
    該絶縁体層または絶縁性被覆層の一部を除去し導電体層
    を露出させて外部回路接続用端子を形成する工程、該絶
    縁体層または絶縁性被覆層に貫通孔を形成する工程、該
    貫通孔に導電性物質を充填して被検体との接触部を形成
    する工程を有する請求項1記載のプローブの製造方法。
  6. 【請求項6】 絶縁体層および絶縁性被覆層の少なくと
    も一方が感光性を有する樹脂からなり絶縁体層または絶縁性被覆層の一部を除去して導電体層
    を露出させて外部回路接続用端子を形成する工程が、絶
    縁体層または絶縁性被覆層に露光、現像、硬化を施して
    外部回路接続用端子を形成する工程からなり、 絶縁体層または絶縁性被覆層に貫通孔を形成する工程
    が、絶縁体層または絶縁性被覆層に露光、現像、硬化を
    施して貫通孔を形成する工程からなる 請求項5記載のプ
    ローブの製造方法。
  7. 【請求項7】 絶縁体層および絶縁性被覆層の少なくと
    も一方に、一般式(I): 【化4】 (ただし、式中の矢印の結合は異性化によって置換可能
    な結合を示し、R1 およびR2 はそれぞれ4価または2
    価の芳香族または脂肪族炭化水素残基を示す。)にて示
    される構造単位を有するポリイミド前駆体と、一般式
    (II): 【化5】 (ただし、式中のR3 およびR4 は、それぞれ水素原子
    もしくは低級アルキル基を、A1 およびA2 は、それぞ
    れシアノ基または−COR5 あるいは−COR6で表さ
    れる基を、R5 およびR6 は、それぞれ低級アルキル
    基、低級アルコキシル基、アニリノ基、トルイジノ基、
    ベンジルオキシ基、アミノ基またはジ低級アルキルアミ
    ノ基を、X1 、X 2 、X 3 および4 は、それぞれ水素
    原子、フッ素原子、ニトロ基、低級アルコキシ基、ジ低
    級アルキルアミノ基、アミノ基、シアノ基またはフッ素
    化低級アルキル基を示す。)にて示される化合物を含有
    する感光性ポリイミド前駆体組成物を使用することを特
    徴とする請求項6記載のプローブの製造方法。
JP02926594A 1994-02-28 1994-02-28 プローブ構造およびその製造方法 Expired - Fee Related JP3177923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02926594A JP3177923B2 (ja) 1994-02-28 1994-02-28 プローブ構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02926594A JP3177923B2 (ja) 1994-02-28 1994-02-28 プローブ構造およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07240443A JPH07240443A (ja) 1995-09-12
JP3177923B2 true JP3177923B2 (ja) 2001-06-18

Family

ID=12271456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02926594A Expired - Fee Related JP3177923B2 (ja) 1994-02-28 1994-02-28 プローブ構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP3177923B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313841B1 (ko) 2011-11-04 2013-10-01 구철환 탐침 모듈의 제조 방법 및 그의 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313841B1 (ko) 2011-11-04 2013-10-01 구철환 탐침 모듈의 제조 방법 및 그의 구조

Also Published As

Publication number Publication date
JPH07240443A (ja) 1995-09-12

Similar Documents

Publication Publication Date Title
US5374469A (en) Flexible printed substrate
US6904674B2 (en) Process for manufacturing a printed wiring board
US6100582A (en) Circuit substrate, circuit-formed suspension substrate, and production method thereof
JP2002060490A (ja) ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用
EP0053490B1 (en) Method for manufacturing a fine-patterned thick film conductor structure
KR100777994B1 (ko) 엄격한 공차로 매입된 소자를 구비하는 인쇄 회로 기판형성 방법
JP4031756B2 (ja) 配線回路基板
JPH10265572A (ja) 回路基板、回路付きサスペンション基板及びそれらの製造方法
JP2002363283A (ja) ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用
JP3177923B2 (ja) プローブ構造およびその製造方法
JPH1012983A (ja) 回路基板、回路付きサスペンション基板及びそれらの製造方法
US6245432B1 (en) Circuit substrate, circuit-formed suspension substrate, and production methods therefor
JP4227461B2 (ja) 感光性ポリアミド酸組成物とそれより得られるパターン化したポリイミド樹脂フィルムとそれらの回路基板への利用
JP3969902B2 (ja) チップサイズパッケージ用インターポーザーの製造方法
JPH11121888A (ja) 回路基板、回路付きサスペンション基板及びそれらの製造方法
JPH10270817A (ja) 回路基板、回路付きサスペンション基板及びそれらの製造方法
JP2001345554A (ja) 多層配線基板及びその製造方法
JPH1012984A (ja) 回路基板、回路付きサスペンション基板及びそれらの製造方法
JP3248786B2 (ja) 回路基板構造、および回路基板の製造方法
JP3582847B2 (ja) プリント回路基板の製造方法
JPS606555B2 (ja) 混成集積回路の抵抗体構造
JPH05235519A (ja) 配線板の製造法
JPH11274724A (ja) 配線基板およびその製造方法
JP4024918B2 (ja) 回路基板の製造方法および回路基板
JPS5867097A (ja) 印刷配線板の製造法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees