JP3174957B2 - Electronic circuit module substrate and electronic circuit module using the same - Google Patents

Electronic circuit module substrate and electronic circuit module using the same

Info

Publication number
JP3174957B2
JP3174957B2 JP25206391A JP25206391A JP3174957B2 JP 3174957 B2 JP3174957 B2 JP 3174957B2 JP 25206391 A JP25206391 A JP 25206391A JP 25206391 A JP25206391 A JP 25206391A JP 3174957 B2 JP3174957 B2 JP 3174957B2
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit module
substrate
wiring pattern
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25206391A
Other languages
Japanese (ja)
Other versions
JPH0590483A (en
Inventor
崇司 小林
登 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP25206391A priority Critical patent/JP3174957B2/en
Publication of JPH0590483A publication Critical patent/JPH0590483A/en
Application granted granted Critical
Publication of JP3174957B2 publication Critical patent/JP3174957B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本願発明は、電子回路モジュール
用基板、およびこれを用いた電子回路モジュールに関
し、マザー基板に対して面実装するに際し、その実装状
態での電気的信頼性を飛躍的に向上することができると
ともに、端子部の狭ピッチ化を達成し、より高密度な電
子部品実装を可能としたもの関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for an electronic circuit module and an electronic circuit module using the same. The present invention relates to a device that can be improved and achieves a narrower pitch of a terminal portion, thereby enabling higher-density mounting of electronic components.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】従来
の電子回路モジュールと呼ばれるもののうち、たとえば
ハイブリットICは、最近、いわゆるリフローハンダを
用いた面実装タイプのものが増えてきており、大略、次
のような構成となっている。すなわち、図6に示すよう
に、ガラスエポキシあるいはセラミックで形成された材
料基板1の表面に、配線パターン(図示略)を形成する
とともにこの配線パターン上にICあるいは抵抗器等の
電子部品2を搭載する一方、上記材料基板1の縁部に形
成した端子部3には、リン青銅あるいは鉄で形成したリ
ード足4を差し込みあるいはハンダ付けによって連結し
ている。そして、所望によって、上記材料基板の全体あ
るいは一部が粉体塗装による保護膜によって覆われる。
2. Description of the Related Art Among conventional electronic circuit modules, for example, hybrid ICs, for example, surface-mount type ICs using so-called reflow soldering have been increasing recently. The configuration is as follows. That is, as shown in FIG. 6, a wiring pattern (not shown) is formed on the surface of a material substrate 1 made of glass epoxy or ceramic, and an electronic component 2 such as an IC or a resistor is mounted on the wiring pattern. On the other hand, a lead leg 4 made of phosphor bronze or iron is connected to the terminal portion 3 formed at the edge of the material substrate 1 by inserting or soldering. Then, if desired, the whole or a part of the material substrate is covered with a protective film formed by powder coating.

【0003】こうして形成されたハイブリットICは、
ユーザにおいてマザー基板上にクリームハンダを用いた
いわゆるハンダリフローの手法により面実装が行われ
る。この場合、図6から容易に理解できるように、材料
基板1とマザー基板との間にリード足4が介在すること
になるため、材料基板上の配線パターンと、マザー基板
上の配線パターン間の電気的接続の信頼性が十分に達成
できないという問題がある。とりわけ、上記のリード足
4と基板材料1との間の十分な接続が図られていない場
合や、一部のリード足4が曲げ変形をおこしている場合
等に、上記の電気接続不良が発生しうる。
[0003] The hybrid IC thus formed is
A user performs surface mounting on a mother board by a so-called solder reflow method using cream solder. In this case, as can be easily understood from FIG. 6, the lead foot 4 is interposed between the material substrate 1 and the mother substrate, so that the wiring pattern on the material substrate and the wiring pattern on the mother substrate are interposed. There is a problem that the reliability of the electrical connection cannot be sufficiently achieved. In particular, when the connection between the lead foot 4 and the substrate material 1 is not sufficiently established, or when some of the lead feet 4 are bent and deformed, the above-described electrical connection failure occurs. Can.

【0004】さらには、上記リード足4は、所定以上に
細くすることができず、またこのリード足4を自動機に
よって材料基板1に対して差し込み接続するための都合
等から、各リード足4間の間隔を所定以下にすることが
できず、結局、多数の端子を必要とするような場合、材
料基板自体を比較的大きなものとせざるをえず、これが
かかるハイブリットICを含むマザー基板上での電子部
品実装の高密度化を阻害する原因にもなる。また、上記
のように、材料基板1に対して別体形成したリード足を
取付けるための工程も必要であり、ことことがハイブリ
ットICそれ自体のコスト上昇の原因にもなっている。
Further, the lead legs 4 cannot be made thinner than a predetermined thickness, and the lead legs 4 are inserted into and connected to the material substrate 1 by an automatic machine. In the case where the distance between the substrates cannot be reduced to a predetermined value or less and a large number of terminals are required, the material substrate itself has to be relatively large, and the material substrate itself has to be formed on a mother substrate including such a hybrid IC. In addition, this may hinder the increase in the density of electronic component mounting. Further, as described above, a step for attaching the separately formed lead foot to the material substrate 1 is also required, which also causes an increase in the cost of the hybrid IC itself.

【0005】この発明は、上記の事情のもとで考えださ
れたものであって、マザー基板に対する電子的接続の信
頼性を飛躍的に高めることができるとともに、端子部の
狭ピッチ化を同時に達成し、マザー基板に実装した場合
における信頼性および、より高密度な実装を達成するこ
とができる電子回路用モジュールを提供することをその
課題としている。
The present invention has been made in view of the above circumstances, and it is possible to dramatically improve the reliability of electronic connection to a mother board, and to simultaneously reduce the pitch of terminals. It is an object of the present invention to provide an electronic circuit module which can achieve high reliability when mounted on a motherboard and higher density mounting.

【0006】[0006]

【課題を解決するための手段】上記の課題を達成するた
め、本願発明では、次の技術的手段を講じている。すな
わち、本願の請求項1に記載した電子回路モジュール用
基板は、外縁にいたるまで平坦な表面を有する平板状主
体部と、この主体部の裏面の周縁部に一定高さ膨出状に
一体形成され、かつ内面と外面とがラウンドしつつ頂部
に至る端子形成部とをもつとともに、これら平板状主体
部と端子形成部とが樹脂によって一体成形されており、
上記主体部の表面、および裏面の平坦部には、スルーホ
ールで互いに連絡された配線パターンが形成されている
とともに、上記端子形成部の表面には、上記配線パター
ンと連絡するとともにこの端子形成部の頂部に至ってマ
ザー基板に接触可能な複数の端子がパターン形成されて
いることを特徴としている。
In order to achieve the above object, the present invention employs the following technical means. In other words, the electronic circuit module substrate according to claim 1 of the present application is formed integrally with a flat plate-shaped main portion having a flat surface up to the outer edge, and with a constant height bulging shape on the peripheral portion of the back surface of the main portion. And, while having a terminal forming portion reaching the top while the inner surface and the outer surface are rounded , these plate-shaped main portion and the terminal forming portion are integrally formed of resin,
Wiring patterns connected to each other by through holes are formed on the front surface of the main body portion and the flat portion on the back surface, and the surface of the terminal forming portion is connected to the wiring pattern and connected to the terminal forming portion. A plurality of terminals that can reach the mother substrate up to the top are patterned.

【0007】そして、本願の請求項2の電子回路モジュ
ールは、上記の構成を有する電子回路モジュール用基板
における主体部の表面および裏面の配線パターン上に、
所定の電子部品を搭載して形成される。
The electronic circuit module according to a second aspect of the present invention provides a circuit board for an electronic circuit module having the above-described structure, in which the wiring pattern on the front surface and the back surface of the main part is
It is formed by mounting predetermined electronic components.

【0008】[0008]

【発明の作用および効果】本願発明の電子回路モジュー
ル用基板は、従来のハイブリットIC等に用いられてい
た材料基板とは異なり、裏面側に一定高さ膨出状に端子
形成部を一体形成した立体構造をもっている。すなわ
ち、この電子回路モジュール用基板は、平板状主体部の
裏面の周縁部に、裏面方向に一定高さをもって膨出する
端子形成部をもっている。この端子形成部には、上記主
体部裏面中央部に形成されるべき端子パターンとつなが
る端子部が、一体的にパターン形成されている。
The electronic circuit module substrate of the present invention differs from the material substrate used for the conventional hybrid IC and the like in that the terminal forming portion is integrally formed on the rear surface side in a swelling manner at a constant height. Has a three-dimensional structure. That is, the electronic circuit module substrate has a terminal forming portion that swells at a constant height in the back surface direction on the periphery of the back surface of the flat main body. In the terminal forming portion, a terminal portion connected to a terminal pattern to be formed in the center of the back surface of the main portion is integrally formed in a pattern.

【0009】しがって、端子形成部は、主体部の裏面か
ら一定高さ膨出状に形成されていることから、この部に
パターン形成された端子部は、平板状のマザー基板の回
路パターンに対し、確実に接触することができる。そし
て、モジュール基板上の端子部が、直接マザー基板上の
回路パターンに接触してこれらの間の電気的導通が図ら
れるため、従来のように別途形成したリード足を用いる
必要がなく、それだけモジュール基板内の回路とマザー
基板上の回路間との電気的接続の信頼性が達成される。
Therefore, since the terminal forming portion is formed so as to protrude from the back surface of the main portion at a constant height, the terminal portion patterned on this portion is formed on a circuit board of a flat mother board. The pattern can be reliably contacted. Since the terminal portions on the module substrate directly contact the circuit patterns on the mother substrate to achieve electrical continuity therebetween, there is no need to use separately formed lead legs as in the related art, and the module Reliability of the electrical connection between the circuit on the board and the circuit on the mother board is achieved.

【0010】加えて、本願発明では、端子部は、基板に
形成する配線パターンと同様の手法によってパターン形
成することができるので、端子間ピッチをきわめて小さ
くすることも可能である。こうして狭ピッチ化が達成さ
れる本願発明の電子回路モジュール用基板あるいはこれ
を用いた電子回路モジュールは、同一端子数をもつ従来
のハイブリットICに比較して、その大きさを格段に小
さくすることができる。そして、このことは、本願発明
の電子回路モジュールをマザー基板に実装する場合、マ
ザー基板上でのより高密度な実装が達成されることを意
味する。
In addition, in the present invention, the terminal portion can be formed by the same method as the wiring pattern formed on the substrate, so that the pitch between the terminals can be made extremely small. Thus, the electronic circuit module substrate of the present invention or the electronic circuit module using the same, in which the pitch can be narrowed, can be significantly reduced in size as compared with the conventional hybrid IC having the same number of terminals. it can. This means that when the electronic circuit module of the present invention is mounted on a motherboard, higher-density mounting on the motherboard is achieved.

【0011】加えて、本願発明の電子回路モジュール用
基板においては、平板状主体部の裏面に一体形成するべ
き膨出状の端子形成部は、その周縁部のみに限って形成
するものであるため、この主体部の裏面中央平坦部は、
依然として配線パターンを形成するべき領域として利用
することができ、したがって、主体部の表面および裏面
に電子部品を実装することができることから、本願発明
の電子回路モジュールそれ自体の内部における電子部品
の高密度搭載も可能となる。
In addition, in the electronic circuit module substrate of the present invention, the bulge-shaped terminal forming portion to be integrally formed on the back surface of the flat main portion is formed only at the peripheral portion thereof. , A flat central part on the back side of this main part,
Since it can still be used as a region where a wiring pattern is to be formed, and thus it is possible to mount electronic components on the front and back surfaces of the main part, the high density of electronic components inside the electronic circuit module itself of the present invention is achieved. It can be installed.

【0012】さらに、上記平板状主体部の裏面に設ける
べき膨出状の端子形成部は、マザー基板にこの電子回路
モジュール基板が実装されたとき、主体部裏面に搭載さ
れる電子部品の周囲を覆い隠す防護壁として機能するこ
とになるため、主体部裏面の配線パターンにICチップ
を直接的にボンディングする場合においても、この直接
搭載されたICの保護手段を簡易なものとしても差し支
えなくなり、このことが電子回路モジュール作製のコス
ト低減にも寄与する。さらに、従来のハイブリットIC
のように、別体形成したリード足を基板に取付ける工程
が不要となるので、このことも電子回路モジュール製造
のコスト低減に大きく寄与する。
Further, when the electronic circuit module substrate is mounted on the motherboard, the bulge-shaped terminal forming portion to be provided on the back surface of the flat main body portion surrounds the electronic component mounted on the back surface of the main body portion. Since it functions as a protective wall for covering and hiding, even when the IC chip is directly bonded to the wiring pattern on the back surface of the main body, the protection means of the directly mounted IC may be simplified. This also contributes to a reduction in the cost of manufacturing an electronic circuit module. Furthermore, conventional hybrid ICs
As described above, since the step of attaching the separately formed lead foot to the substrate is not required, this also greatly contributes to a reduction in the cost of manufacturing the electronic circuit module.

【0013】[0013]

【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。図1は、本願発明
の電子回路モジュール11の一実施例を模式的に表した
斜視図、図2は、図1のII−II線に沿う拡大断面図であ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below.
This will be specifically described with reference to the drawings. FIG. 1 is a perspective view schematically showing an embodiment of the electronic circuit module 11 of the present invention, and FIG. 2 is an enlarged sectional view taken along line II-II in FIG.

【0014】この電子回路モジュール11の構成に用い
られる基板12は、たとえば、三次元樹脂インジェクシ
ョン成形によって形成される立体的な形態をもってい
る。すなわち、図1および図2に表れているように、平
面視矩形をした平板状の主体部13の裏面側の周縁部に
は、裏面方向に一定高さで膨出する端子形成部14が一
体的に形成されている。すなわち、この基板12は、そ
の主体部の表面が外縁にいたるまで平坦となっていると
ともに、裏面側の周縁部に端子形成部14が形成されて
いるため、裏面側からみた場合、上が解放した浅底状の
ボックスのような形態となっている。ただし、上記端子
形成部14の断面形状は、後に詳しく説明するように、
写真感光法によって端子パターンを形成する便宜のため
に、その頂部がラウンドした恰好となっている。
The substrate 12 used for the configuration of the electronic circuit module 11 has, for example, a three-dimensional form formed by three-dimensional resin injection molding. That is, as shown in FIGS. 1 and 2, the terminal forming portion 14 swelling at a constant height in the back surface direction is integrally formed on the peripheral portion on the back surface side of the flat main body 13 having a rectangular shape in a plan view. Is formed. That is, the substrate 12 is flat until the surface of the main portion reaches the outer edge, and the terminal forming portion 14 is formed on the peripheral portion on the rear surface side. It is shaped like a shallow box. However, the cross-sectional shape of the terminal forming portion 14 is, as described in detail later,
For the convenience of forming a terminal pattern by a photographic method, the top is rounded.

【0015】上記主体部13の表面側は、平面状となっ
ており、ここには、ハンダ付け部品15…の実装に適し
た配線パターン16が形成されている。一方、上記主体
部13の裏面における、上記膨出状端子形成部14で囲
まれている中央の平坦面にも配線パターン17が形成さ
れている。そして、表面側の配線パターン16と、裏面
側の配線パターン17は、上記主体部13を貫通するス
ルーホール18によって電気的に接続されている。そう
して、上記端子形成部14の表面には、上記主体部13
の裏面側配線パターン17と電気的に導通する端子部1
9がパターン形成されている。
The surface side of the main body 13 is flat, and a wiring pattern 16 suitable for mounting the soldering parts 15 is formed here. On the other hand, a wiring pattern 17 is also formed on a flat surface at the center of the back surface of the main portion 13 which is surrounded by the swelling terminal forming portion 14. The wiring pattern 16 on the front side and the wiring pattern 17 on the back side are electrically connected by a through hole 18 penetrating the main body 13. Then, on the surface of the terminal forming part 14, the main part 13
Terminal portion 1 electrically connected to backside wiring pattern 17
9 is patterned.

【0016】上記主体部13の平面状表面には、基板の
外縁にいたるまで平坦となっているため、この基板の平
面的な広さを余すことなく活用して、小型のチップ抵抗
器等のハンダ付け部品15…を、リフローハンダの手法
によって搭載することができる。一方、主体部13の裏
面側は、凹凸のある表面となっているため、クリームハ
ンダ印刷による部品実装は不可であるが、半導体チップ
20等を直接配線パターン17にボンディングし、かつ
半導体チップ20と配線パターン17の所定リード間を
ワイヤボンディングすることは可能である。
Since the planar surface of the main body 13 is flat up to the outer edge of the substrate, the planar area of the substrate is fully utilized, and a small chip resistor or the like is used. The soldering parts 15 can be mounted by a reflow soldering method. On the other hand, since the rear surface of the main body 13 has an uneven surface, it is impossible to mount components by cream solder printing. However, the semiconductor chip 20 and the like are directly bonded to the wiring pattern 17 and It is possible to perform wire bonding between predetermined leads of the wiring pattern 17.

【0017】ところで、上記基板12の三次元となった
裏面側に配線パターン17ないし端子部19をパターン
形成する手法としては、種々の手法が考えられる。その
第一は、上記端子部19と、上記裏面側配線パターン1
7を構成する金属打ち抜き形成をしたフレームを、樹脂
インサート成形するという手法である。しかしながら、
この手法は、上記パターンの最終的に形成するべき金属
フレームをあらかじめ正確に作製しておく必要があるな
ど、コスト的に不利である。
By the way, as a method of forming the wiring pattern 17 or the terminal portion 19 on the three-dimensional back side of the substrate 12, various methods can be considered. The first is that the terminal portion 19 and the back side wiring pattern 1
This is a method of performing resin insert molding on a metal stamped and formed frame that constitutes No. 7. However,
This method is disadvantageous in terms of cost, for example, it is necessary to accurately prepare a metal frame to be finally formed with the above pattern.

【0018】そして、第二の手法は、いわゆる三次元イ
ンジェクション成形法を利用した方法である。この方法
は、まず、図3に示すように、成形後の表面にメッキが
つくように調整した樹脂を用い、形成するべき立体配線
パターンと対応した部分のみが最外周に露出するように
凹凸状とした基材21をインジェクション成形し、次
に、上記のようにして、第一回目の成形によって得られ
た基材の凹部を埋めるようにして、成形後においてメッ
キがつかないように調整した樹脂を用いてインサート成
形を行う。そうすると、図4に示すように、形成するべ
き配線パターンと対応してメッキがつきうる、パターン
状に表面が露出した材料基板が出来上がる。そうして、
この材料基板に無電解銅メッキ処理を施すと、上記メッ
キがつきうる表面パターンにのみ、銅による導体パター
ン22が形成される。
The second method is a method utilizing a so-called three-dimensional injection molding method. In this method, first, as shown in FIG. 3, a resin adjusted so that plating is applied to the surface after molding is used, and the uneven surface is formed so that only a portion corresponding to a three-dimensional wiring pattern to be formed is exposed to the outermost periphery. Injection molding of the base material 21, and then, as described above, a resin adjusted so as to fill the recesses of the base material obtained by the first molding so that plating does not occur after the formation. Is used to perform insert molding. Then, as shown in FIG. 4, a material substrate having a pattern-like exposed surface, which can be plated in correspondence with the wiring pattern to be formed, is completed. And then
When this material substrate is subjected to electroless copper plating, the conductor pattern 22 made of copper is formed only on the surface pattern that can be plated.

【0019】そして、第三の方法は、写真感光法によっ
てパターン形成する方法である。これを詳しく説明する
と、まず、成形後の表面にメッキがつきやすいように調
整した樹脂を用いて、図1あるいは図2で示すような全
体形状をもつ基材21をインジェクション成形する。そ
して、所定部位にメッキレジストを塗布した後、いわゆ
るフォトアディテブ法によって形成するべき配線パター
ンと対応したパターン形状にメッキレジストを部分的に
除去し、この状態で基材に対して無電解銅メッキを施
す。そして、最後に、表面に残っているメッキレジスト
を薬品によって除去するのである。
The third method is a method of forming a pattern by a photographic method. More specifically, first, a base material 21 having an overall shape as shown in FIG. 1 or FIG. 2 is injection-molded using a resin adjusted so that plating is easily applied to the surface after molding. Then, after applying a plating resist to a predetermined portion, the plating resist is partially removed in a pattern shape corresponding to a wiring pattern to be formed by a so-called photo-additive method, and in this state, the base material is subjected to electroless copper plating. Is applied. Finally, the plating resist remaining on the surface is removed by a chemical.

【0020】ところで、マザー基板に対して面実装され
るべきこの種の電子回路モジュール基板には、200℃
程度の繰り返し昇温に十分耐えうる耐熱性が要求される
が、かかる要求を満足する樹脂材料としては、ポリエー
テルスルホン(PES)、ポリフェニレンサルファイド
(PPS)、あるいは液晶ポリマー(LCD)等が好適
である。かかる材料は、耐熱性に富むのみならず、上記
のようなインジェクション成形による加工性にも優れて
いる。
An electronic circuit module substrate of this type to be surface-mounted on a mother substrate has a temperature of 200 ° C.
Although heat resistance that can sufficiently withstand repeated temperature rise is required, resin materials satisfying such requirements include polyethersulfone (PES), polyphenylene sulfide (PPS), and liquid crystal polymer (LCD). is there. Such a material is not only excellent in heat resistance but also excellent in workability by the injection molding as described above.

【0021】以上の構成による電子回路モジュール11
は、基板主体部13の裏面に一定高さで膨出する端子形
成部14の表面に、上記主体部13の表面および裏面に
形成される配線パターン16,17と導通する複数の端
子部19が一体パターン形成されているので、この端子
部19が直接的にマザー基板に対して接続されることに
なる。そして、上記端子形成部14は、一定高さに膨出
形成されているから、この表面に形成された上記端子部
19は、その全てが平板状のマザー基板に対して確実に
接触することができるようになり、したがって、基板1
2の配線と、マザー基板の配線との電気的接続の信頼性
が従来に比較して格段に向上する。また、上記端子部1
9は、パターン形成により形成されているので、複数の
端子部19のピッチ間隔をきわめて小さくすることも可
能となる。したがって、電子回路モジュール11それ自
体の小型化が達成でき、マザー基板上での高密度実装が
達成される。
Electronic circuit module 11 having the above configuration
A plurality of terminal portions 19 electrically connected to the wiring patterns 16 and 17 formed on the front surface and the back surface of the main portion 13 are provided on the surface of the terminal forming portion 14 bulging at a certain height on the back surface of the substrate main portion 13. Since the terminal pattern 19 is formed as an integral pattern, the terminal 19 is directly connected to the motherboard. Since the terminal forming portion 14 is formed to bulge at a certain height, all of the terminal portions 19 formed on this surface can surely come into contact with the flat motherboard. And thus the substrate 1
The reliability of the electrical connection between the wiring of No. 2 and the wiring of the mother board is remarkably improved as compared with the related art. The terminal 1
Since 9 is formed by pattern formation, the pitch interval between the plurality of terminal portions 19 can be made extremely small. Therefore, downsizing of the electronic circuit module 11 itself can be achieved, and high-density mounting on the motherboard is achieved.

【0022】加えて、従来のハイブリットICのよう
に、マザー基板に接続するためのリード足を別途形成し
てこれを基板に連結する必要がないため、その工数削減
によるコスト低減の効果も期待することができる。
In addition, unlike the conventional hybrid IC, it is not necessary to separately form a lead leg for connecting to the mother substrate and connect it to the substrate, so that an effect of cost reduction by reducing the number of steps can be expected. be able to.

【0023】さらに、図2からわかるように、主体部1
3の裏面の空間は、マザー基板に対してこのモジュール
11が実装された状態において、裏面側において主体部
の周部を取り囲むように形成されている膨出状端子形成
部14によって取り囲まれているため、仮に主体部13
の裏面側に、半導体チップ20を直接ボンディングして
これと配線パターン17間とをワイヤボンディングによ
って結線する場合においても、この半導体チップ20な
いしワイヤボンディング部を保護するべき樹脂封止手段
23を簡略化することができ、このことも電子回路モジ
ュール形成のためのコスト低減に寄与することになる。
Further, as can be seen from FIG.
The space on the back surface of 3 is surrounded by a bulged terminal forming portion 14 formed so as to surround the peripheral portion of the main body portion on the back surface side when the module 11 is mounted on the motherboard. Therefore, if the main body 13
In the case where the semiconductor chip 20 is directly bonded to the back surface of the semiconductor chip 20 and the wiring between the semiconductor chip 20 and the wiring pattern 17 is connected by wire bonding, the resin sealing means 23 for protecting the semiconductor chip 20 or the wire bonding portion is simplified. This also contributes to cost reduction for forming the electronic circuit module.

【0024】なお、上記の電子回路モジュール用基板
は、図5に示すように、複数列複数行に集合させて複数
個まとめて同時に形成するとともに、その状態において
電子部品の取付けを行い、最後に分割V溝24に沿って
分割して各単位基板を得るという製造手法を採用する
と、その製造効率が非常によい。
As shown in FIG. 5, the electronic circuit module substrate is assembled in a plurality of rows and a plurality of rows to form a plurality of the boards at the same time. If a manufacturing method of obtaining each unit substrate by dividing along the dividing V-groove 24 is adopted, the manufacturing efficiency is very good.

【0025】もちろん、この発明は、上述した実施例に
限定されることはない。特に、基板においては、その裏
面に膨出形成されるべき端子形成部は、必ずしも上記主
体部の裏面全周にわたって設けられる必要はなく、部分
的に形成されていてもよい。しかしながら、この膨出状
端子形成部は、直接マザー基板に接触して回路モジュー
ル全体の安定支持をはかる部分でもあるため、そのこと
を考慮して形成するべきであることはいうまでもない。
Of course, the present invention is not limited to the embodiment described above. In particular, in the substrate, the terminal forming portion to be formed on the back surface of the substrate does not necessarily need to be provided over the entire back surface of the main portion, and may be formed partially. However, since the swelling terminal forming portion is also a portion for directly contacting the mother board to stably support the entire circuit module, it is needless to say that the swelling terminal forming portion should be formed in consideration of this fact.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の電子回路モジュールの一実施例を模
式的に示す全体斜視図である。
FIG. 1 is an overall perspective view schematically showing one embodiment of an electronic circuit module of the present invention.

【図2】図1のII−II線拡大断面図である。FIG. 2 is an enlarged sectional view taken along line II-II of FIG.

【図3】FIG. 3

【図4】端子形成部への端子パターン形成方法の一例の
説明図である。
FIG. 4 is an explanatory diagram of an example of a method of forming a terminal pattern on a terminal forming portion.

【図5】本願発明の電子回路モジュール用基板の製造手
法の一例の説明図である。
FIG. 5 is an explanatory diagram of an example of a method for manufacturing an electronic circuit module substrate according to the present invention.

【図6】従来例の説明図である。FIG. 6 is an explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

11 電子回路モジュール 12 電子回路モジュール用基板 13 主体部 14 端子形成部 15 電子部品 16,17 配線パターン 18 スルーホール 19 端子部 DESCRIPTION OF SYMBOLS 11 Electronic circuit module 12 Substrate for electronic circuit modules 13 Main part 14 Terminal formation part 15 Electronic component 16, 17 Wiring pattern 18 Through hole 19 Terminal part

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 25/00 - 25/18 H01L 23/12 Continuation of the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 25/00-25/18 H01L 23/12

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 外縁にいたるまで平坦な表面を有する平
板状主体部と、この主体部の裏面の周縁部に一定高さ膨
出状に一体形成され、かつ内面と外面とがラウンドしつ
つ頂部に至る端子形成部とをもつとともに、これら平板
状主体部と端子形成部とが樹脂によって一体成形されて
おり、 上記主体部の表面、および裏面の平坦部には、スルーホ
ールで互いに連絡された配線パターンが形成されている
とともに、上記端子形成部の表面には、上記配線パター
ンと連絡するとともにこの端子形成部の頂部に至ってマ
ザー基板に接触可能な複数の端子がパターン形成されて
いることを特徴とする、電子回路モジュール用基板。
1. A plate-shaped main body portion having a flat surface up to the outer edge and are integrally formed at a constant height bulging shape to the peripheral portion of the back surface of the main body portion, and top with a round inner surface and an outer surface The flat main portion and the terminal forming portion are integrally formed of resin, and the front surface of the main portion and the flat portion on the back surface are connected to each other by through holes. A wiring pattern is formed, and a plurality of terminals that are in contact with the wiring pattern and reach the top of the terminal forming portion and are capable of contacting the mother board are formed on the surface of the terminal forming portion. Characteristic substrate for electronic circuit modules.
【請求項2】 請求項1の電子回路モジュールにおける
上記主体部の表面および裏面に形成した配線パターン上
に、所定の電子部品を搭載したことを特徴とする、電子
回路モジュール。
2. An electronic circuit module according to claim 1, wherein a predetermined electronic component is mounted on a wiring pattern formed on a front surface and a back surface of said main part.
JP25206391A 1991-09-30 1991-09-30 Electronic circuit module substrate and electronic circuit module using the same Expired - Fee Related JP3174957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25206391A JP3174957B2 (en) 1991-09-30 1991-09-30 Electronic circuit module substrate and electronic circuit module using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25206391A JP3174957B2 (en) 1991-09-30 1991-09-30 Electronic circuit module substrate and electronic circuit module using the same

Publications (2)

Publication Number Publication Date
JPH0590483A JPH0590483A (en) 1993-04-09
JP3174957B2 true JP3174957B2 (en) 2001-06-11

Family

ID=17232044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25206391A Expired - Fee Related JP3174957B2 (en) 1991-09-30 1991-09-30 Electronic circuit module substrate and electronic circuit module using the same

Country Status (1)

Country Link
JP (1) JP3174957B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6031642B2 (en) * 2014-02-28 2016-11-24 板橋精機株式会社 Power module and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0590483A (en) 1993-04-09

Similar Documents

Publication Publication Date Title
US7376318B2 (en) Circuit board and its manufacturing method
US6787923B2 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks
JP2010067989A (en) Module component
US20050041398A1 (en) Integrated circuit substrate having embedded back-side access conductors and vias
US7368391B2 (en) Methods for designing carrier substrates with raised terminals
US6989606B2 (en) BGA substrate via structure
WO2008155055A1 (en) Connector for interconnecting surface-mount devices and circuit substrates
JP3174957B2 (en) Electronic circuit module substrate and electronic circuit module using the same
KR100199286B1 (en) Chip-scale package having pcb formed with recess
JP2722451B2 (en) Semiconductor device
JP3033662B2 (en) Semiconductor element mounting film and semiconductor element mounting structure
JP2715957B2 (en) Hybrid integrated circuit device
JP3398556B2 (en) Method for manufacturing semiconductor device
JP3008224B2 (en) Connection structure between circuit board and electronic component mounted thereon, electromagnetic shield structure using the same, and electronic circuit module with electromagnetic shield
JP2652222B2 (en) Substrate for mounting electronic components
JPH07221427A (en) Package for surface mount and package mount device
JP2001156222A (en) Substrate connecting structure, printed wiring board for substrate connection and substrate connecting method
JPS63226043A (en) Semiconductor device
JPS62179794A (en) Electric circuit wiring board
JP2538937B2 (en) Semiconductor package
JPS6240754A (en) Pin mounting structure of pin grid array
JP3404586B2 (en) Semiconductor device and manufacturing method thereof
JPH05211380A (en) Mounting structure of electronic part
JPH042478Y2 (en)
JPH11260959A (en) Semiconductor package

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees