JP3170313B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像圧縮符号化された
データを基に画像編集処理を可能とする画像処理装置に
関する。

【０００２】

【従来の技術】画像記録装置、例えば、サーマルプリン
タやインクジェットプリンタ，レーザビームプリンタに
おいて、従来記録端末として、ビットマップメモリを有
す白／黒プリンタが主に使用されていた。しかしながら
近年の半導体メモリの大容量化，高機能ＬＳＩの開発，
コンピュータ技術の進歩によりフルカラー画像の高精細
記録としての使用が高まってきている。

【０００３】一方、カラー自然画像データをコンピュー
タに取り込み、各種処理や画像通信を行おうとする要求
が高まってきており、国際標準化機構（ＩＳＯ）の中の
ＪＰＥＧと呼ばれるカラー自然画像に対する圧縮符号化
の標準化検討委員会にて画像データの圧縮方式が審議さ
れている。この符号化方式はＡＤＣＴ方式と呼ばれる可
変長符号化方式で、例えば画像電子学会誌Ｖｏｌ．１
８，Ｎｏ．６，ｐｐ３９８〜４０７（参照文献（１））
に詳しく記載されている。このＡＤＣＴ方式を上述の画
像記録装置の画像メモリーに適用した場合、フルカラー
の自然画像を、通常原始データ（非圧縮データ）の形態
で持つことにより従来の１／１０〜１／２０のメモリ容
量で済み、記録装置の総合コストを大幅に下げることが
可能となり極めて有益である。

【０００４】一方、通常のコンピュータに接続した記録
装置として画像記録装置を使用する場合、標準化された
ページ記述言語（ＰＤＬ）を用い、異なった記録装置間
でデータの互換性を持たせることが普通である。これは
各社の異なった仕様のプリンタまたはコンピュータを共
通の言語により互換性を持たせ、特定のコンピュータと
特定のプリンタが接続できないという欠点を無くそうと
するものである。このような記述言語として例えばＰｏ
ｓｔ Ｓｃｒｉｐｔ（登録商標）等があり、内容の詳細
は、例えば、ページ記述言語Ｐｏｓｔ Ｓｃｒｉｐｔ
リファレンス・マニュアル（Ａｄｏｂｅ Ｓｙｓｔｍｅ
ｓ著：石田晴久監修，松村邦仁訳，アスキー出版局，１
９８８））、ページ記述言語Ｐｏｓｔ Ｓｃｒｉｐｔチ
ュートリアル ＆ クックブック（Ａｄｏｂｅ Ｓｙｓ
ｔｅｍｓ著：野中浩一訳，アスキー出版技術部監修，ア
スキー出版局，１９８９））に記載されている。

【０００５】

【発明が解決しようとする課題】上述した様なＰＤＬの
展開技術は、オーバーライトの概念で作られたものであ
り、既にメモリ上にドットデータとして展開された下地
データの上に更に新しいドットデータを上書きしてゆく
という概念に基づくものである。よって、従来は、展開
画像をメモリ上で合成する際には、通常ドットデータ
（非圧縮）の状態で行われていた。

【０００６】このため、従来では展開画像を記憶するた
めのメモリの容量が大きくなってしまうという問題があ
った。

【０００７】

【０００８】

【０００９】

【００１０】本発明は、上記従来例に鑑みて成されたも
のであり、ＰＤＬ画像を展開した画像データを一旦メモ
リに記憶し、かつこの画像データに別の画像データを合
成してゆく可能性が有る場合において、できるだけ装置
内のメモリ容量を削減することを主たる目的とする。更
に、本発明は、上記目的を達成しつつ、画質劣化等がで
きるだけ抑制される効率良い各展開画像の合成を行うこ
とを目的とする。 具体的には、画像を構成する各ブロッ
クについて、近隣ブロック間のデータ相関を利用する方
法でデータ圧縮することで効率良くメモリ容量の削減を
実現し、圧縮対象画像データの履歴情報を効率良く使用
することを目的とする。

【００１１】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、画像データをブロック単位に可変
長圧縮して得られた圧縮データを、複数ブロック分に相
当するブロックラスター単位に記憶する記憶手段と、所
定の入力手段から入力されたページ記述言語のコマンド
データを解釈して画像データを生成する生成手段と、前
記生成手段で生成された画像データの位置に対応するブ
ロックラスターの圧縮データを前記記憶手段から読み出
して、伸張する伸張手段と、前記生成手段により生成さ
れた画像データと、前記伸張手段の伸張により得られた
画像データとを合成する合成手段と、前記合成手段の合
成により得られた画像データを再圧縮して再圧縮データ
を発生し、該再圧縮データを前記記憶手段における前記
伸張時に読み出した圧縮データの記憶領域に記憶させる
圧縮手段とを有し、前記圧縮手段は、圧縮対象のブロッ
クラスターを構成する各ブロックをＤＣＴ演算して得ら
れたＤＣ成分とＡＣ成分を符号化することにより再圧縮
データを発生し、該ＤＣ成分の符号化は、近傍ブロック
間のＤＣ成分の予測誤差を符号化するものであり、１ブ
ロックラスターの圧縮完了毎に、前記圧縮手段の圧縮対
象画像データの前位置までの履歴情報をリセットするこ
とを特徴とする。

【００１２】

【作用】本発明では、ＰＤＬ画像を展開した画像データ
を一旦メモリに記憶し、かつこの画像データに別の画像
データを合成してゆく可能性が有る場合において、画像
データをブロック単位で可変長圧縮するので、装置内の
メモリ容量を削減することができる。更には、前のブロ
ックの圧縮画像データがなくても、ブロックの画像圧縮
が可能となるので、画質劣化等ができるだけ抑制される
効率良い各展開画像の合成を行うことができる。特に、
画像を構成する各ブロックについて、近隣ブロック間の
データ相関を利用する方法でデータ圧縮することで効率
良くメモリ容量の削減を実現でき、圧縮対象画像データ
の履歴情報を効率良く使用することも可能である。

【００１３】

【実施例】以下、図面を参照して、本発明実施例を詳細
に説明する。

【００１４】図１は本発明実施例の回路構成を示す。

【００１５】図１において、１はＰＤＬ言語のコマンド
列を出力するホストコンピュータ、２はホストコンピュ
ータ１より出力されたコマンド列を受取り、解決・実行
するインタープリタ（以下、ＰＤＬインタープリタ）で
ある。

【００１６】３は下地のデータと、ＰＤＬインタープリ
タ２により新たに生成された画像データとを合成する合
成器、４はブロックラスター単位で圧縮画像データを作
成する圧縮器（本発明の圧縮手段，符号器とも称す）で
ある。ブロックラスターの区切りは、圧縮画像データ中
にブロックラスター単位で予めＰＤＬインタープリタ２
により挿入されたマーカーコード（画像データ以外のビ
ット内容を持つ特定コード信号）を復号器６内のデコー
ダ等の制御回路６−１により検出する。この検出信号に
より圧縮画像データの履歴を格納する内部レジスタまた
は、ＤＰＣＭ予測の予測値を格納する内部レジスタをリ
セットすることにより前の小領域の履歴データを断ち切
り、小領域の先頭画像データから復号化処理を行う。

【００１７】符号器４，復号器６は例えば米国Ｃ−Ｃｕ
ｂｅ社製のＣＬ５５０等のＬＳＩを利用すれば、同期信
号等を調整する回路を必要に応じて付加することにより
構成が可能である。

【００１８】本実施例では符号器４が本発明の圧縮手段
として動作し、制御回路６−１が制御手段として動作す
る。

【００１９】５は十分な量のメモリ量毎にブロック化し
て用いられる圧縮データメモリ（本発明の記憶手段を構
成する）である。

【００２０】６は復号器、７は復号器６の出力を合成器
３へ出力するのか、それとも、他の機器へ出力するかを
切換えるマルチプレクサである。

【００２１】８は圧縮データのリードライトを制御し、
リードライトのために圧縮メモリ５に対するアドレスを
設定するアドレスコントローラ（本発明のアドレス設定
手段）である。９はアドレスコントローラ８が圧縮メモ
リ５内の空き領域を管理するために用いられる空バッフ
ァ領域管理回路である。

【００２２】このような回路において、ホストコンピュ
ータ１からＰＤＬコマンドを受けると、ＰＤＬインター
プリタ２は、このコマンドにより変更になる画像部位を
判定し、該当部位を含むブロックラスターのデータを逐
次圧縮メモリ５から読出し、復号出力するように、アド
レスコントローラ８および６の復号器を制御する。

【００２３】同時にＰＤＬインタープリタ２はマルチプ
レクサ７を制御し、復号器６で復号されたデータを合成
器３へ出力させる。ＰＤＬインタープリタ２は、加えて
合成器３をもコントロールし、復号器６から出力される
復号データを入力し、バッファに蓄えるように設定す
る。

【００２４】ＰＤＬインタープリタ２は、復号データの
取り込みが完了したブロックラスター（本発明の小領
域）に対して、このブロックラスターの画素位置に該当
する領域に、上述のコマンドにより生成される新データ
を上書きすることにより新データの変換処理を行う。こ
のブロックラスター領域に該当するデータをＰＤＬイン
タープリタ２により書き終えると、再度、該ブロックラ
スター領域を圧縮器４にて圧縮し、圧縮メモリ５の該当
位置に格納し直すように合成器３，圧縮器４およびアド
レスコントローラ８をコントロールする。以上の手順を
必要となるブロックラスター全てに渡り繰り返し実行す
る。

【００２５】なお、１画面をｎ（主走査方向）×ｍ（副
走査方向）のブロックに分割した場合主走査方向に沿っ
たｎ個のブロックを１ブロックラスターと称する。本実
施例では１ブロックラスターを本発明の１小領域として
取扱う。

【００２６】図２は、図１に示される合成器３の回路構
成例を示す。

【００２７】図中２１，２２，２３は、各々８ライン
（本）の（ラスター）バッファより成り、各々がブロッ
クラスター一本分の復号済データを保持できる容量を有
している。

【００２８】２４はセレクタであり、ＰＤＬインタープ
リタ２からの出力データ２７と復号器６により復号さ
れ、マルチプレクサ７を経由して入力されている信号デ
ータ２８とを、セレクタコントローラ２６により出力さ
れる信号に基づき、上述８ラインバッファ２１，２２，
２３の中のいずれかの相異なる８ラインバッファにそれ
ぞれ独立に接続させるものである。なお、ＰＤＬインタ
ープリタ２から出力される信号２９によりセレクタコン
トローラ２６は制御される。また、同じく２５もセレク
タであり、上述８ラインバッファ２１，２２，２３のう
ちの一つを選択出力するものである。

【００２９】セレクタコントローラ２６は、ＰＤＬイン
タープリタ２とバッファの切り替えタイミングを交信す
る。すなわち、ＰＤＬインタープリタ２が新しいバッフ
ァに対してデータを書き込みたい旨の要求信号を出す
と、この要求信号が来るたびにセレクタコントローラ２
６は、８ラインバッファの２１，２２，２３を２１→２
２→２３→２１→…の順に８ラインバッファを切り替え
て、信号線群２７と接続する。

【００３０】同時に、２２→２３→２１→２２→…の順
に８ラインバッファを切り替えて信号線群２８と接続
し、次にＰＤＬインタープリタ２により上書きされるブ
ロックラスターの下地となるデータを復号して蓄える。
また、同時にセレクタ２５を制御して、２３→２１→２
２→２３→…の順に８ラインバッファを切り替えて下地
データ上にＰＤＬインタープリタ２からの上書きが完了
したデータを符号器（圧縮器）４へ出力する。

【００３１】３０は、アドレスコントローラであり、復
号器６からの走査線同期信号（ＨＳＹＮＣ）と、画素同
期（ＰＸＣＬＫ），ＰＤＬインタープリタ２からのデー
タ出力アドレスおよび符号器４からの走査線同期信号，
画素同期信号を入力し、それぞれ、復号器６より復号さ
れてきた画素データの当該８ラインバッファ上の出力ア
ドレス，ＰＤＬインタープリタからのデータの上書きす
る画素データの該当８ラインバッファ上の出力アドレス
および符号器４へ符号化されるべく出力される画素デー
タの当該８ラインバッファ上の出力アドレスを生成す
る。生成の出力アドレスはセレクタコントローラ２６か
らのセレクタ信号に従って、それぞれ３組の８ラインバ
ッファの相異なるいずれか１つづつに出力される。

【００３２】図３は、図１のアドレスコントローラ３０
の回路構成例を示す。図中３１は、復号器６からの走査
同期信号（ＨＳＹＮＣ）をカウントするカウンタであ
り、３２は復号器６からの画素同期信号（ＰＸＣＬＫ）
をカウントするカウンタである。

【００３３】カウンタ３２は、そのカウント結果を、一
走査線内の主走査方向の位置に対応するアドレスとして
出力し、カウンタ３１はそのカウンタ結果を一ラスター
ブロック内の各走査線の先頭の画素のアドレスの上位ビ
ットして出力し、カウンタ３１の出力を上位ビットしカ
ウンタ３２の出力をそれに続く下位ビットのアドレス信
号線として用いたことで、復号器６からの出力データの
８ラインバッファ上での格納アドレスを生成している。
また、カウンタ３２は、走査同期信号（ＨＳＹＮＣ）に
よりリセットされる。

【００３４】同様に、カウンタ３３，３４は符号器４か
らの同期信号をうける。カウンタ３３は、符号器４から
の走査同期信号（ＨＳＹＮＣ）をカウントし、カウンタ
３４は符号器からの画素同期信号（ＰＸＣＬＫ）をカウ
ントし、カウンタ３１，３２と同様に、符号器４へ出力
するデータの該当８ラインバッファ上での格納アドレス
を生成している。

【００３５】セレクタ３５，３６，３７は、それぞれ、
カウンタ３１，３２により生成されたアドレスをセレク
タ２４によって選択された８ラインバッファに対して選
択出力するセレクタ、カウンタ３３，３４により生成さ
れたアドレスをセレクタ２５によって選択された８ライ
ンバッファに選択出力するセレクタ、およびＰＤＬイン
タープリタ２より出力されてきたアドレス信号を、セレ
クタ２４によって選択された上書きされるべき下地デー
タを保持する８ラインバッファに選択出力するセレクタ
である。

【００３６】かくして、下地データ上に上書きされたデ
ータは、再度符号器４へ転送され圧縮される。圧縮され
たデータは、符号器４より圧縮メモリ５へ出力され格納
される。

【００３７】以下に、本実施例において用いられている
符号化方式に関して説明する。

【００３８】図１８は、本実施例において用いられる符
号化方式を処理の流れに沿って、その全体を説明する図
である。

【００３９】まず、原画像を８×８画素よりなる正方領
域毎にブロックとして処理を進める。１８０に示す如く
に、原原稿はＲ，Ｇ，Ｂの３色の成分毎に分けてデータ
が用意され、ある原画像の８×８画素の正方ブロックに
対して、Ｒのみの６４画素データブロック、Ｇのみの６
４画素データブロック、Ｂのみの６４画素データブロッ
クが処理され、次に、原画像の上記８×８画素の正方ブ
ロックの右隣の８×８画素ブロックのＲデータ，Ｇデー
タ，Ｂデータの順に処理を進め、そのブロックラスター
の処理をおえると、次のブロックラスターの処理も順次
８×８画素のブロック単位に左から右へと処理が進めら
れるものである。１８１では、前記の如き順で、８×８
画素の各色成分をそれぞれ８×８のサイズで公知のＤＣ
Ｔ（Ｄｉｓｃｒｅｔｅ Ｃｏｓｉｎｅ Ｔｒａｎｓｆｏ
ｒｍ）演算を行い、得られた結果（やはり、８×８のサ
イズをもったマトリックスで表現できる）の各値を、あ
らかじめ設定されている量子化ステップ値１８３（やは
り、８×８のマトリクスの各項に対応した６４個の定数
群）で、１８２において、それぞれ８×８の各項毎に線
形量子化を実行する。量子化行列は、用いる色成分に対
して、符号化効率が最高となるように最適化された値を
用いるのがよいが、基本的には任意に設定することがで
きる。図２１に、本実施例で用いる一例を示した。

【００４０】かくして得られた線形量子化後の８×８の
ＤＣＴ係数１８４は、図２０に示したように水平方向の
位置ｉを左から右に０〜７、垂直方向の位置ｊも、上か
ら下へ０〜７で、各項の位置を（ｉ，ｊ）なる座標表示
すると、（０，０）の位置は直流（ＤＣ）成分を表わ
し、ｉが大きくなるにつれて水平方向の空間周波数が高
い成分を表わすようになり、ｊが大きくなるにつれて垂
直方向の空間周波数が高い成分を表わすようになってい
る。

【００４１】８×８量子化済ＤＣＴ係数の各項は、
（０，０）位置にある直流（ＤＣ）成分と、それ以外の
項でなる交流（ＡＣ）成分を別々に分けて符号化する。

【００４２】１８５では、直流（ＤＣ）成分のみに対し
て、近傍ブロック間での一次元予測を行い、予測誤差を
生成する。すなわち、一つ前のブロックの直流（ＤＣ）
成分ＤＣ（０，０）_k-1 を、当該ブロックの直流（Ｄ
Ｃ）成分ＤＣ（０，０）_K から引いた値Ｄｅｌｔａ_k を
もって、当該ブロックの予測誤差とする（Ｄｅｌｔａ_k
＝ＤＣ（０，０）_k −ＤＣ（０，０）_k-1 ）。このブロ
ック間の予測は、図１９に示したように各色成分毎に当
該ブロックと前ブロックとの間で行われるものである。

【００４３】１８６では、上記予測誤差を図２３に示さ
れる対応に従ってコード化し、このコードＳＳＳＳの値
をハフマン符号化する。ＳＳＳＳの値は、予測誤差のグ
ループを表すのみならず、そのグループ内のどの値かを
特定するに必要なビット数をも表わしている。例えば、
ＳＳＳＳ＝２のグループのメンバーは、−３，−２，
２，３の４個であり、そのうちのいずれであるかの識別
に２ビットを要するということでもある。ＳＳＳＳの値
がハフマン符号化された後、ＳＳＳＳビットの付加ビッ
トが続いて付加される。ハフマン符号は発生頻度の高い
コードに対しては、より短い符号長になるように１８８
にあらかじめ設定しておく。

【００４４】交流（ＡＣ）成分は、図２０に示すよう
に、８×８の係数行列内で低周波成分から高周波成分へ
とジグザグ走査させる。図２４に示したように、０でな
い係数は、その値にＹＲＯい１５のグループのいずれか
に分類される。その識別コードをＳＳＳＳ（１から１５
までの整数）とする。一方、直前の０でない係数との間
に挟まれた０の個数をＮＮＮＮとする。係数行列は８×
８であり、６３個のＡＣ係数を含むが、ＮＮＮＮが１６
以上になる場合には、残りが１５以下になるまで図３０
〜図３２のＲ１６という符号を繰り返して生成すること
によって、結局のところＮＮＮＮを１５以下におさえる
ようにする。これらＳＳＳＳとＮＮＮＮの値は別々では
なく、一組として、図２４に示したようにハフマン符号
化される。このハフマン符号は、発生頻度の高いＳＳＳ
ＳとＮＮＮＮの組合わせに対して、より短い符号長にな
るように、１８８にあらかじめ設定しておく。各色成分
毎のブロックに対する符号の終わりには、ＥＯＢ（Ｅｎ
ｄ ｏｆ Ｂｌｏｃｋ）符号が付加される。図２５〜図
３２に本実施例に用いられるハフマン符号表の一例を示
した。これらは、本実施例では、Ｒ，Ｇ，Ｂの各信号は
８ｂｉｔ長であるため、ＤＣＴ係数は１０ｂｉｔを越え
ることはない。このため、ＳＳＳＳは０〜１０に対して
の考慮をしておけば十分であるので、図２３および図２
４で示したＳＳＳの１２以上（ＤＣ成分用）および１１
以上（ＡＣ成分用）は符号表には表記されていない。

【００４５】図４は圧縮メモリ５上の各ブロックラスタ
ーに対応する圧縮データの格納位置を表わしている。例
として、最大４０９６×４０９６画素，１画素３バイト
（１バイト／色）からなる画像を扱うものとする。

【００４６】この最大画像は４８メガバイト（ＭＢｙｔ
ｅ）の容量をもつ。符号器４による圧縮化を１／１２に
設定してあるとする。ブロックラスターは前記参照文献
（１）にあるように各ブロックが８×８画素単位で構成
されて圧縮されている。よって、最大サイズの画像は５
１２×５１２のブロックで構成される。最大サイズの画
像は約４メガバイトの容量に圧縮され、各ブロックラス
ター当りの平均符号長は、８キロバイト（ＫＢｙｔｅ）
となる。本実施例では、各ブロックラスター当りのメモ
リ容量として、平均符号長のデータ量を想定し、図４で
示す如く圧縮メモリ５は８キロバイト毎に各ブロックラ
スターに対する圧縮メモリ領域を設定してある。

【００４７】図５は図４で示す圧縮メモリに実際に保持
されているデータの様子を表現している。図５の各ブロ
ックは、図４の各ブロックラスターのデータ領域と同一
のもので、平均符号長毎に各ブロックラスターに対する
圧縮メモリ領域を設定していることを明示して表現して
ある。

【００４８】斜線で表現されている部分が実際に各ブロ
ックラスターに対する符号を格納してある領域を示して
いる。

【００４９】図５において、現画像の第２ブロックラス
ター，第４ブロックラスター，第７ブロックラスター，
第１０ブロックラスター，…，第５０６ブロックラスタ
ー，第５１０ブロックラスターに関しては、平均符号長
よりも長い符号量となっており、平均符号長のデータ量
毎に設定されているブロックラスター圧縮メモリ領域の
１本に収まりきらず、複数の領域を用いて格納されてい
る。特に第７ブロックラスターに関しては２本目の領域
を用いて収まりきらず、３本の領域を用いて格納してい
る例となっている。

【００５０】図６は、図１に示すアドレスコントローラ
８および空バッファ領域管理回路９の回路構成を示す。

【００５１】図６において、６１はブロックラスターの
同期信号をカウントするカウンタであり、圧縮メモリ５
内の第何ブロックラスターの領域をアクセスするかをカ
ウント値で示す。ＰＤＬインタープリタ２により書き替
えられるブロックアドレスに対応する値を信号線６２を
経てカウンタ６１の初期値としてセットし、カウンタ６
１は符号器４からのブロックラスター同期信号６３をカ
ウントする。

【００５２】６４は、ブロックデータの転送クロックを
カウントするカウンタであり、符号器４からのバイト毎
の転送クロック６５をカウントし、カウント値で当該ブ
ロックラスターデータ内のどの位置に格納するかを示し
ている。カウンタ６４は符号器のブロックラスター同期
信号でリセットされる。また、カウンタ６４は圧縮メモ
リ５内の該当ブロックラスター用のメモリ領域にデータ
を格納しきれない場合には、カウントアップ（キャリ
ー）信号７６を発生し、自分自身をリセットする。この
場合は、カウントアップ信号７６により、図１の空バッ
ファ領域管理回路９を起動して、残りのデータを引き続
き格納すべき圧縮メモリ上のブロックラスター用メモリ
領域の位置を得る。

【００５３】６６はカウンタであり、カウンタ６１と同
様ブロックラスターの同期信号をカウントする。カウン
タ６６はＰＤＬインタープリタ２により上書きされる画
素位置を含むブロックラスターの中の最初のブロックラ
スター番号を初期カウントとしてセットされる。以降、
カウンタ６６は復号器６よりのブロックラスター同期信
号６７をカウントし、カウント値により圧縮メモリ５内
の第何ブロックラスターの領域をアクセスするかを示
す。

【００５４】６８はカウンタ６４と同じく、データの転
送クロックをカウントするカウンタであり、カウンタ６
８は復号器６からのバイト毎の転送クロックをカウント
し、カウント値で当該ブロックラスターデータ内のどの
位置を読み出すかを示している。カウンタ６８は、復号
器６のラスター同期信号でリセットされる。また、カウ
ンタ６８は、圧縮メモリ５内の該当ブロックラスター用
のメモリ領域いっぱいにデータを読み出しても該ブロッ
クラスターのデータを全ては読み出せていない場合に
は、カウントアップ（キャリー）信号７３を発生し、自
分自身をリセットする。この場合は、カウントアップ信
号７３により、図１の空きバッファ管理回路９を起動し
て、残りのデータを引き続き読み出すべき圧縮メモリ上
のブロックラスター用メモリ領域の位置を得る。

【００５５】空きバッファ領域管理回路９は、ブロック
データの転送クロックをカウントするカウンタ６４より
のカウントアップ（キャリー）信号７６により起動を受
けると、書き込み中のブロックラスターの画像メモリ内
の拡張用ブロックラスターメモリ領域のアドレスを信号
線８０に出力する。また、同時にセレクタ７８の選択切
替信号７４およびラッチ７９のラッチタイミング信号７
５を出力する。信号線８０に出力した拡張領域用ブロッ
クラスターメモリ位置は、信号７４によるタイミングで
セレクタ７８で選択出力され、信号線７５のタイミング
によりラッチ７９に保持され、以降の画像データの格納
アドレスの上位アドレスとして用いられる。

【００５６】同様に、空きバッファ管理回路９は、ブロ
ックデータの転送クロックをカウントするカウンタ６８
よりのカウントアップ（キャリー）信号７３により起動
を受けると、読み出し中のブロックラスターの画像メモ
リ内の拡張用ブロックラスターメモリ領域のアドレスを
信号線８１に出力すると同時に、セレクタ８３の選択切
替信号８７およびラッチ８４のラッチタイミング信号８
８を出力する。信号線８１に出力した拡張領域用ブロッ
クラスターメモリ位置は、信号８７によるタイミングで
セレクタ８３で選択出力され、信号線８８のタイミング
でラッチ８４に保持され、以降の画像データの読み出し
アドレスの上位アドレスとして用いられる。

【００５７】図７に、図１の空バッファ領域管理回路９
の詳細な回路構成を示す。

【００５８】図７においてバッファ読み書き制御回路９
０は、信号７６を入力すると、信号１０２をフラグバッ
ファ９１へ出力する。フラグバッファ９１は図８に示す
ような、拡張空き領域ブロックラスターの数個分のバッ
ファとなっており、図８では各１ビットよりなる５１２
個のセルからフラグバッファ９１は構成されている。各
セルは、それぞれ図４に示される画像メモリの第０拡張
（ブロックラスター）領域〜第５１１拡張（ブロックラ
スター）領域に対応しており、ビット“１”で対応する
拡張領域が空き領域であることを示し、ビット“０”で
既使用中領域であることを示している。

【００５９】バッファ９１は信号１０２を受けると、保
持する５１２ビットの情報を各々９８−０〜９８−５１
１より成る信号９８へ出力する。ソータ９２は信号９８
を入力し、信号９８−０〜９８−５１１の中でビット
“１”である信号のうち最も順番の若いものを選び出力
し、その順番の信号のみをビット“１”として、その他
をビット“０”として出力する５１２−入力・５１２−
出力の回路である。

【００６０】ソータ９２の構成例を図９に示した。ソー
タ９２の出力９９は、エンコーダ９３において、ビット
“１”である信号線の順番を９ビットの２進数にエンコ
ードされて９ビットより成る信号８０に変換出力され
る。エンコーダ９３により出力された信号８０は、２進
表現で拡張領域の位置を示しており、９４の拡張ブロッ
クアドレスバッファの中に取り込まれる。

【００６１】図７のバッファテーブル９４は、図１１に
示されるようなテーブルとして構成される。信号８６で
入力された拡張前のブロックアドレスはバッファ読み書
き制御回路９０においてバッファテーブル９４のアクセ
ス位置を示す信号１０１に変換されるので、この信号１
０１を拡張ブロックアドレスバッファ９４で受け、該当
位置に信号８０の内容を取り込む。

【００６２】バッファ読み書き制御回路９０は信号７３
を入力すると、その時点で読み出し中のブロック番号を
信号８２により入力し、拡張ブロックアドレスバッファ
９４に対しては信号１０１により該ブロック番号を出力
する。拡張ブロックアドレスバッファ９４は、信号１０
１で指定される位置の内容を信号線８１に出力する。

【００６３】信号線８１は、信号８２で入力された読み
出し中のブロックラスターの続きのデータが格納されて
いるブロックラスターバッファの番号を出力している。
この信号８１は同時にデーコーダ９６へも出力される。
デコーダ９６は、９ビットの２進数で表現されている信
号８１に基づき、５１２本の信号線１００上の信号１０
０−０〜１００−５１１の中の９ビットの２進数を示す
番号の順番の信号のみをビット“１”として他、信号を
ビット“０”として出力する。フラグバッファ更新回路
９５は信号９８，９９，１００を出力し、書き込みに使
われる拡張ブロックの位置のフラグは“０”とし、読み
出される拡張ブロックの位置のフラグは“１”とするも
ので、画像メモリの空バッファ領域の使用状態を更新す
るものであり、図１０にその詳細を示す。

【００６４】図６に戻り、ラッチ７９およびカウンタ６
４は、ラッチ７９の出力が上位アドレス信号、６４のカ
ウント値が下位アドレス信号として組み合わされて圧縮
メモリの書き込みデータアドレスとして用いられ、同様
にラッチ８４およびカウンタ６８はラッチ８４の出力が
上位アドレス信号、６８のカウント値が下位アドレス信
号として組み合わされて圧縮メモリからの読み出しデー
タアドレスとして用いられる。読み書き制御回路７０
は、上記書き込みデータアドレス，読み出しデータアド
レス，符号器４からのデータ転送クロック６５，復号器
６からのデータ転送クロック６９を入力して、圧縮メモ
リ５からのデータの読み出しおよび書き込みのアドレ
ス，タイミングを制御する。

【００６５】以下に、図２２に示すフローチャートに従
い、ＰＤＬインタープリタ２によって行われる、圧縮器
４および圧縮メモリ５の制御を説明する。以下に示す一
連の制御により、画像データの前位置までの履歴情報の
リセットが実現される。

【００６６】図２２は、一つの小領域の画像データの処
理に対してのＰＤＬインタープリタ２の動作を示してい
る。

【００６７】ＰＤＬインタープリタ２は、ある小領域の
画像データの圧縮を開始させる時に、Ｓ１００によりそ
の制御を開始する。Ｓ１１０において、まず、アドレス
コントローラ８により与えられている圧縮データが格納
されるべきメモリ位置に、リスタート（ＲＳＴ）マーカ
ーコードを書き込み、当該マーカーコード分だけメモリ
アドレスがすれぬように、アドレスコントローラ８を再
設定する。次にＳ１２０において、圧縮器４を起動し、
合成器３上のデータを圧縮・符号化させる。Ｓ１３０で
は、圧縮器４の状態をその制御レジスタを監視すること
により圧縮器の動作が当該小領域分だけ完了することを
確認して、Ｓ１４０へ進む。Ｓ１４０では、圧縮器の動
作を停止させる。Ｓ１５０では、当該メモリ上に書き込
まれた符号に、エンドオブイメージ（ＥＯＩ）マーカー
コードを付加する。Ｓ１６０で当該小領域の圧縮動作を
終了する。圧縮器４は小領域の動作のたびごとに、前値
バッファはリセットされる。

【００６８】一方、復号器６は前記マーカーコードを検
知する機能を有し、前記リスタート（ＲＳＴ）マーカー
コードを検知すると、前値までの履歴を保持しているレ
ジスタがリセットされるように構成されており、これに
より、小領域毎の前値までの履歴のリセットが可能とな
る。また、復号器６はエンドオブイメージ（ＥＯＩ）マ
ーカーコードを検知すると、その動作を停止し、その旨
を外部に対して信号を出力することによって知らしめる
機能を有する。この信号出力により、復号器６は小領域
に対する符号データの復号を完了した旨をＰＤＬインタ
ープリタに割り込み信号を発生させることで知らしめる
ことが可能となる。

【００６９】以上、説明は全て１ブロックラスター単位
での動作として行ったが、２ブロックラスターあるいは
４ブロックラスター単位あるいは１／２ブロックラスタ
ー単位での動作等にして動作させることも全く同様に実
現できる。

【００７０】本実施例の他に次の例が挙げられる。

【００７１】（第２実施例）前記実施例においては、Ｐ
ＤＬインタープリタ２は、ホストコンピュータ１からＰ
ＤＬコマンドを受けると、逐次、このコマンドにより変
更になる画像部位を判定して、該当部位の復号化，書き
替え，再符号化をするようにしたが、本発明はこれに限
るものではない。図１２に示す如く、ＰＤＬインタープ
リタ２にイメージバッファ７１およびコマンドバッファ
７２を付加接続し、ホストコンピュータ１より受けたＰ
ＤＬコマンドおよびデータを何命令分かバッファ７１，
７２に一旦、保持する。次に、あるまとまった数のコマ
ンド毎にそれぞれのコマンドにより変更になる部位をＰ
ＤＬインタープリタ２により判定して、同一ブロックラ
スターに関する書き替えを一度に行うようにする。すな
わち、復号化→当該ブロックラスターに関する書き替え
を全て実行→再復号化の順序の如くに行ってもよい。

【００７２】（第３実施例）図１の圧縮メモリ５は以下
の如く構成してもよい。すなわち、各ブロックラスター
の平均符号長に比して十分な容量毎に各ブロックラスタ
ーの平均符号長に比して十分な容量毎に圧縮メモリをブ
ロック分けして使用する構成をとってもよい。

【００７３】図１３に、この場合の全体の回路構成図を
示した。図１と同様の機能を有する部分には図１ど同一
番号を各ブロックに付してある。以下、図面に従って説
明してゆく。同図において、１はＰＤＬ言語のコマンド
列を出力するホストコンピュータ、２はホストコンピュ
ータ１より出力されたコマンド列を受け取り、解釈・実
行するＰＤＬインタープリタである。３は下地のデータ
と、２のＰＤＬインタプリターにより新たに生成された
画像データとの合成器、４は圧縮器、５′は十分な量の
メモリ量毎にブロッック化して用いられる圧縮データメ
モリである。６は復号器、７は復号器６の出力を合成器
３へ出力するのか、それとも図示しない記録装置の像形
成部へ出力するかを切り換えるマルチプレクサである。
８′は圧縮データのリードライトを制御する、圧縮メモ
リのアドレスコントローラである。ホストコンピュータ
１よりＰＤＬコマンドを受けると、ＰＤＬインタープリ
タ２は該コマンドにより変更になる画像部位を判定し、
該当部位を含むブロックラスターのデータを逐次圧縮メ
モリ５′より読み出し、復号出力するようにアドレスコ
ントローラ８′および６の復号器を制御する。同時にマ
ルチプレクサ７を制御し、復号器６で復号されたデータ
を合成器３へ出力される。

【００７４】ＰＤＬインタープリタ２は加えて合成器３
をもコントロールし、復号器６よりの復号データを入力
し、バッファに蓄えるように設定する。ＰＤＬインター
プリタ２は復号データの取り込みが完了したブロックラ
スターに対して、このブロックラスターの画素位置に該
当する領域に前述のコマンドにより生成される新データ
を上書きする。

【００７５】該ブロックラスター領域に該当するデータ
を書き終えると、再度該ブロックラスター領域を圧縮器
４にて圧縮し、圧縮メモリ５の該当位置に格納し直すよ
うに合成器３，圧縮器４およびアドレスコントローラ
８′をコントロールする。以上の手順を必要となるブロ
ックラスター全てに渡り繰り返し実行する。

【００７６】合成器３およびアドレスコントローラ３０
の動作は、第１実施例と全く同様であり、各々の回路構
成は図２，図３で示される通りであるので説明を省略す
る。

【００７７】図１４は、圧縮メモリ５′上の各ブロック
ラスターに対応する圧縮データの格納位置を表わしてい
る。例として、最大４０９６×４０９６画素，１画素３
バイト（１バイト／色）でなる画像を扱うものとする。
この最大画像は４８ＭＢｙｔｅの容量をもつ。符号器４
による圧縮化を１／１２に設定してあるとする。ブロッ
クラスターは、前記参照文献（１）にあるように各ブロ
ックが８×８画素単位で構成されて圧縮されている。よ
って、最大サイズの画像は５１２×５１２のブロックで
構成される。最大サイズの画像は約４メガバイトの容量
に圧縮され、各ブロックラスター当りの平均符号長は、
８キロバイトとなる。本実施例では各ブロックラスター
当りの十分なメモリ容量として平均符号長の４倍を想定
し、図１４で示す如く圧縮メモリ５′は３２キロバイト
毎に各ブロックラスターに対する圧縮メモリ領域を設定
してある。

【００７８】図１５は図１４で示す圧縮メモリに実際に
保持されているデータの様子を表現している。図１５の
各ブロックは、図１４の各ブロックラスターのデータ領
域と同一のもので、平均符号長の４倍毎に各ブロックラ
スターに対する圧縮メモリ領域を設定していることを明
示して表現してある。斜線で表現されている部分が実際
に各ブロックラスターに対する符号を格納してある領域
を示している。

【００７９】図１６は、図１３に示すアドレスコントロ
ーラ８の構成を示す。

【００８０】図１６において６１はブロックラスターの
同期信号をカウントするカウンタであり、圧縮メモリ内
の第何ブロックラスターの領域をアクセスするかをカウ
ント値で示す。ＰＤＬインタープリタ２により書き替え
られるブロックアドレスに対応する値を信号線６２を経
て６１のカウンタの初期値としてセットされ、符号器か
らのブロックラスター同期信号をカウントする。

【００８１】６４はデータの転送クロックをカウントす
るカウンタであり、符号器４からのバイト毎の転送クロ
ックをカウントし、カウント値で当該ブロックラスター
データ内のどの位置に格納するかを示している。また、
カウンタ６４は符号器のラスター同期信号でリセットさ
れる。６６は、カウンタ６１と同様ブロックラスターの
同期信号をカウントするカウンタであり、ＰＤＬインタ
ープリタ６２により上書きされる画素位置を含むブロッ
クラスターの中の最初のブロックラスター番号を初期カ
ウントとしてセットされ、以降復号器よりのブロックラ
スター同期信号６７をカウントし、カウント値により圧
縮メモリ内の第何ブロックラスターの領域をアクセスす
るかを示す。

【００８２】６８はカウンタ６４と同じく、データの転
送クロックをカウントするカウンタであり、復号器から
のバイト毎の転送クロックをカウントし、カウント値で
当該ブロックラスターデータ内のどの位置を読み出すか
を示している。また、６８は、復号器６のラスター同期
信号でリセットされる。カウンタ６１のカウント値が上
位アドレス信号，カウンタ６４のカウント値が下位アド
レス信号として組み合わされて圧縮メモリの書き込みデ
ータアドレスとして用いられ、同様にカウンタ６６のカ
ウント値が上位アドレス信号，カウンタ６８のカウント
値が下位アドレス信号として組み合わされて圧縮メモリ
からの読み出しデータアドレスとして用いられる。

【００８３】読み書き制御回路７０は、前記書き込みデ
ータアドレス，読み出しデータアドレス，符号器４から
のデータ転送クロック６５，復号器６からのデータ転送
クロック６９を入力して、上記圧縮メモリからのデータ
の読み出しおよび書き込みのアドレス，タイミングを制
御する。

【００８４】符号器４，復号器６は、第１実施例の場合
と全く同様である。また、前記ブロックラスターの区切
りは第１実施例の場合と全く同様である。

【００８５】（第４実施例）前記第３実施例において
は、ＰＤＬインタープリタ２はホストコンピュータ１よ
りＰＤＬコマンドを受けると、逐次、このコマンドによ
り変更になる画像部位を判定して、該当部位を復号化，
書き替え，再符号化するようにしたが、これに限るもの
ではなく、図１７に示す如く、イメージバッファ７１お
よびコマンドバッファ７２を用いて、ホストコンピュー
タ１より受けたＰＤＬコマンドおよびデータを何命令か
バッファに一旦保持してあるまとまった数のコマンド毎
にそれぞれのコマンドにより変更になる部位を判定し
て、同一ブロックラスターに関する書き替えを一度に行
うようにする。すなわち、復号化→当該ブロックラスタ
ーに関する書き替えを全く実行→再符号化の順序の如く
に行ってもよい。

【００８６】このように何命令かバッファに一旦保持し
てあるまとまった数のコマンド毎に処理を行えば、復号
および再符号化の回数を低減でき、それに伴う画質の劣
化の程度を減らし得るという効果を生む。また、ホスト
コンピュータ１に対してのコマンド実行に起因する待ち
時間を減らし得るという効果をも生む。

【００８７】

【発明の効果】以上、説明したように本発明によれば、
ＰＤＬ画像を展開した画像データを一旦メモリに記憶
し、かつこの画像データに別の画像データを合成してゆ
く可能性が有る場合において、画像データをブロック単
位で可変長圧縮するので、装置内のメモリ容量を削減す
ることができる。更には、前のブロックの圧縮画像デー
タがなくても、ブロックの画像圧縮が可能となるので、
画質劣化等ができるだけ抑制される効率良い各展開画像
の合成を行うことができる。特に、画像を構成する各ブ
ロックについて、近隣ブロック間のデータ相関を利用す
る方法でデータ圧縮することで効率良くメモリ容量の削
減を実現でき、圧縮対象画像データの履歴情報を効率良
く使用することも可能である。

【図面の簡単な説明】

【図１】本発明実施例の回路構成を示すブロック図であ
る。

【図２】図１の合成器の回路構成を示すブロック図であ
る。

【図３】図２のアドレスコントローラの回路構成を示す
ブロック図である。

【図４】図１の圧縮メモリ上の各ブロックラスターに対
応するデータ領域を示す説明図である。

【図５】図１の圧縮メモリ上に保持されているデータの
様子を示す説明図である。

【図６】図１のアドレスコントローラの回路構成を示す
ブロック図である。

【図７】図１の空バッファ領域管理回路の回路構成を示
すブロック図である。

【図８】図７のフラグバッファの内容を示す説明図であ
る。

【図９】図７のソータの内容を示す説明図である。

【図１０】図７のフラグバッファ更新回路の回路図であ
る。

【図１１】図７の拡張ブロックアドレスバッファの内容
を示す説明図である。

【図１２】本発明第２実施例の回路構成を示すブロック
図である。

【図１３】本発明第３実施例の回路構成を示すブロック
図である。

【図１４】本発明第３実施例における圧縮メモリ上の各
ブトックラスターに対応するデータ領域を示す説明図で
ある。

【図１５】本発明第３実施例における圧縮メモリに保持
されているデータの様子を示す説明図である。

【図１６】本発明第３実施例におけるアドレスコントロ
ーラの回路構成を示すブロック図である。

【図１７】本発明第４実施例の回路構成を示すブロック
図である。

【図１８】本発明実施例の符号化方式の処理手順を示す
説明図である。

【図１９】本発明実施例のブロック間予測処理を説明す
るための説明図である。

【図２０】本発明実施例の量子化行列およびＤＣＴ係数
を説明するための説明図である。

【図２１】本発明実施例の量子化行列の一例を示す説明
図である。

【図２２】本発明実施例のＰＤＬインタープリタ２の制
御処理内容を示すフローチャートである。

【図２３】ＤＣ係数の符号化を説明するための説明図で
ある。

【図２４】ＡＣ係数の符号化を説明するための説明図で
ある。

【図２５】ハフマン符号表の一例を示す説明図である。

【図２６】ハフマン符号表の一例を示す説明図である。

【図２７】ハフマン符号表の一例を示す説明図である。

【図２８】ハフマン符号表の一例を示す説明図である。

【図２９】ハフマン符号表の一例を示す説明図である。

【図３０】ハフマン符号表の一例を示す説明図である。

【図３１】ハフマン符号表の一例を示す説明図である。

【図３２】ハフマン符号表の一例を示す説明図である。

【符号の説明】

１ ホストコンピュータ ２ ＰＤＬインタープリタ ３ 合成器 ４ 圧縮（符号）器 ４−１ 制御回路 ５，５′ 圧縮メモリ ６ 復号器 ７ マルチプレクサ ８ アドレスコントローラ ９ 空バッファ領域管理回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 B41J 2/485 G06F 12/04 G06T 9/00

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 画像データをブロック単位に可変長圧縮
   して得られた圧縮データを、複数ブロック分に相当する
   ブロックラスター単位に記憶する記憶手段と、 所定の入力手段から入力されたページ記述言語のコマン
   ドデータを解釈して画像データを生成する生成手段と、 前記生成手段で生成された画像データの位置に対応する
   ブロックラスターの圧縮データを前記記憶手段から読み
   出して、伸張する伸張手段と、 前記生成手段により生成された画像データと、前記伸張
   手段の伸張により得られた画像データとを合成する合成
   手段と、 前記合成手段の合成により得られた画像データを再圧縮
   して再圧縮データを発生し、該再圧縮データを前記記憶
   手段における前記伸張時に読み出した圧縮データの記憶
   領域に記憶させる圧縮手段とを有し、前記圧縮手段は、圧縮対象のブロックラスターを構成す
   る各ブロックをＤＣＴ演算して得られたＤＣ成分とＡＣ
   成分を符号化することにより再圧縮データを発生し、 該ＤＣ成分の符号化は、近傍ブロック間のＤＣ成分の予
   測誤差を符号化するものであり、 １ブロックラスターの圧縮完了毎に、前記圧縮手段の圧
   縮対象画像データの前位置までの履歴情報をリセットす
   ることを特徴とする画像処理装置。