JP3167686B2 - 電磁比例弁 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電磁石へ供給する
駆動電流を制御して流量あるいは圧力を制御する電磁比
例弁に関する。

【０００２】

【従来の技術】従来、この種の電磁比例弁として特公平
２−２２２７２号公報に示される如きものがある。この
ものは、弁本体に搭載したアンプユニットに、複数段の
調整流量又は調整圧力に対応した設定信号を発生する可
変抵抗器からなる複数の設定器と、この複数の設定器か
らの設定信号のいずれか一つを外部信号に基づいて切換
選択する切換選択手段と、切換選択手段から得られた設
定信号の立上り及び立下りについて個別に調整された上
昇遅れ変化及び下降遅れ変化を与える上昇下降遅れ時間
調整手段と、さらに上昇下降遅れ時間調整手段から出力
される設定信号に応じた駆動電流を電磁石に供給する増
幅器とを内蔵し、外部信号に基づく切換選択手段の作動
により設定器からの設定信号を選択使用して、電磁石へ
供給する駆動電流を複数段に変化させ流量又は圧力を複
数段に制御できるようにしている。

【０００３】

【発明が解決しようとする課題】ところが、この弁で
は、設定された調整流量又は調整圧力あるいはその上昇
下降遅れ時間を変更しようとするとき、アンプユニット
内の設定器の可変抵抗器や上昇下降遅れ時間調整手段の
調整操作がなされるが、アンプユニットは弁本体に搭載
されているので、弁の設置場所が狭かったり手の届きに
くい所だったりする等の弁の設置場所による制約を受け
つつ前記調整操作を行わなければならないことから設定
の変更作業が煩雑となる問題点があった。本発明は、か
かる問題点を解決するもので、調整流量又は調整圧力あ
るいはその上昇下降遅れ時間の設定の変更作業を簡単に
行えるようにした電磁比例弁を提供するものである。

【０００４】

【課題を解決するための手段】このため本発明では、弁
本体又は電磁石に搭載するアンプユニットに、複数段の
弁の調整流量又は調整圧力とその上昇下降遅れ時間を設
定するデータを書き換え可能に記憶する記憶素子を備え
記憶素子のデータに応じた信号を出力する設定部と、設
定部からの出力信号に応じた駆動電流を電磁石に供給す
る増幅部とを設けておき、記憶素子にデータを書き込む
書き込みユニットをアンプユニットとは別体に設け、ア
ンプユニットと書き込みユニットとを書き込みデータを
伝える信号線を介して着脱自在に接続するようにしてい
る。

【０００５】このような構成によると、調整流量又は調
整圧力あるいはその上昇下降遅れ時間の設定を変更する
ために、これらを設定する記憶素子のデータの書き換え
が必要な場合には、信号線を介しアンプユニットと接続
した書き込みユニットによって記憶素子へ新たな設定に
要するデータを書き込んでデータを書き換えでき、書き
込みユニットはアンプユニットとは別体でこれとは隔て
て配置できるので、弁の設置場所とは隔てた作業しやす
い場所で書き込みユニットを扱うことができ、弁の設置
場所による影響を受けることが少なく変更作業を簡単に
行うようにできる。

【０００６】

【実施例】以下、電磁比例弁を電流制御式方向流量制御
弁に適用した本発明の一実施例を図面に基づいて説明す
る。図１はこの弁の外観を示し、１は弁本体で、内蔵す
る弁体（図示せず）を作動可能に電磁石２Ａ、２Ｂを備
えている。そして、この弁は図２のような記号で示す如
く、電磁石２Ａの駆動により供給ポートＰと出力ポート
Ａ間をその駆動電流に応じた開度で絞り流通させ、また
電磁石２Ｂの駆動により供給ポートＰと出力ポートＢ間
をその駆動電流に応じた開度で絞り流通させて駆動電流
に応じた出力ポートＡ、Ｂへの制御流量を得るようにし
た周知の構成から成っている。

【０００７】３はアンプユニットで、複数の調整流量と
その上昇下降遅れ時間に応じた駆動電流を電磁石２Ａ、
２Ｂに供給するよう弁本体１に搭載して設けている。４
は作動表示器で、電磁石２Ａ、２Ｂに駆動電流を通電し
た弁体作動時の調整流量とその上昇下降遅れ時間を表示
するようアンプユニット３上に設けている。５は書き込
みユニットで、複数の調整流量とその上昇下降遅れ時間
を設定するデータを書き込み操作するための複数キーを
有した操作器７と、この操作器７で書き込み操作の際に
調整流量とその上昇下降遅れ時間を表示するデータ表示
器６とを有し、信号線８を介しコネクタ９にてアンプユ
ニット３と着脱可能に設けている。１０は外部信号線
で、外部に設けた後述の切換選択器２４とパターン選択
器２５の信号をアンプユニット３へ導くよう設けてい
る。

【０００８】アンプユニット３と書き込みユニット５
は、図３のブロック図に示す如く構成されている。図３
の書き込みユニット５において、１１は入出力器で、入
力ポート１１Ａを操作器７と接続し出力ポート１１Ｂを
データ表示器６と接続すると共に、データバス線１１Ｃ
を共通バス線１２と接続し、操作器７の操作により入力
される書き込みデータを共通バス線１２へ出力しかつ共
通バス線１２上のデータを入力してデータ表示器６へ出
力するよう設けている。

【０００９】１３は通信器で、通信端子１３Ａ、１３Ｂ
を後述のアンプユニット３に設けた通信器１４の通信端
子１４Ａ、１４Ｂと信号線８を介し接続しており、この
通信器１３は、通信器１４から送信される直列信号を並
列信号に変換してバッファレジスタ１３Ｅに出力した
り、バッファレジスタ１３Ｅの並列信号を直列信号に変
換して通信器１４へ送信する送受部１３Ｄを有してい
る。そして通信器１３のバッファレジスタ１３Ｅはデー
タバス線１３Ｃにより共通バス線１２と接続している。
１５はデータを書き換え可能に記憶する記憶素子で、デ
ータバス線１５Ａを共通バス線１２と接続している。１
６は読み出し専用記憶素子１７に記憶されたプログラム
に応じて作動するＣＰＵで、データバス線１６Ａを共通
バス線１２と接続し、記憶素子１５と通信器１３のバッ
ファレジスタ１３Ｅあるいは入出力器１１との間でデー
タに対応した並列なデジタル信号を共通バス線１２を介
して送りデータの書き込み読み出しを行なうものであ
る。

【００１０】図３のアンプユニット３において、通信器
１４は、前述の書き込みユニット５における通信器１３
と同様に構成されて、通信端子１４Ａ、１４Ｂを有した
送受信部１４Ｄとバッファレジスタ１４Ｅとから成り、
データバス線１４Ｃにより共通バス線１９と接続してい
る。そして、通信器１３、１４と信号線８とコネクタ９
でデータの伝送手段を構成している。１８は調整流量と
その上昇下降遅れ時間を設定するデータの複数組を書き
換え可能に記憶する記憶素子で、データバス線１８Ａを
共通バス線１９と接続している。２０は入出力器で、入
力ポート２０Ａを図１に示した外部信号線１０を介して
アンプユニット３の外部に設けた後述する切換選択器２
４およびパターン選択器２５と接続し、その出力ポート
２０Ｂを作動表示器４と接続すると共に、データバス線
２０Ｃを共通バス線１９と接続し、切換選択器２４とパ
ターン選択器２５で操作される接点信号を共通バス線１
９へ出力し、また共通バス線１９上の並列なデジタル状
のデータ信号を入力して作動表示器４へ出力するよう設
けている。

【００１１】２１はデジタルアナログ変換部で、データ
バス線２１Ａを共通バス線１９と接続すると共にアナロ
グデータ線２１Ｂを増幅部２２に接続し、共通バス線１
９を介して入力される並列なデジタル状のデータ信号を
アナログ電圧に変換してアナログデータ線２１Ｂへ出力
するよう設けている。増幅部２２は、デジタルアナログ
変換器２１のアナログデータ線２１Ｂを内部に導くと共
に電磁石２Ａ、２Ｂと接続し、デジタルアナログ変換器
２１より入力されるアナログ電圧を増幅して、この電圧
に比例した電流を駆動電流として電磁石２Ａ、２Ｂに供
給するよう設けている。なお、ここで増幅部２２はデジ
タルアナログ変換部２１よりの正、負の出力電圧で電磁
石２Ａ、２Ｂを選択駆動するよう設けている。

【００１２】２３はＣＰＵで、読み出し専用記憶素子２
６に記憶されたプログラムにもとづき、共通バス線１９
を介し通信器１４のバッファレジスタ１４Ｅや記憶素子
１８との間で並列なデジタル状の信号の書き込み、読み
出しを行なったり、適宜な演算を行いこれによって得ら
れる並列なデジタル状の信号をデジタルアナログ変換器
２１へ送ったりするものである。そして、共通バス線１
９に接続されているＣＰＵ２３、記憶素子１８、読み出
し専用記憶素子２６、入出力器２０で設定部２７を構成
している。

【００１３】さらにアンプユニット３の外部に設置した
切換選択器２４は、４つの接点Ｔ１、Ｔ２、Ｔ３、Ｔ４
を有し外部信号線１０を介して入出力器２０の入力ポー
ト２０Ａと接続し、これら４つの接点Ｔ１、Ｔ２、Ｔ
３、Ｔ４の１接点を閉じてその接点に対応する調整流量
とその上昇下降遅れ時間を記憶素子１８から読出し可能
と成し、これら４つの接点の開閉操作にて、たとえば図
４に示す如き複数段に流量を制御する調整流量特性を得
るよう設けている。またパターン選択器２５は、複数の
接点Ｐ１、Ｐ２、…、Ｐｎを有して入出力器２０の入力
ポート２０Ａと接続し、これら複数の接点Ｐ１、Ｐ２、
…、Ｐｎの１接点を閉じてその接点に対応する調整流量
パターンを選択するよう設けている。

【００１４】図５は記憶素子１８に記憶の調整流量とそ
の上昇下降遅れ時間の様子を表すブロック図で、電磁石
２ＡのためのデータＭｉ（ｉ＝１、２、…、ｎ）と電磁
石２ＢのためのデータＮｉ（ｉ＝１、２、…、ｎ）とで
１組になった弁作動の１つのパターンを定めるパターン
データＰｉＭ（ｉ＝１、２、…、ｎ）が複数組順次形成
されており、弁作動の複数のパターンがあらかじめ記憶
されて、前述のパターン選択器２５のオンする接点Ｐｉ
に対応するパターンデータＰｉＭが選択される。すなわ
ち、パターン選択器２５のＰ１のオンでＰ１Ｍ、Ｐ２の
オンでＰ２Ｍ以下同様にＰｎのオンでＰｎＭが選択され
る。そして、パターンデータＰｉＭでは調整流量のデー
タＦ１ａｉ、Ｆ２ａｉ、Ｆ１ｂｉ、Ｆ２ｂｉ（ｉ＝１、
２、…、ｎ）とその上昇下降遅れ時間ｔ１ａｉ、ｔ２ａ
ｉ、ｔ３ａｉ、ｔ１ｂｉ、ｔ２ｂｉ、ｔ３ｂｉ（ｉ＝
１、２、…、ｎ）のデータを図５に示すような配置で番
地順に記憶している。

【００１５】ここでこれら各データにつき、添字ｉが１
のときで代表して、Ｐ１Ｍにより与えられる弁の制御パ
ターンを示した図４について説明すると、Ｆ１ａ１は切
換選択器２４の接点Ｔ１のみがオンしたとき得ようとす
る調整流量を与えるデータで、ｔ１ａ１はこれに達する
までの遅れ時間に相当するデータである。Ｆ２ａ１は切
換選択器２４の接点Ｔ１とＴ２が同時にオンしたとき得
ようとする調整流量を与えるデータで、ｔ２ａ１はこれ
に達するまでの遅れ時間に相当するデータである。ｔ３
ａ１は切換選択器２４の接点Ｔ１とＴ２が同時にオフし
たとき調整流量が零に達するまでの時間を与えるデータ
である。また、Ｆ１ｂ１は切換選択器２４の接点Ｔ３の
みがオンしたとき得ようとする調整流量を与えるデータ
で、ｔ１ｂ１はこれに達するまでの遅れ時間に相当する
データである。Ｆ２ｂ１は切換選択器２４の接点Ｔ３と
Ｔ４が同時にオンしたとき得ようとする調整流量を与え
るデータで、ｔ２ｂ１はこれに達するまでの遅れ時間に
相当するデータである。ｔ３ｂ１は切換選択器２４の接
点Ｔ３とＴ４が同時にオフしたとき調整流量が零に達す
るまでの時間を与えるデータである。そして、Ｐ２Ｍか
らＰｎＭにおいても各データの意味は同じである。

【００１６】図６は本発明の電流制御式方向流量制御弁
の作動全般を示す流れ図である。図６において、処理が
開始されてパターン選択器２５の接点Ｐｉが全てオフの
入力待ち状態のとき、書き込みユニット５の操作器７に
設けた書き込みキー７Ａの入力があると、判断１０１に
より処理１０３に進み書き込みが行なわれる。なお、書
き込みキー７Ａの入力信号は書き込みユニット５の入出
力器１１からＣＰＵ１６により通信器１３のバッファレ
ジスタ１３Ｅへ送られ、送受信部１３Ｄにて直列データ
に変換されてアンプユニット３の通信器１４へ伝送され
通信器１４の送受信部１４Ｄにて並列データに変換され
バッファレジスタ１４ＥよりＣＰＵ２３によって読み出
される。入力待ち状態でパターン選択器２５の接点Ｐｉ
の１つがオンされると判断１００で処理１０４に進み、
この接点に応じたパターンデータＰｉＭが選択され、さ
らに判断１０５で切換選択器２４の接点がオンすれば、
処理１０６により前記選択されたパターンに応じて電磁
石が駆動される。

【００１７】図７は図６における処理１０３の書き込み
の処理過程を詳しく示す流れ図である。図７において、
まず処理２０１でアンプユニット３の記憶素子１８に記
憶されたパターンデータＰ１ＭからＰｎＭを形成する各
データが番地ごとに順次書き込みユニット５の記憶素子
１５へ書き込まれる。すなわち、ＣＰＵ２３は始端番地
のＦ１ａ１から終端番地のｔ３ｂｎまでのデータを順次
通信器１４のバッファレジスタ１４Ｅへ送り、これが送
受信部１４Ｄで直列データに変換されて書き込みユニッ
ト５の通信器１３へ伝送され通信器１３の送受信部１３
Ｄにて並列データに変換されバッファレジスタ１３Ｅか
らＣＰＵ１６がこれを記憶素子１５の所定の始端番地か
ら終端番地に書き込む。次いで操作器７の編集キー７Ｂ
の入力があると判断２０２で処理２０３に進みデータ書
き込みがなされる。次いで、判断２０４によるＴｒａｎ
ｓキー７Ｆの入力検出で処理２０１とは逆に記憶素子１
５のデータが順次記憶素子１８のもとの番地へと書き込
まれる。このときには処理２０１と逆にＣＰＵ１６によ
り記憶素子１５の始端番地から終端番地までのデータが
順次通信器１３に送られ直列データに変換されて通信器
１４へ送られ、これらはＣＰＵ２３により記憶素子１８
に順次書き込まれる。

【００１８】図８は図７における処理２０３のデータ書
き込みの処理過程をさらに詳しく示す流れ図である。図
８において、ＣＰＵ１６は記憶素子１５に書き込まれた
データを記憶素子１５の始端番地から１番地ごとに読み
出して入出力器１１へ書き込み、判断３０６で、操作器
７のデータキー７Ｄによりデータ入力があれば処理３０
７に進んで入出力器１１に書き込まれたデータをデータ
キー７Ｄによりキー入力されたデータに書き換え、また
データ入力がなければ入出力器１１へ書き込まれたデー
タはそのままにされ、次いで、ＥＮＴキー７Ｃの入力に
より判断３０８で処理３０９に進み入出力器１１に書き
込まれあるいは書き換えられたデータが記憶素子１５の
もとの番地に書き込まれる。そして判断３０４で中止キ
ー７Ｅが入力されると、この処理は終了するが、中止キ
ー７Ｅが入力されなければ終端番地までのデータが書き
換え可能とされる。

【００１９】図９は図６における処理１０６の電磁石駆
動の処理過程をさらに詳しく示す流れ図である。図９に
おいて、判断４０１は切換選択器２４の接点Ｔ１又はＴ
３を選択する入力待ちの状態で、Ｔ１のみがオンされる
と電磁石２Ａが選択されて処理を４０２へ進める。処理
４０２でＣＰＵ２３は、デジタルアナログ変換部２１が
出力するアナログ電圧が零ボルトから時間ｔ１ａｉ間に
流量Ｆ１ａｉに相当する電圧ＶＦ１ａｉに達する変化率
△Ｖ１／△Ｔを演算し、微小電圧△Ｖ１変化するための
並列信号を微小時間△Ｔごとにデジタルアナログ変換部
２１へ出力し、時間ｔ１ａｉ経過後には電圧ＶＦ１ａｉ
に相当する一定の並列信号を出力する。この様子は図１
０に示してあり、デジタルアナログ変換部２１が出力す
るアナログ電圧はＶＦ１ａｉに達するまで階段状に変化
する。

【００２０】そして、判断４０３でＴ２がさらにオンさ
れると処理が４０４へ進む。処理４０４でＣＰＵ２３
は、デジタルアナログ変換部２１が出力するアナログ電
圧が流量Ｆ１ａｉに相当する電圧ＶＦ１ａｉから流量Ｆ
２ａｉに相当する電圧ＶＦ２ａｉに達する変化率△Ｖ２
／△Ｔを演算し、微小電圧△Ｖ２変化するための並列信
号を微小時間△Ｔごとにデジタルアナログ変換部２１へ
出力し、時間ｔ２ａｉ経過後には電圧ＶＦ２ａｉに相当
する一定の並列信号を出力する。続いて、判断４０５で
Ｔ１とＴ２が共にオフすると処理が４０６へ進む。

【００２１】処理４０６でＣＰＵ２３はデジタルアナロ
グ変換部２１が出力するアナログ電圧が流量Ｆ２ａｉに
相当する電圧ＶＦ２ａｉから時間ｔ３ａｉ間に零ボルト
に達する変化率△Ｖ３／△Ｔを演算し、微小電圧△Ｖ３
変化するための並列信号を微小時間△Ｔごとにデジタル
アナログ変換部２１へ出力し、時間ｔ３ａｉ経過後には
電圧零ボルトに相当する一定の並列信号を出力する。ま
た、判断４０１でＴ３のみがオンされると電磁石２Ｂが
選択されて処理が４０７へ進む。この、電磁石２Ｂのた
めの処理４０７から処理４１１の過程では、電磁石２Ａ
のための処理４０２から処理４０６で行なわれる演算と
同様の演算が流量Ｆ１ｂｉ、Ｆ２ｂｉと上昇下降遅れ時
間ｔ１ｂｉ、ｔ２ｂｉについてなされデジタルアナログ
変換部２１への出力がなされる。

【００２２】次にかかる構成の作動を説明する。アンプ
ユニット３の記憶素子１８に図５の如くデータが書き込
まれており、パターン選択器２５の接点Ｐ１がオンされ
た状態において、切換選択器２４の各接点Ｔ１、Ｔ２、
Ｔ３、Ｔ４の操作に応じて弁は図４の如き複数段の流量
が得られるよう電磁石２Ａ、２Ｂが駆動されて作動が行
なわれる。なお、このとき書き込みユニット５はコネク
タ９がはずされてアンプユニット３と切りはなされてい
る。そして、この流量パターンを変更しようとする時に
は接点Ｐ１をオフすると電磁石２Ａあるいは２Ｂの駆動
が終わったとき、図６の流れ図の如く接点Ｐｉ（ｉ＝
１、２、…、ｎ）の入力待ちとなるから、新たな接点Ｐ
２、Ｐ３、Ｐ４、…、Ｐｎのいずれかをオンすることで
その接点に応じたパターンデータＰ２Ｍ、Ｐ３Ｍ、Ｐ４
Ｍ、…、ＰｎＭが選択できる。このため、あらかじめ予
測される複数のパターンを示すデータをＰｉＭ（ｉ＝
１、２、…、ｎ）として入力しておくことで、単に接点
Ｐｉ（ｉ＝１、２、…、ｎ）の選択によって異なった流
量パターンを選択して用いることができ、流量パターン
の変更をきわめて簡易に行なうことができる。

【００２３】また、記憶素子１８の内容を書き換えて、
さらに別の流量パターンを得ようとするときには、パタ
ーン選定器２５のオンしている接点Ｐｉ（ｉ＝１、２、
…、ｎ）をオフにして得られる前記入力待ち状態で、書
き込みユニット５をコネクタ９の接続でアンプユニット
３と接続したのち、操作器７の書き込みキー７Ａを入力
することで、図７および図８に示すよう書き込みを行な
うことができる。そして書き込み終了後、再びコネクタ
９をはずして書き込みユニット５をアンプユニット３か
ら切り離し、接点Ｐｉ（ｉ＝１、２、…、ｎ）の入力で
弁作動をさせることができる。

【００２４】この書き込み時には、書き込みユニット５
とアンプユニット３は信号線８により両者を隔て置くこ
とができるので、たとえば弁が狭い所や高い所など書き
込み作業しにくい所にあっても、そこから隔てた作業性
のよい場所から書き込み操作でき、従来の如く弁の設置
場所に制約されることなく流量パターンの変更を容易に
行なうことができる。そして、流量パターンは記憶素子
１８に書き込まれるデータで設定できるので、従来の如
く複数の可変抵抗器を調整して設定する場合と比較して
作業経験を必要とせず、未熟練の作業者でも容易に最適
の流量パターンに設定できる。また、書き込みユニット
５は常時はアンプユニット３と分離しておけば良いの
で、複数の弁に対しても１台の書き込みユニット５で対
応できる利点がある。

【００２５】なお、本実施例ではパターン選択器２５の
接点Ｐｉのオンに応じてパターンデータＰｉＭを選択し
ているが、パターン選択器２５の複数の接点Ｐ１、Ｐ
２、…、Ｐｎのオン、オフを組合せたいわゆるＢＣＤコ
ードやＢＩＮコードにて、そのコードに対応したパター
ンデータＰｉＭを選択するようにしても良い。また、増
幅部２２は、デジタルアナログ変換部２１よりの正、負
の出力電圧で電磁石２Ａ、２Ｂを選択駆動するようにし
たが、デジタルアナログ変換部２１に２チャンネル設
け、一方のチャンネルの正の出力電圧で電磁石２Ａを、
他方のチャンネルの正の出力電圧で電磁石２Ｂを選択駆
動するようにしても良い。そして書き込みユニット５と
アンプユニット３の間の信号の伝送は、通信器１３、１
４による直列伝送に限らず、たとえば書き込みユニット
５の共通バス線１２とアンプユニット３の共通バス線１
９にそれぞれバッファを設け、このバッファ間をバス線
で接続し並列的に信号を伝送しても良く、また、光信号
を直列伝送して用い光ファイバーケーブルで接続しても
良い。また、本実施例では電磁比例弁を方向流量制御弁
に適用したが、流量制御弁や圧力制御弁にも適用できる
ことは勿論であり、かつアンプユニットは電磁石に搭載
しても良い。

【００２６】

【発明の効果】このように本発明によると、調整流量又
は調整圧力あるいはその上昇下降遅れ時間の設定を変更
するときには、信号線を介しアンプユニットと接続した
書き込みユニットによって記憶素子へ新たな設定に要す
るデータを書き込むようにしており、書き込みユニット
はアンプユニットとは別体でこれとは隔てて配置できる
ので、弁の設置場所とは隔てた作業しやすい場所で書き
込みユニットを扱うことができ、弁の設置場所による影
響を受けることが少なく変更作業を簡単に行うようにで
きる。

【００２７】また、調整流量又は調整圧力とその上昇下
降遅れ時間の設定はアンプユニットに設けた記憶素子に
記憶させるデータに基づき与えられるので、従来例の如
くこの設定を与えるために可変抵抗器による調整などの
熟練を要する微妙な調整作業が不要にできて取扱いの簡
易な電磁比例弁を提供できると共に、書き込みユニット
は必要時にアンプユニットと接続すれば良くて、複数の
弁に対しても１台の書き込みユニットで対応でき、経済
的である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す電流制御式方向流量制
御弁の外観図である。

【図２】図１で示される電流制御式方向流量制御弁の機
能を示す記号図である。

【図３】本発明の一実施例におけるアンプユニットと書
き込みユニットを構成する電気回路のブロック図であ
る。

【図４】本発明の一実施例を示す電流制御式方向流量制
御弁の作動説明図である。

【図５】図３で示すアンプユニットに設けた記憶素子に
調整流量とその上昇下降遅れ時間が記憶された様子を表
すブロック図である。

【図６】図３における作動全般を示す流れ図である。

【図７】図６の書き込みの処理過程をさらに詳しく示す
流れ図である。

【図８】図７のデータ書き込みの処理過程をさらに詳し
く示す流れ図である。

【図９】図６の電磁石駆動の処理過程をさらに詳しく示
す流れ図である。

【図１０】デジタルアナログ変換部が出力する階段状の
アナログ電圧の状態を示すグラフである。

【符号の説明】

１弁本体 ２Ａ、２Ｂ電磁石 ３アンプユニット ５書き込みユニット １８記憶素子 ２１デジタルアナログ変換部 ２２増幅部 ２７設定部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−106483（ＪＰ，Ａ) 特開 昭59−134237（ＪＰ，Ａ) 特開 平２−129482（ＪＰ，Ａ) 特開 平２−42288（ＪＰ，Ａ) 特開 平２−113183（ＪＰ，Ａ) 特開 昭61−45179（ＪＰ，Ａ) 実開 平４−30378（ＪＰ，Ｕ) 実開 平２−125282（ＪＰ，Ｕ) 特公 平３−13458（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) F16K 31/00 - 31/11

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 外部からの信号に応じて電磁石へ供給す
   る駆動電流を複数段に変化させ駆動電流に応じた複数段
   に流量又は圧力を制御できる電磁比例弁であって、複数
   段の弁の調整流量又は調整圧力とその上昇下降遅れ時間
   を設定するデータを書き換え可能に記憶する記憶素子を
   備え記憶素子のデータに応じた信号を出力する設定部
   と、設定部からの出力信号に応じた駆動電流を電磁石に
   供給する増幅部とを有したアンプユニットを弁本体ある
   いは電磁石に搭載すると共に、記憶素子にデータを書き
   込む書き込みユニットをアンプユニットとは別体に設
   け、アンプユニットと書き込みユニットとを書き込みデ
   ータを伝える信号線を介して着脱自在に接続することを
   特徴とした電磁比例弁。