JP3162689B2 - メモリ・システム - Google Patents
メモリ・システムInfo
- Publication number
- JP3162689B2 JP3162689B2 JP27812187A JP27812187A JP3162689B2 JP 3162689 B2 JP3162689 B2 JP 3162689B2 JP 27812187 A JP27812187 A JP 27812187A JP 27812187 A JP27812187 A JP 27812187A JP 3162689 B2 JP3162689 B2 JP 3162689B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory system
- address
- defective
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はコンピュータ等に用いられるメモリ・システ
ムに関し、特に自己テスト及び自己修復方式のメモリ・
システムに関する。 〔従来技術およびその問題点〕 第３図はダイナミックRAMメモリをテストし且つ構成
する従来技術の方法を示す。ウェーファを製造後、個々
のチップへと切断する前に、従来においてはウェーファ
全体で包括的なウェーファ・プローブ・テストが行なわ
れる。このようなテストの１つに直流欠陥テストがあ
る。このテストは活性モードと待機モードにてそれぞれ
のダイスに引込まれる電力供給電流を測定する。いずれ
かのモードでダイスが過度の電流を引込んだ場合は、テ
スタはダイスに短絡があるとみなしてそのダイスを棄て
る。個々のセルやアドレス・デコーダやセンス・アンプ
に対し行なわれる別のウェーファ・プローブ・テストは
それらの機能性を判定する。 ウェーファ・プローブ・テストの終了後、レーザ修復
手順により、欠陥のあるメモリ・セルが冗長行、列と交
換される。冗長行、列の数又は配置が欠陥のある記憶セ
ルを修復するほど充分でない場合は、そのダイスは棄て
られる。レーザによる修復の終了後、従来方法ではウェ
ーファの再テストが行なわれる。ここまで来ると、従来
ではダイスを修復する方途がないので、故障のあるダイ
スは全て棄てられなければならない。 ウェーファ状態でのテストの終了後、ウェーファは個
別のチップへと切断され、個別のパッケージに組立てら
れる。このようにパッケージングされたチップに対して
欠陥テストが行なわれ、次に125℃まで昇温させて約２
日間、バーンイン・テストを受ける。バーンイン・テス
トに合格した後、素子は製造業者の最終テストを受け
る。時間と費用がかかるこのテストでは、パターン妨害
テストと書込み回復テストが他のテストに加えて行なわ
れる。チップ・メーカは顧客に合格済の素子を出荷し、
顧客は通常、これらの素子のサンプルに入荷スクリーニ
ング・テストを行なう。これらの素子をメモリ・システ
ムに搭載後、顧客はそのメモリ・システムをテストす
る。これらのテストには第２のバーンイン・テストが含
まれる場合が多い。 従来のテスト及び製造手順には多くの欠点がある。従
来の手順は高価な装備を使用する。従来の手順はチップ
を手荒く扱い、静電放電及び他の害のある条件にさらし
て、故障を誘発することがある。更に、従来の手順では
パターン感応型の欠陥のテストが非効率的にしか行なえ
ない。パターン感応の欠陥とは、ビット群の値がある特
定の組合わせである場合に故障を起こすメモリの欠陥で
ある。従来では、１と０の全ての可能な組合わせをメモ
リに記憶させることによってこのパターン感応型の欠陥
のテストを行なう。明らかに、この手順は不可能でない
としても、非常に時間がかかる。従って、従来の手順で
は、ある種のパターン感応型の欠陥をみのがすことがあ
る。検出されなかったこれらの欠陥がフィールドでの使
用中に発生するとシステムの故障を起こしてしまう。 従来のテスト及び製造手順の別の欠点は修復能力に限
界があることである。従来のレーザ修復手順はわずかな
数のセル、列又は行の欠陥しか修復できない。更に、従
来の手順は、レーザ修復後に発見される欠陥は修復でき
ない。従来の手順はレーザ修復手順の終了後に広範囲に
わたるテストを行なうので、この限界性はとくに問題で
ある。 上述の欠点によってメモリの製造コストが上がり、使
用可能であるメモリの歩どまりが低くなる。更に、上述
の欠点によってシステムの故障をまねき、その修復費用
がかさむ。 〔発明の目的〕 本発明の目的はこれら従来技術の問題点を取り除き、
テスト費用を軽減し、メモリの歩どまりを向上させ、メ
モリ・システムの自己テストと修復を可能にすることに
よって低コストで高信頼性のメモリ・システムを提供す
ることにある。 〔発明の概要〕 本発明の一実施例によれば、自己テスト及び自己修復
型を行なうことのできるメモリ・システムが与えられ
る。このメモリ・システムは製造中及び通常動作中に自
己テスト及び自己修復を行なう。 本発明の一実施例による、自己テスト及び自己修復型
のメモリ・システムは、簡略化されたウェーファ・プロ
ーブ・テストに合格したメモリ・セルと、テスト及び修
復を統御するシステム・コントローラと、置換えメモリ
・セルのロケーションを記憶する再書込可能なテーブル
と、正しいアドレスを得るためのアドレス・インタープ
リタと、誤りを検出し且つ訂正する誤り訂正コード・エ
ンジン（ECCエンジン）を含む。 本発明の一実施例の自己テスト及び自己修復型のメモ
リ・システムを作成する際に、メモリ・システムの自己
テスト及び自己修復能力を利用する。この作成方法によ
り上述の全部品が組立てられる。組立て後、システム・
コントローラがメモリ・チップに対して最初の自己テス
トを行って欠陥の大きさと位置を判定する。システム・
コントローラは欠陥部を取換えるか、それとも誤り訂正
コード・エンジンに欠陥を訂正させるかを判定する。欠
陥のあるメモリ・セル群が大きい場合は通例では誤り訂
正コード・エンジンの過度の負担をさけるため取換えら
れる。システム・コントローラは置換え用のメモリ・セ
ルと欠陥のあるメモリ・セルのアドレスを再書込可能な
テーブルに記憶することによって欠陥のあるメモリ・セ
ルを取換える。 本発明の一実施例の自己テスト及び自己修復型のメモ
リ・システムの使用にあたって、通常動作中に欠陥のあ
るメモリ・セルの検出、訂正及び修理が行なわれる。シ
ステムがパワー・オンされると、システム・コントロー
ラがメモリ・システムをテストし、比較的大きい欠陥群
を取換える。パワー・オン・テストが終了すると、誤り
訂正コード・エンジンが、普段の誤り探索を開始する。
誤り訂正コード・エンジンは新たな位置に見つかった欠
陥、ソフト・エラー、およびシステム・コントローラの
判断で取換を行なわないこととした欠陥の訂正を行な
う。その間、システム・コントローラは欠陥の数を監視
し、比較的大きな欠陥群の取換えを行なう。 本発明の一実施例のメモリ・システムは製造コストを
低減し、メモリ・システムの信頼性を高めるいくつかの
利点を有している。第１に、本メモリ・システムはテス
トを高価な外部装置によって行なうのではなく、自己テ
ストが可能である。それにより製造中のテスト費用が軽
減される。 第２に、メモリ・システムは製造中のテストが少なく
て済む。本メモリ・システムは随時、欠陥を修理可能で
ある。従って、これらのメモリ・システムでは作成工程
の最終段階までテストの大部分を遅らせることができ
る。従来のメモリ・システムはチップのパシベーション
の前に修理される。これは製造工程の早い段階で行なわ
れるので、従来技術では２組のテストを行なわなければ
ならない。すなわち、一組のテストでは、チップのパシ
ベーション前に修理を行なうため、メモリの欠陥を探索
する。製造工程の終りには、第１の組のテスト以降に生
じた欠陥を発見するため、もう一組のテストを行なわな
ければならない。 第３に本メモリ・システムは、フィールドでの使用中
にパターン感応型のエラーを訂正する。従来のメモリ・
システムはフィールドでの使用中、パターン感応型の欠
陥を修正できない。従って、従来のメモリ・システムは
こうしたとらえにくい欠陥を発見するため広範囲のテス
トを行なわなければならない。パターン感応型の欠陥の
テストは費用がかさみ、メモリ・システムのコストを高
める。 第４に、本メモリ・システムは随時、それ自体の欠陥
の検出と修理が可能である。この利点によって本メモリ
・システムは多少の欠陥のあるメモリ素子を使用でき
る。これに反して、従来のメモリ・システムがレーザ修
復段階の後に何らかの欠陥を有していると、そのメモリ
・システムは棄てられねばならない。そのため従来のメ
モリ・システムの歩どまりは低下する。更に、フィール
ドでの使用中に、従来のメモリ・システムに欠陥ができ
ると、その欠陥はシステムの故障を引きおこす。 最後に、本メモリ・システムは信頼性が向上する。従
来のシステムとは異なり、通常動作中に生じるハード・
エラーとソフト・エラーの両者の回復が可能である。更
に、新たな欠陥の発生を検出し、またそのような欠陥が
発生する割合を判定可能である。この情報に基づいて、
メモリ・システム・コントローラはメモリ・システムの
将来的４な信頼性を見積り、この情報をホスト・コンピ
ュータに報告する。必要ならば、システム・コントロー
ラはサービス・コールを要求することができる。 〔発明の実施例〕 第１図は本発明のメモリ・システムの一実施例を示
す。このメモリ・システム15には、簡略化されたウェー
ファ・プローブ・テストに合格した多数のメモリ・セル
５を有するメモリ・チップ１と、自己テスト及び自己修
復アルゴリズムを実行するファームウェアを有するシス
テム・コントローラ13と、不揮発性のテーブルと、再書
込が可能である置換アドレス・テーブル11と、アドレス
・インタープリタ９と、記憶されたデータの誤りを検出
し且つ訂正する誤り訂正コード・エンジン３が含まれて
いる。 簡略化されたウェーファ・プローブ・テストにおいて
は、過度の動作電流を必要としたり、過度の待機電流を
必要としたり、又は過度の個数の動作しないメモリ・セ
ル５を有するチップを検出する。このような異常は電力
供給線、アドレス線の欠陥及び他の大きな欠陥に帰因す
ることが多い。製造業者は大きな欠陥を有するチップを
廃棄し、残りのチップをメモリ・システムへと組立て
る。 本発明の好適な実施例では、受入れ可能であるチップ
１はクラスタへと組上げられる。メモリ・チップ１の各
クラスタは置換アドレス・テーブル11を有している。 クラスタと、これに付属する置換アドレス・テーブル
11は種々のチャネル７に分割される。各チャネル７はア
ドレス・インタープリタ９を有している。各メモリ・シ
ステム15はシステム・コントローラ13及び誤り訂正コー
ド・エンジン３を含む。 メモリ・システム15の好適な実施例はアドレス・イン
タープリタ９を含む。アドレス・インタープリタ９は、
置換えられたメモリ・セル５のアドレスを提示されると
置換え先のメモリ・セル５のアドレスを作成する。ホス
ト・コンピュータ・システムがメモリ・ロケーションを
アクセスする際は、いつでもホストはアドレス・インタ
ープリタ９にアドレスを送る。アドレス・インタープリ
タ９は、メモリ・セル５が置換えられたか否かを判定し
且つそのメモリ・セル５のアドレスを求めるため置換ア
ドレス・テーブル11に照会する。置換アドレス・テーブ
ル11はいくつかの異なる実施形態を有することができ
る。一つの実施形態では、置換アドレス・テーブルは、
各メモリ・ロケーション毎にエントリを有する参照用テ
ーブルであってよい。参照用テーブル11に提示された各
アドレスは参照用テーブル11内のユニークなエントリを
アドレスする。対応するメモリ・ロケーションが置換え
られている場合は、参照用テーブルの当該エントリは置
換先のメモリ・セル５のアドレスを含む。こうするかわ
りに、置換アドレス・テーブル11は連想メモリ（conten
t addressable memory）の形態であることもできる。こ
の場合、ホスト・コンピュータ・システムがメモリをア
クセスすると、提示されたメモリ・アドレスは連想メモ
リ11内のエントリと比較される。所望のアドレスが連想
メモリ11内のエントリと一致しない場合は、その特定の
メモリ・ロケーションは置換されていない。そのアドレ
スが連想メモリ内のあるエントリと一致する場合は、そ
のメモリ・セル５は置換されており、この連想メモリは
置換先のメモリ・セル５のアドレスを与える。 置換アドレス・テーブル11はアドレス対を記憶する。
すなわち、欠陥のあるメモリ・セル５の群のアドレス
と、その欠陥のあるメモリ・セル５の群と置換される良
好なメモリ・セル５群のアドレスである。メモリ・シス
テムが欠陥のあるメモリ・セル５の群からデータを読出
し又は書込む要求を受けると、アドレス・インタープリ
タ９は置換アドレス・テーブル11を使用して置換先のメ
モリ・セル５の群のアドレスを見出す。次にメモリ・シ
ステム15は置換先のメモリ・セル５の群に要求を送る。 置換アドレス・テーブル11は再書込可能である。欠陥
のあるメモリ・セル５が検出された際はいつでも、メモ
リ・システム15はその欠陥のあるメモリ・セルのアドレ
スと置換先のメモリ・セルのアドレスのエントリを有す
る置換アドレス・テーブル11を更新することによって修
復を行なうことができる。このようにして、製造中又は
通常動作中のいずれの場合でも、このメモリ・システム
15は随時自己修復が可能である。 メモリ・システムの好適な実施例は誤り訂正コード・
エンジン３を有している。本発明の好適な実施例は（7
0,64）に短絡されたリード−ソロモン（Reed−Solomo
n）（255,249）誤り訂正コードを使用している。誤り訂
正コードは入力データをレコードに分割する。各レコー
ドは64のデータ・バイトと６バイトのチェック・ビット
から成っている。このデータから、誤り訂正コード・エ
ンジン３はそれぞれ８ビットを有する70個のシンボルを
形成し、これらのシンボルをメモリに記憶する。データ
がメモリ・システム15から読出される際には、このデー
タは誤り訂正エンジン３を通され、レコードに過剰な欠
陥が含まれていない限りここで誤りを検出し且つ訂正す
る。この特定のリード−ソロモン誤り訂正コードは４個
未満の欠陥シンボルしか含まないレコードの訂正が可能
である。それ以前には検出されてはいなかった欠陥と既
に検出されていた欠陥との組合わせが誤り訂正コード・
エンジン３の能力を超えないようにメモリ・システム15
を動作せしめるため、本発明の好適な実施例では、各レ
コード中の欠陥シンボルの数が１を超えると、欠陥のあ
るメモリ・セル５を置換する。しかし、本発明をより大
きなレコードおよび／またはこれ以外の安全マージンを
用いて実施することも可能であろう。 上述の自己テスト及び自己修復メモリ・システム15を
作成するにあたっては自己テスト及び自己修復が可能な
メモリ・システムの能力を利用している。この方法は過
度の電力供給電流、アドレス線、電力供給線又は制御論
理回路の欠陥のような大きな欠陥を有するダイスを検出
し、これを排除するため、ウェーファ上で簡略化された
ウェーファ・プローブ・テストを実施する。従来技術と
は異なり、この段階で製造工程は完了し、合格したダイ
スは、ダイスの修復及びそれ以上のテストをすることな
しに、チップ１へと切断され、パッケージングされる。
次にチップをシステム・コントローラ13、置換アドレス
・テーブル11、アドレス・インタープリタ９及びシステ
ム15を操作するファームウェアといっしょに組立てるこ
とによりメモリ・システムへと構成する。次にメモリ・
システム全体がバーンイン・テストにかけられる。 次にメモリ・システム15はシステム・コントローラ13
内のファームウェアを用いて自己テストを行ない、欠陥
のあるメモリ・セル５をさがす。システム・コントロー
ラ13は簡単で短かく費用のかからないテストを自蔵して
いる。これらのテストはマーチング１テスト（marching
1′s test）のような従来のメモリ・チップ・テスタで
行なわれるテストの簡略版である。システム・コントロ
ーラ13はメモリ・セル５に直接テスト・パターンを書込
み、再度読返すことによってこれらのテストを行なう。 最初の自己テストを行った後、メモリ・システム15は
欠陥のあるメモリ・セル５の修復の方法を決定する。シ
ステム・コントローラ13は欠陥のあるセルを含むレコー
ドを誤り訂正コード・エンジン３で訂正するか、又は置
換用のメモリ・セル５群と交換するかを判定する。シス
テム・コントローラ13は、誤り訂正コード・エンジン３
が広い信頼性マージンをもって処理できるよりも多くの
欠陥を有するメモリ・セル・レコードを置換する。好適
な実施例では、システム・コントローラ13は、レコード
中に誤った８ビット・シンボルが１個よりも多く含まれ
ている場合にメモリ・セル５を置換する。システム・コ
ントローラ13はこれらのメモリ・セル５を前述のように
して置換する。システム・コントローラ13は置換アドレ
ス・テーブル11を欠陥のあるメモリ・セル５及び置換先
メモリ・セル５のアドレスにより更新する。 メモリ・システム15の自己修復機能によって、メモリ
・システムの製造が終るまで、メモリ・システム15の自
己テストを遅延させることができる。本発明の自己修復
機能及び誤り訂正コード・エンジン３によって、メモリ
・システム15は、検出されずに残る欠陥を少なくする簡
単なテストを用い、その後、通常動作中、それらの欠陥
を検出することができる。 通常動作中、自己テストは少なくとも３つの条件下で
行なわれる。正規の使用中は、自己テスト及び自己修復
を行なうメモリ・システムはパワーオンのたびに簡略な
テストを行なう。第２に、制御用コンピュータ・システ
ムが自己テストを要求することができる。第３に、通常
の使用中、自己テスト及び自己修復を行なうメモリ・シ
ステムは、少なくとも１日に一度、全てのロケーション
のデータを読み出し、且つ誤りを検出するために誤り訂
正コードを使用することによって継続的に誤りを検索す
る。誤りが検出されると、システム・コントローラ13の
以前検出された誤りの記録が照会され、今回の誤りが新
たに検出された誤りであるか否かの判定がなされる。そ
れが新たに検出された誤りである場合は、データは誤り
訂正コード・エンジン３によって訂正され、それがハー
ド・エラーかソフト・エラーかを判定するため再書込み
及び再読出しが行なわれる。それがハード・エラーであ
りかつそのレコード中の欠陥のあるシンボルの数が未だ
許容できるならば、対応するメモリ・セル５群は使用状
態に留められる。しかし、欠陥のあるシンボルの数が誤
り訂正エンジン３の許容できるマージンを超えると、欠
陥のあるメモリ・セル５群は使用状態からはずされる。
その代りに置換用メモリ・セル５群が使用される。置換
アドレス・テーブル11が更新され、訂正されたデータが
置換ロケーションに書込まれる。過度の欠陥セルを含む
メモリ・セル５群のアドレスは、代用される良好なメモ
リ・セル５群のアドレスと共に置換アドレス・テーブル
11に記憶される。 本発明に基づく自己テスト及び自己修復を行なうメモ
リ・システム15はパワー・オンの時点でシステム15のテ
ストと修復を行ない、ソフト・エラー及び良好なメモリ
・セル５によって交換されてはいなかったメモリの欠陥
を訂正し、新たな誤りつまり以前には検出されなかった
誤りを探索し、誤り訂正コード・エンジン３により検出
された誤りを記録し、メモリ・システム15の信頼性を見
積るためにそれらの記録を利用する。 電源が入れられると、メモリ・システム15は自己テス
ト及び自己修復を行なう。メモリ・システム15は欠陥の
あるどのメモリ・セル５群に関しても置換アドレス・テ
ーブル11を更新する。更に、メモリ・システム15はホス
ト・コンピュータ・システムにその使用可能容量を報告
し、且つ信頼性に関するデータの要求に答える。 通常の使用中、ホスト・システムがメモリ・システム
15に対して特定のアドレスにデータを書込むよう要求す
ると、誤り訂正コード・エンジン13がデータを符号化す
る。アドレス・インタープリタ９はホストにより指定さ
れたこのアドレスに関して置換アドレス・テーブル11を
探索する。このアドレスが発見されると、データは代り
に置換先のアドレスに書込まれる。そうでない場合は、
データはホストにより指定されたアドレスに書込まれ
る。ホストが、データを特定のアドレスから読出すよう
に要求すると、ホストが指定したアドレスに欠陥があれ
ば、アドレス・インタープリタは再度、メモリ・システ
ムからの読出しが置換アドレスからなされるようにす
る。 自己テスト中に検出されず、またその欠陥は周囲のセ
ル内のデータ・パターンにより左右されるわずかな欠陥
を有するセル５は通常の使用中に検出される。パターン
感応型の欠陥は誤り訂正コード・エンジン３によってデ
ータ内の誤りとして検出される。 メモリ・セル５群内の欠陥セルの数が誤り訂正コード
・エンジン３により訂正可能な最大限の数が近づくと、
その群は欠陥があるものとされる。一つの群が新たに欠
陥群とされると、置換アドレス・テーブル11に欠陥群の
アドレス及び良好なメモリ・セル５の群のアドレスで更
新され、次にデータは誤り訂正コード・エンジン３によ
って訂正され且つ置換先の良好なメモリ・セル５群内に
復元される。新たに検出された欠陥セルによっても、誤
り訂正コード・エンジン３のデータ訂正能力の限界点に
近づく地点まで現メモリ・セル５群内の欠陥数が増加し
ない場合は、そのメモリ・セル５群は欠陥のある群とは
されず、使用状態に留められる。置換えは割当てられ
ず、置換アドレス・テーブル11は変更されない。データ
がこのメモリ・セル５群から読出された後、欠陥のある
セル５が再び検出され、且つデータは誤り訂正コード・
エンジン３によって訂正される。 ホストにより指定されたアドレス又は置換アドレスの
いずれかから読出されたデータは誤り訂正コード・エン
ジン３によって処理される。誤りが検出されると、それ
らは訂正され、システム・コントローラ13に誤りが発生
した旨が報告される。システム・コントローラ13はこの
アドレスを欠陥セルのアドレスの記録と比較し、必要な
らその記録を更新する。欠陥セルの数が誤り訂正コード
・エンジン３により訂正可能である誤り数の限界に近づ
くと、システム・コントローラ13はそのアドレスを欠陥
のあるものと宣言する。システム・コントローラ13は訂
正されたデータを得て、それを良好なメモリ・セル５群
の未使用のアドレスに書込み、次に置換アドレス・テー
ブル11にエントリを加える。 システムの信頼性はシステムの動作中に検出される欠
陥の数と割合によって見積ることができる。永久的故障
として定義されるハード・エラーは、誤り訂正コード・
エンジンからの最新の誤り報告と、システム・コントロ
ーラの記録に記憶された誤り報告とを比較することによ
り、過渡的な誤り（ソフト・エラー）から区別すること
ができる。 検出されない欠陥の数は少ないので、以前には検出さ
れていなかった欠陥が、以前検出された欠陥と結びつい
て、誤り訂正コード・エンジン３が訂正可能な誤りの限
度を超える可能性は極めて小さい。従って、これまで検
出されなかった欠陥の存在及びそれに帰因するデータの
誤りは、メモリ・システム15の故障を誘発する訂正不能
の誤りを起すことはない。 訂正不能の誤りが含まれているレコードが発見された
場合は第２の特別なケースが生じる。この場合、システ
ム・コントローラ13は訂正されていないデータとチェッ
ク・ビットとをセーブして、誤ったレコードをテストす
る。レコードに欠陥があることがわかれば、それは予備
にとりかえられ、訂正されていないレコードとチェック
・ビットはこの予備に再び書込まれる。訂正不能のデー
タがそのロケーションに意図的に記憶された旨の注が作
成される。制御を行なっているコンピュータがそのレコ
ードを読出すと、コンピュータには未訂正データと、誤
ったデータであることを示すフラグが供給されることに
なる。 〔発明の効果〕 以上説明したように、本発明によれば、事前のテスト
では検出されなかった欠陥や動作中に新たに発生した欠
陥に対処できるので、低価格・高信頼性のメモリ・シス
テムを提供することができる。
ムに関し、特に自己テスト及び自己修復方式のメモリ・
システムに関する。 〔従来技術およびその問題点〕 第３図はダイナミックRAMメモリをテストし且つ構成
する従来技術の方法を示す。ウェーファを製造後、個々
のチップへと切断する前に、従来においてはウェーファ
全体で包括的なウェーファ・プローブ・テストが行なわ
れる。このようなテストの１つに直流欠陥テストがあ
る。このテストは活性モードと待機モードにてそれぞれ
のダイスに引込まれる電力供給電流を測定する。いずれ
かのモードでダイスが過度の電流を引込んだ場合は、テ
スタはダイスに短絡があるとみなしてそのダイスを棄て
る。個々のセルやアドレス・デコーダやセンス・アンプ
に対し行なわれる別のウェーファ・プローブ・テストは
それらの機能性を判定する。 ウェーファ・プローブ・テストの終了後、レーザ修復
手順により、欠陥のあるメモリ・セルが冗長行、列と交
換される。冗長行、列の数又は配置が欠陥のある記憶セ
ルを修復するほど充分でない場合は、そのダイスは棄て
られる。レーザによる修復の終了後、従来方法ではウェ
ーファの再テストが行なわれる。ここまで来ると、従来
ではダイスを修復する方途がないので、故障のあるダイ
スは全て棄てられなければならない。 ウェーファ状態でのテストの終了後、ウェーファは個
別のチップへと切断され、個別のパッケージに組立てら
れる。このようにパッケージングされたチップに対して
欠陥テストが行なわれ、次に125℃まで昇温させて約２
日間、バーンイン・テストを受ける。バーンイン・テス
トに合格した後、素子は製造業者の最終テストを受け
る。時間と費用がかかるこのテストでは、パターン妨害
テストと書込み回復テストが他のテストに加えて行なわ
れる。チップ・メーカは顧客に合格済の素子を出荷し、
顧客は通常、これらの素子のサンプルに入荷スクリーニ
ング・テストを行なう。これらの素子をメモリ・システ
ムに搭載後、顧客はそのメモリ・システムをテストす
る。これらのテストには第２のバーンイン・テストが含
まれる場合が多い。 従来のテスト及び製造手順には多くの欠点がある。従
来の手順は高価な装備を使用する。従来の手順はチップ
を手荒く扱い、静電放電及び他の害のある条件にさらし
て、故障を誘発することがある。更に、従来の手順では
パターン感応型の欠陥のテストが非効率的にしか行なえ
ない。パターン感応の欠陥とは、ビット群の値がある特
定の組合わせである場合に故障を起こすメモリの欠陥で
ある。従来では、１と０の全ての可能な組合わせをメモ
リに記憶させることによってこのパターン感応型の欠陥
のテストを行なう。明らかに、この手順は不可能でない
としても、非常に時間がかかる。従って、従来の手順で
は、ある種のパターン感応型の欠陥をみのがすことがあ
る。検出されなかったこれらの欠陥がフィールドでの使
用中に発生するとシステムの故障を起こしてしまう。 従来のテスト及び製造手順の別の欠点は修復能力に限
界があることである。従来のレーザ修復手順はわずかな
数のセル、列又は行の欠陥しか修復できない。更に、従
来の手順は、レーザ修復後に発見される欠陥は修復でき
ない。従来の手順はレーザ修復手順の終了後に広範囲に
わたるテストを行なうので、この限界性はとくに問題で
ある。 上述の欠点によってメモリの製造コストが上がり、使
用可能であるメモリの歩どまりが低くなる。更に、上述
の欠点によってシステムの故障をまねき、その修復費用
がかさむ。 〔発明の目的〕 本発明の目的はこれら従来技術の問題点を取り除き、
テスト費用を軽減し、メモリの歩どまりを向上させ、メ
モリ・システムの自己テストと修復を可能にすることに
よって低コストで高信頼性のメモリ・システムを提供す
ることにある。 〔発明の概要〕 本発明の一実施例によれば、自己テスト及び自己修復
型を行なうことのできるメモリ・システムが与えられ
る。このメモリ・システムは製造中及び通常動作中に自
己テスト及び自己修復を行なう。 本発明の一実施例による、自己テスト及び自己修復型
のメモリ・システムは、簡略化されたウェーファ・プロ
ーブ・テストに合格したメモリ・セルと、テスト及び修
復を統御するシステム・コントローラと、置換えメモリ
・セルのロケーションを記憶する再書込可能なテーブル
と、正しいアドレスを得るためのアドレス・インタープ
リタと、誤りを検出し且つ訂正する誤り訂正コード・エ
ンジン（ECCエンジン）を含む。 本発明の一実施例の自己テスト及び自己修復型のメモ
リ・システムを作成する際に、メモリ・システムの自己
テスト及び自己修復能力を利用する。この作成方法によ
り上述の全部品が組立てられる。組立て後、システム・
コントローラがメモリ・チップに対して最初の自己テス
トを行って欠陥の大きさと位置を判定する。システム・
コントローラは欠陥部を取換えるか、それとも誤り訂正
コード・エンジンに欠陥を訂正させるかを判定する。欠
陥のあるメモリ・セル群が大きい場合は通例では誤り訂
正コード・エンジンの過度の負担をさけるため取換えら
れる。システム・コントローラは置換え用のメモリ・セ
ルと欠陥のあるメモリ・セルのアドレスを再書込可能な
テーブルに記憶することによって欠陥のあるメモリ・セ
ルを取換える。 本発明の一実施例の自己テスト及び自己修復型のメモ
リ・システムの使用にあたって、通常動作中に欠陥のあ
るメモリ・セルの検出、訂正及び修理が行なわれる。シ
ステムがパワー・オンされると、システム・コントロー
ラがメモリ・システムをテストし、比較的大きい欠陥群
を取換える。パワー・オン・テストが終了すると、誤り
訂正コード・エンジンが、普段の誤り探索を開始する。
誤り訂正コード・エンジンは新たな位置に見つかった欠
陥、ソフト・エラー、およびシステム・コントローラの
判断で取換を行なわないこととした欠陥の訂正を行な
う。その間、システム・コントローラは欠陥の数を監視
し、比較的大きな欠陥群の取換えを行なう。 本発明の一実施例のメモリ・システムは製造コストを
低減し、メモリ・システムの信頼性を高めるいくつかの
利点を有している。第１に、本メモリ・システムはテス
トを高価な外部装置によって行なうのではなく、自己テ
ストが可能である。それにより製造中のテスト費用が軽
減される。 第２に、メモリ・システムは製造中のテストが少なく
て済む。本メモリ・システムは随時、欠陥を修理可能で
ある。従って、これらのメモリ・システムでは作成工程
の最終段階までテストの大部分を遅らせることができ
る。従来のメモリ・システムはチップのパシベーション
の前に修理される。これは製造工程の早い段階で行なわ
れるので、従来技術では２組のテストを行なわなければ
ならない。すなわち、一組のテストでは、チップのパシ
ベーション前に修理を行なうため、メモリの欠陥を探索
する。製造工程の終りには、第１の組のテスト以降に生
じた欠陥を発見するため、もう一組のテストを行なわな
ければならない。 第３に本メモリ・システムは、フィールドでの使用中
にパターン感応型のエラーを訂正する。従来のメモリ・
システムはフィールドでの使用中、パターン感応型の欠
陥を修正できない。従って、従来のメモリ・システムは
こうしたとらえにくい欠陥を発見するため広範囲のテス
トを行なわなければならない。パターン感応型の欠陥の
テストは費用がかさみ、メモリ・システムのコストを高
める。 第４に、本メモリ・システムは随時、それ自体の欠陥
の検出と修理が可能である。この利点によって本メモリ
・システムは多少の欠陥のあるメモリ素子を使用でき
る。これに反して、従来のメモリ・システムがレーザ修
復段階の後に何らかの欠陥を有していると、そのメモリ
・システムは棄てられねばならない。そのため従来のメ
モリ・システムの歩どまりは低下する。更に、フィール
ドでの使用中に、従来のメモリ・システムに欠陥ができ
ると、その欠陥はシステムの故障を引きおこす。 最後に、本メモリ・システムは信頼性が向上する。従
来のシステムとは異なり、通常動作中に生じるハード・
エラーとソフト・エラーの両者の回復が可能である。更
に、新たな欠陥の発生を検出し、またそのような欠陥が
発生する割合を判定可能である。この情報に基づいて、
メモリ・システム・コントローラはメモリ・システムの
将来的４な信頼性を見積り、この情報をホスト・コンピ
ュータに報告する。必要ならば、システム・コントロー
ラはサービス・コールを要求することができる。 〔発明の実施例〕 第１図は本発明のメモリ・システムの一実施例を示
す。このメモリ・システム15には、簡略化されたウェー
ファ・プローブ・テストに合格した多数のメモリ・セル
５を有するメモリ・チップ１と、自己テスト及び自己修
復アルゴリズムを実行するファームウェアを有するシス
テム・コントローラ13と、不揮発性のテーブルと、再書
込が可能である置換アドレス・テーブル11と、アドレス
・インタープリタ９と、記憶されたデータの誤りを検出
し且つ訂正する誤り訂正コード・エンジン３が含まれて
いる。 簡略化されたウェーファ・プローブ・テストにおいて
は、過度の動作電流を必要としたり、過度の待機電流を
必要としたり、又は過度の個数の動作しないメモリ・セ
ル５を有するチップを検出する。このような異常は電力
供給線、アドレス線の欠陥及び他の大きな欠陥に帰因す
ることが多い。製造業者は大きな欠陥を有するチップを
廃棄し、残りのチップをメモリ・システムへと組立て
る。 本発明の好適な実施例では、受入れ可能であるチップ
１はクラスタへと組上げられる。メモリ・チップ１の各
クラスタは置換アドレス・テーブル11を有している。 クラスタと、これに付属する置換アドレス・テーブル
11は種々のチャネル７に分割される。各チャネル７はア
ドレス・インタープリタ９を有している。各メモリ・シ
ステム15はシステム・コントローラ13及び誤り訂正コー
ド・エンジン３を含む。 メモリ・システム15の好適な実施例はアドレス・イン
タープリタ９を含む。アドレス・インタープリタ９は、
置換えられたメモリ・セル５のアドレスを提示されると
置換え先のメモリ・セル５のアドレスを作成する。ホス
ト・コンピュータ・システムがメモリ・ロケーションを
アクセスする際は、いつでもホストはアドレス・インタ
ープリタ９にアドレスを送る。アドレス・インタープリ
タ９は、メモリ・セル５が置換えられたか否かを判定し
且つそのメモリ・セル５のアドレスを求めるため置換ア
ドレス・テーブル11に照会する。置換アドレス・テーブ
ル11はいくつかの異なる実施形態を有することができ
る。一つの実施形態では、置換アドレス・テーブルは、
各メモリ・ロケーション毎にエントリを有する参照用テ
ーブルであってよい。参照用テーブル11に提示された各
アドレスは参照用テーブル11内のユニークなエントリを
アドレスする。対応するメモリ・ロケーションが置換え
られている場合は、参照用テーブルの当該エントリは置
換先のメモリ・セル５のアドレスを含む。こうするかわ
りに、置換アドレス・テーブル11は連想メモリ（conten
t addressable memory）の形態であることもできる。こ
の場合、ホスト・コンピュータ・システムがメモリをア
クセスすると、提示されたメモリ・アドレスは連想メモ
リ11内のエントリと比較される。所望のアドレスが連想
メモリ11内のエントリと一致しない場合は、その特定の
メモリ・ロケーションは置換されていない。そのアドレ
スが連想メモリ内のあるエントリと一致する場合は、そ
のメモリ・セル５は置換されており、この連想メモリは
置換先のメモリ・セル５のアドレスを与える。 置換アドレス・テーブル11はアドレス対を記憶する。
すなわち、欠陥のあるメモリ・セル５の群のアドレス
と、その欠陥のあるメモリ・セル５の群と置換される良
好なメモリ・セル５群のアドレスである。メモリ・シス
テムが欠陥のあるメモリ・セル５の群からデータを読出
し又は書込む要求を受けると、アドレス・インタープリ
タ９は置換アドレス・テーブル11を使用して置換先のメ
モリ・セル５の群のアドレスを見出す。次にメモリ・シ
ステム15は置換先のメモリ・セル５の群に要求を送る。 置換アドレス・テーブル11は再書込可能である。欠陥
のあるメモリ・セル５が検出された際はいつでも、メモ
リ・システム15はその欠陥のあるメモリ・セルのアドレ
スと置換先のメモリ・セルのアドレスのエントリを有す
る置換アドレス・テーブル11を更新することによって修
復を行なうことができる。このようにして、製造中又は
通常動作中のいずれの場合でも、このメモリ・システム
15は随時自己修復が可能である。 メモリ・システムの好適な実施例は誤り訂正コード・
エンジン３を有している。本発明の好適な実施例は（7
0,64）に短絡されたリード−ソロモン（Reed−Solomo
n）（255,249）誤り訂正コードを使用している。誤り訂
正コードは入力データをレコードに分割する。各レコー
ドは64のデータ・バイトと６バイトのチェック・ビット
から成っている。このデータから、誤り訂正コード・エ
ンジン３はそれぞれ８ビットを有する70個のシンボルを
形成し、これらのシンボルをメモリに記憶する。データ
がメモリ・システム15から読出される際には、このデー
タは誤り訂正エンジン３を通され、レコードに過剰な欠
陥が含まれていない限りここで誤りを検出し且つ訂正す
る。この特定のリード−ソロモン誤り訂正コードは４個
未満の欠陥シンボルしか含まないレコードの訂正が可能
である。それ以前には検出されてはいなかった欠陥と既
に検出されていた欠陥との組合わせが誤り訂正コード・
エンジン３の能力を超えないようにメモリ・システム15
を動作せしめるため、本発明の好適な実施例では、各レ
コード中の欠陥シンボルの数が１を超えると、欠陥のあ
るメモリ・セル５を置換する。しかし、本発明をより大
きなレコードおよび／またはこれ以外の安全マージンを
用いて実施することも可能であろう。 上述の自己テスト及び自己修復メモリ・システム15を
作成するにあたっては自己テスト及び自己修復が可能な
メモリ・システムの能力を利用している。この方法は過
度の電力供給電流、アドレス線、電力供給線又は制御論
理回路の欠陥のような大きな欠陥を有するダイスを検出
し、これを排除するため、ウェーファ上で簡略化された
ウェーファ・プローブ・テストを実施する。従来技術と
は異なり、この段階で製造工程は完了し、合格したダイ
スは、ダイスの修復及びそれ以上のテストをすることな
しに、チップ１へと切断され、パッケージングされる。
次にチップをシステム・コントローラ13、置換アドレス
・テーブル11、アドレス・インタープリタ９及びシステ
ム15を操作するファームウェアといっしょに組立てるこ
とによりメモリ・システムへと構成する。次にメモリ・
システム全体がバーンイン・テストにかけられる。 次にメモリ・システム15はシステム・コントローラ13
内のファームウェアを用いて自己テストを行ない、欠陥
のあるメモリ・セル５をさがす。システム・コントロー
ラ13は簡単で短かく費用のかからないテストを自蔵して
いる。これらのテストはマーチング１テスト（marching
1′s test）のような従来のメモリ・チップ・テスタで
行なわれるテストの簡略版である。システム・コントロ
ーラ13はメモリ・セル５に直接テスト・パターンを書込
み、再度読返すことによってこれらのテストを行なう。 最初の自己テストを行った後、メモリ・システム15は
欠陥のあるメモリ・セル５の修復の方法を決定する。シ
ステム・コントローラ13は欠陥のあるセルを含むレコー
ドを誤り訂正コード・エンジン３で訂正するか、又は置
換用のメモリ・セル５群と交換するかを判定する。シス
テム・コントローラ13は、誤り訂正コード・エンジン３
が広い信頼性マージンをもって処理できるよりも多くの
欠陥を有するメモリ・セル・レコードを置換する。好適
な実施例では、システム・コントローラ13は、レコード
中に誤った８ビット・シンボルが１個よりも多く含まれ
ている場合にメモリ・セル５を置換する。システム・コ
ントローラ13はこれらのメモリ・セル５を前述のように
して置換する。システム・コントローラ13は置換アドレ
ス・テーブル11を欠陥のあるメモリ・セル５及び置換先
メモリ・セル５のアドレスにより更新する。 メモリ・システム15の自己修復機能によって、メモリ
・システムの製造が終るまで、メモリ・システム15の自
己テストを遅延させることができる。本発明の自己修復
機能及び誤り訂正コード・エンジン３によって、メモリ
・システム15は、検出されずに残る欠陥を少なくする簡
単なテストを用い、その後、通常動作中、それらの欠陥
を検出することができる。 通常動作中、自己テストは少なくとも３つの条件下で
行なわれる。正規の使用中は、自己テスト及び自己修復
を行なうメモリ・システムはパワーオンのたびに簡略な
テストを行なう。第２に、制御用コンピュータ・システ
ムが自己テストを要求することができる。第３に、通常
の使用中、自己テスト及び自己修復を行なうメモリ・シ
ステムは、少なくとも１日に一度、全てのロケーション
のデータを読み出し、且つ誤りを検出するために誤り訂
正コードを使用することによって継続的に誤りを検索す
る。誤りが検出されると、システム・コントローラ13の
以前検出された誤りの記録が照会され、今回の誤りが新
たに検出された誤りであるか否かの判定がなされる。そ
れが新たに検出された誤りである場合は、データは誤り
訂正コード・エンジン３によって訂正され、それがハー
ド・エラーかソフト・エラーかを判定するため再書込み
及び再読出しが行なわれる。それがハード・エラーであ
りかつそのレコード中の欠陥のあるシンボルの数が未だ
許容できるならば、対応するメモリ・セル５群は使用状
態に留められる。しかし、欠陥のあるシンボルの数が誤
り訂正エンジン３の許容できるマージンを超えると、欠
陥のあるメモリ・セル５群は使用状態からはずされる。
その代りに置換用メモリ・セル５群が使用される。置換
アドレス・テーブル11が更新され、訂正されたデータが
置換ロケーションに書込まれる。過度の欠陥セルを含む
メモリ・セル５群のアドレスは、代用される良好なメモ
リ・セル５群のアドレスと共に置換アドレス・テーブル
11に記憶される。 本発明に基づく自己テスト及び自己修復を行なうメモ
リ・システム15はパワー・オンの時点でシステム15のテ
ストと修復を行ない、ソフト・エラー及び良好なメモリ
・セル５によって交換されてはいなかったメモリの欠陥
を訂正し、新たな誤りつまり以前には検出されなかった
誤りを探索し、誤り訂正コード・エンジン３により検出
された誤りを記録し、メモリ・システム15の信頼性を見
積るためにそれらの記録を利用する。 電源が入れられると、メモリ・システム15は自己テス
ト及び自己修復を行なう。メモリ・システム15は欠陥の
あるどのメモリ・セル５群に関しても置換アドレス・テ
ーブル11を更新する。更に、メモリ・システム15はホス
ト・コンピュータ・システムにその使用可能容量を報告
し、且つ信頼性に関するデータの要求に答える。 通常の使用中、ホスト・システムがメモリ・システム
15に対して特定のアドレスにデータを書込むよう要求す
ると、誤り訂正コード・エンジン13がデータを符号化す
る。アドレス・インタープリタ９はホストにより指定さ
れたこのアドレスに関して置換アドレス・テーブル11を
探索する。このアドレスが発見されると、データは代り
に置換先のアドレスに書込まれる。そうでない場合は、
データはホストにより指定されたアドレスに書込まれ
る。ホストが、データを特定のアドレスから読出すよう
に要求すると、ホストが指定したアドレスに欠陥があれ
ば、アドレス・インタープリタは再度、メモリ・システ
ムからの読出しが置換アドレスからなされるようにす
る。 自己テスト中に検出されず、またその欠陥は周囲のセ
ル内のデータ・パターンにより左右されるわずかな欠陥
を有するセル５は通常の使用中に検出される。パターン
感応型の欠陥は誤り訂正コード・エンジン３によってデ
ータ内の誤りとして検出される。 メモリ・セル５群内の欠陥セルの数が誤り訂正コード
・エンジン３により訂正可能な最大限の数が近づくと、
その群は欠陥があるものとされる。一つの群が新たに欠
陥群とされると、置換アドレス・テーブル11に欠陥群の
アドレス及び良好なメモリ・セル５の群のアドレスで更
新され、次にデータは誤り訂正コード・エンジン３によ
って訂正され且つ置換先の良好なメモリ・セル５群内に
復元される。新たに検出された欠陥セルによっても、誤
り訂正コード・エンジン３のデータ訂正能力の限界点に
近づく地点まで現メモリ・セル５群内の欠陥数が増加し
ない場合は、そのメモリ・セル５群は欠陥のある群とは
されず、使用状態に留められる。置換えは割当てられ
ず、置換アドレス・テーブル11は変更されない。データ
がこのメモリ・セル５群から読出された後、欠陥のある
セル５が再び検出され、且つデータは誤り訂正コード・
エンジン３によって訂正される。 ホストにより指定されたアドレス又は置換アドレスの
いずれかから読出されたデータは誤り訂正コード・エン
ジン３によって処理される。誤りが検出されると、それ
らは訂正され、システム・コントローラ13に誤りが発生
した旨が報告される。システム・コントローラ13はこの
アドレスを欠陥セルのアドレスの記録と比較し、必要な
らその記録を更新する。欠陥セルの数が誤り訂正コード
・エンジン３により訂正可能である誤り数の限界に近づ
くと、システム・コントローラ13はそのアドレスを欠陥
のあるものと宣言する。システム・コントローラ13は訂
正されたデータを得て、それを良好なメモリ・セル５群
の未使用のアドレスに書込み、次に置換アドレス・テー
ブル11にエントリを加える。 システムの信頼性はシステムの動作中に検出される欠
陥の数と割合によって見積ることができる。永久的故障
として定義されるハード・エラーは、誤り訂正コード・
エンジンからの最新の誤り報告と、システム・コントロ
ーラの記録に記憶された誤り報告とを比較することによ
り、過渡的な誤り（ソフト・エラー）から区別すること
ができる。 検出されない欠陥の数は少ないので、以前には検出さ
れていなかった欠陥が、以前検出された欠陥と結びつい
て、誤り訂正コード・エンジン３が訂正可能な誤りの限
度を超える可能性は極めて小さい。従って、これまで検
出されなかった欠陥の存在及びそれに帰因するデータの
誤りは、メモリ・システム15の故障を誘発する訂正不能
の誤りを起すことはない。 訂正不能の誤りが含まれているレコードが発見された
場合は第２の特別なケースが生じる。この場合、システ
ム・コントローラ13は訂正されていないデータとチェッ
ク・ビットとをセーブして、誤ったレコードをテストす
る。レコードに欠陥があることがわかれば、それは予備
にとりかえられ、訂正されていないレコードとチェック
・ビットはこの予備に再び書込まれる。訂正不能のデー
タがそのロケーションに意図的に記憶された旨の注が作
成される。制御を行なっているコンピュータがそのレコ
ードを読出すと、コンピュータには未訂正データと、誤
ったデータであることを示すフラグが供給されることに
なる。 〔発明の効果〕 以上説明したように、本発明によれば、事前のテスト
では検出されなかった欠陥や動作中に新たに発生した欠
陥に対処できるので、低価格・高信頼性のメモリ・シス
テムを提供することができる。
【図面の簡単な説明】
第１図は本発明の一実施例のメモリ・システムの概略を
示す図、第２図は本発明のメモリ・システムの一実施例
を作成するための手順の例を示す図、第３図は従来のメ
モリ・システムを作成するための手順の例を示す図であ
る。 1:メモリ・チップ、3:誤り訂正コード・エンジン、5:メ
モリ・セル、7:チャネル、9:アドレス・インタープリ
タ、11:置換アドレス・テーブル、13:システム・コント
ローラ。
示す図、第２図は本発明のメモリ・システムの一実施例
を作成するための手順の例を示す図、第３図は従来のメ
モリ・システムを作成するための手順の例を示す図であ
る。 1:メモリ・チップ、3:誤り訂正コード・エンジン、5:メ
モリ・セル、7:チャネル、9:アドレス・インタープリ
タ、11:置換アドレス・テーブル、13:システム・コント
ローラ。
フロントページの続き
(72)発明者 ローレンス・アール・ハンロン
アメリカ合衆国カリフオルニア州メン
ロ・パーク・オークハースト・プレイス
287
(72)発明者 マービン・エス・エシユナ
アメリカ合衆国カリフオルニア州マウン
テン・ビユー・イージイ・ストリート・
ナンバ２・321
(56)参考文献 特開 昭50−21640（ＪＰ，Ａ)
特開 昭61−243549（ＪＰ，Ａ)
特開 昭61−241854（ＪＰ，Ａ)
特開 昭57−94913（ＪＰ，Ａ)
特開 昭58−111200（ＪＰ，Ａ)
特開 昭56−98799（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．複数のメモリ・セルと、 誤り訂正コードを使用して欠陥のある前記メモリ・セル
を検出するとともに所定のビット数までの誤りを訂正す
る検出／訂正手段と、 前記検出／訂正手段による検出結果に応答して前記欠陥
のあるメモリ・セルを所定のグループ単位で他のメモリ
・セルに置換える置換手段と、 前記検出／訂正手段と前記置換手段に接続され前記置換
えを制御する制御手段と、 を有するメモリ・システムであって、 前記検出／訂正手段が訂正不能の誤りを検出した場合、
前記置換手段により前記訂正不能の誤りを含む前記グル
ープを置換するとともに、前記置換された新たなグルー
プには訂正されていないデータ及びチェック・ビットを
書込み、更に訂正不能のデータが前記置換された新たな
グループに書き込まれたことを記録する手段と、 前記置換された新たなグループに書き込まれた前記訂正
されていない、誤ったデータを読み出す手段と、 をさらに備えて成ることを特徴とするメモリ・システ
ム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92662086A | 1986-11-03 | 1986-11-03 | |
| US926620 | 1986-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63117400A JPS63117400A (ja) | 1988-05-21 |
| JP3162689B2 true JP3162689B2 (ja) | 2001-05-08 |
Family
ID=25453462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27812187A Expired - Lifetime JP3162689B2 (ja) | 1986-11-03 | 1987-11-02 | メモリ・システム |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0268401A3 (ja) |
| JP (1) | JP3162689B2 (ja) |
| KR (1) | KR880006704A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013229797A (ja) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | 誤り検出訂正装置およびこれを備えた電子機器 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7447069B1 (en) | 1989-04-13 | 2008-11-04 | Sandisk Corporation | Flash EEprom system |
| US5377152A (en) * | 1991-11-20 | 1994-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory and screening test method thereof |
| US5946257A (en) | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
| JP4617603B2 (ja) * | 2001-05-24 | 2011-01-26 | 株式会社デンソー | 書換え可能な不揮発性メモリの検査方法 |
| US20070094569A1 (en) * | 2005-10-24 | 2007-04-26 | Thayer Larry J | Determining hard errors vs. soft errors in memory |
| KR100877701B1 (ko) | 2006-11-23 | 2009-01-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 리던던시 방법 |
| JP5852542B2 (ja) | 2012-10-10 | 2016-02-03 | 綾羽株式会社 | 炭素繊維強化複合材用織物およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362428A (en) * | 1976-11-17 | 1978-06-03 | Nec Corp | Control memory unit |
| JPS5698799A (en) * | 1979-12-29 | 1981-08-08 | Fujitsu Ltd | Memory substitution system |
| US4376300A (en) * | 1981-01-02 | 1983-03-08 | Intel Corporation | Memory system employing mostly good memories |
| US4450559A (en) * | 1981-12-24 | 1984-05-22 | International Business Machines Corporation | Memory system with selective assignment of spare locations |
| US4532628A (en) * | 1983-02-28 | 1985-07-30 | The Perkin-Elmer Corporation | System for periodically reading all memory locations to detect errors |
| EP0118583A1 (de) * | 1983-03-17 | 1984-09-19 | Georg V. Coza | Speicher-Korrektureinheit |
-
1987
- 1987-11-02 JP JP27812187A patent/JP3162689B2/ja not_active Expired - Lifetime
- 1987-11-02 KR KR870012237A patent/KR880006704A/ko not_active Application Discontinuation
- 1987-11-03 EP EP87309700A patent/EP0268401A3/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013229797A (ja) * | 2012-04-26 | 2013-11-07 | Mitsubishi Electric Corp | 誤り検出訂正装置およびこれを備えた電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0268401A3 (en) | 1990-01-10 |
| KR880006704A (ko) | 1988-07-23 |
| JPS63117400A (ja) | 1988-05-21 |
| EP0268401A2 (en) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939694A (en) | Defect tolerant self-testing self-repairing memory system | |
| US5233614A (en) | Fault mapping apparatus for memory | |
| US5987632A (en) | Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations | |
| US6667918B2 (en) | Self-repair of embedded memory arrays | |
| US5909404A (en) | Refresh sampling built-in self test and repair circuit | |
| US6085334A (en) | Method and apparatus for testing an integrated memory device | |
| US6408401B1 (en) | Embedded RAM with self-test and self-repair with spare rows and columns | |
| US7206988B1 (en) | Error-correction memory architecture for testing production errors | |
| JPS5916200A (ja) | 自己修復型大容量記憶装置 | |
| KR20020093642A (ko) | 메모리 테스트 정보를 저장하기 위한 방법 및 장치 | |
| US11682468B2 (en) | Method and system for replacement of memory cells | |
| JP2007004955A (ja) | 不揮発性半導体記憶装置 | |
| US20040088614A1 (en) | Management system for defective memory | |
| US20240176714A1 (en) | Memory Fault Recovery Method and System, and Memory | |
| JP3162689B2 (ja) | メモリ・システム | |
| CN114530189A (zh) | 芯片的修复方法、修复装置、芯片 | |
| US7149941B2 (en) | Optimized ECC/redundancy fault recovery | |
| KR100825068B1 (ko) | 램 테스트 및 고장처리 시스템 | |
| EP0793173A2 (en) | Non-volatile semicon-ductor storage unit having a correction coding circuit | |
| US8352781B2 (en) | System and method for efficient detection and restoration of data storage array defects | |
| CN110729018B (zh) | 基于识别动态故障模式的存储器诊断数据压缩方法 | |
| US6279129B1 (en) | Configuration of memory cells and method of checking the operation of memory cells | |
| CN112908401A (zh) | 内存修复电路、内存模块及内存修复方法 | |
| JPH1116392A (ja) | 半導体集積回路のテスト回路および方法 | |
| US6687862B1 (en) | Apparatus and method for fast memory fault analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |