JP3160081B2 - Distortion compensation circuit - Google Patents

Distortion compensation circuit

Info

Publication number
JP3160081B2
JP3160081B2 JP19039592A JP19039592A JP3160081B2 JP 3160081 B2 JP3160081 B2 JP 3160081B2 JP 19039592 A JP19039592 A JP 19039592A JP 19039592 A JP19039592 A JP 19039592A JP 3160081 B2 JP3160081 B2 JP 3160081B2
Authority
JP
Japan
Prior art keywords
power
input signal
phase
distortion
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19039592A
Other languages
Japanese (ja)
Other versions
JPH0637552A (en
Inventor
康弘 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19039592A priority Critical patent/JP3160081B2/en
Publication of JPH0637552A publication Critical patent/JPH0637552A/en
Application granted granted Critical
Publication of JP3160081B2 publication Critical patent/JP3160081B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、高周波電力増幅器で発
生する非直線歪みを補償するフィードフォワード型の歪
み補償回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a feed-forward type distortion compensating circuit for compensating for nonlinear distortion generated in a high-frequency power amplifier.

【0002】[0002]

【従来の技術】電力効率を抑えて規定の電力により送信
することが要求されるマイクロ波帯の送信装置では、そ
の最終段に非直線歪みの発生が少なく、かつ高い出力電
力が得られる電力増幅器が用いられる。
2. Description of the Related Art In a microwave band transmitting apparatus which is required to transmit at a specified power while suppressing power efficiency, a power amplifier capable of producing a high output power with little non-linear distortion at its final stage. Is used.

【0003】このような電力増幅器を実現する方法の
内、出力バックオフ方式は、一般に、入力信号が伝送情
報により変調されているために増幅器の動作点が飽和出
力より低く設定されて高い電力効率を得ることができ
ず、かつ増幅素子として飽和出力レベルが十分高いもの
が得られないために採用できない場合が多い。さらに、
VHF帯以下の領域で用いられる負帰還増幅方式は、マ
イクロ波帯以上の周波数では、帰還路の位相回転が大き
くなるために安定な動作が期待できない。したがって、
マイクロ波帯の電力増幅器では、その増幅器で発生する
相互変調、AM−PM変換その他の非線型歪みを補償す
る歪み補償回路が付加される。
[0003] Among the methods for realizing such a power amplifier, the output back-off system generally has a high power efficiency because an operating point of the amplifier is set lower than a saturation output because an input signal is modulated by transmission information. Cannot be obtained, and an amplifier having a sufficiently high saturation output level cannot be obtained. further,
In the negative feedback amplification system used in the region below the VHF band, stable operation cannot be expected at frequencies above the microwave band because the phase rotation of the feedback path increases. Therefore,
In a microwave band power amplifier, a distortion compensation circuit for compensating for intermodulation, AM-PM conversion, and other nonlinear distortion generated in the amplifier is added.

【0004】図3は、従来の歪み補償回路の構成例を示
す図である。図において、入力信号S1 は電力分配器
(H)41の入力に与えられ、その一方の出力は電力増
幅器42を介して電力分配器(H)43の入力に接続さ
れる。電力分配器43の一方の出力は遅延線44を介し
て電力合成器(H)45の一方の入力に接続され、その
出力はアンテナ系およびバンドパスフィルタ(BPF)
46の入力に接続される。電力分配器41の他方の出力
は可変移相器(Φ)47および可変減衰器48を介して
電力合成器49の一方の入力に接続され、その出力は検
波器50の入力および可変移相器(Φ)51の入力に接
続される。可変移相器51の出力は可変減衰器52およ
び補償増幅器53を介して電力合成器45の他方の入力
に接続される。電力分配器43の他方の出力は、減衰器
54を介して電力合成器49の他方の入力に接続され
る。バンドパスフィルタ46の出力は検波器55を介し
て制御部56の一方の入力に接続され、その他方の入力
には検波器50の出力が接続される。制御部56の第一
の出力は可変移相器47の制御入力に接続され、制御部
56の第二の出力は可変減衰器48の制御入力に接続さ
れる。制御部56の第三の出力は可変移相器51の制御
入力に接続され、制御部56の第四の出力は可変減衰器
52の制御入力に接続される。
FIG. 3 is a diagram showing a configuration example of a conventional distortion compensation circuit. In the figure, an input signal S 1 is provided to an input of a power divider (H) 41, one output of which is connected to an input of a power divider (H) 43 via a power amplifier 42. One output of the power divider 43 is connected to one input of a power combiner (H) 45 via a delay line 44, and its output is connected to an antenna system and a band-pass filter (BPF).
Connected to 46 inputs. The other output of the power divider 41 is connected to one input of a power combiner 49 via a variable phase shifter (Φ) 47 and a variable attenuator 48, and its output is connected to the input of a detector 50 and a variable phase shifter. (Φ) 51 is connected to the input. The output of the variable phase shifter 51 is connected to the other input of the power combiner 45 via a variable attenuator 52 and a compensation amplifier 53. The other output of the power divider 43 is connected to the other input of the power combiner 49 via the attenuator 54. The output of the band-pass filter 46 is connected to one input of a control unit 56 via a detector 55, and the output of the detector 50 is connected to the other input. A first output of the control unit 56 is connected to a control input of the variable phase shifter 47, and a second output of the control unit 56 is connected to a control input of the variable attenuator 48. A third output of the control unit 56 is connected to a control input of the variable phase shifter 51, and a fourth output of the control unit 56 is connected to a control input of the variable attenuator 52.

【0005】このような構成の歪み補償回路では、電力
増幅器42は電力分配器41を介して与えられる入力信
号S1(図4(a))の電力を増幅し、このような増幅により
得られた出力信号S2(図4(b))は電力分配器43および
遅延線44を介して電力合成器45に与えられる。
In the distortion compensating circuit having such a configuration, the power amplifier 42 amplifies the power of the input signal S 1 (FIG. 4 (a)) supplied through the power divider 41, and obtains the power obtained by such amplification. The output signal S 2 (FIG. 4B) is supplied to the power combiner 45 via the power distributor 43 and the delay line 44.

【0006】一方、制御部56は、電源投入時の起動さ
れる初期化処理の過程で、可変移相器47の移相量およ
び可変減衰器47の減衰量の全ての組み合わせについ
て、電力合成器49の出力に得られる信号S3(図4(c))
の電力レベルを検波器50を介して監視し、その電力レ
ベルが最小となる移相量(以下、「第一初期移相量」と
いう。)および減衰量(以下、「第一初期減衰量」とい
う。)を求めてそれぞれ可変移相器47および可変減衰
器48に設定する。
On the other hand, in the course of the initialization process started at the time of turning on the power, the control unit 56 controls the power combiner for all combinations of the phase shift amount of the variable phase shifter 47 and the attenuation amount of the variable attenuator 47. Signal S 3 obtained at the output of 49 (FIG. 4 (c))
Is monitored via the detector 50, and the phase shift amount (hereinafter, referred to as “first initial phase shift amount”) and the attenuation amount (hereinafter, “first initial attenuation amount”) at which the power level is minimized. ) Are set in the variable phase shifter 47 and the variable attenuator 48, respectively.

【0007】このようにして設定された第一初期移相量
は、電力分配器41、電力増幅器42、電力分配器4
3、減衰器54を介して電力合成器49の出力端に至る
第一の信号経路の移相量と、電力分配器41、可変移相
器47、可変減衰器48を介して電力合成器49の出力
端に至る第二の信号経路の移相量がほぼ逆相となる値に
設定される。さらに、第一初期減衰量は、第一の信号経
路の総合利得と第二の信号経路の総合利得とがほぼ等し
くなる値に設定される。したがって、電力合成器49の
出力には、入力信号の成分が相殺されて電力増幅器42
で発生した非直線歪みの成分が得られる。なお、以下で
は、第一の信号経路と第二の信号経路とから形成される
ループを歪み抽出ループという。
The first initial phase shift amount set in this manner is determined by the power divider 41, the power amplifier 42, and the power divider 4
3. The amount of phase shift of the first signal path to the output end of the power combiner 49 via the attenuator 54, and the power combiner 49 via the power distributor 41, the variable phase shifter 47, and the variable attenuator 48. Are set to values at which the phase shift amount of the second signal path reaching the output end of the second signal path is substantially opposite in phase. Further, the first initial attenuation is set to a value at which the total gain of the first signal path is substantially equal to the total gain of the second signal path. Therefore, the output of the power combiner 49 cancels out the components of the input signal and the power amplifier 42
Is obtained. Hereinafter, a loop formed from the first signal path and the second signal path is referred to as a distortion extraction loop.

【0008】また、バンドパスフィルタ46および検波
器55は、電力合成器45の出力に得られる信号の内、
上述した入力信号S1 の占有帯域内の電力成分S4(図4
(d))を抽出する。制御部56は、上述した初期化処理の
過程において、可変移相器51の移相量および可変減衰
器52の減衰量の全ての組合せについてこのような電力
成分S4 を監視し、その電力成分が最小となる移相量
(以下、「第二初期移相量」という。)および減衰量
(以下、「第二初期減衰量」という。)を求めてそれぞ
れ可変移相器51および可変減衰器52に設定する。
[0008] The band-pass filter 46 and the detector 55 are used to output signals of the power combiner 45.
The above-described power component S 4 in the occupied band of the input signal S 1 (FIG. 4
(d)) is extracted. The control unit 56 monitors such a power component S 4 for all combinations of the phase shift amount of the variable phase shifter 51 and the attenuation amount of the variable attenuator 52 in the course of the above-described initialization processing, and Are obtained, and the variable phase shifter 51 and the variable attenuator are respectively obtained by calculating the phase shift amount (hereinafter, referred to as “second initial phase shift amount”) and the attenuation amount (hereinafter, referred to as “second initial attenuation amount”). Set to 52.

【0009】このようにして設定された第二初期移相量
は、電力分配器43および遅延線44を介して電力合成
器45の出力端に至る第三の信号経路の移相量と、電力
分配器43、減衰器54、電力合成器49、可変移相器
51、可変減衰器52および補償増幅器53を介して電
力合成器45の出力端に至る第四の信号経路の移相量と
がほぼ逆相となる値に設定される。さらに、第二初期減
衰量は、第三の信号経路の総合利得と第四の信号経路の
総合利得とがほぼ等しくなる値に設定される。したがっ
て、電力合成器45の出力には、図4(d) に点線で示す
ように、電力増幅器42の出力信号S2 がその信号に含
まれる非直線歪みの成分が相殺されて出力される。な
お、以下では、第三の信号経路と第四の信号経路とから
形成されるループを歪み除去ループという。
The second initial phase shift amount set in this way is determined by the phase shift amount of the third signal path to the output terminal of the power combiner 45 via the power divider 43 and the delay line 44, and the power shift amount. The amount of phase shift of the fourth signal path to the output terminal of the power combiner 45 via the distributor 43, the attenuator 54, the power combiner 49, the variable phase shifter 51, the variable attenuator 52, and the compensation amplifier 53 is The values are set to values that are almost opposite in phase. Further, the second initial attenuation is set to a value at which the total gain of the third signal path is substantially equal to the total gain of the fourth signal path. Therefore, the output of the power combiner 45, as indicated by a dotted line in FIG. 4 (d), the non-linear distortion components of the output signal S 2 of the power amplifier 42 is contained in the signal is outputted is offset. Hereinafter, a loop formed by the third signal path and the fourth signal path is referred to as a distortion removal loop.

【0010】さらに、制御部56は、このような初期化
処理を完了した後にも、検波器50を介して与えられる
電力合成器49の出力信号S3 の電力レベルと、検波器
55を介して与えられる電力合成器45の出力信号S4
の電力レベルとを逐次監視してその監視の結果に摂動法
を適用することにより、可変移相器47、51の移相量
と、可変減衰器48、52の減衰量とを可変設定する。
したがって、電力合成器45の出力には、電力増幅器4
2の出力信号S2 に含まれる直線歪みの成分を抑圧した
信号が得られる。
Further, even after completing such initialization processing, the control unit 56 controls the power level of the output signal S 3 of the power combiner 49 provided via the detector 50 and the power level of the output signal S 3 via the detector 55. Given output signal S 4 of power combiner 45
The power levels of the variable phase shifters 47 and 51 and the attenuation amounts of the variable attenuators 48 and 52 are variably set by sequentially monitoring the power levels of the variable attenuators and the perturbation method.
Therefore, the output of the power combiner 45 includes the power amplifier 4
Signal suppressed component of the linear distortion contained in the second output signal S 2 is obtained.

【0011】[0011]

【発明が解決しようとする課題】ところで、このような
従来の歪み補償回路では、検波器50の出力に得られる
非直線歪みS3 の成分および検波器55の出力に得られ
る出力信号S4 は、こられの電力レベルに入力信号S1
のレベル変動分が重畳されるにもかかわらず、可変移相
器47、51の移相量と可変減衰器48、52の減衰量
とを可変制御する摂動法の基準として用いられていたた
めに、入力信号のレベルが変動すると歪み補償の精度が
低下した。
By the way, in such a conventional distortion compensating circuit, the component of the nonlinear distortion S 3 obtained at the output of the detector 50 and the output signal S 4 obtained at the output of the detector 55 are different from each other. , The input signal S 1 at these power levels
Is used as a reference of the perturbation method for variably controlling the phase shift amounts of the variable phase shifters 47 and 51 and the attenuation amounts of the variable attenuators 48 and 52 despite the superimposition of the level variation of When the level of the input signal fluctuates, the accuracy of distortion compensation decreases.

【0012】本発明は、レベル変動を伴う入力信号に対
して精度よく歪み補償を行うことができる歪み補償回路
を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a distortion compensating circuit capable of accurately performing distortion compensation on an input signal having a level fluctuation.

【0013】[0013]

【課題を解決するための手段】図1は、本発明の原理ブ
ロック図である。本発明は、電力増幅器に入力信号を与
える信号路から分岐した入力信号の電力レベルと位相と
をシフトさせる入力信号処理手段11と、電力増幅器の
出力信号と、入力信号処理手段11を介して電力レベル
と位相とがシフトした入力信号とを合成して出力信号に
含まれる歪み成分を抽出する歪み抽出手段13と、出力
信号について、その出力信号と歪み抽出手段13によっ
て抽出された歪み成分とを逆相で合成してその歪み成分
を抑圧する歪み補償手段15とを備えた歪み補償回路に
おいて、入力信号処理手段11を介して電力レベルと位
相とがシフトした入力信号と出力信号との積からこれら
の信号の位相差を検出し、その位相差が減少する方向
に、入力信号処理手段11がシフトさせる位相のシフト
量を可変する位相制御手段17と、入力信号処理手段1
1を介して電力レベルと位相とがシフトした入力信号と
出力信号との電力レベルの差を検出し、その差が減少す
る方向に、入力信号処理手段11がシフトさせる電力レ
ベルのシフト量を可変する電力制御手段19とを備えた
ことを特徴とする。
FIG. 1 is a block diagram showing the principle of the present invention. The present invention relates to an input signal processing means for shifting a power level and a phase of an input signal branched from a signal path for providing an input signal to a power amplifier, an output signal of the power amplifier, and a power supply through the input signal processing means. A distortion extraction unit for extracting a distortion component included in the output signal by synthesizing the input signal whose level and phase are shifted; and for the output signal, the output signal and the distortion component extracted by the distortion extraction unit are In a distortion compensating circuit comprising a distortion compensating means 15 for synthesizing in the opposite phase and suppressing the distortion component, a distortion compensating means 15 is used to calculate a product of the input signal and the output signal whose power level and phase are shifted via the input signal processing means 11 Detects the phase difference between these signals and reduces the phase difference
Phase control means 17 for varying the amount of phase shift by the input signal processing means 11;
1 to detect a difference in power level between the input signal and the output signal whose power level and phase are shifted, and reduce the difference .
Power control means 19 for varying the amount of shift of the power level to be shifted by the input signal processing means 11 in the direction .

【0014】[0014]

【作用】本発明では、位相制御手段17は、入力信号処
理手段11を介して電力レベルと位相とがシフトした入
力信号と、このようなシフトを伴わない入力信号に応じ
た電力増幅器の出力信号とを乗算してその乗算の結果に
含まれる位相差を検出し、その位相差が減少する方向に
入力信号処理手段11の位相のシフト量を可変する。電
力制御手段19は、このような位相制御手段17の動作
と並行して、上述した2つの信号の電力レベルの差を検
出してその差が減少する方向に入力信号処理手段11の
電力レベルのシフト量を可変する。
According to the present invention, the phase control means 17 controls the input signal whose power level and phase are shifted via the input signal processing means 11 and the output signal of the power amplifier corresponding to the input signal without such shift. And the phase difference included in the result of the multiplication is detected, and the phase shift amount of the input signal processing means 11 is varied in a direction in which the phase difference decreases. In parallel with the operation of the phase control unit 17, the power control unit 19 detects the difference between the power levels of the two signals described above, and adjusts the power level of the input signal processing unit 11 in a direction in which the difference decreases. Variable shift amount.

【0015】上述した乗算の結果には、入力信号を与え
る信号路から電力増幅器を介して歪み抽出手段13の出
力に至る第一の信号経路と、上述した信号路の分岐点か
ら電力増幅器を介さずに歪み抽出手段13の出力に至る
第二の信号経路との移相量の差が、入力信号の電力レベ
ルや電力増幅器の増幅度が変動しても一様に含まれる。
The result of the above-mentioned multiplication includes a first signal path from the signal path providing the input signal to the output of the distortion extracting means 13 via the power amplifier, and a power amplifier from the branch point of the signal path described above. Instead, the difference in the amount of phase shift from the second signal path leading to the output of the distortion extracting means 13 is uniformly included even if the power level of the input signal or the amplification of the power amplifier fluctuates.

【0016】すなわち、入力信号処理手段11では、入
力信号の電力レベルや電力増幅器の増幅度が変動して
も、上述した第一の信号経路と第二の信号経路との移相
量の差および総合利得の差が安定にかつ精度よく補正さ
れるので、歪み抽出手段13の出力には出力信号に含ま
れる歪み成分が精度よく抽出され、歪み補償手段15の
出力にはその歪み成分が安定に補償された出力信号が得
られる。
That is, in the input signal processing means 11, even if the power level of the input signal or the amplification of the power amplifier fluctuates, the difference in the phase shift amount between the first signal path and the second signal path described above Since the difference of the total gain is corrected stably and accurately, the distortion component included in the output signal is accurately extracted at the output of the distortion extraction unit 13, and the distortion component is stably detected at the output of the distortion compensation unit 15. A compensated output signal is obtained.

【0017】[0017]

【実施例】以下、図面に基づいて本発明の実施例につい
て詳細に説明する。図2は、本発明の一実施例を示す図
である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a diagram showing one embodiment of the present invention.

【0018】図において、図3に示すものと機能および
構成が同じものについては、同じ参照番号を付与して示
し、ここではその説明を省略する。本発明の特徴とする
構成は、本実施例では、可変移相器51および可変減衰
器52の制御入力と検波器55の出力との間に制御部5
6に代わる制御部21を備え、可変移相器47に代えて
可変移相器22を備え、可変減衰器48の出力と電力合
成器49の一方の入力との間に電力分配器231 を備
え、減衰器54の出力と電力合成器49の他方の入力と
の間に電力分配器232 を備え、電力分配器231 、2
2 の電力合成器49に接続されない出力と、可変移相
器22および可変減衰器48の制御入力との間に歪み抽
出制御部24を備えた点にある。
In the figure, components having the same functions and configurations as those shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted here. In the present embodiment, the characteristic feature of the present invention is that the control unit 5 is provided between the control input of the variable phase shifter 51 and the variable attenuator 52 and the output of the detector 55.
A control unit 21 in place of 6, instead of the variable phase shifter 47 includes a variable phase shifter 22, a power distributor 23 1 between the one input and the output of the power combiner 49 of the variable attenuator 48 provided, comprising a power divider 23 2 between the input other outputs and the power combiner 49 of the attenuator 54, power divider 23 1, 2
3 and 2 of the not connected to the power combiner 49 output lies in having a distortion extraction control unit 24 between the control input of the variable phase shifter 22 and the variable attenuator 48.

【0019】可変移相器22では、電力分配器41の他
方の出力が、90度ハイブリッド(HYB)251 の入
力に接続される。90度ハイブリッド251 の一方の出
力は乗算器261 の一方の入力に接続され、その出力は
90度ハイブリッド252 の一方の入力に接続される。
90度ハイブリッド251 の他方の出力は乗算器26 2
の一方の入力に接続され、その出力は90度ハイブリッ
ド252 の他方の入力に接続される。乗算器261 、2
2 の他方の入力には歪み抽出制御部24の移相量制御
出力に接続され、90度ハイブリッド252 の出力は可
変減衰器48の入力に接続される。
In the variable phase shifter 22, in addition to the power distributor 41,
Output is 90 degree hybrid (HYB) 251Entering
Connected to power. 90 degree hybrid 251One out of
Power is multiplier 261Connected to one input of the
90 degree hybrid 25TwoConnected to one input of
90 degree hybrid 251Is output from the multiplier 26 Two
Is connected to one input of the
C25TwoIs connected to the other input. Multiplier 261, 2
6TwoIs input to the other input of the phase shift amount control of the distortion extraction control unit 24.
Connected to output, 90 degree hybrid 25TwoOutput is acceptable
It is connected to the input of a variable attenuator 48.

【0020】歪み抽出制御部24では、電力分配器23
1 に対応した入力はAGC増幅器271 を介して乗算器
28の一方の入力に接続され、電力分配器232 に対応
した入力はAGC増幅器272 を介して乗算器28の他
方の入力に接続される。乗算器28の出力は電圧比較器
29(CMP)の入力に接続され、その非反転出力およ
び反転出力はアップダウンカウンタ(UDC)30の入
力に接続される。アップダウンカウンタ30のカウント
出力はリードオンリメモリ(ROM)31のアドレス入
力に接続され、その出力はD/A変換器(D/A)32
の入力に接続される。D/A変換器32の2つの出力
は、それぞれ乗算器261 、262 の他方の入力に接続
される。AGC増幅器271 、272 のAGC電圧出力
は制御回路33(CNT)の入力に接続され、その出力
は可変減衰器48の制御入力に接続される。
In the distortion extraction control unit 24, the power distributor 23
Input corresponding to 1 is connected to one input of the multiplier 28 through the AGC amplifier 27 1, the input corresponding to the power distributor 23 2 connected to the other input of the multiplier 28 through the AGC amplifier 27 2 Is done. The output of the multiplier 28 is connected to the input of a voltage comparator 29 (CMP), and its non-inverted output and inverted output are connected to the input of an up-down counter (UDC) 30. The count output of the up / down counter 30 is connected to an address input of a read only memory (ROM) 31, and its output is a D / A converter (D / A) 32
Connected to the input of Two outputs of the D / A converter 32 are respectively connected to the other inputs of the multipliers 26 1 and 26 2 . The AGC voltage outputs of the AGC amplifiers 27 1 and 27 2 are connected to the input of the control circuit 33 (CNT), and the output is connected to the control input of the variable attenuator 48.

【0021】なお、本実施例と図1に示すブロック図と
の対応関係については、電力分配器41、可変位相器2
2および可変減衰器48は入力信号処理手段11に対応
し、電力分配器231 、232 および電力合成器49は
歪み抽出手段13に対応し、遅延線44、電力合成器4
5、可変位相器51、可変減衰器52、補償増幅器5
3、バンドパスフィルタ46、検波器55および制御部
21は歪み補償手段15に対応し、AGC増幅器2
1 、272 、乗算器28、電圧比較器29、アップダ
ウンカウンタ30、リードオンリメモリ31およびD/
Aコンバータ32は位相制御手段17に対応し、AGC
増幅器271 、272 および制御回路33は電力制御手
段19に対応する。
The correspondence between the present embodiment and the block diagram shown in FIG.
2 and the variable attenuator 48 correspond to the input signal processing means 11, the power dividers 23 1 and 23 2 and the power combiner 49 correspond to the distortion extractor 13, and the delay line 44, the power combiner 4
5, variable phase shifter 51, variable attenuator 52, compensation amplifier 5
3. The band pass filter 46, the detector 55, and the control unit 21 correspond to the distortion compensating means 15, and the AGC amplifier 2
7 1 , 27 2 , multiplier 28, voltage comparator 29, up / down counter 30, read-only memory 31 and D /
The A converter 32 corresponds to the phase control means 17 and has an AGC
The amplifiers 27 1 and 27 2 and the control circuit 33 correspond to the power control unit 19.

【0022】以下、本実施例の動作を説明する。可変移
相器51の移相量および可変減衰器52の減衰量の設定
制御および可変制御については、制御部21が従来の制
御部56に代わって同様に行うので、ここではその説明
を省略する。
The operation of this embodiment will be described below. The setting and variable control of the phase shift amount of the variable phase shifter 51 and the attenuation amount of the variable attenuator 52 are similarly performed by the control unit 21 instead of the conventional control unit 56, and therefore, the description thereof is omitted here. .

【0023】歪み抽出制御部24では、AGC増幅器2
1 は、電力合成器49に第二の信号経路を介して入力
される信号を電力分配器231 を介して取り込んで一定
のレベルに増幅する。AGC増幅器272 は、電力合成
器49に第一の信号経路を介して入力される信号を電力
分配器232 を介して取り込んで一定のレベルに増幅す
る。乗算器28は、このようにして増幅された2つの信
号を乗算することにより、これらの信号間(上述した第
一の信号経路と第二の信号経路と)の位相差を示す電圧
信号を生成する。電圧比較器29は、このような電圧信
号を予め決められた閾値と比較することにより第一の信
号経路と第二の信号経路の移相量の差を求め、その差に
応じた位相の進み(遅れ)を示す非反転出力および位相
の遅れ(進み)を示す反転出力として出力する。アップ
ダウンカウンタ30は、このような比較結果を所定のク
ロックに基づいて積分して上述した移相量の差を符号化
する。リードオンリメモリ31は、予めこのような移相
量の差の取り得る全ての値に対応して可変位相器22に
与えるべき制御情報が格納され、このような情報の内、
アップダウンカウンタ30から与えられる移相量の差に
対応したものを逐次読み出して出力する。D/A変換器
32は、このようにして読み出された制御情報を直交し
た2つのベースバンドにそれぞれ対応した電圧信号に変
換して出力する。
In the distortion extraction control unit 24, the AGC amplifier 2
7 1 amplifies a constant level signal input via the second signal path to the power combiner 49 is taken via a power divider 23 1. AGC amplifier 27 2 amplifies the constant level signal input through the first signal path to the power combiner 49 is taken via a power distributor 23 2. The multiplier 28 multiplies the two signals thus amplified to generate a voltage signal indicating a phase difference between these signals (the above-described first signal path and second signal path). I do. The voltage comparator 29 compares such a voltage signal with a predetermined threshold to obtain a difference in the amount of phase shift between the first signal path and the second signal path, and advances the phase according to the difference. It is output as a non-inverted output indicating (delay) and an inverted output indicating phase delay (advance). The up / down counter 30 integrates such a comparison result based on a predetermined clock and encodes the above-mentioned difference in the amount of phase shift. The read-only memory 31 stores control information to be given to the variable phase shifter 22 in advance corresponding to all possible values of such a difference in the phase shift amount.
Those corresponding to the difference in the phase shift amount given from the up / down counter 30 are sequentially read out and output. The D / A converter 32 converts the control information read in this way into voltage signals respectively corresponding to two orthogonal basebands and outputs them.

【0024】可変移相器22では、90度ハイブリッド
251 は、入力信号S1 を90度の位相差で2つの方路
に分岐させる。乗算器261 、262 はこれらの各方路
において個別に上述した2つの電圧信号と乗算し、90
度ハイブリッド252 はこのような乗算の結果を再び合
成して出力する。このようにして可変移相器22は、歪
み抽出制御部24で検出された第一の信号経路と第二の
信号経路との移相量の差を補正する。ここに、AGC増
幅器271 、272 の利得制御特性については、乗算器
28の2つの入力信号の振幅および位相の平衡状態が、
入力信号のレベルや電力増幅器42の増幅度の変動に応
じて所定の範囲内に設定可能であればよい。
In the variable phase shifter 22, the 90-degree hybrid 25 1 branches the input signal S 1 into two routes with a phase difference of 90 degrees. Multipliers 26 1 and 26 2 individually multiply the two voltage signals described above in each of these paths, and
Degrees hybrid 25 2 outputs a result of such multiplication recombined to. Thus, the variable phase shifter 22 corrects the difference in the amount of phase shift between the first signal path and the second signal path detected by the distortion extraction control unit 24. Here, regarding the gain control characteristics of the AGC amplifiers 27 1 and 27 2 , the amplitude and the phase of the two input signals of the multiplier 28 are balanced.
What is necessary is just to be able to set within a predetermined range according to the fluctuation of the level of the input signal or the amplification degree of the power amplifier 42.

【0025】また、歪み抽出制御部24では、AGC増
幅器271 、272 のAGC電圧出力には、それぞれ第
二の信号経路を通過する入力信号S1 の電力レベルおよ
び第一の信号経路を通過する電力増幅器42の出力信号
2 の電力レベルを示す電圧信号が得られる。制御回路
33は、このような電圧信号の差分をとることにより、
第一の信号経路の総合利得と第二の信号経路の総合利得
との大小関係を示す電圧信号を生成する。可変減衰器4
8は、このようにして制御回路33が生成した電圧信号
に応じて減衰量を可変することにより、上述した総合利
得の差を補正する。
In the distortion extraction control section 24, the AGC voltage outputs of the AGC amplifiers 27 1 and 27 2 are supplied to the power level of the input signal S 1 passing through the second signal path and passing through the first signal path, respectively. voltage signal indicative of the power level of the output signal S 2 of the power amplifier 42 to be obtained. The control circuit 33 calculates the difference between the voltage signals,
A voltage signal indicating a magnitude relationship between the total gain of the first signal path and the total gain of the second signal path is generated. Variable attenuator 4
8 corrects the difference in the total gain described above by varying the amount of attenuation according to the voltage signal generated by the control circuit 33 in this manner.

【0026】このように本実施例によれば、第一の信号
経路と第二の信号経路との移相量の差を位相検波により
一様に検出して補正し、かつその補正と並行してこれら
の信号経路の総合利得の差を確実に補正することができ
る。したがって、歪み抽出ループで吸収されない入力信
号S1 のレベル変動分や電力増幅器42の増幅度の変動
分が残留したまま非直線歪みの補正を行う従来方式に比
べて、補償精度が向上する。また、従来方式で単一の制
御部56により行われて可変移相器51の移相量の制御
と可変減衰器52の減衰量の制御とがそれぞれ制御部2
1と、歪み抽出制御夫24とに分離して行われるので、
これらの目的値制御動作の平衡性が高められる。
As described above, according to this embodiment, the difference in the amount of phase shift between the first signal path and the second signal path is uniformly detected and corrected by phase detection, and in parallel with the correction. Thus, the difference between the total gains of these signal paths can be reliably corrected. Therefore, as compared with the conventional method of correcting nonlinear distortion remains variation is remained in the amplification degree of the level variation and the power amplifier 42 of the input signals S 1 which is not absorbed by the distortion extracting loop, compensation accuracy can be improved. In addition, the control of the phase shift amount of the variable phase shifter 51 and the control of the attenuation amount of the variable attenuator 52 are performed by the single control unit 56 in the conventional manner.
1 and the distortion extraction controller 24,
The balance of these target value control operations is enhanced.

【0027】なお、本実施例では、入力信号のレベル変
動分や電力増幅器の増幅度の変動分を吸収し、かつ第一
の信号経路と第二の信号経路との総合利得を検出するた
めにAGC増幅器271 、272 を用いたが、本発明
は、このような構成に限定されず、例えば、これらのA
GC増幅器や歪み抽出制御部24全体を等価な動作を行
うDSPを用いて実現してもよい。
In this embodiment, in order to absorb the level fluctuation of the input signal and the fluctuation of the amplification degree of the power amplifier, and to detect the total gain of the first signal path and the second signal path. Although the AGC amplifiers 27 1 and 27 2 are used, the present invention is not limited to such a configuration.
The GC amplifier and the entire distortion extraction control unit 24 may be realized using a DSP that performs equivalent operations.

【0028】また、本実施例では、マイクロ波帯の送信
装置への適用例を示したが、本発明は、このような装置
に限定されず、低歪みで電力増幅を行うことが要求され
る装置であればどのような装置にも適用可能であり、か
つ入力信号の周波数帯、変調の有無および変調方式につ
いても何ら限定されない。
Further, in this embodiment, an example of application to a transmitter in the microwave band has been described. However, the present invention is not limited to such a device, and it is required to perform power amplification with low distortion. The present invention can be applied to any device as long as it is a device, and the frequency band of the input signal, the presence or absence of modulation, and the modulation method are not limited at all.

【0029】[0029]

【発明の効果】以上説明したように本発明は、入力信号
を与える信号路から歪み抽出手段の2つの入力にそれぞ
れ与えられる信号を乗算することにより、これらの信号
の位相差を入力信号の電力レベルや電力増幅器の増幅度
が変動しても一様に検出して補正する。
As described above, according to the present invention, the signals input to the two inputs of the distortion extracting means are multiplied by the signals supplied from the signal path for supplying the input signals, and the phase difference between these signals is calculated by the power of the input signal. Even if the level or the amplification of the power amplifier fluctuates, it is uniformly detected and corrected.

【0030】すなわち、歪み抽出手段の出力には、増幅
器の出力信号に含まれる歪み成分が従来例より安定にか
つ精度よく得られるので、歪み補償の精度と安定性とが
高められる。
That is, since the distortion component contained in the output signal of the amplifier can be obtained more stably and more accurately at the output of the distortion extracting means, the accuracy and stability of the distortion compensation can be improved.

【0031】また、上述した位相差の検出と補正とは歪
み検出手段の2つの入力に至る2つの信号経路の総合利
得の差を吸収する電力制御手段の制御と並行して個別に
行われ、かつ歪み補償手段の処理と分離して行われるの
で、歪み補償特性を維持するために必要な位相や利得の
可変制御の平衡性と安定性とが向上する。
The detection and correction of the phase difference are individually performed in parallel with the control of the power control means for absorbing the difference between the total gains of the two signal paths leading to the two inputs of the distortion detection means. In addition, since the processing is performed separately from the processing of the distortion compensating means, the balance and stability of the variable control of the phase and the gain necessary for maintaining the distortion compensation characteristics are improved.

【0032】したがって、本発明にかかわる歪み補償回
路を付加した電力増幅器では、その性能が高められる。
Therefore, the performance of the power amplifier to which the distortion compensation circuit according to the present invention is added can be enhanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明の一実施例を示す図である。FIG. 2 is a diagram showing one embodiment of the present invention.

【図3】従来の歪み補償回路の構成例を示す図である。FIG. 3 is a diagram illustrating a configuration example of a conventional distortion compensation circuit.

【図4】歪み補償回路の各部における信号の周波数スペ
クトラムを示す図である。
FIG. 4 is a diagram illustrating a frequency spectrum of a signal in each section of the distortion compensation circuit.

【符号の説明】[Explanation of symbols]

11 入力信号処理手段 13 歪み抽出手段 15 歪み補償手段 17 位相制御手段 19 電力制御手段 21,56 制御部 22,47,51 可変移相器(Φ) 23,41,43 電力分配器(H) 24 歪み抽出制御部 25 90度ハイブリッド(HYB) 26 乗算器 27 AGC増幅器 28 乗算器 29 電圧比較器(CMP) 30 アップダウンカウンタ(UDC) 31 リードオンリメモリ(ROM) 32 D/A変換器(D/A) 33 制御回路(CNT) 42 電力増幅器 44 遅延線 45,49 電力合成器(H) 46 バンドパスフィルタ(BPF) 48,52 可変減衰器 50、55 検波器 53 補償増幅器 54 減衰器 Reference Signs List 11 input signal processing means 13 distortion extraction means 15 distortion compensation means 17 phase control means 19 power control means 21, 56 control unit 22, 47, 51 variable phase shifter (Φ) 23, 41, 43 power distributor (H) 24 Distortion extraction controller 25 90-degree hybrid (HYB) 26 multiplier 27 AGC amplifier 28 multiplier 29 voltage comparator (CMP) 30 up / down counter (UDC) 31 read-only memory (ROM) 32 D / A converter (D / A) 33 control circuit (CNT) 42 power amplifier 44 delay line 45, 49 power combiner (H) 46 band pass filter (BPF) 48, 52 variable attenuator 50, 55 detector 53 compensation amplifier 54 attenuator

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03F 1/32 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 1/32

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電力増幅器に入力信号を与える信号路か
ら分岐した入力信号の電力レベルと位相とをシフトさせ
る入力信号処理手段(11)と、 前記電力増幅器の出力信号と、前記入力信号処理手段
(11)を介して電力レベルと位相とがシフトした入力
信号とを合成して前記出力信号に含まれる歪み成分を抽
出する歪み抽出手段(13)と、 前記出力信号について、その出力信号と前記歪み抽出手
段(13)によって抽出された歪み成分とを逆相で合成
してその歪み成分を抑圧する歪み補償手段(15)とを
備えた歪み補償回路において、 前記入力信号処理手段(11)を介して電力レベルと位
相とがシフトした入力信号と前記出力信号との積からこ
れらの信号の位相差を検出し、その位相差が減少する方
向に、前記入力信号処理手段(11)がシフトさせる位
相のシフト量を可変する位相制御手段(17)と、 前記入力信号処理手段(11)を介して電力レベルと位
相とがシフトした入力信号と前記出力信号との電力レベ
ルの差を検出し、その差が減少する方向に、前記入力信
号処理手段(11)がシフトさせる電力レベルのシフト
量を可変する電力制御手段(19)とを備えたことを特
徴とする歪み補償回路。
1. An input signal processing means for shifting a power level and a phase of an input signal branched from a signal path for supplying an input signal to a power amplifier, an output signal of the power amplifier, and the input signal processing means. (11) a distortion extraction unit (13) that combines an input signal whose power level and phase are shifted to extract a distortion component included in the output signal, and for the output signal, A distortion compensating means (15) for synthesizing the distortion component extracted by the distortion extracting means (13) in a reverse phase to suppress the distortion component, wherein the input signal processing means (11) through detecting a phase difference between these signals from the product of the input signal and the output signal and the power level and the phase was shifted, towards which the phase difference is reduced
Countercurrent, the input signal processing means (11) phase control means which varies the shift amount of the phase shifting (17), the input signal shifted and the power level and phase through the input signal processing means (11) And a power control means (19) for detecting a difference in power level between the input signal processing means and the output signal, and varying a shift amount of the power level shifted by the input signal processing means (11) in a direction in which the difference is reduced. A distortion compensation circuit.
JP19039592A 1992-07-17 1992-07-17 Distortion compensation circuit Expired - Fee Related JP3160081B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19039592A JP3160081B2 (en) 1992-07-17 1992-07-17 Distortion compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19039592A JP3160081B2 (en) 1992-07-17 1992-07-17 Distortion compensation circuit

Publications (2)

Publication Number Publication Date
JPH0637552A JPH0637552A (en) 1994-02-10
JP3160081B2 true JP3160081B2 (en) 2001-04-23

Family

ID=16257446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19039592A Expired - Fee Related JP3160081B2 (en) 1992-07-17 1992-07-17 Distortion compensation circuit

Country Status (1)

Country Link
JP (1) JP3160081B2 (en)

Also Published As

Publication number Publication date
JPH0637552A (en) 1994-02-10

Similar Documents

Publication Publication Date Title
JP3393650B2 (en) Adaptive amplifier distortion compensation circuit
JP3342018B2 (en) RF amplifier having adaptive predistortion circuit
US8928403B2 (en) Envelope path processing for envelope tracking amplification stage
US7496333B2 (en) Transmission circuit and communication apparatus employing the same
US6242978B1 (en) Method and apparatus for linearizing an amplifier
EP0899870A1 (en) Apparatus and method for pre-distortion correction of a power amplifier
JPH10145161A (en) Pre-distortion automatic adjustment circuit
US6081156A (en) Method and apparatus for amplifying feedforward linear power using pilot tone hopping
JPH0537263A (en) Fixed amplitude wave synthesis type amplifier
US6320461B1 (en) Ultra-linear feedforward RF power amplifier
KR20050101210A (en) Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier
CN1330088C (en) An adaptive linearization technique for communication building block
EP1652294A1 (en) Cartesian loop transmitter and method of adjusting an output level of such transmitter
JP2008172544A (en) Distortion compensation circuit using diode linearizer
JPH0637551A (en) Distortion compensation circuit
JP2004165900A (en) Communication device
US6326840B1 (en) Feed-forward distortion compensation amplifier and method of amplifying signal with feed-forward distortion compensation
JP3160081B2 (en) Distortion compensation circuit
CN103036513A (en) Linear power amplifying device
JP2003198273A (en) Amplifier circuit
JP3186113B2 (en) Power amplifier
JP5100339B2 (en) Power amplifier
JP2000261252A (en) Distortion compensation power amplification circuit
AU770576B2 (en) Amplifier stabilisation
KR20020070572A (en) Linear power amplifier having a linearizer using delay line

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010130

LAPS Cancellation because of no payment of annual fees