JP2008172544A - Distortion compensation circuit using diode linearizer - Google Patents
Distortion compensation circuit using diode linearizer Download PDFInfo
- Publication number
- JP2008172544A JP2008172544A JP2007003950A JP2007003950A JP2008172544A JP 2008172544 A JP2008172544 A JP 2008172544A JP 2007003950 A JP2007003950 A JP 2007003950A JP 2007003950 A JP2007003950 A JP 2007003950A JP 2008172544 A JP2008172544 A JP 2008172544A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- component
- power amplifier
- signal
- diode linearizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、無線周波数帯の入力信号を増幅する増幅器から出力される出力信号の歪みを補償することができる、ダイオードリニアライザを用いた歪補償回路に係る発明である。 The present invention relates to a distortion compensation circuit using a diode linearizer that can compensate for distortion of an output signal output from an amplifier that amplifies an input signal in a radio frequency band.
衛星通信、移動体通信およびマイクロ波通信の無線通信器においては、従来より、高周波電力増幅器（以下、単に電力増幅器と称する）が搭載されている。また、電力増幅器を搭載する場合には、電力効率を低下させずに直線性を確保する目的で、無線通信機には歪補償回路も搭載される。電力増幅器の出力歪みを補償する際に用いる歪補償回路として、ダイオードの非線形特性を利用したアナログ・プレディストータ型リニアライザであるダイオードリニアライザを用いた歪補償回路がある。 Conventionally, radio communication devices for satellite communication, mobile communication, and microwave communication are equipped with a high-frequency power amplifier (hereinafter simply referred to as a power amplifier). When a power amplifier is mounted, a distortion compensation circuit is also mounted in the wireless communication device for the purpose of ensuring linearity without reducing power efficiency. There is a distortion compensation circuit using a diode linearizer that is an analog predistorter type linearizer using a nonlinear characteristic of a diode as a distortion compensation circuit used when compensating output distortion of a power amplifier.
ダイオードリニアライザは、ダイオードのバイアス電圧の値を変化させることで、利得特性（ＡＭ−ＡＭ特性）と位相特性（ＡＭ−ＰＭ特性）を調整することができる。具体的に、電力増幅器の出力特性に合わせて回路諸元（抵抗、キャパシタやダイオード等のダイオードリニアライザを構成する各回路）を調整することにより、ダイオードリニアライザは、上記利得特性および位相特性を調整することができる。 The diode linearizer can adjust the gain characteristic (AM-AM characteristic) and the phase characteristic (AM-PM characteristic) by changing the value of the bias voltage of the diode. Specifically, the diode linearizer adjusts the gain characteristic and the phase characteristic by adjusting circuit specifications (each circuit constituting the diode linearizer such as a resistor, a capacitor, and a diode) according to the output characteristic of the power amplifier. be able to.
ダイオードリニアライザを用いた歪補償回路の従来技術は、たとえば特許文献１、２に開示されている。
Conventional techniques of a distortion compensation circuit using a diode linearizer are disclosed in
特許文献１に係る技術では、電力増幅器に対する入力電力レベルを検波している。そして、入力電力が大きい場合には（すなわち、電力増幅器の出力歪みが大きい高出力範囲では）、ダイオードリニアライザを適用することで歪みを補償している。他方、入力電力が小さい場合には（すなわち、実質的に歪み補償が不要とされる低出力範囲では）、ダイオードリニアライザを電力増幅器から切り離しバイパス経路を選択できる。
In the technique according to
また、特許文献２に係る技術では、電力増幅器に対する入力電力レベルを検波している。そして、検波した入力電力レベルと基準レベルとを比較し、基準レベルとの差異に対応させて、バイアス抵抗を切り替えている。当該バイアス抵抗の切り替えにより、ダイオードのバイアス電圧を切り替えることができる（つまり、歪を補償する値を切り替えることができる）。 In the technique according to Patent Document 2, the input power level to the power amplifier is detected. Then, the detected input power level is compared with the reference level, and the bias resistor is switched in accordance with the difference from the reference level. By switching the bias resistor, the bias voltage of the diode can be switched (that is, the value for compensating for distortion can be switched).
しかし、上述した特許文献１に係る技術では、バイアス抵抗が固定であるので、ダイオードリニアライザのバイアス電圧も固定となっていた。したがって、変動する出力電力レベルに対して最適なバイアス電圧を印加できず、広帯域において大きな歪補償量を得ることができないという問題があった。
However, in the technique according to
これに対して、上述した特許文献２に係る技術では、バイアス端子とバイアス抵抗を複数設け、複数のダイオードリニアライザのバイアス電圧を設定することで、電力増幅器の出力歪みの補償範囲を広げることはできる。しかし、当該特許文献２に係る技術は、フィードバック方式ではなく、入力電力レベルを検波し制御を行う方式である。したがって、特許文献２に係る技術には、環境条件等（温度条件や電力増幅器の経年変化など）によって、電力増幅器の出力特性（電力増幅器の利得特性や位相特性）が変化した場合に歪補償精度が悪化するという問題があった。 On the other hand, in the technique according to Patent Document 2 described above, the compensation range of the output distortion of the power amplifier can be expanded by providing a plurality of bias terminals and bias resistors and setting the bias voltages of the plurality of diode linearizers. . However, the technique according to Patent Document 2 is not a feedback method but a method for detecting and controlling the input power level. Therefore, the technique according to Patent Document 2 has distortion compensation accuracy when the output characteristics of the power amplifier (gain characteristics and phase characteristics of the power amplifier) change due to environmental conditions (temperature conditions, aging of the power amplifier, etc.). There was a problem of getting worse.
そこで、本発明は、環境条件等によって電力増幅器の特性が変化したとしても歪補償を精度良く行うことができ、また、電力増幅器で生じた歪を広帯域に軽減できる、ダイオードリニアライザを用いた歪補償回路を提供することを目的とする。 Therefore, the present invention can accurately perform distortion compensation even when the characteristics of the power amplifier change due to environmental conditions and the like, and can also reduce distortion generated in the power amplifier over a wide band. An object is to provide a circuit.
上記の目的を達成するために、本発明に係る請求項１に記載のダイオードリニアライザを用いた歪補償回路は、ダイオードリニアライザと、前記ダイオードリニアライザの前段および後段の少なくともいずれか一方に配設される可変減衰器と、前記ダイオードリニアライザの後段側に配設される電力増幅器において生じた信号の歪量を、所定の換算量に換算する歪換算部と、前記所定の換算量に応じて、前記可変減衰器の減衰量および前記ダイオードリニアライザに流れる電流の電流量の少なくとも一方を制御する制御回路とを、備える。
In order to achieve the above object, a distortion compensation circuit using a diode linearizer according to
本発明の請求項１に記載のダイオードリニアライザを用いた歪補償回路は、電力増幅器において生じた信号の歪量を所定の換算量に換算する歪換算部と、当該所定の換算量に応じて、可変減衰器の減衰量およびダイオードリニアライザに流れる電流の電流量の少なくとも一方を制御する制御回路とを備えている。
A distortion compensation circuit using the diode linearizer according to
したがって、当該歪補償回路は常時、電力増幅器の出力特性から歪レベルを検出し、前記制御を行うことができる。よって、たとえ電力増幅器の出力特性が変化しても追随して前記制御も変化させることができる。これにより、環境条件等によって電力増幅器の特性が変化したとしても歪補償を精度良く行うことができる。 Therefore, the distortion compensation circuit can always detect the distortion level from the output characteristics of the power amplifier and perform the control. Therefore, even if the output characteristic of the power amplifier changes, the control can be changed following the change. As a result, even if the characteristics of the power amplifier change due to environmental conditions or the like, distortion compensation can be performed with high accuracy.
本発明に係るダイオードリニアライザを用いた歪補償回路は、無線周波数帯の入力信号（たとえば高周波信号）を増幅する増幅器から出力される出力信号の歪みを、補償することができる回路である。以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。 A distortion compensation circuit using a diode linearizer according to the present invention is a circuit capable of compensating for distortion of an output signal output from an amplifier that amplifies a radio frequency band input signal (for example, a high frequency signal). Hereinafter, the present invention will be specifically described with reference to the drawings showing embodiments thereof.
＜実施の形態１＞
図１は、実施の形態１に係るダイオードリニアライザを用いた歪補償回路１００の構成を示すブロック図である。
<
FIG. 1 is a block diagram showing a configuration of a
図１に示すように、ダイオードリニアライザを用いた歪補償回路１００は、ダイオードリニアライザ６、可変減衰器７，８、電力増幅器９、分配器１０、乗算器１１、周波数シンセサイザ１２、ＢＰＦ（バンドパスフィルタ）１３，１４、検波器１５，１６、減算器１７、比較回路１８、記憶回路１９、制御回路２０で構成される。なお、電力増幅器９は歪補償対象であるので、厳密には歪補償回路１００の構成要素としては、当該電力増幅器９は除かれる（以下同様である）。
As shown in FIG. 1, a
ここで、第一の検波器１５、第二の検波器１６および減算器１７により、歪換算部が構成されていると把握できる。なお、歪換算部とは、電力増幅器９において生じた信号の歪量を所定の換算量（後述する歪レベル）に換算する部分である。以下、各構成について説明する。
Here, it can be understood that the
ダイオードリニアライザ６は、電力増幅器９の前段（信号入力側）に設けられる。ダイオードリニアライザ６に、電力増幅器９とは逆の利得偏差および逆の位相偏差特性を持たせることにより、当該ダイオードリニアライザ６において電力増幅器９で生じた歪を補償することができる。当該ダイオードリニアライザ６は、図２，３に例示するように、ダイオード１０２，１０７、キャパシタ１０１，１０３，１０５、およびバイアス抵抗１０４等で構成される。
The
図２に示すダイオードリニアライザ６では、入力端子３と出力端子４との間に、入力側バイアス阻止用キャパシタ１０１、ダイオード１０２、および出力側バイアス阻止用キャパシタ１０３を当該順に接続することにより信号路が形成される。ここで、入力端子３は、第一の可変減衰器７の出力部と接続される端子であり、無線周波数帯の信号が入力される。また、出力端子４は、第二の可変減衰器８の入力部と接続される端子であり、無線周波数帯の信号が出力される。
In the
また、図２に示すダイオードリニアライザ６では、入力側バイアス阻止用キャパシタ１０１−ダイオード１０２間の信号路とバイアス端子５との間に配設された、バイアス抵抗（バイアス回路と把握できる）１０４を備えている。さらに、図２に示すダイオードリニアライザ６では、高周波短絡用キャパシタ１０５およびバイアス短絡用インダクタ１０６を備えている。
The
ここで、バイアス端子５は、制御回路２０の出力部と接続されており、当該制御回路２０によって制御された可変バイアスが印加される。また、高周波短絡用キャパシタ１０５の一端は、バイアス端子５−バイアス抵抗１０４間に接続されており、他端は接地に接続されている。また、バイアス短絡用インダクタ１０６の一端は、ダイオード１０２−出力側バイアス阻止用キャパシタ１０３間の信号路に接続されており、他端は接地に接続されている。
Here, the
また、図３に示すダイオードリニアライザ６では、入力端子３と出力端子４との間に、入力側バイアス阻止用キャパシタ１０１および出力側バイアス阻止用キャパシタ１０３を当該順に接続することにより信号路が形成される。ここで、入力端子３は、第一の可変減衰器７の出力部と接続される端子であり、無線周波数帯の信号が入力される。また、出力端子４は、第二の可変減衰器８の入力部と接続される端子であり、無線周波数帯の信号が出力される。
In the
また、図３に示すダイオードリニアライザ６では、入力側バイアス阻止用キャパシタ１０１−出力側バイアス阻止用キャパシタ１０３間の信号路に一端が接続され、他端が接地に接続されたダイオード１０７を備えている。また、図３に示すダイオードリニアライザ６では、バイアス抵抗（バイアス回路と把握できる）１０４および高周波短絡用キャパシタ１０５を備えている。
Further, the
ここで、バイアス端子５は、制御回路２０の出力部と接続されており、当該制御回路２０によって制御された可変バイアスが印加される。また、バイアス抵抗１０４の一端は、上記信号路に接続され、他端は接地に接続されている。また、高周波短絡用キャパシタ１０５の一端は、バイアス端子５−バイアス抵抗１０４間に接続されており、他端は接地に接続されている。
Here, the
図２，３に示すダイオードリニアライザ６において、特性調整用に、逆極性となるダイオードを図示されているダイオード１０２，１０７に加えて並列に配置しても良い。また、図２，３に示す構成において、ダイオード１０２，１０７に対して並列に配置される調整諸元を加えても良い。ここで、調整諸元とは、ダイオードリニアライザ６の利得特性（ＡＭ−ＡＭ特性）、位相特性（ＡＭ−ＰＭ特性）を調整するために用いられる回路素子である。調整諸元として、たとえば、抵抗、キャパシタ、または抵抗とキャパシタの直列接続体等を採用することができる。
In the
また、第一の可変減衰器７は、ダイオードリニアライザ６より前段に配設されていおり、ダイオードリニアライザ６に対する入力電力レベルを調整するための回路である。これに対して、第二の可変減衰器８は、ダイオードリニアライザ６より後段に配設されており、電力増幅器９を含めた系全体の利得を調整するために設けられている。なお、入力端子１を介して、無線周波数帯の信号が第一の可変減衰器７に入力される。
The first variable attenuator 7 is disposed before the
また、電力増幅器９は、ダイオードリニアライザ６の後段（より具体的には、第二の可変減衰器８の後段）に配設されており、無線周波数帯の入力信号を増幅することができる回路である。
Further, the
また、第一の検波器１５は、電力増幅器９から出力された信号（具体的に、電力増幅器９からの出力電力を、乗算器１１および周波数シンセサイザ１２を用いて周波数変換した信号）の変調波成分の検波および当該変調波成分の信号レベルを検出する装置である。これに対して、第二の検波器１６は、電力増幅器９から出力された信号（具体的に、電力増幅器９からの出力電力を、乗算器１１および周波数シンセサイザ１２を用いて周波数変換した信号）の相互変調歪成分の検波および相互変調歪成分の信号レベルを検出する回路である。たとえば、地上デジタル放送で使用されているＯＦＤＭ（直交波周波数分割多重）信号を用いて、変調波成分、相互変調歪成分等について具体的に説明する。
The
図４は、ＯＦＤＭ信号のスペクトラムを示す。図４において、図面左側が周波数の低域側であり、図面右側が周波数の高域側である。変調波成分は、ＯＦＤＭ信号における信号そのものの成分のことを示し、希望波成分とも称される。また、相互変調歪成分は、ＯＦＤＭ信号において、変調波成分の低域側および変調波成分の高域側に認められる歪成分である。地上デジタル放送の場合には、当該相互変調歪成分は、ｆｃ−３．５ＭＨｚ＜ｆ＜ｆｃ−３．３ＭＨｚ：（変調波成分の低域側）、およびｆｃ＋３．３ＭＨｚ＜ｆ＜ｆｃ＋３．５ＭＨｚである：（変調波成分の高域側）。ここで、ｆｃは、変調波成分の中心周波数である。 FIG. 4 shows the spectrum of the OFDM signal. In FIG. 4, the left side of the drawing is the low frequency side of the frequency, and the right side of the drawing is the high frequency side of the frequency. The modulated wave component indicates a component of the signal itself in the OFDM signal and is also referred to as a desired wave component. Further, the intermodulation distortion component is a distortion component recognized in the low frequency side of the modulation wave component and the high frequency side of the modulation wave component in the OFDM signal. In the case of terrestrial digital broadcasting, the intermodulation distortion component is fc−3.5 MHz <f <fc−3.3 MHz: (low frequency side of the modulated wave component), and fc + 3.3 MHz <f <fc + 3.5 MHz. Yes: (High frequency side of modulated wave component). Here, fc is the center frequency of the modulated wave component.
減算器１７は、第一の検波器１５からの出力結果および第二の検波器１６からの出力結果との差分を求める回路である。つまり、減算器１７において、変調波成分の信号レベルと相互変調歪成分（変調波に対して高域側の相互変調歪成分または変調波に対して低域側の相互変調歪成分）の信号レベルの差分（たとえば、図４におけるＩＭ＿ＨまたはＩＭ＿Ｌ）を求める。
The
上記から分かるように、第一の検波器１５、第二の検波器１６および減算器１７により、歪換算部が構成されており、当該歪換算部では、電力増幅器９において生じた信号の歪量を所定の換算量（減算器１７からの出力）に換算している。
As can be seen from the above, the
また、制御回路２０は、バイアス端子５を介して可変バイアスをダイオードリニアライザ６に印加することができる。当該制御回路２０は、上記歪換算部からの所定の換算量に応じて、可変減衰器７，８の減衰量およびダイオードリニアライザ６に流れる電流の電流量の少なくとも一方を制御している。ここで、前記電流量の調整は、バイアス端子５に印加するバイアスを変化させることにより実現される。
Further, the
より具体的には、制御回路２０は、減算器１７の出力結果と所定値との比較に基づいて、前記制御（つまり、可変減衰器７，８の減衰量および／またはダイオードリニアライザ６に流れる電流の電流量制御）を行う。ここで、減算器１７の出力結果と所定値との比較は、比較回路１８で実施され、上記所定値は記憶回路１９に記憶されている。
More specifically, the
次に、実施の形態１に係るダイオードリニアライザ６を用いた歪補償回路１００の動作を以下に説明する。
Next, the operation of the
分配器１０は、電力増幅器９の出力信号を分配して、当該出力信号を出力端子２および乗算器１１に供給する。乗算器１１では、分配器１０から供給された信号と周波数シンセサイザ１２からの出力を掛け合わせ、電力増幅器９の出力信号に対して周波数変換を行う。その後、乗算器１１は、当該周波数変換後の信号を、第一のＢＰＦ１３および第二のＢＰＦ１４に供給する。
The
第一のＢＰＦ１３は、乗算器１１からの出力信号から変調波成分を取り出し、当該変調波成分を第一の検波器１５に供給する。他方、第二のＢＰＦ１４は、乗算器１１からの出力信号から相互変調歪成分を取り出し、当該相互変調歪成分を第二の検波器１６に供給する。
The
第一の検波器１５では、第一のＢＰＦ１３から供給された変調波成分を検波し、当該変調波成分の信号レベルを検出し、当該変調波成分の信号レベルを減算器１７に供給する。他方、第二の検波器１６は、第二のＢＰＦ１４から供給された相互変調歪成分を検波し、当該相互変調歪成分の信号レベルを検出し、当該相互変調歪成分の信号レベルを減算器１７に供給する。ここで、第二の検波器１６では、変調波に対して高域側の相互変調歪成分の信号レベルおよび変調波に対して低域側の相互変調歪成分の信号レベルのいずれか一方が検出される。
The
減算器１７では、変調波成分の信号レベルと相互変調歪成分の信号レベルとの差（たとえば、図４におけるＩＭ＿ＨまたはＩＭ＿Ｌであり、以下当該信号レベルの差を、歪レベルと称す）を求める。そして、減算器１７は、当該歪レベル信号を比較回路１８に供給する。
The
比較回路１８では、減算器１７からの歪レベル信号と記憶回路１９からの基準値（所定値と把握でき、装置電源投入時において予め設定した値）とを比較する。比較回路１８は、当該比較の結果、より小さい方の値を新たな基準値として記憶回路１９に供給する。記憶回路１９では、当該新たな基準値を前回の基準値に変えて記憶する。たとえば、「基準値＞歪レベル」の場合には、歪レベルを新たな基準値（新たな所定値と把握できる）として記憶回路１９に記憶する。これに対して、「基準値＜歪レベル」の場合には、基準値を再度記憶回路１９に記憶する。つまり、装置電源投入時から、記憶回路１９に記憶される基準値（所定値）は変化し得る。また、歪補償制御を繰り返し行った結果、歪レベルが最小となったときの値が基準値（所定値）となる。
The
また、比較回路１８における比較処理後、記憶回路１９は、新たな基準値に応じて、ダイオードリニアライザ６に流れる電流に対する制御信号、および可変減衰器７，８の減衰量に対する制御信号を制御回路２０に供給する。
In addition, after the comparison processing in the
制御回路２０は、記憶回路１９からの制御信号に従って、ダイオードリニアライザ６の電流の制御（ダイオードリニアライザ６にバイアス抵抗を設けた場合には、バイアス端子５に印加する電圧の制御）と可変減衰器７，８の減衰量の制御を行う。
The
ここで、ダイオードリニアライザ６に流れる電流の電流量の制御と可変減衰器７，８の減衰量の制御は、次の順に優先付けをして行う。まず、可変減衰器７，８の減衰量を制御し、最も歪レベルが小さくなる設定を探索する。次に、ダイオードリニアライザ６の電流量の制御を行い、最も歪レベルが小さくなる設定を探索する。前記動作を繰り返し行い、歪レベルが予め設定した適正歪レベル以下となるように制御する。当該制御の概要を以下に示す。
Here, the control of the amount of current flowing through the
なお、上記順序で制御を行うのは、可変減衰器７，８の減衰量の調整が、ダイオードリニアライザ６に流れる電流の調整よりも、より歪特性（相互変調歪）に影響を及ぼすという実験結果によるものである。
Note that the control is performed in the above order because the adjustment of the attenuation amount of the
歪補償回路１００内には、予め適正歪レベルが設定されている。当該適正歪レベルとは、ユーザの仕様や業界標準などで製品に求められる歪レベルのことである。つまり、適正歪レベルは、製品に求められる性能の一要素と把握できる。以下で説明するように、本発明では、基準値＜適正歪レベルとなるように歪補償制御が継続して繰り返し実行される。
In the
さて、適正歪レベルに対して現在の歪レベルが小さい場合には、歪補償制御を行わず（つまり、制御回路２０に制御信号を送信することも無く、制御回路２０がダイオードリニアライザ６に流れる電流の電流量や可変減衰器７，８の減衰量も制御することも無い）、上記歪レベルの検出動作を引き続き行う。
When the current distortion level is smaller than the appropriate distortion level, distortion compensation control is not performed (that is, a control signal is not transmitted to the
これに対して、適正歪レベルに対して現在の歪レベルが大きい場合には、以下の論理にて制御（歪補償制御）を行う。 On the other hand, when the current distortion level is larger than the appropriate distortion level, control (distortion compensation control) is performed according to the following logic.
まず、制御回路２０は、可変減衰器７，８の減衰量を、設定した初期値、変動範囲、変動ステップをもとに変化させ、最適な設定を探索する。そして、適正歪レベルに対して前記検索後の歪レベルが小さい場合には、制御回路２０は可変減衰器７，８の制御を止め、歪レベルの検出動作に戻る。
First, the
また、制御回路２０が可変減衰器７，８の制御を行い、最も軽減された歪レベルを検索したとしても、適正歪レベルに対して前記検索後の歪レベルが大きい場合には、制御回路２０の制御の下、ダイオードリニアライザ６内に配設されているダイオード１０２，１０７に流れる電流の電流量を、設定した初期値、変動範囲、変動ステップをもとに変化させる。当該電流量の制御により、歪レベルを適正歪レベルより小さくする。そして、その後、歪補償制御を中断し、前記歪レベルの検出動作に戻る。以上の動作を繰り返すことで、歪レベルを適正歪レベルより小さくする（歪補償）。
Even if the
実施の形態１に係るダイオードリニアライザを用いた歪補償回路１００は、上記歪換算部において、電力増幅器９において生じた信号の歪量を所定の換算量に換算している。そして、制御回路２０では、前記所定の換算量に応じて、第一の可変減衰器７および／または第二の可変減衰量８の減衰量と、ダイオードリニアライザ６に流れる電流の電流量との少なくとも一方を制御している。
In the
このように、制御回路２０が、ダイオード１０２，１０７に流れる電流の電流量、第一の可変減衰器７の減衰量や第二の可変減衰器８の減衰量を制御することにより、電力増幅器９の利得特性、位相特性の逆特性に近づける方法で、電力増幅器９に対する入力信号を予め歪ませておくことができる。したがって、電力増幅器９において歪が発生したとしても、予め逆特性で歪ませた歪と相殺される。つまり、結果として電力増幅器９から出力される信号の歪が軽減される。
As described above, the
以上にように、当該歪補償回路１００では、電力増幅器９に入力される信号を予め逆特性に歪ませるために、常時上記電流制御および減衰量制御を行っている。
As described above, in the
換言すると、歪補償回路１００は常時、電力増幅器９の出力特性から歪レベルを検出し、前記制御を行っている。よって、たとえ電力増幅器９の出力特性が変化しても追随して前記制御も変化させることができる。よって、たとえ、温度条件や電力増幅器９の経年変化などにより電力増幅器９の出力特性（利得特性および位相特性）が変化したとしても、歪補償を精度良く行うことができる。
In other words, the
また、実施の形態１に係るダイオードリニアライザを用いた歪補償回路１００では、歪換算部は、第一の検波器１５の検波結果（変調波成分の信号レベル）と第２の検波器１６の検波結果（相互変調歪成分の信号レベル）との差分を求めることにより、歪量を上記所定の換算量に換算している。そして、制御回路２０は、減算器１７の出力結果（上記所定の換算量と把握できる。ここでは歪レベル）と記憶回路１９に記憶されている基準値（所定値）との比較に基づいて、前記制御を行っている。
In the
ここで、上記変調波成分および相互変調歪成分は、乗算器１１と周波数シンセサイザ１２とを用いて周波数変換された信号から得られる。つまり、電力増幅器９からの出力信号を周波数変換した後に歪レベルを検出し、ダイオード１０２，１０７に流れる電流と可変減衰器７，８の減衰量の制御を行っている。
Here, the modulated wave component and the intermodulation distortion component are obtained from a signal subjected to frequency conversion using the
したがって、電力増幅器９から出力される信号の周波数がどのような値のものであっても、周波数変換された信号を用いて上記所定の換算量（歪レベル）を求めることができる。換言すれば、歪換算部（ＢＰＦ１３，１４）に入力される周波数が一定に保たれた信号を用いて上記歪レベルを求めている。よって、使用している信号の周波数が変化したとしても、歪レベルを検知することができる（つまり、広帯域に歪レベルを検出できる）。
Therefore, the predetermined conversion amount (distortion level) can be obtained using the frequency-converted signal regardless of the frequency of the signal output from the
そして、当該広帯域に歪レベルを的確に検知しながら、ダイオード１０２，１０７に流れる電流の電流量や可変減衰器７，８の減衰量を変化（制御）している（つまり、歪補償を行っている）。したがって、広帯域に電力増幅器９において生じた歪を軽減することができる。
Then, the current amount of the current flowing through the
なお、上記説明では、制御対象をダイオードリニアライザ６の電流と可変減衰器７，８の減衰量としている。しかし、ダイオードリニアライザ６の電流、第一の可変減衰器７の減衰量、および第二の可変減衰器８の減衰量の少なくともいずれか一方の制御を行う方式であっても良い。
In the above description, the control target is the current of the
＜実施の形態２＞
図５は、この発明の実施の形態２に係るダイオードリニアライザを用いた歪補償回路２００の構成を示すブロック図である。図５において、図１と同様である部分（回路）については同一符号を付している。図５に示すように、本実施の形態に係る歪補償回路２００では、図１に示した構成に、第三のＢＰＦ２１、第三の検波器２２、および減算器２３が加えられている。また、本実施の形態では、比較回路２４内における処理（動作）が異なる。
<Embodiment 2>
FIG. 5 is a block diagram showing a configuration of a
実施の形態１では、変調波成分（希望波成分）と、変調波成分の低域側の相互変調波成分（もしくは変調波成分の高域側の相互変調歪成分）とを検出していた。これに対して、実施の形態２では、変調波成分（希望波成分）、変調波成分の低域側の相互変調歪成分、および、変調波の高域側の相互変調歪成分を検出する構成となっている。 In the first embodiment, the modulated wave component (desired wave component) and the intermodulation wave component on the low frequency side of the modulation wave component (or the intermodulation distortion component on the high frequency side of the modulation wave component) are detected. On the other hand, in the second embodiment, the modulation wave component (desired wave component), the low-frequency intermodulation distortion component of the modulation wave component, and the high-frequency intermodulation distortion component of the modulation wave are detected. It has become.
なお、実施の形態１で述べた、電力増幅器９において生じた信号の歪量を所定の換算量（後述する歪レベル）に換算する歪換算部は、第一の検波器１５、第二の検波器１６、第三の検波器２２、減算器１７および減算器２３により、構成されている。
Note that the distortion conversion unit for converting the distortion amount of the signal generated in the
以下、実施の形態２に係るダイオードリニアライザ６を用いた歪補償回路２００の動作の説明を行う。また、当該歪補償回路２００の動作説明を通して、上記追加された各回路２１，２２，２３および比較回路２４の動作（機能）についても説明する。
Hereinafter, the operation of the
分配器１０が電力増幅器９の出力信号を分配する動作、乗算器１１および周波数シンセサイザ１２を用いた周波数変換の動作は、実施の形態１と同様である。さらに、実施の形態１と同様に、第一のＢＰＦ１３を用いて変調波成分（希望波成分）を抽出し、当該第一の検波器１５において当該変調波成分の信号レベルを検出する。
The operation of distributing the output signal of
また、本実施の形態では、変調波成分の低域側の相互変調歪成分を第二のＢＰＦ１４を用いて抽出し、第二の検波器１６において当該低域側相互変調歪成分の信号レベルを検出する。さらに、変調波成分の高域側の相互変調歪成分を第三のＢＰＦ２１を用いて抽出し、第三の検波器２２において当該高域側相互変調歪成分の信号レベルを検出する。
Further, in the present embodiment, the low-frequency side intermodulation distortion component of the modulated wave component is extracted using the
また、本実施の形態では減算器１７は、変調波成分の信号レベルと低域側相互変調歪成分の信号レベルとの差を取る（たとえば図４に示す歪レベルＩＭ＿Ｌを得る）。これに対して、減算器２３では、変調波成分の信号レベルと高域側相互変調歪成分の信号レベルとの差を取る（たとえば図４に示す歪レベルＩＭ＿Ｈを得る）。各減算結果後、各減算器１７，２３は当該減算結果を比較回路２４に供給する。
In the present embodiment, the
次に、本実施の形態に係る比較回路２４では、減算器１７，２３からの各歪レベルを比較する。そして、当該比較回路２４は、より大きい方の歪レベルを現在の歪レベルとして選択する。
Next, the
以後の動作（比較回路２４における、上記現在の歪レベルと記憶回路１９からの基準値との比較、および制御回路２０における、歪レベルが適正歪レベル以下となるような、ダイオードリニアライザ６の電流と可変減衰器７，８の減衰量との制御）は、実施の形態１で説明した内容と同様である。
Subsequent operations (the comparison of the current distortion level in the
以上のように、本実施の形態に係るダイオードリニアライザ６を用いた歪補償回路２００では、制御回路２０は、第一の減算器１７の出力結果（歪レベル）および第二の減算器２３の出力結果（歪レベル）のいずれか大きい方の出力結果（歪レベル）と、記憶回路１９に格納されている基準値（所定値と把握できる）との比較に基づいて、前記制御を行っている。
As described above, in the
実施の形態１では、低域側相互変調歪成分と高域側相互変調歪成分とが異なる場合に、一方のみ改善しても他方が変化しないまたは悪化することがある。これに対して、本実施の形態では、電力増幅出力を周波数変換した後に変調波成分の低域側および高域側の両方の相互変調歪成分を検出し、大きい歪レベルの方を用いて上記制御を行っている。したがって、両相互変調歪成分を検波することで、本実施の形態に係る歪補償回路２００の方がより精度良く歪補償を行うことができる。
In the first embodiment, when the low-frequency intermodulation distortion component and the high-frequency intermodulation distortion component are different, even if only one is improved, the other may not change or deteriorate. On the other hand, in the present embodiment, after frequency conversion of the power amplification output, the intermodulation distortion components on both the low frequency side and the high frequency side of the modulated wave component are detected, and the above is used by using the higher distortion level. Control is in progress. Therefore, by detecting both intermodulation distortion components, the
＜実施の形態３＞
図６は、この発明の実施の形態４に係るダイオードリニアライザを用いた歪補償回路３００の構成を示すブロック図である。図６において、図１と同様である部分（回路）については同一符号を付している。
<
FIG. 6 is a block diagram showing a configuration of a
図６に示すように、当該歪補償回路３００は、ダイオードリニアライザ６、可変減衰器７，８、電力増幅器９、分配器１０，２８、乗算器１１，２９、Ａ／Ｄ変換器３０，３６、遅延器３１、直交復調器３２，３５、位相器３４、加算器３３、制御回路３７、および記憶回路３８により、構成されている。
As shown in FIG. 6, the
なお、実施の形態１で述べた、電力増幅器９において生じた信号の歪量を所定の換算量（後述する、Ｉ成分同士、Ｑ成分同士の減算量）に換算する歪換算部は、第一の直交復調部、第二の直交復調部、および演算部により構成されている。
The distortion conversion unit that converts the distortion amount of the signal generated in the
ここで、第一の直交復調部は、電力増幅器９より前段側の信号（入力端子１から入力されてくる信号）を直交復調することにより、第一のＩ成分および第一のＱ成分を得る回路部であり、第一のＡ／Ｄ変換器３０、遅延器３１、および第一の直交復調器３２により構成されている。
Here, the first quadrature demodulating unit obtains the first I component and the first Q component by performing quadrature demodulation on the signal upstream from the power amplifier 9 (signal input from the input terminal 1). It is a circuit unit, and is composed of a first A /
また、第二の直交復調部は、電力増幅器９より後段側の信号（出力端子２から出力される信号）を直交復調することにより、第二のＩ成分および第二のＱ成分を得る回路部であり、第二のＡ／Ｄ変換器３６、第二の直交復調器３５により構成されている。
The second orthogonal demodulator is a circuit unit that obtains the second I component and the second Q component by orthogonally demodulating the signal on the rear stage side of the power amplifier 9 (the signal output from the output terminal 2). The second A /
また、演算部は、Ｉ成分同士減算およびＱ成分同士の減算を行う（つまり、Ｉ成分・Ｑ成分に対応する振幅・位相の変化量を求める）回路部であり、位相器３４および加算器３３により、構成されている。
The arithmetic unit is a circuit unit that performs subtraction between I components and subtraction between Q components (that is, obtains the amount of change in amplitude and phase corresponding to the I component and Q component), and includes a
以下、実施の形態３に係るダイオードリニアライザ６を用いた歪補償回路３００の動作について説明する。
Hereinafter, the operation of the
分配器２８は、入力端子１から入力されてきた入力信号を可変減衰器７および乗算器２９に分配する。次に、乗算器２９では、分配器２８から供給された信号と周波数シンセサイザ１２からの信号とを掛け合わせることにより、周波数変換を行う。そして、乗算器２９は、当該周波数変換された信号を、第一のＡ／Ｄ変換器３０に供給する。
The
次に、第一のＡ／Ｄ変換器３０では、上記周波数変換された信号をアナログ信号からデジタル信号に変換し、当該デジタル信号を遅延器３１に供給する。次に、遅延器３２では、受信したデジタル信号を遅延させる。ここで、分配器２８で分配された各信号は、加算器３３において到達する時間にズレが生じる。したがって、遅延器３１では、分配器２８で分配され電力増幅器９等を経た信号と時間を合わせるために、第一のＡ／Ｄ変換器３０からのデジタル信号を時間遅延させる。
Next, the first A /
その後、遅延器３１は、遅延後のデジタル信号を第一の直交復調器３２に供給する。次に、第一の直交復調器３２では、当該遅延後のデジタル信号を直交復調する。当該直交復調により、第一のＩ成分および第一のＱ成分を得ることができる。その後、第一の直交復調器３２は、当該第一のＩ成分および第一のＱ成分を各々加算器３３に供給する。
Thereafter, the
これに対して、分配器２８で分配された他方の信号は、第一の可変減衰器７、ダイオードリニアライザ６、第二の可変減衰器８および電力増幅器９へと伝播される。その後、電力増幅器９からの信号が、分配器１０により、乗算器１１と出力端子２へと分配される。次に、乗算器１１では、分配器１０から供給された信号と周波数シンセサイザ１２からの出力を掛け合わせる。これにより、電力増幅器９の出力信号が周波数変換される。その後、乗算器１１は、当該周波数変換後の信号を第二のＡ／Ｄ変換器３６に供給する。
On the other hand, the other signal distributed by the
次に、第二のＡ／Ｄ変換器３６では、乗算器１１から供給された周波数変換後のアナログ信号を、デジタル信号に変換する。そして、第二のＡ／Ｄ変換器３６は、当該デジタル信号を第二の直交復調器３５に供給する。第二の直交復調器３５では、前記デジタル信号を直交復調する。当該直交復調により、第二のＩ成分および第二のＱ成分が得られる。
Next, the second A /
次に、演算部において、第一のＩ成分と第二のＩ成分の減算、および第一のＱ成分と第二のＱ成分減算が行われる。 Next, in the calculation unit, the first I component and the second I component are subtracted, and the first Q component and the second Q component are subtracted.
より具体的に、位相器３４は、第二のＩ成分および第二のＱ成分を、第一のＩ成分および第一のＱ成分と逆符号となるように位相を変化させる。そして、加算器３３において、第一のＩ成分と位相変化した第二のＩ成分との加算（換言すれば、第一のＩ成分と第二のＩ成分との減算）、および、第一のＱ成分と位相変化した第二のＱ成分との加算（換言すれば、第一のＱ成分と第二のＱ成分との減算）を各々行う。そして、加算器３３は、当該加算結果（演算部からの出力結果と把握できる）を制御回路３７に供給する。
More specifically, the
さて、記憶回路３８には複数の制御値が記憶されている。制御回路３７は、演算部からの出力結果に応じて、記憶回路３８から所定の制御値を読み出す。次に、制御回路３７は、当該読み出した所定の制御値に基づいて、ダイオードリニアライザ６の電流の電流量、および可変減衰器７，８の減衰量を制御する（歪補償の実行）。
The
以上のように、本実施の形態に係るダイオードリニアライザを用いた歪補償回路３００では、制御回路３７は、演算部の出力結果（加算器３３からの加算結果）に応じて、記憶回路３８から所定の制御値を選択している。そして、制御回路３７は、当該選択した所定の制御値に基づいて、前記制御（ダイオードリニアライザ６および可変減衰器７，８の制御）を行っている。
As described above, in the
したがって、実施の形態１と同様に、制御回路３７が、ダイオードリニアライザ６に配設されるダイオードに流れる電流の電流量、第一の可変減衰器７の減衰量や第二の可変減衰器８の減衰量を制御することにより、電力増幅器９の利得特性、位相特性の逆特性に近づける方法で、電力増幅器９に対する入力信号を予め歪ませておくことができる。したがって、電力増幅器９において歪が発生したとしても、予め逆特性で歪ませた歪と相殺される。つまり、結果として電力増幅器９から出力される信号の歪が軽減される。
Therefore, as in the first embodiment, the
以上にように、当該歪補償回路３００では、電力増幅器９に入力される信号を予め逆特性に歪ませるために、常時上記電流制御および減衰量制御を行っている。
As described above, in the
換言すると、歪補償回路３００は常時、電力増幅器９の出力特性から所定の換算量（加算器３３からの出力結果）を検出し、前記制御を行っている。よって、たとえ電力増幅器９の出力特性が変化しても追随して前記制御も変化させることができる。よって、たとえ、温度条件や電力増幅器９の経年変化などにより電力増幅器９の出力特性（利得特性および位相特性）が変化したとしても、歪補償を精度良く行うことができる。
In other words, the
また、実施の形態３に係るダイオードリニアライザを用いた歪補償回路３００では、歪換算部は、第一のＩ成分と第二のＩ成分の差分および第一のＱ成分と第二のＱ成分の差分を求めることにより、歪量を上記所定の換算量に換算している。そして、制御回路３７は、加算器３３からの出力結果（演算部からの出力結果と把握できる）に応じて、記憶回路３８に記憶されている所定の制御値を読み出している。そして、制御回路３７は、当該所定の制御値に基づいて、前記制御を行っている。
In the
ここで、上記各Ｉ成分およびＱ成分は、乗算器１１と周波数シンセサイザ１２とを用いて周波数変換された信号から得られる。つまり、電力増幅器９からの出力信号を周波数変換した後に歪レベルを検出し、ダイオードに流れる電流と可変減衰器７，８の減衰量の制御を行っている。
Here, each of the I component and the Q component is obtained from a signal subjected to frequency conversion using the
したがって、電力増幅器９から出力される信号の周波数がどのような値のものであっても、周波数変換された信号を用いて上記所定の換算量を求めることができる。換言すれば、歪換算部（Ａ／Ｄ変換器３０，３６）に入力される周波数が一定に保たれた信号を用いて上記所定の換算量（歪量と一対一の関係を有する量）を求めている。よって、使用している信号の周波数が変化したとしても、所定の換算量を検知することができる。
Therefore, regardless of the value of the frequency of the signal output from the
そして、当該広帯域に所定の換算量を的確に検知しながら、ダイオードリニアライザ６内に流れる電流の電流量や可変減衰器７，８の減衰量を変化（制御）している（つまり、歪補償を行っている）。したがって、広帯域に電力増幅器９において生じた歪を軽減することができる。
The current amount of the current flowing in the
＜実施の形態４＞
実施の形態１に係る歪補償回路１００において、ダイオードリニアライザ６も温度特性を有している。電力増幅器９の出力電力レベルを一定に保つため（つまり、入力端子１から出力端子２までの利得を一定に保つため）に、ダイオードリニアライザ６の利得特性（ＡＭ−ＡＭ特性）の変化を第二の可変減衰器８によって相殺する必要がある。したがって、前記必要性のために、ダイオードリニアライザ６の温度を観測する必要がある。これが、本実施の形態に係るダイオードリニアライザを用いた歪補償回路である。
<
In the
図７は、この発明の実施の形態４に係るダイオードリニアライザを用いた歪補償回路４００の構成を示すブロック図である。図７において、図１と同様である部分（回路）については同一符号を付している。
FIG. 7 is a block diagram showing a configuration of a
図７に示すように、本実施の形態に係る歪補償回路４００では、図１に示した構成に、記憶回路２５および温度検出部２７が加えられている。また、本実施の形態に係る制御回路２６は、実施の形態１で説明した制御に加え、温度検出部２７の出力結果に応じた制御も行う。つまり、本実施の形態に係る歪補償回路４００は、ダイオードリニアライザ６の温度補償に対応できる構成となっている。
As shown in FIG. 7, in the
具体的に、温度検出部２７は、ダイオードリニアライザ６の内部温度または付近温度を検出することができ、ダイオードリニアライザ６の温度を観測する温度センサとアナログ信号をデジタル信号に変換するＡ／Ｄ変換器とで構成される。また、制御回路２６は、温度検出部の検出結果に応じて、ダイオードリニアライザ６の後段に配設されている第二の可変減衰器８の減衰量を制御する。つまり、制御回路２６は、第二の可変減衰器８の減衰量制御と同時にダイオードリニアライザ６の温度補償も行う。
Specifically, the
以下、実施の形態４に係るダイオードリニアライザ６を用いた歪補償回路４００の動作について説明する。ここで、電力増幅器９からの出力信号を分配器１０で分配し、歪レベルを検出までの動作は、発明の実施の形態１と同様である。
The operation of the
さて、制御回路２６が第二の可変減衰器８の減衰量を制御するに際して、本実施の形態に係る歪補償回路４００は次の動作を行う。
When the
まず、温度検出部２７がダイオードリニアライザ６内の温度または当該ダイオードリニアライザ６の周辺の温度を検出する。そして、温度検出部２７は、制御回路２６に温度検出結果を供給する。
First, the
次に、制御回路２６は、温度検出部２７からの温度検出結果を基に、記憶回路２５より温度補正値を取り出す。
Next, the
つまり、ダイオードリニアライザ６のみでの温度変化による利得特性（ＡＭ−ＡＭ特性）の変化を予め取得しておく（これが後述する温度補正値となる）。そして、温度検出部２７における温度検出結果に対応する温度補正値を記憶回路２５から取り出す。
That is, a change in gain characteristic (AM-AM characteristic) due to a temperature change only in the
その後、第二の可変減衰器８の減衰量を制御する際に、制御回路２６は、当該取り出した温度補正値を加えて制御を行う。つまり、制御回路２６は、実施の形態１で述べた第二の可変減衰器８の減衰量の制御に加えて、温度検出部２７の検出結果に応じて、第二の可変減衰器８の減衰量を制御する。
Thereafter, when controlling the amount of attenuation of the second
ここで、ダイオードリニアライザ６の温度特性により、利得特性が減少している場合には、常温の場合の可変減衰器８での減衰量の制御値に温度補正値を足し合わせる。これに対して、ダイオードリニアライザ６の利得特性が増加している場合には、常温の場合の可変減衰器８での減衰量の制御値から温度補正値を差し引く。このように、温度補正値を可変減衰器８の制御に加算する（または減算する）ことで、入力端子１から出力端子２までの利得を精度良く一定に保つことができる。
Here, when the gain characteristic is reduced due to the temperature characteristic of the
なお、制御回路２６における、ダイオードリニアライザ６の電流の電流量の制御および第一の可変減衰器７の減衰量の制御は、実施の形態１で説明した内容と同様である。
The control of the current amount of the
以上のように、本実施の形態に係るダイオードリニアライザを用いた歪補償回路４００は、ダイオードリニアライザ６の温度を検出する温度検出部２７を備えている。そして、制御回路２６は、温度検出部２７の検出結果に応じて、第二の可変減衰器８の減衰量を制御している。
As described above, the
このように、温度によるダイオードリニアライザ６の利得特性の変化をも考量して歪補償を行っているので、実施の形態１に係る歪補償回路１００に比べて、歪補償制御の精度がさらに向上させることができる。
As described above, since the distortion compensation is performed considering the change in the gain characteristic of the
なお、上記したように本実施の形態に係る歪補償回路４００は、実施の形態１に係る歪補償回路１００において、温度による利得変動を低減するように構成されている。つまり、第二の可変減衰器８の減衰量の制御の際に、ダイオードリニアライザ６の温度を考慮している。当該ダイオードリニアライザ６の温度を考慮した第二の可変減衰器８の制御は、実施の形態２，３に係る歪補償回路２００，３００において適用できることは言うまでも無い。
Note that, as described above, the
６ ダイオードリニアライザ、７ 第一の可変減衰器、８ 第二の可変減衰器、９ 電力増幅器、１０，２８ 分配器、１１，２９ 乗算器、１２ 周波数シンセサイザ、１３ 第一のＢＰＦ、１４ 第二のＢＰＦ、１５ 第一の検波器、１６ 第二の検波器、１７，２３ 減算器、１８，２４ 比較回路、１９，２５，３８ 記憶回路、２０，２６，３７ 制御回路、２１ 第三のＢＰＦ、２２ 第三の検波器、２７ 温度検出部、３０ 第一のＡ／Ｄ変換器、３１ 遅延器、３２ 第一の直交復調器、３３ 加算器、３４ 位相器、３５ 第二の直交復調器、３６ 第二のＡ／Ｄ変換器。 6 diode linearizer, 7 first variable attenuator, 8 second variable attenuator, 9 power amplifier, 10, 28 divider, 11, 29 multiplier, 12 frequency synthesizer, 13 first BPF, 14 second BPF, 15 First detector, 16 Second detector, 17, 23 Subtractor, 18, 24 Comparison circuit, 19, 25, 38 Memory circuit, 20, 26, 37 Control circuit, 21 Third BPF, 22 third detector, 27 temperature detector, 30 first A / D converter, 31 delay unit, 32 first quadrature demodulator, 33 adder, 34 phase shifter, 35 second quadrature demodulator, 36 Second A / D converter.
Claims (5)
前記ダイオードリニアライザの前段および後段の少なくともいずれか一方に配設される可変減衰器と、
前記ダイオードリニアライザの後段側に配設される電力増幅器において生じた信号の歪量を、所定の換算量に換算する歪換算部と、
前記所定の換算量に応じて、前記可変減衰器の減衰量および前記ダイオードリニアライザに流れる電流の電流量の少なくとも一方を制御する制御回路とを、備える、
ことを特徴とするダイオードリニアライザを用いた歪補償回路。 A diode linearizer;
A variable attenuator disposed in at least one of a front stage and a rear stage of the diode linearizer;
A distortion conversion unit that converts a distortion amount of a signal generated in a power amplifier disposed on a downstream side of the diode linearizer into a predetermined conversion amount;
A control circuit that controls at least one of the amount of attenuation of the variable attenuator and the amount of current flowing through the diode linearizer according to the predetermined conversion amount,
The distortion compensation circuit using the diode linearizer characterized by the above-mentioned.
前記歪換算部は、
前記電力増幅器から出力された信号の変調波成分の信号レベルを検出する第一の検波器と、
前記電力増幅器から出力された信号の相互変調歪成分の信号レベルを検出する第二の検波器と、
前記第一の検波器の検出結果と前記第二の検波器の検出結果との差分を求める減算器とを、備えており、
前記制御回路は、
前記減算器の出力結果である前記所定の換算量と前記所定値との比較に基づいて、前記制御を行う、
ことを特徴とする請求項１に記載のダイオードリニアライザを用いた歪補償回路。 A storage circuit for storing a predetermined value;
The strain conversion unit is
A first detector for detecting a signal level of a modulated wave component of a signal output from the power amplifier;
A second detector for detecting a signal level of an intermodulation distortion component of a signal output from the power amplifier;
A subtractor for obtaining a difference between the detection result of the first detector and the detection result of the second detector,
The control circuit includes:
The control is performed based on a comparison between the predetermined conversion amount that is an output result of the subtractor and the predetermined value.
A distortion compensation circuit using the diode linearizer according to claim 1.
前記歪換算部は、
前記電力増幅器から出力された信号の変調波成分の信号レベルを検出する第一の検波器と、
前記電力増幅器から出力された信号の前記変調波成分より低周波域側に存する低域側相互変調歪成分の信号レベルを検出する第二の検波器と、
前記電力増幅器から出力された信号の前記変調波成分より高周波域側に存する高域側相互変調歪成分の信号レベルを検出する第三の検波器と、
前記第一の検波器の検波結果と前記第二の検波結果との差分を求める第一の減算器と、
前記第一の検波器の検波結果と前記第三の検波結果との差分を求める第二の減算器とを、備えており、
前記制御回路は、
前記第一の減算器の出力結果および前記第二の減算器の出力結果のいずれか大きい方の出力結果と、前記所定値との比較に基づいて、前記制御を行う、
ことを特徴とする請求項１に記載のダイオードリニアライザを用いた歪補償回路。 A storage circuit for storing a predetermined value;
The strain conversion unit is
A first detector for detecting a signal level of a modulated wave component of a signal output from the power amplifier;
A second detector for detecting a signal level of a low-frequency intermodulation distortion component existing on a lower frequency side than the modulated wave component of the signal output from the power amplifier;
A third detector for detecting a signal level of a high-frequency intermodulation distortion component existing on a higher frequency side than the modulated wave component of the signal output from the power amplifier;
A first subtractor for obtaining a difference between the detection result of the first detector and the second detection result;
A second subtractor for obtaining a difference between the detection result of the first detector and the third detection result,
The control circuit includes:
Performing the control based on a comparison between the output result of the first subtractor and the output result of the second subtracter, whichever is larger, and the predetermined value;
A distortion compensation circuit using the diode linearizer according to claim 1.
前記歪換算部は、
前記電力増幅器より前段側の信号を直交復調することにより、第一のＩ成分および第一のＱ成分を得る第一の直交復調部と、
前記電力増幅器より後段側の信号を直交復調することにより、第二のＩ成分および第二のＱ成分を得る第二の直交復調部と、
前記第一のＩ成分と前記第二のＩ成分および前記第一のＱ成分と前記第二のＱ成分の、各々の減算を行う演算部とを、備えており、
前記制御回路は、
前記演算部の出力結果に応じて前記記憶回路から所定の前記制御値を選択し、当該選択した所定の制御値に基づいて、前記制御を行う、
ことを特徴とする請求項１に記載のダイオードリニアライザを用いた歪補償回路。 A storage circuit for storing a plurality of control values;
The strain conversion unit is
A first quadrature demodulator that obtains a first I component and a first Q component by quadrature demodulating a signal upstream of the power amplifier;
A second quadrature demodulator that obtains a second I component and a second Q component by quadrature demodulating the signal on the rear stage side of the power amplifier;
An arithmetic unit that subtracts each of the first I component, the second I component, the first Q component, and the second Q component;
The control circuit includes:
Selecting the predetermined control value from the storage circuit according to the output result of the arithmetic unit, and performing the control based on the selected predetermined control value;
A distortion compensation circuit using the diode linearizer according to claim 1.
前記制御回路は、
前記温度検出部の検出結果に応じて、前記ダイオードリニアライザの後段に配設されている前記可変減衰器の減衰量を制御する、
ことを特徴とする請求項１ないし請求項４のいずれかに記載のダイオードリニアライザを用いた歪補償回路。 A temperature detection unit for detecting the temperature of the diode linearizer;
The control circuit includes:
In accordance with the detection result of the temperature detector, the amount of attenuation of the variable attenuator disposed in the subsequent stage of the diode linearizer is controlled.
A distortion compensation circuit using the diode linearizer according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007003950A JP2008172544A (en) | 2007-01-12 | 2007-01-12 | Distortion compensation circuit using diode linearizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007003950A JP2008172544A (en) | 2007-01-12 | 2007-01-12 | Distortion compensation circuit using diode linearizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008172544A true JP2008172544A (en) | 2008-07-24 |
Family
ID=39700214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007003950A Pending JP2008172544A (en) | 2007-01-12 | 2007-01-12 | Distortion compensation circuit using diode linearizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008172544A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041634A (en) * | 2008-08-08 | 2010-02-18 | Hitachi Metals Ltd | High frequency power amplifier, and high frequency transmission module and transceiving module using it |
| JP2010176436A (en) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | Square circuit |
| WO2011001575A1 (en) * | 2009-07-02 | 2011-01-06 | パナソニック株式会社 | Transmitting circuit and communication apparatus |
| JP2012015860A (en) * | 2010-07-01 | 2012-01-19 | Univ Of Electro-Communications | Distortion compensation circuit |
| US9300255B2 (en) | 2013-08-15 | 2016-03-29 | Fujitsu Limited | Radio communication circuit and radio communication apparatus |
| JP6305657B1 (en) * | 2017-03-28 | 2018-04-04 | 三菱電機株式会社 | Diode linearizer |
| CN113572432A (en) * | 2021-07-09 | 2021-10-29 | 宁波大学 | Analog predistorter with adjustable memory compensation |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102739A (en) * | 1991-10-04 | 1993-04-23 | Nec Corp | Power amplifier |
| JPH07202581A (en) * | 1993-12-29 | 1995-08-04 | Toshiba Corp | Power amplifier |
| JP2000078037A (en) * | 1998-09-02 | 2000-03-14 | Fujitsu Ltd | Predistorter of amplifier and amplifying device |
| JP2001016048A (en) * | 1999-06-09 | 2001-01-19 | Space Syst Loral Inc | Low-cost linear channel amplifier used together with high power amplifier |
| JP2001230635A (en) * | 2000-02-15 | 2001-08-24 | Mitsubishi Electric Corp | Pre-distorter circuit provided with power monitor function, and adaptive control type high-frequency amplifier |
| JP2002009555A (en) * | 2000-06-16 | 2002-01-11 | Toshiba Corp | Amplifier and pre-distorter |
| JP2002084143A (en) * | 2000-09-11 | 2002-03-22 | Mitsubishi Electric Corp | Linearizer circuit and method for adjusting the same |
| JP2003304122A (en) * | 2002-04-10 | 2003-10-24 | Matsushita Electric Ind Co Ltd | Non-linear distortion compensating device and transmitter |
| WO2006046294A1 (en) * | 2004-10-28 | 2006-05-04 | Mitsubishi Denki Kabushiki Kaisha | Linearizer |
-
2007
- 2007-01-12 JP JP2007003950A patent/JP2008172544A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05102739A (en) * | 1991-10-04 | 1993-04-23 | Nec Corp | Power amplifier |
| JPH07202581A (en) * | 1993-12-29 | 1995-08-04 | Toshiba Corp | Power amplifier |
| JP2000078037A (en) * | 1998-09-02 | 2000-03-14 | Fujitsu Ltd | Predistorter of amplifier and amplifying device |
| JP2001016048A (en) * | 1999-06-09 | 2001-01-19 | Space Syst Loral Inc | Low-cost linear channel amplifier used together with high power amplifier |
| JP2001230635A (en) * | 2000-02-15 | 2001-08-24 | Mitsubishi Electric Corp | Pre-distorter circuit provided with power monitor function, and adaptive control type high-frequency amplifier |
| JP2002009555A (en) * | 2000-06-16 | 2002-01-11 | Toshiba Corp | Amplifier and pre-distorter |
| JP2002084143A (en) * | 2000-09-11 | 2002-03-22 | Mitsubishi Electric Corp | Linearizer circuit and method for adjusting the same |
| JP2003304122A (en) * | 2002-04-10 | 2003-10-24 | Matsushita Electric Ind Co Ltd | Non-linear distortion compensating device and transmitter |
| WO2006046294A1 (en) * | 2004-10-28 | 2006-05-04 | Mitsubishi Denki Kabushiki Kaisha | Linearizer |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010041634A (en) * | 2008-08-08 | 2010-02-18 | Hitachi Metals Ltd | High frequency power amplifier, and high frequency transmission module and transceiving module using it |
| JP2010176436A (en) * | 2009-01-30 | 2010-08-12 | Fujitsu Semiconductor Ltd | Square circuit |
| WO2011001575A1 (en) * | 2009-07-02 | 2011-01-06 | パナソニック株式会社 | Transmitting circuit and communication apparatus |
| US8565344B2 (en) | 2009-07-02 | 2013-10-22 | Panasonic Corporation | Transmission circuit and communication device |
| JP2012015860A (en) * | 2010-07-01 | 2012-01-19 | Univ Of Electro-Communications | Distortion compensation circuit |
| US9300255B2 (en) | 2013-08-15 | 2016-03-29 | Fujitsu Limited | Radio communication circuit and radio communication apparatus |
| JP6305657B1 (en) * | 2017-03-28 | 2018-04-04 | 三菱電機株式会社 | Diode linearizer |
| CN113572432A (en) * | 2021-07-09 | 2021-10-29 | 宁波大学 | Analog predistorter with adjustable memory compensation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100740177B1 (en) | Method and apparatus for compensating mismatch of transmitter using non-linear envelope detector | |
| KR100864558B1 (en) | Distortion compensating apparatus and method | |
| US7327191B2 (en) | Distortion compensating apparatus and method | |
| JP5034319B2 (en) | Distortion compensation apparatus and distortion compensation method | |
| US8022763B2 (en) | Amplifier failure detection apparatus | |
| JP2000078037A (en) | Predistorter of amplifier and amplifying device | |
| US6836646B2 (en) | Circuit and method for compensating for non-linear distortion | |
| JPWO2007046370A1 (en) | Nonlinear distortion detection method and distortion compensation amplification apparatus | |
| JP2008172544A (en) | Distortion compensation circuit using diode linearizer | |
| KR20010050450A (en) | A method and apparatus for reducing adjacent channel power in wireless communication systems | |
| WO2008019283A2 (en) | Phase shifter | |
| JP2001352219A (en) | Nonlinear distortion compensating device | |
| US10979001B2 (en) | Method and system for linearizing an amplifier using transistor-level dynamic feedback | |
| WO2014050382A1 (en) | Compensation device, and wireless communication device | |
| US7418058B2 (en) | Distortion compensating apparatus and method | |
| JP2004165900A (en) | Communication device | |
| JP2008028746A (en) | Distortion compensating device | |
| JPH1093450A (en) | Transmitter | |
| JP2001203541A (en) | Distortion compensation device and distortion compensation method, amplifier and wireless transmitter | |
| JP4127639B2 (en) | Nonlinear compensator | |
| JP2011135143A (en) | Distortion compensating apparatus of predistortion system | |
| JP2004363713A (en) | Transmission apparatus | |
| JP2005236715A (en) | Distortion compensating circuit | |
| JP3160081B2 (en) | Distortion compensation circuit | |
| RU2172552C1 (en) | Device and method for linearizing power amplifier in mobile radio communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
| A977 | Report on retrieval |
Effective date: 20101215 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20101221 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20110426 Free format text: JAPANESE INTERMEDIATE CODE: A02 |