JP3158310B2 - 半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット - Google Patents

半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット

Info

Publication number
JP3158310B2
JP3158310B2 JP20571192A JP20571192A JP3158310B2 JP 3158310 B2 JP3158310 B2 JP 3158310B2 JP 20571192 A JP20571192 A JP 20571192A JP 20571192 A JP20571192 A JP 20571192A JP 3158310 B2 JP3158310 B2 JP 3158310B2
Authority
JP
Japan
Prior art keywords
electrode
layer
ppm
semiconductor device
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20571192A
Other languages
English (en)
Other versions
JPH0653437A (ja
Inventor
文男 納田
宗位 真嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP20571192A priority Critical patent/JP3158310B2/ja
Publication of JPH0653437A publication Critical patent/JPH0653437A/ja
Application granted granted Critical
Publication of JP3158310B2 publication Critical patent/JP3158310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メモリ機能を有する半
導体装置、その製造方法及びこの半導体装置のPt電極
形成用スパッタリングターゲットに関する。
【0002】
【従来の技術】メモリ機能を有する半導体装置は、書き
込み・読み出しの機能によって、SRAM(stati
c random access memory)、D
RAM(dynamic random access
memory)、ROM(read only me
mory)等に分類され、その半導体材料は、ほとんど
Siであり、その他の材料としては特殊な用途にGaA
sが使われるにすぎない。よって、半導体装置では、構
成材料ではなくデバイス構成を変えることによって、多
様な機能が実現されている。
【0003】例えば、前記DRAMは、キャパシタに蓄
えられた電荷の有無によってデータを記憶するものであ
る。そして、キャパシタに蓄えられた電荷はpn接合リ
ーク電流などによって減少するもので、周期的にデータ
のリフレッシュ動作を必要とする。しかし、DRAMは
メモリセルを構成する素子数が少ないので、集積密度が
高く取れ、同一レベルの製作技術ではSRAM(Sta
ticrandomaccess memory)のお
よそ4倍の記憶容量を実現できる。
【0004】そこで、前記従来のDRAMの一般的な模
式図を図1に示す。図1に示す従来のDRAMは、Si
2からなる誘電体層1を高純度Al薄膜からなる電極
2、3で挟持したものが、Siからなる基板4に固定さ
れた構成からなっているものである。
【0005】そして、上記のような構成からなるDRA
Mの中でも、特に設計ルールが1.0μm以下のサブミ
クロンサイズで設計されるDRAMは、前記誘電体層1
に用いる誘電体材料をSiO2に替えて、PZT(Pb
(Zr,Ti)O3)、STO(SrTiO3)等の強誘
電体材料を用いることにより、現行の製造レベルにおい
ても、より高い高集積化を可能とするものである。
【0006】
【発明が解決しようとする課題】しかし、前述した従来
のDRAMにおいて、その誘電体層1にPZT、STO
等の強誘電体材料を用いた場合、前記強誘電体からなる
誘電体層1と高純度のAl薄膜からなる電極2、3との
密着性は良好ではなく、破綻・短絡等の電気的接合性の
問題、またはDRAM使用時には、その機械的強度の劣
化が著しい等の問題を有していた。
【0007】そこで、前記電極2、3を前記Al薄膜に
替えてPt薄膜によって形成することにより、前記強誘
電体からなる誘電体層1と電極2、3との密着性及び接
合強度の改善を図ることが考え出された。そして、この
Pt薄膜からなる電極2、3は、前記Al薄膜からなる
電極2、3の形成方法と同様に、以下のようなスパッタ
リング法により形成されていた。まず、Pt地金よりP
tターゲットを形成する。Ptターゲットは、前記Pt
地金をPt素材として1×10-1〜1×10-2Torr
の真空雰囲気中で、直径2”×3mm厚〜直径3”×3
mm厚程度の小型ターゲットを形成する場合には、酸素
−水素ガスバーナー加熱溶解法を用い、直径4”×3m
m厚以上の大型のターゲットを形成する場合には、高周
波溶解法を用いて溶解することにより製造されていた。
【0008】よって、上述したような方法により形成さ
れたPt薄膜からなる電極2、3は、PZTやSTO等
の強誘電体からなる誘電体層1と電極2、3との密着性
及び接合強度の改善を図り、前記従来のDRAMに比較
して、その性能及び機械的特性の向上を可能にしたが、
近年益々小型化そして高集積化が要求されている半導体
分野においては、さらに機械的強度及び接合強度の向上
の改善を図った高性能の歩留まりの高い半導体装置が求
められている。
【0009】そこで、本願発明者らが、前記Pt薄膜を
電極2、3に用いた前記DRAMを初めとする半導体装
置について鋭意研究した結果、前記DRAMを構成する
誘電体層1とPt薄膜からなる電極2、3の密着強度の
良不良は、前述したPtターゲットのスパッタリング時
にスパッタリング雰囲気中に存在する水素が、ターゲッ
ト中に含有される不純物と反応して吸収され、この結果
ターゲットの使用が進につれて、ターゲットに含まれる
不純物の含有量が多くなることに左右されるものである
と推察されている。そして、前記Pt素材には通常、P
dを初めFe、Ir、Rh等が不可避不純物として含有
されていることが知られており、このため製造されたタ
ーゲットにもこれらの不可避不純物が含有されることは
避けられないものとされている。
【0010】しかし、Pd以外の前記不純物は水素と反
応することがほとんどないこと、またPt素材中のPd
の含有量が多い程、前記DRAMを構成するSiからな
る基板4、Pt電極2、誘電体1、Pt電極3の各層間
の密着性が良好でなくなること等が本願発明者らによっ
て確認されており、前記DRAMを構成する前記各層間
の密着性は、前記Pt薄膜からなる電極2、3を形成す
るターゲット中のPdの含有量が大きく関与しているも
のと考えられている。
【0011】一般的に前記Pt素材中には、30wt・
ppm程度のPdが含有されているが、前述した酸素−
水素ガスバーナー加熱溶解法あるいは高周波溶解法によ
るターゲットの製造方法では、このPdの含有量を低減
させることは不可能である。そこで、前記問題を解決す
る手段として、スパッタリング雰囲気中の水素濃度をA
rの露点管理によって制御してターゲットに吸収される
水素量を低減することが考えられた。しかし、Arの露
点管理は−60℃程度が限界であって、これ以下の管理
は工業的に困難であり、この程度の温度ではPt素材中
のPd含有量が、前述のように30wt・ppm程度の
場合には、前記水素濃度を充分に制御することは不可能
である。
【0012】よって、本発明は上記事情に鑑みてなされ
たもので、DRAM等に用いられる半導体装置であって
前記Pt電極と誘電体層、誘電体層とPt電極の密着強
度の向上を図り、信頼性の高い半導体装置、およびこの
半導体装置を製造する際に用いられるスパッタリングタ
ーゲットを提供することを目的とする。
【0013】
【課題を解決するための手段】請求項1に記載の半導体
装置の製造方法は、上記課題を解決するために、Si基
板上に、第1層としてPdの含有量を6wt・ppm以
下に制御したPt電極形成用スパッタリングターゲット
を用いスパッタ法によりPdの含有量が6wt・ppm
以下に制御されたPt電極を形成し、前記第1層の上層
に第2層としてPZT(Pb(Zr,Ti)O 3 )、P
LZT([Pb 1-x La x ][(Zr y Ti z 1-x/4
3 ,(x+y=z))、BSTO(Ba x Sr y Ti z
3 )またはSTO(Sr x Ti y 3 )からなる誘電体層を
形成し、前記第2層の上層に第3層としてPdの含有量
を6wt・ppm以下に制御したPt電極形成用スパッ
タリングターゲットを用いスパッタ法によりPdの含有
量が6wt・ppm以下に制御されたPt電極を形成す
ことを特徴とする。
【0014】請求項2に記載の半導体装置は、上記課題
を解決するために、前記の請求項1記載の半導体装置の
製造方法を用いて製造され、Si基板上に第1層として
Pdの含有量が6wt・ppm以下に制御されたPt電
極が形成され、前記第1層の上層に第2層としてPZ
T、PLZT、BSTOまたはSTOからなる誘電体層
が形成され、かつ前記第2層の上層に第3層としてPd
の含有量が6wt・ppm以下に制御されたPt電極が
形成されたことを特徴とするものである。
【0015】請求項3に記載のスパッタリングターゲッ
は、Pt素材を1×10 -3 〜1×10 -7 Torrの範
囲内に調整した真空雰囲気中で溶解することにより、不
可避不純物であるPdの含有量が6wt・ppm以下に
制御されたことを特徴とするものである。更に請求項4
に記載のスパッタリングターゲットは、前記請求項3に
おいて真空雰囲気中におけるPt素材の溶解が不純物の
揮発を伴う電子ビーム溶解により行われたことを特徴と
するものである。
【0016】
【作用】請求項1および請求項2に記載の発明は、Si
基板上に固定したPt電極からなる第1層と、PZT、
PLZT、BSTOまたはSTOからなる誘電体層の
2層と、Pt電極からなる第3層とが積層された半導体
装置とその製造方法において、前記Pt電極を、Ptを
主成分とし不可避不純物のPdが6wt・ppm以下
制御されたスパッタリングターゲットをスパッタするこ
とにより形成し、該Pt電極中の不可避不純物であるP
dの含有量を6wt・ppm以下に制御することによ
り、前記スパッタリング時にPdによるターゲットへの
水素の吸収が抑えられ、半導体装置を構成するSi基板
と第1層のPt電極、第1層のPt電極と第2層の誘電
体層、第2層の誘電体層と第3層のPt電極の各層間の
密着強度をさらに向上させ、信頼性の良好な半導体装置
の歩留まりを向上させることを可能としたものである。
【0017】そして、請求項に記載の発明は、前記請
求項1に記載の半導体装置の製造方法におけるPt電極
の形成に用いるスパッタリングターゲットを記載したも
のであって、Pt素材を1×10-3〜1×10-7Tor
rの範囲内に調整した真空雰囲気中で溶解して、不可避
不純物であるPdの含有量を6wt・ppm以下に制御
したものであり、これを用いてスパッタすることにより
前記請求項1に記載のPt電極を形成し、前記Pt電極
中の不可避不純物であるPdの含有量を6wt・ppm
以下に制御し、請求項1と同様な効果を奏するものであ
る。
【0018】さらに、本願発明者らは、前記Pt素材に
ついて鋭意研究を重ねた結果、前記Pt素材を電子ビー
ム溶解によって溶解した場合には、該Pt素材中に含有
されるPdの含有量を効果的に制御して低減せしめるこ
とが可能であるという知見を得ることができた。
【0019】そこで、請求項に記載した発明は、請求
に記載のスパッタリングターゲットを形成する際
に、Pt素材を前記電子ビーム溶解によって溶解するこ
とにより、該Pt素材中に含有されるPdの含有量を6
wt・ppm以下に制御し、このようにPd含有量が制
御されたPt素材を用いてターゲットを製造することに
より、前記ターゲットはPdの含有量が前記Pt素材と
同様な量に低減されることとなり、こうしたターゲット
をスパッタすることにより前記Pt電極を形成したもの
である。従って、前記のように形成されたPt電極は、
そのスパッタリング時にPdによるターゲットへの水素
の吸収を抑えることができ、前記Pt電極そして誘電体
等の層間の密着性の改善を図ることを可能としたもので
ある。
【0020】なお、本発明では半導体装置を構成するP
t電極及びこれを形成するターゲットのPd含有量を6
wt・ppmとしたが、これはこのPd含有量が6wt
・ppmを越えて大きくなるとターゲットへの水素の吸
収が効果的に抑制されなくなる恐れがあるためであり、
この水素吸収をより一層効果的に制御するには、前記P
d含有量を3wt・ppm以下に制御することが望まし
い。
【0021】
【実施例】以下、本発明の実施例について説明する。こ
の実施例では、旧ソ連製のPt地金からなるPt素材を
電子ビーム溶解によって溶解して、該Pt素材中に含有
されるPdの含有量が6wt・ppm以下のターゲット
を製造した。そこで、図2に示す本実施例に用いた電子
ビーム溶解装置10を用いて、上記ターゲットの製造方
法について説明する。原料金属は、旧ソ連製Pt地金3
N5インゴットを用いた。これを補助真空室(図示せ
ず)を通して、図2に示す溶解チェンバー5に連続的に
供給した。そして、これに電子ビームガン6よってビ
ーム照射して、前記原料金属を溶解し、このようにして
溶解した原料金属は、水冷銅鋳型7内に溶解滴下してメ
タルプールを形成した。そして、このメタルプールにさ
らに電子ビームを照射することにより高温溶融状態を維
持して、不純物の揮発除去を充分に行なった。
【0022】続いて、前記水冷銅鋳型7の下側より凝固
した前記原料金属をインゴットとして連続的に引き抜
く。インゴット引き下げ装置は、真空に引かれたインゴ
ットコンテナー8の中に収納されている。インゴットは
引き下げと同時に、溶解中はインゴット自体の回転を連
続的に行なう。メタルプールの温度の均一化とインゴッ
トの均質化が目的である。
【0023】また、上記電子ビーム装置10において
は、装置外からの原料金属の供給と、インゴット装置外
への取り出しは、溶解チェンバー5との間の真空バルブ
9を閉じ、それぞれの予備真空室(図示せず)を通し
て、半連続的に行なうことができるので、溶解チェンバ
ー5の真空を破らずに溶解を継続することができた。
【0024】なお、前記電子ビームガン6の電源には直
流高電圧低電流装置を用い、電圧は、20〜50kV、
電流は2〜4Aの範囲で作動した。また、前記真空ポン
プ9は、ロータリーポンプ、メカニカルブースター、油
拡散ポンプの組合せを採用した。そして、この電子ビー
ム溶解の際の真空度は、5×10-6Torrに維持し
た。
【0025】そこで、以上のような方法によって製造さ
れたターゲットに含有される、Pdを初めとする不可避
不純物の含有量について、ICP法によって検出された
分析値を表1に示す。なお、ICP法とは、高周波誘導
結合プラズマ発光分光分析法の略称である。試料を溶解
した水溶液を霧状にし、これをさらにプラズマ状にして
導入し、発光強度不純物の濃度を測定する方法である。
【0026】
【表1】
【0027】また、比較例として従来の高周波溶解法に
よって製造されたターゲットに含有される不可避不純物
の含有量についても、ICP法によってその分析値を測
定した。その結果を表2に示す。
【0028】
【表2】
【0029】次に、前記電子ビーム溶解装置10を用い
て、Pt含有量が99.99%のターゲットのPd含有
量を6wt・ppm以下で種々に変化させたターゲット
を7種類製造し、これらのターゲットを用いてPt電極
2、3を製造して図1に示すような構成からなる実施例
1〜7の半導体装置を作製した。
【0030】まず、Si基板4上に前記組成からなるタ
ーゲットをスパッタ条件、ガス圧力1×10-3Tor
r、電力密度50W/cm2の下でスパッタし、膜厚1
000ÅのPt電極2を形成した。そして、このPt電
極2の上面にPZTからなる膜厚3000Åの誘電体層
1をスパッタ法またはゾル−ゲル法またはCVD(Ch
emical vapor depositipn)法
などを用いて形成した後、この誘電体層1上に、さらに
また上記組成からなるターゲットを前記と同様のスパッ
タ条件の下で、スパッタ形成した膜厚1000ÅのPt
電極3を形成して、図1に示すような構成からなる半導
体装置を完成した。
【0031】なお、上記誘電体層1の形成方法として用
いたスパッタ法、ゾル−ゲル法そしてCVD法につい
て、その特徴を以下に詳細に述べる。まず、上記のよう
な誘電体層1をスパッタ法により形成する場合、スパッ
タリングは加速されたイオンによってターゲットのごく
表面の分子やイオンが叩き出され、これら(スパッタ粒
子)の薄い堆積層が適当な基板上に形成される現象であ
る。これらのイオンはグロー放電あるいは独立のイオン
源より供給され、その供給方法によってグロー放電スパ
ッタ法とイオンビームスパッタ法に大別される。しか
し、上記のような強誘電体は絶縁性を有するため、グロ
ー放電スパッタ法の中ではRFスパッタ法、とりわけ高
速成膜が可能で電子衝撃の少ないマグネトロン方式が広
く用いられている。一方、イオンビームスパッタ法も高
真空下での高純度の成膜が可能で、ターゲット−基板間
に電界が存在せず、イオン源の電圧・電流による独立制
御が可能などの長所を生かした研究が進められている。
【0032】また、上記のような誘電体層1の材料とな
る強誘電体の中でも、特に近年強誘電体として多種の利
用に注目を集めているものとして、PZT系とSrTi
3系があるが、これらはバルクの特性として高誘電率
で絶縁抵抗が高く、化学的熱的にも安定なセラミックス
であることが知られている。そして、前記PZTは、P
bZrO3とPbTiO3の全率固溶体でZrとTiの組
成比によって強誘電特性が大幅に変化する。従って、P
ZT薄膜の物性を評価するためには、薄膜の形成方法と
して正確な組成制御が行なえる方法が望ましい。よっ
て、この制御が可能な成膜方法としては、ゾル−ゲル
法、CVD法、レーザアブレーション法等が知られてい
る。
【0033】またさらに、上述したCVD法の例とし
て、例えばでMOCVD(Metal−organic
CVD)法は原料となる有機金属化合物を全て気体分
子として反応室に送り込み、化学反応によって薄膜を基
板上に堆積させる技術である。そして前記MOCVD法
は、分子線エピタキシー法とともにGaAs、ZnSe
系の半導体結晶のエピタキシャル成長法として、また、
SiO2、Ta23などの絶縁膜の形成法として知ら
れ、半導体プロセスに融合しやすい技術としての実績を
有している。特に、PZTのような複合酸化膜の場合、
物理的成長法と異なり、MOCVD法は酸素分圧を任意
に選ぶことができる上、高エネルギー粒子を含まず、極
めてマイルドな条件での成膜が可能である。また、素子
構造の微細化、複雑化に対して断差被膜性は他の方法に
見られない特徴を有するものである。
【0034】そして、以上説明したような方法によって
製造された半導体装置の他に、Pt含有量が99.95
%のターゲットにおいて、前記と同様にPd含有量を6
wt・ppm以下としたターゲットを2種製造し、これ
を前記実施例1〜7と同様にして図1に示すような構成
からなる半導体装置を作製した。これらを実施例8・9
とする。
【0035】また、比較例として、前記電極2、3形成
の際のターゲットを電子ビーム溶解法を用いずに形成
し、そのPd含有量が6wt・ppm以上で、Pt含有
量が99.99%のターゲット及びPt含有量が99.
95%のターゲットをそれぞれ2種ずつ製造し、これを
前記実施例1〜9と同様な条件のもとで、同様な方法に
よって半導体装置を作製した。これらを比較例1〜4と
し、また前記電極に、スパッタ形成されたAl薄膜を用
いたこと以外は、前記実施例1〜7と同様の構成からな
る半導体装置を作製して、これを比較例5とした。
【0036】そして、これらの実施例1〜9及び比較例
1〜5の半導体装置について、テープによる剥離試験を
以下のような方法によって行なった。スコッチクリアテ
ープ(CATNo.600−1−18C)住友3M製を
膜の表面に貼り、テープ端を持ってゆっくり引剥し、膜
の剥がれ発生の有無を試験した。この結果を表3に示
す。
【0037】
【表3】
【0038】表3に示すように、比較例1〜5の半導体
装置においては、前記テープ剥離試験において、この半
導体装置を構成する層間に、全て剥離が確認されたのに
対し、前記実施例1〜9においては、これらを構成する
層間に全く剥離欠陥等が認められることはなかった。
【0039】さらに、上記実施例1〜9における誘電体
PZTを、PLZT([Pb1-xLax][(Zry
z1-x/4]O3 (x+y=z))、STO(Srx
Tiy3)、BSTO(BaxSryTiz3)のそれぞ
れで置き換えた半導体装置を製造し、これらを実施例1
0〜13とし、また、この比較例として前記誘電体材料
PZT、PLZT、STO、BSTOからなる誘電体層
1にAl電極からなる半導体装置を比較例6〜9とし、
さらに電極2、3をAl薄膜で形成し、かつ誘電体層1
にSiO2、SiO2+Si34を用いた半導体装置を従
来例10、11として、前記実施例10〜13及び比較
例、従来例6〜11について前述したテープ剥離試験と
同様の試験を行なった。その結果を表4に示す。
【0040】
【表4】
【0041】この表4に示したように、前記実施例1〜
9の誘電体PZTを前述したようなSTO、PLZT、
BSTOに変えた半導体装置においても、これを構成す
る層間の密着強度に何等影響することなく、前記実施例
10〜13においては、その層間内における剥離は全く
認められなかった。一方、比較例6〜9の半導体装置に
ついては、前記比較例1〜4と同様にこれを構成する層
間に、ほどんど前記実施例1〜4と同様な剥離欠陥が認
められた。なお、従来例10、11は、剥離欠陥は認め
られなかった。
【0042】従って、上記の結果により、電子ビーム法
によりPtを主成分とし不可避不純物のPd含有量を6
wt・ppmに抑えたターゲットを製造して、このター
ゲットを用いてPt電極がスパッタ形成された半導体装
置においては、これを構成する各層間の密着強度が著し
く向上されることが確認された。
【0043】よって、本発明による実施例の半導体装置
及びその電極形成方法により、Ptを主成分とし、これ
に不可避不純物のPdを6wt・ppm以下に制御した
ターゲットを電子ビーム法により製造し、これをターゲ
ットとしてSiからなる基板4にPt電極2、3をスパ
ッタ形成し、このPt電極2、3上に誘電体層1を設
け、さらに前記誘電体層1上に前記Pt電極2、3と同
様の条件で前記と同様組成のターゲットによりPt電極
2、3をスパッタすることにより形成された半導体装置
は、これを構成する各層間の密着強度を著しく向上させ
ることが可能であるといえる。よって、上記のように形
成された本発明による実施例の半導体装置は、高性能で
信頼性の高いものであり、本発明は前記半導体装置の歩
留まりの向上にも寄与することができる。
【0044】
【発明の効果】従って、以上説明したように、請求項1
に記載の発明は、誘電体層を挟持するPt薄膜からなる
電極をSi基板に固定した半導体装置の製造方法におい
て、前記Pt電極を、Ptを主成分とし不可避不純物の
Pdが6wt・ppm以下に制御されたスパッタリング
ターゲットをスパッタすることにより形成し、該Pt電
極中の不可避不純物であるPdの含有量を6wt・pp
m以下に制御することにより、前記スパッタリング時に
Pdによるターゲットへの水素の吸収が抑えられ、前記
半導体装置を構成するSi基板Pt電極、Pt電極と
誘電体層、誘電体層とPt電極の各層間の密着強度をよ
り向上させ、信頼性の良好な半導体装置の歩留まりを向
上させることを可能とするものである。
【0045】そして、請求項2に記載の発明は、前記請
求項1に記載の半導体装置の製造方法により製造された
半導体装置を記載したものであって、この半導体装置は
請求項1について記載した効果と同様な効果を奏するも
のである。
【0046】さらに請求項3に記載した発明は、請求項
に記載のスパッタリングターゲットを形成する際に、
Pt素材を1×10 -3 〜1×10 -7 Torrの範囲内に
調整した真空雰囲気中で溶解することにより、該スパッ
タリングターゲット中に含有されるPdの含有量を6w
t・ppm以下に制御するものであり、また請求項4は
Pt素材を前記電子ビーム溶解によって溶解することに
より、該スパッタリングターゲット中に含有されるPd
の含有量を6wt・ppm以下に制御するものであり
このようにPd含有量が制御されたスパッタリングター
ゲットを用いてPt電極を製造することにより、前記
t電極はPdの含有量が前記スパッタリングターゲット
と同様な量に低減されることとなる。従って、前記のよ
うに形成されたPt電極は、そのスパッタリング時に、
Pdによるターゲットへの水素の吸収を抑えることがで
き、前記Pt電極そして誘電体層等の層間の密着性の改
善を図ることを可能としたものである。
【0047】なお、本発明では半導体装置を構成するP
t電極及びこれを形成するターゲットのPd含有量を6
wt・ppmとしたが、これはこのPd含有量が6wt
・ppmを越えて大きくなるとターゲットへの水素の吸
収が効果的に抑制されなくなる恐れがあるためであり、
この水素吸収をより一層効果的に制御するには、前記P
d含有量を3wt・ppm以下に制御することが望まし
い。
【図面の簡単な説明】
【図1】図1は、本発明による実施例の半導体装置の断
面を示す概略図である。
【図2】図2は、本発明による実施例の半導体装置にお
けるPt電極を形成するターゲットを製造する電子ビー
ム装置を示す概略断面図である。
【符号の説明】
1 誘電体層 2 Pt電極 3 Pt電極 4 Si基板 10 電子ビーム溶解装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/8242 H01L 27/04 C 27/04 27/108 (58)調査した分野(Int.Cl.7,DB名) H01L 27/105 C23C 14/34 H01L 21/285 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 Si基板上に、第1層としてPdの含有
    量を6wt・ppm以下に制御したPt電極形成用スパ
    ッタリングターゲットを用いスパッタ法によりPdの含
    有量が6wt・ppm以下に制御されたPt電極を形成
    し、前記第1層の上層に第2層としてPZT(Pb(Z
    r,Ti)O 3 )、PLZT([Pb 1-x La x ][(Z
    y Ti z 1-x/4 ]O 3 ,(x+y=z))、BSTO
    (Ba x Sr y Ti z 3 )またはSTO(Sr x Ti
    y 3 )からなる誘電体層を形成し、前記第2層の上層に
    第3層としてPdの含有量を6wt・ppm以下に制御
    したPt電極形成用スパッタリングターゲットを用いス
    パッタ法によりPdの含有量が6wt・ppm以下に制
    御されたPt電極を形成することを特徴とする半導体装
    置の製造方法
  2. 【請求項2】 請求項1記載の半導体装置の製造方法を
    用いて製造され、Si基板上に第1層としてPdの含有
    量が6wt・ppm以下に制御されたPt電極が形成さ
    れ、前記第1層の上層に第2層としてPZT、PLZ
    T、BSTOまたはSTOからなる誘電体層が形成さ
    れ、かつ前記第2層の上層に第3層としてPdの含有量
    が6wt・ppm以下に制御されたPt電極が形成され
    たことを特徴とする半導体装置。
  3. 【請求項3】 請求項1に記載の半導体装置の製造方法
    に用い得るスパッタリングターゲットであって、Pt素
    材を1×10 -3 〜1×10 -7 Torrの範囲内に調整し
    た真空雰囲気中で溶解することにより、不可避不純物で
    あるPdの含有量が6wt・ppm以下に制御されたこ
    とを特徴とするスパッタリングターゲット。
  4. 【請求項4】 前記真空雰囲気中におけるPt素材の溶
    解が不純物の揮発を伴う電子ビーム溶解により行われた
    ことを特徴とする請求項3に記載のスパッタリングター
    ゲット。
JP20571192A 1992-07-31 1992-07-31 半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット Expired - Fee Related JP3158310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20571192A JP3158310B2 (ja) 1992-07-31 1992-07-31 半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20571192A JP3158310B2 (ja) 1992-07-31 1992-07-31 半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット

Publications (2)

Publication Number Publication Date
JPH0653437A JPH0653437A (ja) 1994-02-25
JP3158310B2 true JP3158310B2 (ja) 2001-04-23

Family

ID=16511438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20571192A Expired - Fee Related JP3158310B2 (ja) 1992-07-31 1992-07-31 半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット

Country Status (1)

Country Link
JP (1) JP3158310B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570153B2 (ja) * 1997-04-28 2004-09-29 ソニー株式会社 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置

Also Published As

Publication number Publication date
JPH0653437A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
US6897513B2 (en) Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions
EP1633902B1 (en) Physical vapor deposition of titanium-based films
Joo et al. Improvement of leakage currents of Pt/(Ba, Sr) TiO 3/Pt capacitors
JP2974006B2 (ja) 酸素を使用して優先配向された白金薄膜を形成する方法と、その形成方法により製造された素子
JP5487182B2 (ja) スパッタターゲット
KR20010033553A (ko) 비스무스-기질 강유전성 박막의 선택적인 증착 방법
US6624462B1 (en) Dielectric film and method of fabricating the same
US6291290B1 (en) Thin film capacitor with an improved top electrode and method of forming the same
JPH11238861A (ja) 薄膜キャパシタ及びその製造方法
JP3730840B2 (ja) 誘電体膜及びその製造方法
JP3158310B2 (ja) 半導体装置、その製造方法及びPt電極形成用スパッタリングターゲット
JP4807901B2 (ja) 薄膜作製方法
JPH09176850A (ja) スパッタリング装置、及び誘電体膜製造方法
KR100348387B1 (ko) 강유전체 박막 소자 및 그 제조방법
KR100406092B1 (ko) 캐패시터 및 그 제조 방법
JPH09321234A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子
KR100335494B1 (ko) Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
JP2004311922A (ja) 電極膜およびその製造方法、ならびに強誘電体メモリおよび半導体装置
JPH09153598A (ja) 誘電体薄膜素子の製造方法及び誘電体薄膜素子
JP3663436B2 (ja) ペロブスカイト強誘電体薄膜の製造方法
KR100288501B1 (ko) 비스무쓰 층상 산화물 강유전체 박막의 제조방법
JPH07331432A (ja) 誘電体薄膜の製造方法及びその製造装置
Kim Investigation of paraelectric PLT thin films using reactive magnetron sputtering
Kim et al. Dielectric properties of PbTiO3 thin film capacitors deposited on tungsten nitride/tungsten bilayers
JPH06330304A (ja) 強誘電体薄膜の形成方法及びその成膜装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010109

LAPS Cancellation because of no payment of annual fees