JP3157782B2 - Ｉｃソケット - Google Patents
ＩｃソケットInfo
- Publication number
- JP3157782B2 JP3157782B2 JP20761598A JP20761598A JP3157782B2 JP 3157782 B2 JP3157782 B2 JP 3157782B2 JP 20761598 A JP20761598 A JP 20761598A JP 20761598 A JP20761598 A JP 20761598A JP 3157782 B2 JP3157782 B2 JP 3157782B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- daughter board
- motherboard
- mounting portion
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣソケットに関
し、特にＢＧＡ（ボールグリッドアレー）パッケージの
ＩＣをテスター等に接続するためのＩＣソケットに関す
る。
し、特にＢＧＡ（ボールグリッドアレー）パッケージの
ＩＣをテスター等に接続するためのＩＣソケットに関す
る。
【０００２】
【従来の技術】図５は、従来のＩＣソケットの縦断面図
である。
である。
【０００３】図５において、プリント配線板３０にピン
装着部１６が固定されている。ピン装着部１６は、下面
に浅い凹部が設けられた板状のもので、この凹部の部分
に配列して設けられた複数の孔に複数の両端ポゴピン２
０が差し込まれている。両端ポゴピン２０は、両端に設
けられた軸方向に摺動可能なプローブピン１７が内蔵の
バネ（図示略）により突出する方向に付勢されているも
のである。ピン装着部１６の上面には、プローブピン１
７のみを通しポゴピン２０の本体は通さない大きさの孔
が配設された固定プレート４が固定されいる。ポゴピン
２０は、下側のプローブピン１７がプリント基板３０を
押し付ける反動で上向きに付勢されるが固定プレート４
により上に抜け出るのが止められ、ピン装着部１６の孔
内に固定される。
装着部１６が固定されている。ピン装着部１６は、下面
に浅い凹部が設けられた板状のもので、この凹部の部分
に配列して設けられた複数の孔に複数の両端ポゴピン２
０が差し込まれている。両端ポゴピン２０は、両端に設
けられた軸方向に摺動可能なプローブピン１７が内蔵の
バネ（図示略）により突出する方向に付勢されているも
のである。ピン装着部１６の上面には、プローブピン１
７のみを通しポゴピン２０の本体は通さない大きさの孔
が配設された固定プレート４が固定されいる。ポゴピン
２０は、下側のプローブピン１７がプリント基板３０を
押し付ける反動で上向きに付勢されるが固定プレート４
により上に抜け出るのが止められ、ピン装着部１６の孔
内に固定される。
【０００４】ピン装着部１６の上面に固定されたガイド
ポスト１８によりフローティングプレート１２が一定の
範囲内で上下動可能なように案内され、ガイドポスト１
８に取り付けられたばね１９がフローティングプレート
１２を上向きに付勢していて、フローティングプレート
１２、ガイドポスト１８およびばね１９でフローティン
グ機構３を構成している。
ポスト１８によりフローティングプレート１２が一定の
範囲内で上下動可能なように案内され、ガイドポスト１
８に取り付けられたばね１９がフローティングプレート
１２を上向きに付勢していて、フローティングプレート
１２、ガイドポスト１８およびばね１９でフローティン
グ機構３を構成している。
【０００５】フローティングプレート１２の上部に設け
られた凹部にＩＣ２をはめ込むことにより、ＩＣ２をフ
ローティングプレート１２上に位置決めする。ＩＣ２の
下面のＢＧＡのバンプ１３に対応してポゴピン２０が位
置するようにピン装着部１６の孔を位置させておき、さ
らにプリント基板３０にポゴピン２０に対応するコンタ
クトパッド７を設けておく。
られた凹部にＩＣ２をはめ込むことにより、ＩＣ２をフ
ローティングプレート１２上に位置決めする。ＩＣ２の
下面のＢＧＡのバンプ１３に対応してポゴピン２０が位
置するようにピン装着部１６の孔を位置させておき、さ
らにプリント基板３０にポゴピン２０に対応するコンタ
クトパッド７を設けておく。
【０００６】図示しない機構により上下動する加圧ヘッ
ド１を下降させて、ばね１９に抗してフローティングプ
レート１２およびＩＣ２を押し下げ、ポゴピン２０の上
側のプローブピン１７にバンプ１３を当接させる。一
方、ポゴピン２０の下側のプローブピン１７は、プリン
ト基板３０のコンタクトパッド７に当接しており、ＩＣ
２は電気的にポゴピン２０を介してプリント基板３０に
接続される。プリント基板３０は、さらに図示していな
いＬＳＩテスターに接続されていて、ＩＣ２はＬＳＩテ
スターに接続されてテストされる。
ド１を下降させて、ばね１９に抗してフローティングプ
レート１２およびＩＣ２を押し下げ、ポゴピン２０の上
側のプローブピン１７にバンプ１３を当接させる。一
方、ポゴピン２０の下側のプローブピン１７は、プリン
ト基板３０のコンタクトパッド７に当接しており、ＩＣ
２は電気的にポゴピン２０を介してプリント基板３０に
接続される。プリント基板３０は、さらに図示していな
いＬＳＩテスターに接続されていて、ＩＣ２はＬＳＩテ
スターに接続されてテストされる。
【０００７】
【発明が解決しようとする課題】従来のＩＣソケット
は、プリント配線基板３０上にコンタクトパッド７を設
け、そこにプローブピン１７を接触させている。しか
し、多ピン化によりＩＣのバンプが狭ピッチになり、現
在の技術ではプリント配線基板３０上にＩＣの狭ピッチ
のバンプに対応するコンタクトパッドを設けるのは困難
となっている。
は、プリント配線基板３０上にコンタクトパッド７を設
け、そこにプローブピン１７を接触させている。しか
し、多ピン化によりＩＣのバンプが狭ピッチになり、現
在の技術ではプリント配線基板３０上にＩＣの狭ピッチ
のバンプに対応するコンタクトパッドを設けるのは困難
となっている。
【０００８】
【課題を解決するための手段】本発明のＩＣソケット
は、マザーボード（図１の６）と、このマザーボード上
に固定されたドーターボード（図１の１１）と、このド
ーターボードおよびこのドーターボードの上側に配置さ
れるＩＣ（図１の２）の間に設けられたピン装着部（図
１の１６）と、このピン装着部に配列され上側のプロー
ブピン（図１の１７）が前記ＩＣの電極（図１の１３）
に当接する第１および第２の両端ポゴピン（図１の８、
９）と、前記第１の両端ポゴピン（図１の９）の下側の
プローブピン（図１の１７）が通り抜ける前記ドーター
ボードに設けられたスルーホール（図２の１４）と、こ
のスルーホールを通り抜けた前記第１の両端ポゴピンの
下側のプローブピンが当接する前記マザーボードに設け
られた第１の導体パターン（図２の７）と、前記第２の
両端ポゴピン（図１の８）の下側のプローブピン（図１
の１７）が当接する前記ドーターボードに設けられた第
２の導体パターン（図２の１５）とを備えている。
は、マザーボード（図１の６）と、このマザーボード上
に固定されたドーターボード（図１の１１）と、このド
ーターボードおよびこのドーターボードの上側に配置さ
れるＩＣ（図１の２）の間に設けられたピン装着部（図
１の１６）と、このピン装着部に配列され上側のプロー
ブピン（図１の１７）が前記ＩＣの電極（図１の１３）
に当接する第１および第２の両端ポゴピン（図１の８、
９）と、前記第１の両端ポゴピン（図１の９）の下側の
プローブピン（図１の１７）が通り抜ける前記ドーター
ボードに設けられたスルーホール（図２の１４）と、こ
のスルーホールを通り抜けた前記第１の両端ポゴピンの
下側のプローブピンが当接する前記マザーボードに設け
られた第１の導体パターン（図２の７）と、前記第２の
両端ポゴピン（図１の８）の下側のプローブピン（図１
の１７）が当接する前記ドーターボードに設けられた第
２の導体パターン（図２の１５）とを備えている。
【０００９】本発明のＩＣソケットは、マザーボード
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣ（図１の
２）の間に設けられたピン装着部（図１の１６）と、こ
のピン装着部に配列され上側のプローブピン（図１の１
７）が前記ＩＣの電極（図１の１３）に当接する第１お
よび第２の両端ポゴピン（図１の８、９）と、前記第１
の両端ポゴピン（図１の９）の下側のプローブピン（図
１の１７）が通り抜ける前記ドーターボードに設けられ
たスルーホール（図２の１４）と、このスルーホールを
通り抜けた前記第１の両端ポゴピンの下側のプローブピ
ンが当接する前記マザーボードに設けられた第１の導体
パターン（図２の７）と、前記第２の両端ポゴピン（図
１の８）の下側のプローブピン（図１の１７）が当接す
る前記スルーホールの周囲を除き前記ドーターボード上
面の全面を覆う電源に接続された第２の導体パターン
（図２の１５）とを備えている。
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣ（図１の
２）の間に設けられたピン装着部（図１の１６）と、こ
のピン装着部に配列され上側のプローブピン（図１の１
７）が前記ＩＣの電極（図１の１３）に当接する第１お
よび第２の両端ポゴピン（図１の８、９）と、前記第１
の両端ポゴピン（図１の９）の下側のプローブピン（図
１の１７）が通り抜ける前記ドーターボードに設けられ
たスルーホール（図２の１４）と、このスルーホールを
通り抜けた前記第１の両端ポゴピンの下側のプローブピ
ンが当接する前記マザーボードに設けられた第１の導体
パターン（図２の７）と、前記第２の両端ポゴピン（図
１の８）の下側のプローブピン（図１の１７）が当接す
る前記スルーホールの周囲を除き前記ドーターボード上
面の全面を覆う電源に接続された第２の導体パターン
（図２の１５）とを備えている。
【００１０】本発明のＩＣソケットは、マザーボード
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣ（図１の
２）の間に設けられたピン装着部（図１の１６）と、こ
のピン装着部にそれぞれが縦横の格子の交点に交互に対
応するように配列され上側のプローブピン（図１の１
７）が前記ＩＣの電極（図１の１３）に当接する第１お
よび第２の両端ポゴピン（図１の８、９）と、前記第１
の両端ポゴピン（図１の９）の下側のプローブピン（図
１の１７）が通り抜ける前記ドーターボードに設けられ
たスルーホール（図２の１４）と、このスルーホールを
通り抜けた前記第１の両端ポゴピンの下側のプローブピ
ンが当接する前記マザーボードに設けられた第１の導体
パターン（図２の７）と、前記第２の両端ポゴピン（図
１の８）の下側のプローブピン（図１の１７）が当接す
る前記ドーターボードに設けられた第２の導体パターン
（図２の１５）とを備えている。
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣ（図１の
２）の間に設けられたピン装着部（図１の１６）と、こ
のピン装着部にそれぞれが縦横の格子の交点に交互に対
応するように配列され上側のプローブピン（図１の１
７）が前記ＩＣの電極（図１の１３）に当接する第１お
よび第２の両端ポゴピン（図１の８、９）と、前記第１
の両端ポゴピン（図１の９）の下側のプローブピン（図
１の１７）が通り抜ける前記ドーターボードに設けられ
たスルーホール（図２の１４）と、このスルーホールを
通り抜けた前記第１の両端ポゴピンの下側のプローブピ
ンが当接する前記マザーボードに設けられた第１の導体
パターン（図２の７）と、前記第２の両端ポゴピン（図
１の８）の下側のプローブピン（図１の１７）が当接す
る前記ドーターボードに設けられた第２の導体パターン
（図２の１５）とを備えている。
【００１１】本発明のＩＣソケットは、マザーボード
（図１の６）と、このマザーボード上に絶縁用のスペー
サー（図１の５）を介して固定されたドーターボード
（図１の１１）と、このドーターボードおよびこのドー
ターボードの上側に配置されるＩＣ（図１の２）の間に
設けられたピン装着部（図１の１６）と、このピン装着
部に配列され上側のプローブピン（図１の１７）が前記
ＩＣの電極（図１の１３）に当接する第１および第２の
両端ポゴピン（図１の８、９）と、前記第１の両端ポゴ
ピン（図１の９）の下側のプローブピン（図１の１７）
が通り抜ける前記ドーターボードに設けられたスルーホ
ール（図２の１４）と、このスルーホールを通り抜けた
前記第１の両端ポゴピンの下側のプローブピンが当接す
る前記マザーボードに設けられた第１の導体パターン
（図１の７）と、前記第２の両端ポゴピン（図１の９）
の下側のプローブピン（図１の１７）が当接する前記ド
ーターボードに設けられた第２の導体パターン（図２の
１５）とを備えている。
（図１の６）と、このマザーボード上に絶縁用のスペー
サー（図１の５）を介して固定されたドーターボード
（図１の１１）と、このドーターボードおよびこのドー
ターボードの上側に配置されるＩＣ（図１の２）の間に
設けられたピン装着部（図１の１６）と、このピン装着
部に配列され上側のプローブピン（図１の１７）が前記
ＩＣの電極（図１の１３）に当接する第１および第２の
両端ポゴピン（図１の８、９）と、前記第１の両端ポゴ
ピン（図１の９）の下側のプローブピン（図１の１７）
が通り抜ける前記ドーターボードに設けられたスルーホ
ール（図２の１４）と、このスルーホールを通り抜けた
前記第１の両端ポゴピンの下側のプローブピンが当接す
る前記マザーボードに設けられた第１の導体パターン
（図１の７）と、前記第２の両端ポゴピン（図１の９）
の下側のプローブピン（図１の１７）が当接する前記ド
ーターボードに設けられた第２の導体パターン（図２の
１５）とを備えている。
【００１２】本発明のＩＣソケットは、マザーボード
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードの上
面に固定されたピン装着部（図１の１６）と、このピン
装着部の上面に固定されたガイドポスト（図１の１８）
と、このガイドポストに案内されて上下動し上面にＩＣ
（図１の２）を位置決めして載置するＩＣ装着部を有す
るフローティングプレート（図１の１２）と、このフロ
ーティングプレートを上向きに付勢する付勢手段（図１
の１９）と、前記ＩＣ装着部に載置されたＩＣを下向き
に押し下げるための加圧ヘッド（図１の１）と、前記ピ
ン装着部に配列され上側のプローブピン（図１の１７）
が前記加圧ヘッドにより押し下げられた当該ＩＣの電極
（図１の１３）に当接する第１および第２の両端ポゴピ
ン（図１の８）と、前記第１の両端ポゴピン（図１の
９）の下側のプローブピン（図１の１７）が通り抜ける
前記ドーターボードに設けられたスルーホール（図２の
１４）と、このスルーホールを通り抜けた前記第１の両
端ポゴピンの下側のプローブピンが当接する前記マザー
ボードに設けられた第１の導体パターン（図２の７）
と、前記第２の両端ポゴピン（図１の８）の下側のプロ
ーブピン（図１の１７）が当接する前記ドーターボード
に設けられた第２の導体パターン（図２の１５）とを備
えている。
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードの上
面に固定されたピン装着部（図１の１６）と、このピン
装着部の上面に固定されたガイドポスト（図１の１８）
と、このガイドポストに案内されて上下動し上面にＩＣ
（図１の２）を位置決めして載置するＩＣ装着部を有す
るフローティングプレート（図１の１２）と、このフロ
ーティングプレートを上向きに付勢する付勢手段（図１
の１９）と、前記ＩＣ装着部に載置されたＩＣを下向き
に押し下げるための加圧ヘッド（図１の１）と、前記ピ
ン装着部に配列され上側のプローブピン（図１の１７）
が前記加圧ヘッドにより押し下げられた当該ＩＣの電極
（図１の１３）に当接する第１および第２の両端ポゴピ
ン（図１の８）と、前記第１の両端ポゴピン（図１の
９）の下側のプローブピン（図１の１７）が通り抜ける
前記ドーターボードに設けられたスルーホール（図２の
１４）と、このスルーホールを通り抜けた前記第１の両
端ポゴピンの下側のプローブピンが当接する前記マザー
ボードに設けられた第１の導体パターン（図２の７）
と、前記第２の両端ポゴピン（図１の８）の下側のプロ
ーブピン（図１の１７）が当接する前記ドーターボード
に設けられた第２の導体パターン（図２の１５）とを備
えている。
【００１３】本発明のＩＣソケットは、マザーボード
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣ（図１の
２）の間に設けられたピン装着部（図１の１６）と、こ
のピン装着部に配設された孔に差し込まれ上側のプロー
ブピン（図１の１７）が前記ＩＣの電極（図１の１３）
に当接する第１および第２の両端ポゴピン（図１の８、
９）と、前記第１の両端ポゴピン（図１の９）の下側の
プローブピン（図１の１７）が通り抜ける前記ドーター
ボードに設けられたスルーホール（図２の１４）と、こ
のスルーホールを通り抜けた前記第１の両端ポゴピンの
下側のプローブピンが当接する前記マザーボードに設け
られた第１の導体パターン（図１の７）と、前記第２の
両端ポゴピン（図１の８）の下側のプローブピン（図１
の１７）が当接する前記ドーターボードに設けられた第
２の導体パターン（図２の１５）と、前記ピン装着部に
固定され前記第１および第２の両端ポゴピンの本体は通
さないが上側のプローブピンのみは通す孔が設けられた
固定プレート（図１の４）とを備えている。
（図１の６）と、このマザーボード上に固定されたドー
ターボード（図１の１１）と、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣ（図１の
２）の間に設けられたピン装着部（図１の１６）と、こ
のピン装着部に配設された孔に差し込まれ上側のプロー
ブピン（図１の１７）が前記ＩＣの電極（図１の１３）
に当接する第１および第２の両端ポゴピン（図１の８、
９）と、前記第１の両端ポゴピン（図１の９）の下側の
プローブピン（図１の１７）が通り抜ける前記ドーター
ボードに設けられたスルーホール（図２の１４）と、こ
のスルーホールを通り抜けた前記第１の両端ポゴピンの
下側のプローブピンが当接する前記マザーボードに設け
られた第１の導体パターン（図１の７）と、前記第２の
両端ポゴピン（図１の８）の下側のプローブピン（図１
の１７）が当接する前記ドーターボードに設けられた第
２の導体パターン（図２の１５）と、前記ピン装着部に
固定され前記第１および第２の両端ポゴピンの本体は通
さないが上側のプローブピンのみは通す孔が設けられた
固定プレート（図１の４）とを備えている。
【００１４】上述のＩＣソケットにおいて、前記第１お
よび第２の両端ポゴピンの上側のプローブピンが電極に
当接するＩＣは、例えば、ボールグリッドアレーのパッ
ケージからなり、前記電極はバンプであるようにするこ
とができる。
よび第２の両端ポゴピンの上側のプローブピンが電極に
当接するＩＣは、例えば、ボールグリッドアレーのパッ
ケージからなり、前記電極はバンプであるようにするこ
とができる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１６】図１は、本発明の実施の形態のＩＣソケッ
トの縦断面図である。
トの縦断面図である。
【００１７】図１におけるフローティング機構３、固定
プレート４およびピン装着部１６は、図５に示したもの
と同一である。
プレート４およびピン装着部１６は、図５に示したもの
と同一である。
【００１８】図１においては、マザーボード（プリント
基板）６，スルーホール１４及び接地ベタパターン１５
を有したドーターボード１１の２枚を間にスペーサー５
（絶縁用）を挟み込み、固定ネジ１０で互いを固定し、
ドーターボード１１上にピン装着部１６を固定してい
る。接地ベタパターン１５は、スルーホール１４の周囲
を除き、ドーターボード１１の上面の全面を覆い、導電
性の固定ねじ１０を介してマザーボード６上の接地用配
線に接続されている。
基板）６，スルーホール１４及び接地ベタパターン１５
を有したドーターボード１１の２枚を間にスペーサー５
（絶縁用）を挟み込み、固定ネジ１０で互いを固定し、
ドーターボード１１上にピン装着部１６を固定してい
る。接地ベタパターン１５は、スルーホール１４の周囲
を除き、ドーターボード１１の上面の全面を覆い、導電
性の固定ねじ１０を介してマザーボード６上の接地用配
線に接続されている。
【００１９】本実施の形態では、ＩＣ２のバンプ１３の
接地用のものに両端ポゴピン８を対応させ、信号用のも
のに両端ポゴピン９を対応させている。ＩＣ２のバンプ
１３に対応する位置に両端ポゴピン８、９が位置するよ
うに固定プレート４およびピン装着部１６にプローブピ
ン１７を通し、ポゴピン８、９の本体を差し込む孔を設
けている。
接地用のものに両端ポゴピン８を対応させ、信号用のも
のに両端ポゴピン９を対応させている。ＩＣ２のバンプ
１３に対応する位置に両端ポゴピン８、９が位置するよ
うに固定プレート４およびピン装着部１６にプローブピ
ン１７を通し、ポゴピン８、９の本体を差し込む孔を設
けている。
【００２０】図２に示すように、ドーターボード１１の
信号用のポゴピン９に対応する位置にはスルーホール１
４を設け、マザーボード６の信号用ポゴピン９に対応す
る位置に信号用のコンタクトパッド７を設け、信号用の
ポゴピン９のプローブ１７がスルーホール１４を通り抜
けコンタクトパッド７に当接するようにしてある。一
方、ドーターボード１１の接地用ポゴピン８に対応する
位置には、スルーホールを設けず、接地用のポゴピン８
のプローブ１７は接地ベタパターン１５に当接する。
信号用のポゴピン９に対応する位置にはスルーホール１
４を設け、マザーボード６の信号用ポゴピン９に対応す
る位置に信号用のコンタクトパッド７を設け、信号用の
ポゴピン９のプローブ１７がスルーホール１４を通り抜
けコンタクトパッド７に当接するようにしてある。一
方、ドーターボード１１の接地用ポゴピン８に対応する
位置には、スルーホールを設けず、接地用のポゴピン８
のプローブ１７は接地ベタパターン１５に当接する。
【００２１】バンプ１３は、ＩＣ２の下面に格子状に縦
横に配設され、信号用のバンプ１３と接地用のバンプ１
３とが縦方向にも横方向にも交互になるように配置され
ている。図３は、ドーターボード１１の平面図で、縦横
の格子の交点の縦横に１つ置きとなるものにスルーホー
ル１４が配列されている状態を示している。図４は、マ
ザーボード６の平面図で、同様に縦横の格子の交点の縦
横に１つ置きとなるものにコンタクトパッド７が配列さ
れている状態を示している。
横に配設され、信号用のバンプ１３と接地用のバンプ１
３とが縦方向にも横方向にも交互になるように配置され
ている。図３は、ドーターボード１１の平面図で、縦横
の格子の交点の縦横に１つ置きとなるものにスルーホー
ル１４が配列されている状態を示している。図４は、マ
ザーボード６の平面図で、同様に縦横の格子の交点の縦
横に１つ置きとなるものにコンタクトパッド７が配列さ
れている状態を示している。
【００２２】マザーボード６を図示していないＬＳＩテ
スタのテストヘッドにセットし、ＩＣ２をフローティン
グプレート１２の凹部に取り付け、加圧ヘッド１でＩＣ
２を押し下げ、両端ポゴピン８，９の上側のプローブピ
ン１７をバンプ１３に当接させる。両端ポゴピン８，９
の下側のプローブピン１７は、それぞれドーターボード
１１の接地ベタパターン１５、マザーボード６の信号用
のコンタクトパッド７に当接しており、ＬＳＩテスタ−
とＩＣ２との間が電気的に接続されＩＣ２の電気的な測
定が可能となる。
スタのテストヘッドにセットし、ＩＣ２をフローティン
グプレート１２の凹部に取り付け、加圧ヘッド１でＩＣ
２を押し下げ、両端ポゴピン８，９の上側のプローブピ
ン１７をバンプ１３に当接させる。両端ポゴピン８，９
の下側のプローブピン１７は、それぞれドーターボード
１１の接地ベタパターン１５、マザーボード６の信号用
のコンタクトパッド７に当接しており、ＬＳＩテスタ−
とＩＣ２との間が電気的に接続されＩＣ２の電気的な測
定が可能となる。
【００２３】本実施の形態では、固定プレート４をピン
装着部１６から取り外せば両端ポゴピン８、９をピン装
着部１６の孔から簡単に引き抜くことができ、ポゴピン
８、９が劣化した場合等にこれらを簡単に交換すること
ができる。
装着部１６から取り外せば両端ポゴピン８、９をピン装
着部１６の孔から簡単に引き抜くことができ、ポゴピン
８、９が劣化した場合等にこれらを簡単に交換すること
ができる。
【００２４】なお、マザーボード６とドーターボード１
１とを絶縁する必要がなければ、スペーサ５は無くても
良い。
１とを絶縁する必要がなければ、スペーサ５は無くても
良い。
【００２５】また、ＢＧＡパッケージのＩＣでなくて
も、さらにＩＣの電極が格子状に並んでいないものでも
本発明は、実施できる。
も、さらにＩＣの電極が格子状に並んでいないものでも
本発明は、実施できる。
【００２６】また、ドーターボードに設けられる導体パ
ターンは、接地以外の電源に接続されるものであっても
良いし、ドーターボードにそれぞれが数種類の電源に接
続される幾つかの導体パターンを設けて、これらが両端
ポゴピンのプローブピンに当接されるようにしても良
い。さらに、ドーターボードに信号用パターンを設けて
も良いし、マザーボードにも電源用配線および電源用コ
ンタクトピンを設けるようにしてもよい。
ターンは、接地以外の電源に接続されるものであっても
良いし、ドーターボードにそれぞれが数種類の電源に接
続される幾つかの導体パターンを設けて、これらが両端
ポゴピンのプローブピンに当接されるようにしても良
い。さらに、ドーターボードに信号用パターンを設けて
も良いし、マザーボードにも電源用配線および電源用コ
ンタクトピンを設けるようにしてもよい。
【００２７】
【発明の効果】本発明のＩＣソケットは、ＩＣの複数の
電極に一方のプローブピンが当接する複数のポゴピンの
一部のものの他方プローブピンをマザーボードの導体パ
ターンに当接させ、残りのポゴピンの他方のプローブピ
ンをドーターボードの導体パターンに当接させることに
より、ＩＣの電極の狭ピッチ化に対応することができる
効果がある。すなわち、マザーボードに信号用等のコン
タクトパッドを設け、ドーターボードに、マザーボード
のコンタクトパッド位置相当にスルーホールを設け、ド
ーターボードにさらに接地ベタパターン等を設けること
でプローブピンを狭ピッチに配列することが可能になっ
た。また、コンタクト動作により劣化したプローブピン
を交換すればＩＣソケットを再生することができる。
電極に一方のプローブピンが当接する複数のポゴピンの
一部のものの他方プローブピンをマザーボードの導体パ
ターンに当接させ、残りのポゴピンの他方のプローブピ
ンをドーターボードの導体パターンに当接させることに
より、ＩＣの電極の狭ピッチ化に対応することができる
効果がある。すなわち、マザーボードに信号用等のコン
タクトパッドを設け、ドーターボードに、マザーボード
のコンタクトパッド位置相当にスルーホールを設け、ド
ーターボードにさらに接地ベタパターン等を設けること
でプローブピンを狭ピッチに配列することが可能になっ
た。また、コンタクト動作により劣化したプローブピン
を交換すればＩＣソケットを再生することができる。
【図１】本発明の実施の形態のＩＣソケットの縦断面図
である。
である。
【図２】図１中の両端ポゴピン８、９がドーターボード
１１上の接地ベタパターン１５およびマザーボード６上
のコンタクトパッド７に当接する関係を示す斜視図であ
る。
１１上の接地ベタパターン１５およびマザーボード６上
のコンタクトパッド７に当接する関係を示す斜視図であ
る。
【図３】図１中のドーターボード１１の平面図である。
【図４】図１中のマザーボード６の平面図である。
【図５】従来のＩＣソケットの縦断面図である。
１ 加圧ヘッド ２ ＩＣ ３ フローティング機構 ４ 固定プレート ５ スペーサー ６ マザーボード ７ コンタクトパッド ８ 両端ポゴピン ９ 両端ポゴピン １０ ねじ １１ ドーターボード １２ フローティングプレート １３ バンプ １４ スルーホール １５ 接地ベタパターン １６ ピン装着部 １７ プローブピン １８ ガイドポスト １９ ばね ２０ 両端ポゴピン ３０ プリント基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01R 33/76 G01R 31/26 H01L 21/66 H01L 23/32
Claims (7)
- 【請求項１】 マザーボードと、このマザーボード上に
固定されたドーターボードと、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣの間に設
けられたピン装着部と、このピン装着部に配列され上側
のプローブピンが前記ＩＣの電極に当接する第１および
第２の両端ポゴピンと、前記第１の両端ポゴピンの下側
のプローブピンが通り抜ける前記ドーターボードに設け
られたスルーホールと、このスルーホールを通り抜けた
前記第１の両端ポゴピンの下側のプローブピンが当接す
る前記マザーボードに設けられた第１の導体パターン
と、前記第２の両端ポゴピンの下側のプローブピンが当
接する前記ドーターボードに設けられた第２の導体パタ
ーンとを含むことを特徴とするＩＣソケット。 - 【請求項２】 マザーボードと、このマザーボード上に
固定されたドーターボードと、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣの間に設
けられたピン装着部と、このピン装着部に配列され上側
のプローブピンが前記ＩＣの電極に当接する第１および
第２の両端ポゴピンと、前記第１の両端ポゴピンの下側
のプローブピンが通り抜ける前記ドーターボードに設け
られたスルーホールと、このスルーホールを通り抜けた
前記第１の両端ポゴピンの下側のプローブピンが当接す
る前記マザーボードに設けられた第１の導体パターン
と、前記第２の両端ポゴピンの下側のプローブピンが当
接する前記スルーホールの周囲を除き前記ドーターボー
ド上面の全面を覆う電源に接続された第２の導体パター
ンとを含むことを特徴とするＩＣソケット。 - 【請求項３】 マザーボードと、このマザーボード上に
固定されたドーターボードと、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣの間に設
けられたピン装着部と、このピン装着部にそれぞれが縦
横の格子の交点に交互に対応するように配列され上側の
プローブピンが前記ＩＣの電極に当接する第１および第
２の両端ポゴピンと、前記第１の両端ポゴピンの下側の
プローブピンが通り抜ける前記ドーターボードに設けら
れたスルーホールと、このスルーホールを通り抜けた前
記第１の両端ポゴピンの下側のプローブピンが当接する
前記マザーボードに設けられた第１の導体パターンと、
前記第２の両端ポゴピンの下側のプローブピンが当接す
る前記ドーターボードに設けられた第２の導体パターン
とを含むことを特徴とするＩＣソケット。 - 【請求項４】 マザーボードと、このマザーボード上に
絶縁用のスペーサーを介して固定されたドーターボード
と、このドーターボードおよびこのドーターボードの上
側に配置されるＩＣの間に設けられたピン装着部と、こ
のピン装着部に配列され上側のプローブピンが前記ＩＣ
の電極に当接する第１および第２の両端ポゴピンと、前
記第１の両端ポゴピンの下側のプローブピンが通り抜け
る前記ドーターボードに設けられたスルーホールと、こ
のスルーホールを通り抜けた前記第１の両端ポゴピンの
下側のプローブピンが当接する前記マザーボードに設け
られた第１の導体パターンと、前記第２の両端ポゴピン
の下側のプローブピンが当接する前記ドーターボードに
設けられた第２の導体パターンとを含むことを特徴とす
るＩＣソケット。 - 【請求項５】 マザーボードと、このマザーボード上に
固定されたドーターボードと、このドーターボードの上
面に固定されたピン装着部と、このピン装着部の上面に
固定されたガイドポストと、このガイドポストに案内さ
れて上下動し上面にＩＣを位置決めして載置するＩＣ装
着部を有するフローティングプレートと、このフローテ
ィングプレートを上向きに付勢する付勢手段と、前記Ｉ
Ｃ装着部に載置されたＩＣを下向きに押し下げるための
加圧ヘッドと、前記ピン装着部に配列され上側のプロー
ブピンが前記加圧ヘッドにより押し下げられた当該ＩＣ
の電極に当接する第１および第２の両端ポゴピンと、前
記第１の両端ポゴピンの下側のプローブピンが通り抜け
る前記ドーターボードに設けられたスルーホールと、こ
のスルーホールを通り抜けた前記第１の両端ポゴピンの
下側のプローブピンが当接する前記マザーボードに設け
られた第１の導体パターンと、前記第２の両端ポゴピン
の下側のプローブピンが当接する前記ドーターボードに
設けられた第２の導体パターンとを含むことを特徴とす
るＩＣソケット。 - 【請求項６】 マザーボードと、このマザーボード上に
固定されたドーターボードと、このドーターボードおよ
びこのドーターボードの上側に配置されるＩＣの間に設
けられたピン装着部と、このピン装着部に配設された孔
に差し込まれ上側のプローブピンが前記ＩＣの電極に当
接する第１および第２の両端ポゴピンと、前記第１の両
端ポゴピンの下側のプローブピンが通り抜ける前記ドー
ターボードに設けられたスルーホールと、このスルーホ
ールを通り抜けた前記第１の両端ポゴピンの下側のプロ
ーブピンが当接する前記マザーボードに設けられた第１
の導体パターンと、前記第２の両端ポゴピンの下側のプ
ローブピンが当接する前記ドーターボードに設けられた
第２の導体パターンと、前記ピン装着部に固定され前記
第１および第２の両端ポゴピンの本体は通さないが上側
のプローブピンのみは通す孔が設けられた固定プレート
とを含むことを特徴とするＩＣソケット。 - 【請求項７】 前記第１および第２の両端ポゴピンの上
側のプローブピンが電極に当接するＩＣは、ボールグリ
ッドアレーのパッケージからなり、前記電極はバンプで
あることを特徴とする請求項１ないし６のいずれかに記
載のＩＣソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20761598A JP3157782B2 (ja) | 1998-07-23 | 1998-07-23 | Ｉｃソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20761598A JP3157782B2 (ja) | 1998-07-23 | 1998-07-23 | Ｉｃソケット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040571A JP2000040571A (ja) | 2000-02-08 |
| JP3157782B2 true JP3157782B2 (ja) | 2001-04-16 |
Family
ID=16542734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20761598A Expired - Fee Related JP3157782B2 (ja) | 1998-07-23 | 1998-07-23 | Ｉｃソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157782B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007414A (ja) * | 2001-06-20 | 2003-01-10 | Yamaichi Electronics Co Ltd | Ｉｃソケット |
| KR100367307B1 (ko) * | 2001-11-15 | 2003-01-15 | 주식회사 테스트이엔지 | 메모리 컴퍼넌트 실장 콘텍을 위한 테스트용 소켓 모듈 |
| JPWO2006022026A1 (ja) * | 2004-08-26 | 2008-05-08 | テスト・リサーチ・ラボラトリーズ株式会社 | 半導体のテストシステム |
| KR100845115B1 (ko) | 2006-12-08 | 2008-07-10 | 주식회사 아이에스시테크놀러지 | 테스트 소켓 |
| KR101341566B1 (ko) * | 2007-07-10 | 2013-12-16 | 삼성전자주식회사 | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 |
| JP5051713B2 (ja) * | 2007-12-04 | 2012-10-17 | 上野精機株式会社 | 電子部品測定装置 |
| WO2009118855A1 (ja) * | 2008-03-27 | 2009-10-01 | 株式会社アドバンテスト | ソケットガイド、ソケットユニット、電子部品試験装置およびソケットの温度制御方法 |
| JP5067244B2 (ja) * | 2008-03-31 | 2012-11-07 | ヤマハ株式会社 | Ｉｃソケット及びｉｃの検査方法 |
| US20100126764A1 (en) * | 2008-11-24 | 2010-05-27 | Seagate Technology, Llc | die ground lead |
| WO2013051099A1 (ja) * | 2011-10-04 | 2013-04-11 | 富士通株式会社 | 試験用治具及び半導体装置の試験方法 |
| JPWO2013051099A1 (ja) * | 2011-10-04 | 2015-03-30 | 富士通株式会社 | 試験用治具及び半導体装置の試験方法 |
| KR101403048B1 (ko) * | 2012-06-26 | 2014-06-09 | 주식회사 오킨스전자 | 고주파 특성을 갖는 반도체 디바이스 테스트소켓 |
| WO2020111075A1 (ja) * | 2018-11-27 | 2020-06-04 | 日本発條株式会社 | プローブユニット |
| JP7198127B2 (ja) * | 2019-03-20 | 2022-12-28 | 株式会社アドバンテスト | インタポーザ、ソケット、ソケット組立体、及び、配線板組立体 |
-
1998
- 1998-07-23 JP JP20761598A patent/JP3157782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040571A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3157782B2 (ja) | Ｉｃソケット | |
| US6707311B2 (en) | Contact structure with flexible cable and probe contact assembly using same | |
| US7217139B2 (en) | Interconnect assembly for a probe card | |
| JP7198127B2 (ja) | インタポーザ、ソケット、ソケット組立体、及び、配線板組立体 | |
| JPH04230866A (ja) | Ｉｃアダプタ | |
| EP1751557B1 (en) | Flexible microcircuit space transformer assembly | |
| CN102043117B (zh) | 电子元件封装体的测试装置及测试方法 | |
| JP2004085281A (ja) | プローブカードのプローブテストヘッド構造 | |
| US20080100323A1 (en) | Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism | |
| US6270356B1 (en) | IC socket | |
| US7764073B2 (en) | Electrical connecting apparatus | |
| JP2004178951A (ja) | 電気部品用ソケット | |
| JPH077038B2 (ja) | プリント基板検査装置 | |
| JP2003123923A (ja) | 半導体パッケージのソケット、及びコンタクト | |
| KR20220014633A (ko) | 집적 회로 모듈의 테스트 소켓 | |
| KR200374262Y1 (ko) | 반도체시험용 소켓보드 조립체 | |
| KR20000009830U (ko) | 인쇄회로기판 검사장치 | |
| JPH11126671A (ja) | Ｉｃ検査用コネクタ | |
| KR101817286B1 (ko) | 검사용 소켓 | |
| JP3594139B2 (ja) | 半導体テスタ装置 | |
| JP2003066101A (ja) | 接点シートおよびそれを用いた測定用治具 | |
| JP2005061844A (ja) | プローブカード | |
| JP2006234639A (ja) | 電気回路検査用プローブ装置 | |
| KR200247733Y1 (ko) | 칩 검사용 소켓장치 | |
| KR100320022B1 (ko) | 반도체 칩 테스트 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| LAPS | Cancellation because of no payment of annual fees |