JP3156330B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3156330B2 JP3156330B2 JP00709792A JP709792A JP3156330B2 JP 3156330 B2 JP3156330 B2 JP 3156330B2 JP 00709792 A JP00709792 A JP 00709792A JP 709792 A JP709792 A JP 709792A JP 3156330 B2 JP3156330 B2 JP 3156330B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- patterns
- reticle
- regular
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に，レチクルを用いるパターンの形成方法に関
する。
係り，特に，レチクルを用いるパターンの形成方法に関
する。
【０００２】集積回路の微細化，大容量化が進む中で，
パターンの欠陥を救済する技術がますます重要になって
きた。特に，レチクルの欠陥は致命傷となるため，その
欠陥救済技術は非常に重要である。
パターンの欠陥を救済する技術がますます重要になって
きた。特に，レチクルの欠陥は致命傷となるため，その
欠陥救済技術は非常に重要である。
【０００３】
【従来の技術】レチクルのパターンは通常ガラス基板に
クロム薄膜で形成されていて，その欠陥は従来ＦＩＢ
（Focused Ion Beam）を用いてクロムを削ったり，負荷
したりして修正してきた。
クロム薄膜で形成されていて，その欠陥は従来ＦＩＢ
（Focused Ion Beam）を用いてクロムを削ったり，負荷
したりして修正してきた。
【０００４】最近，解像力を向上させるために位相シフ
ト法が使用されるようになり，この方法においては光の
位相を変化させるためにレチクルのガラス基板を削った
り，またはガラスを付着したりする，従来にない加工が
レチクルに施されるようになった。
ト法が使用されるようになり，この方法においては光の
位相を変化させるためにレチクルのガラス基板を削った
り，またはガラスを付着したりする，従来にない加工が
レチクルに施されるようになった。
【０００５】位相シフト法では位相シフト部に欠陥が生
じると，欠陥の修正が非常に難しく，例えば光の位相を
考慮する必要からガラスの膜厚まで制御する必要が生
じ，完全無欠陥のレチクルを作ることが非常に難しくな
ってきた。
じると，欠陥の修正が非常に難しく，例えば光の位相を
考慮する必要からガラスの膜厚まで制御する必要が生
じ，完全無欠陥のレチクルを作ることが非常に難しくな
ってきた。
【０００６】図３(a) と(b) は, それぞれ, 欠陥のある
レチクルの例を示す平面図と断面図で，位相シフト法を
用いるパターンを示している。ガラス基板２上に所定の
幅のクロム薄膜Ｌ1 〜Ｌ6 がその幅と等しい間隔をもっ
て配列され，間隙のガラス基板２には一つ置きに位相シ
フトを与える溝Ｐ1 〜Ｐ3 が形成されている。
レチクルの例を示す平面図と断面図で，位相シフト法を
用いるパターンを示している。ガラス基板２上に所定の
幅のクロム薄膜Ｌ1 〜Ｌ6 がその幅と等しい間隔をもっ
て配列され，間隙のガラス基板２には一つ置きに位相シ
フトを与える溝Ｐ1 〜Ｐ3 が形成されている。
【０００７】Ｂはクロムの突起，Ｄはクロムの欠けを表
し，このような欠陥はＦＩＢにより修正可能である。一
方，Ｐ1 は欠陥のある位相シフト部で，位相シフト部は
位相差として例えば 180°±10°以内に入るべきものと
すれば，欠陥の修復は極めて困難であり，修復の過程で
さらに欠陥を増やす可能性が大きい。
し，このような欠陥はＦＩＢにより修正可能である。一
方，Ｐ1 は欠陥のある位相シフト部で，位相シフト部は
位相差として例えば 180°±10°以内に入るべきものと
すれば，欠陥の修復は極めて困難であり，修復の過程で
さらに欠陥を増やす可能性が大きい。
【０００８】
【発明が解決しようとする課題】従来，レチクルを使用
する時，修復可能な欠陥はすべて修復して，完全無欠陥
のレチクルを使用していた。しかし，位相シフトを含む
レチクルでは欠陥の修復が極めて困難なことから，完全
無欠陥のレチクル製造の歩留りが悪く，半導体装置製造
の納期が長くなるという問題が生じる。
する時，修復可能な欠陥はすべて修復して，完全無欠陥
のレチクルを使用していた。しかし，位相シフトを含む
レチクルでは欠陥の修復が極めて困難なことから，完全
無欠陥のレチクル製造の歩留りが悪く，半導体装置製造
の納期が長くなるという問題が生じる。
【０００９】本発明はこの問題を解決するため，たとえ
レチクルに欠陥があったとしても，それを使用できる救
済方法を提供することを目的とする。
レチクルに欠陥があったとしても，それを使用できる救
済方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】図１は半導体装置上で救
済措置を講じる例を示す平面図，図２(a) 〜(c) はレチ
クルパターンに修正を加えて救済措置を講じる例を示す
平面図である。
済措置を講じる例を示す平面図，図２(a) 〜(c) はレチ
クルパターンに修正を加えて救済措置を講じる例を示す
平面図である。
【００１１】上記課題は，複数の正規パターンと複数の
冗長パターンを含むレチクルを用いて半導体基板１上に
パターンを形成するに際し，該複数の正規パターンのう
ち欠陥のある正規パターンの数が該複数の冗長パターン
の数より少ない時，該レチクルをそのまま使用して半導
体基板１上にパターンを形成する工程を有し，形成され
た半導体装置上で該欠陥のある正規パターンを使用せず
その替わりに該冗長パターンを使用するよう救済措置を
講じる半導体装置の製造方法によって解決される。
冗長パターンを含むレチクルを用いて半導体基板１上に
パターンを形成するに際し，該複数の正規パターンのう
ち欠陥のある正規パターンの数が該複数の冗長パターン
の数より少ない時，該レチクルをそのまま使用して半導
体基板１上にパターンを形成する工程を有し，形成され
た半導体装置上で該欠陥のある正規パターンを使用せず
その替わりに該冗長パターンを使用するよう救済措置を
講じる半導体装置の製造方法によって解決される。
【００１２】また，複数の正規パターンと複数の冗長パ
ターンを含むレチクルを用いて半導体基板１上にパター
ンを形成するに際し，該複数の正規パターンは修復可能
な欠陥を有する正規パターンと修復困難な欠陥を有する
正規パターンを含み，かつ該修復困難な欠陥を有する正
規パターンの数が該複数の冗長パターンの数より少ない
時，該修復可能な欠陥を修復した後該レチクルを使用し
て半導体基板１上にパターンを形成する工程を有し，形
成された半導体装置上で該修復困難な欠陥を有する正規
パターンは使用せずその替わりに該冗長パターンを使用
するよう救済措置を講じる半導体装置の製造方法によっ
て解決される。
ターンを含むレチクルを用いて半導体基板１上にパター
ンを形成するに際し，該複数の正規パターンは修復可能
な欠陥を有する正規パターンと修復困難な欠陥を有する
正規パターンを含み，かつ該修復困難な欠陥を有する正
規パターンの数が該複数の冗長パターンの数より少ない
時，該修復可能な欠陥を修復した後該レチクルを使用し
て半導体基板１上にパターンを形成する工程を有し，形
成された半導体装置上で該修復困難な欠陥を有する正規
パターンは使用せずその替わりに該冗長パターンを使用
するよう救済措置を講じる半導体装置の製造方法によっ
て解決される。
【００１３】また，複数のレチクルを使用する複数回の
パターン形成工程を含む半導体装置の製造において，複
数の正規パターンと複数の冗長パターンを含むレチクル
を用いて半導体基板１上にパターンを形成するに際し，
該複数の正規パターンのうち欠陥のある正規パターンの
数が該複数の冗長パターンの数より少ない時，該レチク
ルをそのまま使用して半導体基板１上にパターンを形成
する工程を有し, その後別のレチクルを使用して別のパ
ターンを形成する工程において，該別のレチクルのパタ
ーンに前記欠陥のある正規パターンによる半導体基板１
上のパターンを機能しないようにする修正及び／又は前
記冗長パターンによる半導体基板１上のパターンを機能
するようにする修正を施す半導体装置の製造方法によっ
て解決される。
パターン形成工程を含む半導体装置の製造において，複
数の正規パターンと複数の冗長パターンを含むレチクル
を用いて半導体基板１上にパターンを形成するに際し，
該複数の正規パターンのうち欠陥のある正規パターンの
数が該複数の冗長パターンの数より少ない時，該レチク
ルをそのまま使用して半導体基板１上にパターンを形成
する工程を有し, その後別のレチクルを使用して別のパ
ターンを形成する工程において，該別のレチクルのパタ
ーンに前記欠陥のある正規パターンによる半導体基板１
上のパターンを機能しないようにする修正及び／又は前
記冗長パターンによる半導体基板１上のパターンを機能
するようにする修正を施す半導体装置の製造方法によっ
て解決される。
【００１４】また，複数のレチクルを使用する複数回の
パターン形成工程を含む半導体装置の製造において，複
数の正規パターンと複数の冗長パターンを含むレチクル
を用いて半導体基板１上にパターンを形成するに際し，
該複数の正規パターンは修復可能な欠陥を有する正規パ
ターンと修復困難な欠陥を有する正規パターンを含み，
かつ該修復困難な欠陥を有する正規パターンの数が該複
数の冗長パターンの数より少ない時，該修復可能な欠陥
を修復した後該レチクルを使用して半導体基板１上にパ
ターンを形成する工程を有し，その後別のレチクルを使
用して別のパターンを形成する工程において，該別のレ
チクルのパターンに前記修復困難な欠陥を有する正規パ
ターンによる半導体基板１上のパターンを機能しないよ
うにする修正及び／又は前記冗長パターンによる半導体
基板１上のパターンを機能するようにする修正を施す半
導体装置の製造方法によって解決される。
パターン形成工程を含む半導体装置の製造において，複
数の正規パターンと複数の冗長パターンを含むレチクル
を用いて半導体基板１上にパターンを形成するに際し，
該複数の正規パターンは修復可能な欠陥を有する正規パ
ターンと修復困難な欠陥を有する正規パターンを含み，
かつ該修復困難な欠陥を有する正規パターンの数が該複
数の冗長パターンの数より少ない時，該修復可能な欠陥
を修復した後該レチクルを使用して半導体基板１上にパ
ターンを形成する工程を有し，その後別のレチクルを使
用して別のパターンを形成する工程において，該別のレ
チクルのパターンに前記修復困難な欠陥を有する正規パ
ターンによる半導体基板１上のパターンを機能しないよ
うにする修正及び／又は前記冗長パターンによる半導体
基板１上のパターンを機能するようにする修正を施す半
導体装置の製造方法によって解決される。
【００１５】
【作用】本発明では，複数の正規パターンと複数の冗長
パターンをレチクルに設け，複数の正規パターンのうち
欠陥のある正規パターンの数が複数の冗長パターンの数
より少ない時，レチクルをそのまま使用するようにす
る。そして，形成された半導体装置上で欠陥のある正規
パターンは使用せずその替わりに冗長パターンを使用す
るよう救済措置を講じるのであるから，完全無欠陥のレ
チクルを使用しなくてもよくなり，レチクルの製造歩留
りが向上する。
パターンをレチクルに設け，複数の正規パターンのうち
欠陥のある正規パターンの数が複数の冗長パターンの数
より少ない時，レチクルをそのまま使用するようにす
る。そして，形成された半導体装置上で欠陥のある正規
パターンは使用せずその替わりに冗長パターンを使用す
るよう救済措置を講じるのであるから，完全無欠陥のレ
チクルを使用しなくてもよくなり，レチクルの製造歩留
りが向上する。
【００１６】また，複数の正規パターンは修復可能な欠
陥を有する正規パターンと修復困難な欠陥を有する正規
パターンを含み，かつ修復困難な欠陥を有する正規パタ
ーンの数が複数の冗長パターンの数より少ない時，修復
可能な欠陥を修復した後レチクルを使用して半導体基板
１上にパターンを形成するようにすれば，使用可能なレ
チクルの製造歩留りがさらに向上する。
陥を有する正規パターンと修復困難な欠陥を有する正規
パターンを含み，かつ修復困難な欠陥を有する正規パタ
ーンの数が複数の冗長パターンの数より少ない時，修復
可能な欠陥を修復した後レチクルを使用して半導体基板
１上にパターンを形成するようにすれば，使用可能なレ
チクルの製造歩留りがさらに向上する。
【００１７】また，複数の正規パターンのうち欠陥のあ
る正規パターンの数が複数の冗長パターンの数より少な
い時，レチクルをそのまま使用して半導体基板１上にパ
ターンを形成し，その後別のレチクルを使用して別のパ
ターンを形成する際，別のレチクルのパターンに欠陥の
ある正規パターンによる半導体基板１上のパターンを機
能しないようにする修正及び／又は冗長パターンによる
半導体基板１上のパターンを機能するようにする修正を
施すようにすれば，レチクルパターン上で救済措置を施
すことができる。
る正規パターンの数が複数の冗長パターンの数より少な
い時，レチクルをそのまま使用して半導体基板１上にパ
ターンを形成し，その後別のレチクルを使用して別のパ
ターンを形成する際，別のレチクルのパターンに欠陥の
ある正規パターンによる半導体基板１上のパターンを機
能しないようにする修正及び／又は冗長パターンによる
半導体基板１上のパターンを機能するようにする修正を
施すようにすれば，レチクルパターン上で救済措置を施
すことができる。
【００１８】この場合も，複数の正規パターンは修復可
能な欠陥を有する正規パターンと修復困難な欠陥を有す
る正規パターンを含み，かつ修復困難な欠陥を有する正
規パターンの数が複数の冗長パターンの数より少ない
時，修復可能な欠陥を修復した後レチクルを使用して半
導体基板１上にパターンを形成するようにすれば，使用
可能なレチクルの製造歩留りがさらに向上する。
能な欠陥を有する正規パターンと修復困難な欠陥を有す
る正規パターンを含み，かつ修復困難な欠陥を有する正
規パターンの数が複数の冗長パターンの数より少ない
時，修復可能な欠陥を修復した後レチクルを使用して半
導体基板１上にパターンを形成するようにすれば，使用
可能なレチクルの製造歩留りがさらに向上する。
【００１９】
【実施例】半導体装置が記憶装置の場合，メモリセル部
の面積が６０〜７０％を占め，欠陥がメモリセル部で生
じる確率が非常に高い。したがって，メモリセル部が含
む複数の正規パターン（複数の繰り返しパターン）に対
して複数の冗長パターンを設けておけば，レチクルを救
済できる確率が非常に高い。
の面積が６０〜７０％を占め，欠陥がメモリセル部で生
じる確率が非常に高い。したがって，メモリセル部が含
む複数の正規パターン（複数の繰り返しパターン）に対
して複数の冗長パターンを設けておけば，レチクルを救
済できる確率が非常に高い。
【００２０】図１は半導体装置上で救済措置を講じる例
を示す平面図であり，１は半導体基板，Ｍ1 〜Ｍ6 はメ
モリセル部で正規パターン，Ｒ1 〜Ｒ3 は冗長パター
ン，Ｃ1 〜Ｃ3 は接続部，Ｅ1 〜Ｅ3 は導電部を表す。
接続部は例えばポリＳｉであり，導電部は例えばＡｌで
ある。
を示す平面図であり，１は半導体基板，Ｍ1 〜Ｍ6 はメ
モリセル部で正規パターン，Ｒ1 〜Ｒ3 は冗長パター
ン，Ｃ1 〜Ｃ3 は接続部，Ｅ1 〜Ｅ3 は導電部を表す。
接続部は例えばポリＳｉであり，導電部は例えばＡｌで
ある。
【００２１】Ｍ2 は欠陥のあるメモリセル部でレチクル
上の欠陥がそのまま反映されている。レチクル上の欠陥
を含む正規パターンの数が冗長パターンの数より少ない
時はそのままレチクルを使用してパターン形成を行う。
レチクル上の欠陥を含む正規パターンの数が冗長パター
ンの数より多い場合でも，修復可能な欠陥が含まれてい
て，修復困難な欠陥を含む正規パターンの数が冗長パタ
ーン数より少ない時は，修復可能な欠陥の修復を行った
後レチクルを使用してパターン形成を行う。
上の欠陥がそのまま反映されている。レチクル上の欠陥
を含む正規パターンの数が冗長パターンの数より少ない
時はそのままレチクルを使用してパターン形成を行う。
レチクル上の欠陥を含む正規パターンの数が冗長パター
ンの数より多い場合でも，修復可能な欠陥が含まれてい
て，修復困難な欠陥を含む正規パターンの数が冗長パタ
ーン数より少ない時は，修復可能な欠陥の修復を行った
後レチクルを使用してパターン形成を行う。
【００２２】冗長パターンＲ1 〜Ｒ3 は，接続部Ｃ1 〜
Ｃ3 で導電部Ｅ1 〜Ｅ3 と接続されている時は機能しな
い。そこで，半導体装置の形成を終わった後，例えば冗
長パターンＲ1 に接続する接続部Ｃ1 を窓３からレーザ
を照射して切断し，冗長パターンＲ1 を機能させる。
Ｃ3 で導電部Ｅ1 〜Ｅ3 と接続されている時は機能しな
い。そこで，半導体装置の形成を終わった後，例えば冗
長パターンＲ1 に接続する接続部Ｃ1 を窓３からレーザ
を照射して切断し，冗長パターンＲ1 を機能させる。
【００２３】欠陥のある正規パターンを含むメモリセル
部Ｍ2 は使用せず，その替わりに冗長パターンＲ1 を使
用するように結線する。このようにして，使用可能な記
憶装置が得られる。
部Ｍ2 は使用せず，その替わりに冗長パターンＲ1 を使
用するように結線する。このようにして，使用可能な記
憶装置が得られる。
【００２４】図２(a) 〜(c) はレチクルパターンに修正
を加えて救済措置を講じる例を示す平面図であり，以
下，これらの図を参照しながら説明する。 図２(a) 参照 この図は半導体基板上にコンタクトホールを形成するた
めのレチクルの平面図であり，2aはガラス基板, Ｈ1 〜
Ｈ7 はクロム薄膜のホールパターンである。Ｈ1 〜Ｈ4
は正規パターン，Ｈ5 〜Ｈ7 は冗長パターンであり，さ
らにＨ1 は欠陥のある正規パターンである。欠陥のある
正規パターンの数は，冗長パターンの数より少ない。
を加えて救済措置を講じる例を示す平面図であり，以
下，これらの図を参照しながら説明する。 図２(a) 参照 この図は半導体基板上にコンタクトホールを形成するた
めのレチクルの平面図であり，2aはガラス基板, Ｈ1 〜
Ｈ7 はクロム薄膜のホールパターンである。Ｈ1 〜Ｈ4
は正規パターン，Ｈ5 〜Ｈ7 は冗長パターンであり，さ
らにＨ1 は欠陥のある正規パターンである。欠陥のある
正規パターンの数は，冗長パターンの数より少ない。
【００２５】図２(b) 参照 この図はコンタクトホールを埋め込んでそれに接続する
配線を形成するレチクルの平面図であり，2bはガラス基
板, Ｓ1 〜Ｓ7 はクロム薄膜の配線パターンである。Ｓ
1 〜Ｓ4 は正規パターン，Ｓ5 〜Ｓ7 は冗長パターンで
ある。
配線を形成するレチクルの平面図であり，2bはガラス基
板, Ｓ1 〜Ｓ7 はクロム薄膜の配線パターンである。Ｓ
1 〜Ｓ4 は正規パターン，Ｓ5 〜Ｓ7 は冗長パターンで
ある。
【００２６】Ｓ1 は欠陥のあるホールパターンＨ1 に接
続する配線パターンであるが，Ｓ1 の一部をＦＢＩで削
りとって断線状態にし，このコンタクトホール下の素子
部は完成された半導体装置内で機能しないようにする。
続する配線パターンであるが，Ｓ1 の一部をＦＢＩで削
りとって断線状態にし，このコンタクトホール下の素子
部は完成された半導体装置内で機能しないようにする。
【００２７】図２(c) 参照 工程が最終段階に進み，冗長パターンを起動させる接続
部を形成するための接続パターンＴ5 〜Ｔ7 を有するレ
チクルの平面図である。連続する接続パターンＴ6 , Ｔ
7 はそれに接続する冗長パターンを機能させないように
し，途中で切断部を持つ接続パターンＴ5 はそれに接続
する冗長パターンを機能させる。
部を形成するための接続パターンＴ5 〜Ｔ7 を有するレ
チクルの平面図である。連続する接続パターンＴ6 , Ｔ
7 はそれに接続する冗長パターンを機能させないように
し，途中で切断部を持つ接続パターンＴ5 はそれに接続
する冗長パターンを機能させる。
【００２８】機能させる冗長パターンの数は少なくとも
欠陥のある正規パターンの数以上でなければならない。
このようにして，あるレチクルに欠陥があっても，修正
が困難な欠陥のある正規パターンの数が冗長パターンの
数より少なければ，レチクルの修正出来る欠陥は修正し
た上でそのレチクルを使用し，その後の工程の別のレチ
クル上で修正を施して，最終的に使用可能な半導体装置
を実現することができる。
欠陥のある正規パターンの数以上でなければならない。
このようにして，あるレチクルに欠陥があっても，修正
が困難な欠陥のある正規パターンの数が冗長パターンの
数より少なければ，レチクルの修正出来る欠陥は修正し
た上でそのレチクルを使用し，その後の工程の別のレチ
クル上で修正を施して，最終的に使用可能な半導体装置
を実現することができる。
【００２９】半導体装置上で救済措置を講じる場合もレ
チクルパターンに修正を加えて救済措置を講じる場合
も，半導体装置が完成した時点では何処に欠陥のある正
規パターンがあるか既に判っているので，試験プログラ
ムに欠陥部の位置情報を入れておき，欠陥部の試験は省
略して試験の効率を上げることができる。
チクルパターンに修正を加えて救済措置を講じる場合
も，半導体装置が完成した時点では何処に欠陥のある正
規パターンがあるか既に判っているので，試験プログラ
ムに欠陥部の位置情報を入れておき，欠陥部の試験は省
略して試験の効率を上げることができる。
【００３０】
【発明の効果】以上説明したように，本発明によれば，
使用可能なレチクルの製造歩留りが飛躍的に向上する。
また，半導体装置が完成した時点の試験において，欠陥
部は試験省略して試験の効率を上げることができる。
使用可能なレチクルの製造歩留りが飛躍的に向上する。
また，半導体装置が完成した時点の試験において，欠陥
部は試験省略して試験の効率を上げることができる。
【００３１】本発明は半導体装置のコストダウンに寄与
するもので，パターンの微細化が進む時，特に大きな効
果を発揮するものである。
するもので，パターンの微細化が進む時，特に大きな効
果を発揮するものである。
【図１】半導体装置上で救済措置を講じる例を示す平面
図である。
図である。
【図２】(a) 〜(c) はレチクルパターンに修正を加えて
救済措置を講じる例を示す平面図である。
救済措置を講じる例を示す平面図である。
【図３】欠陥のあるレチクルの例を示す平面図と断面図
である。
である。
１は半導体基板 ２，2a〜2cはガラス基板 Ｂは突起 Ｃ1 〜Ｃ3 は接続部であってポリＳｉ Ｄは欠け Ｅ1 〜Ｅ3 は導電部であってＡｌ Ｈ1 〜Ｈ7 はホールパターン Ｌ1 〜Ｌ6 はレチクルパターンであってクロムパターン Ｍ1 〜Ｍ6 はメモリセル部であって正規パターン Ｐ1 〜Ｐ3 は溝であって位相シフト部 Ｓ1 〜Ｓ7 は配線パターン Ｔ5 〜Ｔ7 Ｈ接続パターン
Claims (4)
- 【請求項１】 複数の正規パターンと複数の冗長パター
ンを含むレチクルを用いて半導体基板(1) 上にパターン
を形成するに際し，該複数の正規パターンのうち欠陥の
ある正規パターンの数が該複数の冗長パターンの数より
少ない時，該レチクルをそのまま使用して半導体基板
(1) 上にパターンを形成する工程を有し，形成された半
導体装置上で該欠陥のある正規パターンを使用せずその
替わりに該冗長パターンを使用するよう救済措置を講じ
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 複数の正規パターンと複数の冗長パター
ンを含むレチクルを用いて半導体基板(1) 上にパターン
を形成するに際し，該複数の正規パターンは修復可能な
欠陥を有する正規パターンと修復困難な欠陥を有する正
規パターンを含み，かつ該修復困難な欠陥を有する正規
パターンの数が該複数の冗長パターンの数より少ない
時，該修復可能な欠陥を修復した後該レチクルを使用し
て半導体基板(1) 上にパターンを形成する工程を有し， 形成された半導体装置上で該修復困難な欠陥を有する正
規パターンは使用せずその替わりに該冗長パターンを使
用するよう救済措置を講じることを特徴とする半導体装
置の製造方法。 - 【請求項３】 複数のレチクルを使用する複数回のパタ
ーン形成工程を含む半導体装置の製造において， 複数の正規パターンと複数の冗長パターンを含むレチク
ルを用いて半導体基板(1) 上にパターンを形成するに際
し，該複数の正規パターンのうち欠陥のある正規パター
ンの数が該複数の冗長パターンの数より少ない時，該レ
チクルをそのまま使用して半導体基板(1) 上にパターン
を形成する工程を有し, その後別のレチクルを使用して別のパターンを形成する
工程において，該別のレチクルのパターンに前記欠陥の
ある正規パターンによる半導体基板(1) 上のパターンを
機能しないようにする修正及び／又は前記冗長パターン
による半導体基板(1) 上のパターンを機能するようにす
る修正を施すことを特徴とする半導体装置の製造方法。 - 【請求項４】 複数のレチクルを使用する複数回のパタ
ーン形成工程を含む半導体装置の製造において， 複数の正規パターンと複数の冗長パターンを含むレチク
ルを用いて半導体基板(1) 上にパターンを形成するに際
し，該複数の正規パターンは修復可能な欠陥を有する正
規パターンと修復困難な欠陥を有する正規パターンを含
み，かつ該修復困難な欠陥を有する正規パターンの数が
該複数の冗長パターンの数より少ない時，該修復可能な
欠陥を修復した後該レチクルを使用して半導体基板(1)
上にパターンを形成する工程を有し， その後別のレチクルを使用して別のパターンを形成する
工程において，該別のレチクルのパターンに前記修復困
難な欠陥を有する正規パターンによる半導体基板(1) 上
のパターンを機能しないようにする修正及び／又は前記
冗長パターンによる半導体基板(1) 上のパターンを機能
するようにする修正を施すことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00709792A JP3156330B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00709792A JP3156330B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198682A JPH05198682A (ja) | 1993-08-06 |
| JP3156330B2 true JP3156330B2 (ja) | 2001-04-16 |
Family
ID=11656580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00709792A Expired - Fee Related JP3156330B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156330B2 (ja) |
-
1992
- 1992-01-20 JP JP00709792A patent/JP3156330B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198682A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030024613A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US9329472B2 (en) | Method for manufacturing EUV masks minimizing the impact of substrate defects | |
| EP0504850B1 (en) | Laser machining method and apparatus therefor | |
| US7890908B2 (en) | Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device | |
| US5840627A (en) | Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development | |
| US5464713A (en) | Phase shift mask and method for repairing a defect of a phase shift mask | |
| JP3325456B2 (ja) | メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路 | |
| JP3156330B2 (ja) | 半導体装置の製造方法 | |
| US6319637B1 (en) | Method for forming pattern | |
| US6228564B1 (en) | Method of patterning photoresist using precision and non-precision techniques | |
| JP2003121988A (ja) | ハーフトーン型位相シフトマスクの欠陥修正方法 | |
| JP4385046B2 (ja) | 後の修正のためにマスク欠陥データをフィードフォワードすることによって基板にパターンを形成する方法 | |
| US5985518A (en) | Method of customizing integrated circuits using standard masks and targeting energy beams | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| JP2677500B2 (ja) | リダンダンシ回路を備えた半導体装置のウェーハ検査方法 | |
| KR100357302B1 (ko) | 반도체 소자의 제조방법 | |
| KR100467804B1 (ko) | 반도체 소자의 퓨즈 박스 형성 방법 | |
| KR100330853B1 (ko) | 전자선 직접 드로잉 방법,시스템 및 기록 매체 | |
| CN111192233B (zh) | 半导体结构的制备方法及其制备装置 | |
| CN101526731A (zh) | 掩模版的修复方法 | |
| KR100433845B1 (ko) | 반도체장치의 리페어리던던시 퓨즈 형성방법 | |
| JPH0974137A (ja) | リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法 | |
| JPH05346589A (ja) | 薄膜トランジスタアレイ配線の製造方法 | |
| JPH03201462A (ja) | 半導体集積回路装置 | |
| KR100214261B1 (ko) | 반도체 소자의 금속배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| LAPS | Cancellation because of no payment of annual fees |