JP4385046B2 - 後の修正のためにマスク欠陥データをフィードフォワードすることによって基板にパターンを形成する方法 - Google Patents

Description

本発明は、マイクロエレクトロニクス・デバイスおよびマイクロエレクトロメカニカル・デバイスの製造に関する。

マイクロエレクトロニクス・デバイスおよびマイクロエレクトロメカニカル・デバイス、例えば集積回路（「チップ」）、ウェーハ、およびチップを相互接続するために使用される基板を製造する際に使用されるフォトマスクは一般に、欠陥がないことが要求される。マイクロエレクトロニクス基板（例えばトランジスタ、マイクロエレクトロメカニカル（「ＭＥＭＳ」）デバイスおよび他の小型デバイス）のフィーチャ（例えば形状、構造等）をパターン形成するために使用されるフォトマスク（「マスク」）では、この要件を満たすことがますます困難になっている。マスクを製造するために必要なコストおよび時間、ならびに一組のマスク中のマスクの数は、特に先進の半導体技術において劇的に増大している。マスクによってパターン形成するレイアウトはますます複雑になり、含まれるフィーチャの数は増え続け、フィーチャのサイズ（例えばラインの幅および長さ）は、次の技術が生み出されるたびに減少するグラウンド・ルールと共に縮小している。

残念ながら、増大する複雑さの要件および減少するグラウンド・ルールの要件に合わせてフォトマスクを製造することはますます困難になっており、多くのフォトマスクが製造されたときに欠陥を含む。現在、実際の作業では、欠陥のあるフォトマスクは修復され、または欠陥を持たないフォトマスクに置き換えられている。しかし、マスクの修復および新たなマスクの製造には時間と資金の支出が必要となるため、このような欠陥に対処する労力は、新たな製品の導入に際して多大なものとなり、市場への投入の妨げとなることさえある。

基板にパターンを形成する方法が提供される。この方法では、第１のマスクが製造され、この第１のマスクは、マイクロエレクトロニクス基板、マイクロエレクトロメカニカル基板などの基板の正規要素（正規回路）および冗長要素（冗長回路）をパターン形成するために使用することができる複数の第１のフィーチャを含む。第１のマスクは、フィーチャの欠陥に関して試験すなわち検査される。その後に、複数の第２のフィーチャを含む第２のマスクが製造される。一例では、第２のマスクの第２のフィーチャが、個々の正規要素間の複数の相互接続および正規要素と冗長要素の間の複数の相互接続をパターン形成するために使用することができる。第１のマスクを使用して正規要素および冗長要素がパターン形成され、第２のマスクを使用して正規要素と冗長要素の間の相互接続がパターン形成される。その結果、第２のマスクのパターンは、第１のマスクの検出された欠陥を修正する方法で画定される。

好ましい一実施形態では、第１のマスクが複数のＦＥＯＬ（フロント・エンド・オブ・ライン、例えば正規要素および冗長要素を形成する等の前方工程）フィーチャを含むＦＥＯＬマスクであり、第２のマスクが複数のＢＥＯＬ（バック・エンド・オブ・ライン、例えば正規要素相互や正規要素と冗長要素とを接続する等の後方工程）フィーチャを含むＢＥＯＬマスクである。この場合には、ＢＥＯＬマスクのパターンが、ＦＥＯＬマスクの検出された欠陥を修正する方法で画定される。

本発明の一実施形態によれば、欠陥のないマスクを製造する困難を考慮して、マイクロエレクトロニクス基板またはマイクロエレクトロメカニカル基板、例えばチップ、集積回路またはウェーハのフィーチャをパターン形成する方法であって、マスクが欠陥を含まないことを要求しない方法が提供される。具体的には、一連のマスクのうちの１つのマスクに欠陥があることが分かったときに、その欠陥マスクおよびこの一連のマスクのうちの後続の１つまたは複数のマスクを使用して、欠陥のない完全に機能する基板が生み出されるように、基板のフィーチャをパターン形成する方法が提供される。

例えば一実施形態では、製造後に第１のマスクをチェックして、欠陥のあるフィーチャを検査する。マスクに欠陥がない場合、そのマスクは通常どおりに使用されて、基板のフィーチャがパターン形成される。しかしマスクに欠陥があるときには、そのマスクは、従来のプロセスとは違って自動的には廃棄されない。その代わりに、そのマスクは、基板のフィーチャをパターン形成するために今までどおりに使用され、この基板の製造プロセスのある時点で、マスクの欠陥を修正するための操作が加えられる。

かなりの割合の集積回路およびデバイスが、「特定用途向け」デバイス、例えば特定用途向け集積回路（「ＡＳＩＣ」）として製造され、これらは時に、あるグループまたはあるクラスの顧客の特定の使用または必要に合わせてカスタムメイドされまたは調整される。ある種のＡＳＩＣは、「ゲート・アレイ」コンセプトを介して、多用途使用可能な回路要素または「セル」のアレイを相互接続することによって、顧客が必要とする特定の機能または目的を果たすように設計される。しばしば、限られた数種の回路要素を相互接続することによって、チップの機能全体が実装される。このような多用途使用可能な回路要素はそれぞれ、例えば、１個から数個の能動デバイス、すなわちトランジスタ、ダイオードなどを含む。マイクロエレクトロメカニカル基板の場合には、多用途使用可能な回路要素がそれぞれ、１個から数個のマイクロエレクトロメカニカル・デバイスを含む。フロント・エンド・オブ・ライン（「ＦＥＯＬ」）デバイス・アレイのセルまたは他の繰返し「ＦＥＯＬ要素」は通常、ＦＥＯＬマスクのフィーチャによってパターン形成される。ＡＳＩＣの機能はさらに、繰返しＦＥＯＬセルの一部を特定の方法で互いに相互接続するＢＥＯＬ要素によって実装される。かなりの割合の使用可能なＦＥＯＬセルが、ＡＳＩＣの目的に貢献するために使用されるが、かなりの割合のＦＥＯＬセルは使用可能なまま残り、チップ内で使用されない。

欠陥マスクの使用を可能にする要素の１つが、チップ上にいくつかの冗長回路要素または「冗長セル」を含むチップ設計である。これらの冗長セルは、正規に使用される回路要素（「正規要素」）が欠陥品であるときに使用することができる。欠陥マスクを使用するための他の前提条件は、どの要素が欠陥品であるのかを決定できることである。最後の要件は、正規要素および冗長要素への相互接続を変更して、冗長要素が欠陥正規要素に取って代わる、すなわち置き換わるようにする方法があることである。

ＡＳＩＣでは、チップのある回路要素が「正規要素」として機能する。正規要素は通常、ＡＳＩＣの機能に貢献するように使用され相互接続される。通常は使用されないチップの回路要素には、正規に使用される回路要素と全く同じ回路要素が含まれる。これらの回路要素は、正規要素が修復不可能であるときに正規要素の代わりに使用されるＡＳＩＣの冗長要素として機能するように作ることができる。

次に、チップにパターンを形成する本発明の一実施形態に基づくプロセスを、図１の流れ図を参照して説明する。このプロセスでは、ウェーハの他のチップに連結されたままになっている間に、マイクロエレクトロニクス・チップまたはマイクロエレクトロメカニカル・チップにパターンが形成される。図１に示すプロセスは、１つまたは複数のＦＥＯＬマスクを使用し、続いて１つまたは複数のＢＥＯＬマスクを使用して基板にパターンを形成することに関して説明される。しかし、その中に示される原理および操作は、最初に１つまたは複数のマスクを使用して基板にパターンを形成し、その後に、次のマスクを使用して基板のパターン形成を継続することにも適用可能である。図１は、マスク自体をチェックすることによって第１の回路要素の欠陥、例えばフロント・エンド・オブ・ライン（ＦＥＯＬ）回路要素の欠陥が既に識別されている実施形態を示している。このようなチェックは、ＦＥＯＬ処理において回路要素をパターン形成する前に、第１のマスク、例えばＦＥＯＬマスクの第１のフィーチャの欠陥を識別するために、すなわち「ＦＥＯＬマスクの欠陥フィーチャ」を識別するために実行される。そのため、このような欠陥は、フォトリソグラフィ処理後の任意の時点で修復することができる。このような修復は、ＦＥＯＬマスクおよびＢＥＯＬマスクを使用したフォトリソグラフィによって基板にパターンを形成した後の任意の時点で実行することができ、マイクロエレクトロニクス基板の欠陥を識別するためにパターン形成後に基板を再びチェックする必要なしに実行することができる。特定の一実施形態ではこの修復が、フォトリソグラフィ処理後に最初にチップ自体を試験することなしに、ＦＥＯＬマスクに対して実施された試験によって得られた欠陥データを使用して実行される。

このような実施形態では修復が、一組の回路要素間を永久に電気接続することによって、または一組の回路要素間の電気接続を永久に切断することによって実行される。例えば、このような要素の列の中の個別のヒューズまたはアンチヒューズあるいはその両方をとばして、マイクロエレクトロニクス基板のＦＥＯＬフィーチャまたはＢＥＯＬフィーチャ間の接続を変更することができる。ヒューズまたはアンチヒューズは、ウェーハの形態またはウェーハの一部分の形態でチップが他の同一のチップまたは類似のチップに連結されたままになっている間に、局所加熱によってとばされる。このような局所加熱は、例えばヒューズまたはアンチヒューズに高電流を流すことによって、あるいはレーザからの集束光によって達成することができる。ヒューズがとばされると、ヒューズの導電性は「閉路」状態、すなわちより導電性の状態から、「開路」状態、すなわち閉路状態よりもはるかに導電性の低い状態に変化する。故意に「弱」くした電子絶縁体要素に熱エネルギーまたは電気エネルギーを加えることによってアンチヒューズがとばされると、アンチヒューズの導電性は「開路」状態から「閉路」状態に変化する。

「ＦＥＯＬマスクを構築する」と表示されたこのプロセスの最初のステップ（１０）では、チップのＦＥＯＬフィーチャをパターン形成するために使用されるＦＥＯＬマスクが製造される。このマスクは、例えばルールまたは光学的近接性に基づいてこのマスクを設計し修正する、マスクを製造する際に通常実施されるステップを実行した後で、製造される。このマスクの製造は、石英または他の透明材料のシート上にマスクのフィーチャを形成する、例えばマスクのフィーチャを書き込むプロセスを含み、このプロセスは例えば、石英シートの表面のクロム層または他の金属層にフィーチャを刻み込むことによって実行される。場合によっては、画定された領域の石英シートの厚さを薄くすることによって、追加の光学位相シフト・フィーチャが生み出される。

その後、ブロック２０で、マスクを試験して欠陥が存在するかどうかを判定する。このステップは、マスクを光学的に検査してマスク検査データを得ることによって実行されることが好ましい。その後、このマスク検査データは処理されて、マスクの欠陥が識別される。この処理ステップは、このマスク検査データを使用して、ＦＥＯＬマスクの欠陥フィーチャを識別するステップと、欠陥フィーチャの位置をマップするステップ、すなわち欠陥フィーチャの位置を、それらがウェーハ上に生み出すＦＥＯＬ要素に関して記録するステップとを含むことが好ましい。このようにすると、後続の１つまたは複数のプロセスによって、ＦＥＯＬマスクの欠陥フィーチャを修正することができる。このマスクについて、マスク欠陥を識別する一組の欠陥データが記憶される。

この欠陥データは、ＦＥＯＬマスクを使用してウェーハにパターンを形成することによって後に生み出されるチップに対して１つまたは複数の修復プロセスを実行することを可能にする、十分に正確なものである。一実施形態ではこの欠陥データが、ＦＥＯＬマスクの欠陥フィーチャのために欠陥品となると予想されるＦＥＯＬデバイス・アレイの個々のセルを正確に識別する。他の実施形態ではこの欠陥データがそれよりも正確であり、またはそれよりも不正確である。例えばこの欠陥データは、ＦＥＯＬデバイス・アレイの修復すべき一群のセル（例えば２つの以上セル）を識別する。あるいはこの欠陥データは、チップのより小さな単位、例えば、チップのＦＥＯＬデバイス・アレイの個々のポリシリコン・ラインまたは第１の金属レベル・ラインの予想される欠陥を識別する、十分な精度を含む。

本発明の特定の一実施形態は、欠陥フィーチャを有するＦＥＯＬマスクの使用によって製造されたチップの欠陥ＦＥＯＬ要素を修正するという原理に基づいて機能する。このプロセスでは、チップの要素間の相互接続、ヒューズまたはアンチヒューズが、ＦＥＯＬマスクの欠陥フィーチャを補償するように変更される。チップはさらに、一般にＦＥＯＬ要素が形成されたレベルの上にある、ＢＥＯＬ相互接続の形態の配線を含む。このような実施形態では、ＦＥＯＬマスクの欠陥フィーチャに関するデータが、基板の欠陥ＦＥＯＬ要素を修復、すなわち修正するために後に使用されるプロセスに入力される。したがってこのような実施形態では、マスク検査データを分析することによって得られたマスクの欠陥に関するデータが、後にブロック８０において、基板、例えばチップを変更するために使用される。

欠陥データを記憶した後、ブロック３０でマスクは移送される。すなわちチップを製造するために解放される。製造は後に続行され、それについては後に詳述する。ブロック４０では、製造すべきＦＥＯＬマスクが他に残っているかどうかを判定する。チップの製造は、例えば短波長紫外線源と共に使用される「深紫外線」マスク、それよりもやや長波長の紫外線源と共に使用される「中間紫外線」マスクなど、精度が異なってもよいいくつかのＦＥＯＬマスクを使用するフォトリソグラフィ処理を含む。したがって、ステップ１０、２０および３０は、チップにパターンを形成するために使用される全てのＦＥＯＬマスクに対して実行されることが好ましい。このようなそれぞれのＦＥＯＬマスクの欠陥はマップされる。欠陥データは、後の製造段階でこのような欠陥を修正するために使用されるマスクごとに記憶されることが好ましい。

ブロック５０では、１つまたは複数のバック・エンド・オブ・ライン（「ＢＥＯＬ」）マスクが、そのデータ表現（例えば、ディジタル表現）から、例えば従来の方法などによって構築、すなわち製造される。図１に示した実施形態では、ＢＥＯＬマスクの製造が、１つまたは複数のＦＥＯＬマスクを製造した結果に依存しない。１つまたは複数のＦＥＯＬマスクの欠陥の修正は、チップの製造中または製造後にチップのフィーチャに対して実行される修復によって実施される。したがって、ＢＥＯＬマスクの製造は、１つまたは複数のＦＥＯＬマスクの製造の前または後に実行することができ、ＢＥＯＬマスクはあるいは、ＦＥＯＬマスクの処理と並行して実施される処理によって製造することができる。

ステップ６０では、チップのＦＥＯＬ要素、例えば半導体構造、トランジスタなどがＦＥＯＬマスクを使用してパターン形成され、ステップ７０では、チップのＢＥＯＬ要素がＢＥＯＬマスクを使用してパターン形成される。その後、ＦＥＯＬ要素およびＢＥＯＬ要素をフォトリソグラフィによってパターン形成した後に、ブロック８０で、チップに修復（または設計変更）が実施される。修復は例えば、ヒューズまたはアンチヒューズあるいはヒューズとアンチヒューズの組合せをとばすことにより、いくつかのＢＥＯＬ要素を変更することによって実施される。この修復の効果は、信号または電流または電圧あるいはこれらの任意の組合せを、欠陥ＦＥＯＬ要素からそのチップの対応する冗長ＦＥＯＬ要素にリルートすることである。したがって、チップ上にＢＥＯＬ要素がパターン形成された後でチップのＢＥＯＬ要素を変更することによって、欠陥ＦＥＯＬセルなどのチップの欠陥ＦＥＯＬ要素が、チップの対応する冗長ＦＥＯＬ要素に「置き換え」られる。

ブロック８０では任意選択で、チップを試験して他の欠陥が存在するかどうかを判定する前に、ブロック２０で得たＦＥＯＬマスクに関する欠陥データに基づいてチップのＢＥＯＬマスクあるいはその要素（例えば、ディジタル表現で表される。）が変更される。このようにすると、マスク検査データの以前の分析によって識別された欠陥が修復され、チップ製造後に最初にチップを試験する必要がなくなる。さらに、ある種のマスク欠陥は、チップの機能およびおそらくはチップの試験可能性に深刻な影響を及ぼす欠陥をチップにもたらす。チップの基本機能を試験する前にこのような修復を実施することによって、普通なら試験不能かつ修復不能なチップを使用可能（試験可能）な形態にすることができる。

このような修復を受けた後、チップはブロック９０で、製造後試験、すなわち他に欠陥が存在するかどうかを判定する電気的な試験を受ける。この試験の後、欠陥がないと判定されると、チップはブロック１００で、チップは移送される、すなわち電子システムへのパッケージングおよび組込みのために後の製造段階に渡される。チップが修復可能な欠陥を有すると判定された場合には、それらの欠陥が修復される。しかし、修理不能な程度にまでチップが欠陥品であるときにはそのチップは廃棄される。

上記の実施形態の一変形形態では、チップの欠陥要素を修正するための修復が、マスク欠陥を修正するための通常の製造後試験の前に実施され、試験中に識別された欠陥を修正するために試験後に再び実施されるのではなしに、通常の製造後試験を実施するときにだけ修正が実施される。このようにすると、製造後試験および製造後修復が通常の順番で実行される。

図２は、リソグラフィによってチップにパターンを形成するための一組のフォトマスクを生成する、本発明の他の実施形態に基づく方法を示す流れ図である。この実施形態ではこの方法が、もとから完全に機能するチップを製造するために使用することができる修正された一組のマスクを製造する。この実施形態ではこの方法が、最初の４つのブロック１０、２０、３０および４０に従って実行される操作が同じである点で図１に示した方法に類似の方法である。図２に示すプロセスも、ＦＥＯＬマスクおよびＢＥＯＬマスクを使用して基板にパターンを形成することに関して説明される。その中に示される原理および操作は、最初に１つまたは複数のマスクを使用して基板にパターンを形成し、その後に、次のマスクを使用して基板のパターン形成を継続することにも適用可能であることを理解されたい。この実施形態では、マスク欠陥を識別するデータを使用して製造後修復を実施する代わりに、ブロック４５で、第１のマスクの欠陥（ＦＥＯＬマスクの欠陥）に関するデータを、次のマスク、例えばＢＥＯＬマスクの後段の設計プロセス２５０へフィードフォワードする、すなわちプロセス２５０への入力として供給する。図２に示す例では、ＦＥＯＬマスクの欠陥データを使用して、１つまたは複数のＢＥＯＬマスク（例えば、ディジタル表現で表される。）の設計が、ＦＥＯＬマスクの欠陥を修正する方法で変更される。

この実施形態では、ＢＥＯＬマスクのある離散フィーチャ（例えば、他のフィーチャと接続されていないフィーチャ）が、ＢＥＯＬマスクの他のフィーチャから切り離し可能、または除去可能である。すなわち、ＢＥＯＬマスクの特定のフィーチャを他のフィーチャから分離するために、ＢＥＯＬマスクの個々の離散フィーチャを容易に切り離し、または除去することができる。一使用例では、回路ブロック、すなわち複数の回路要素からなるブロック、または回路全体をパターン形成するために使用されるＦＥＯＬマスクの一部分に欠陥が識別されたと仮定する。ブロック２５０を参照すると、ＦＥＯＬマスクの欠陥を修正するために、ＢＥＯＬマスクの１つまたは複数のフィーチャが識別され、次いでこれが削除され、切り離され、または他の方法で変更される。例えば、ＦＥＯＬマスクの欠陥が、完成したチップの特定の回路ブロックを欠陥ブロックにしているとき、ＢＥＯＬマスクのフィーチャを削除しまたは切り離すことは、チップの１つまたは複数のヒューズまたはアンチヒューズをとばすのと同様の効果を有する。具体的には、ＢＥＯＬマスク・データ（例えば、ディジタル表現で表される。）に実施された変更によって、続いて製造されるチップの欠陥回路ブロックが他のＢＥＯＬ要素から切り離される。あるいは、ＢＥＯＬマスク・データに対する変更が、欠陥ＦＥＯＬ要素を「締め出す」、例えば欠陥ＦＥＯＬ要素を遮断する。特定の一実施形態では、ＢＥＯＬ設計データに実施された変更が、続いて製造されるチップの欠陥回路ブロックを冗長回路ブロックに置き換える効果を有する。ＦＥＯＬマスクの欠陥の状態はこの時点で分かっているので、ＦＥＯＬマスク・データ中の欠陥のない冗長回路ブロックによる回路ブロックの冗長置換を実行することができる。

設計データ段階におけるＢＥＯＬマスクに対する全ての変更、例えば削除および切り離し操作が実行された後、ステップ２６０で、修正されたＢＥＯＬマスク設計データを使用してＢＥＯＬマスクが製造される。結果として製造されるＢＥＯＬマスクは、修正されたＢＥＯＬ要素をチップ上に形成するフィーチャを有する修正されたマスクである。先に論じたとおり、チップの修正されたＢＥＯＬ要素は、ある種の回路ブロック、回路ないし回路要素を他の回路ブロック、回路ないし回路要素から切り離し、またはその位置に他の回路ブロック、回路ないし回路要素、例えば冗長要素を接続し、あるいはその両方を実行する効果を有する。このようにして、修正されたこのＢＥＯＬマスク（そのデータは例えばディジタル表現で表される。）は、一組のＦＥＯＬマスクとＢＥＯＬマスクとによって製造されたチップが、知られているＦＥＯＬマスクの欠陥に起因する不良を含まないことを保証することで、ＦＥＯＬマスクの欠陥を補償する。

さらに、この実施形態によれば、ＢＥＯＬマスクを変更してＦＥＯＬマスクの欠陥を修正することができるので（そのデータは例えばディジタル表現で表される。）、欠陥のないＦＥＯＬマスクを製造する必要性はもはやない。ＢＥＯＬマスクを変更することにより欠陥を修正することができることによって、欠陥の数またはタイプあるいはその両方に対してある許容範囲を有するＦＥＯＬマスクの製造が容認される。

図３に、第１のマスクおよび続く第２のマスクを製造する、図２を参照して先に説明した方法に類似の方法を示す。図３に示すプロセスも、ＦＥＯＬマスクおよびＢＥＯＬマスクを使用して基板にパターンを形成することに関して説明される。その中に示される原理および操作は、最初に１つまたは複数のマスクを使用して基板にパターンを形成し、その後に、次のマスクを使用して基板のパターン形成を継続することにも適用可能であることを理解されたい。図３を参照すると、ブロック１０、２０、３０、４０および４５に関して最初に実行されるステップは、図２を参照して先に示し説明したステップと同じである。この実施形態が図２に示した実施形態と異なる点は、第２のマスクに実施される変更（例えば、ディジタル表現で表される。）、すなわちこの例示的な実施形態ではＢＥＯＬマスクに実施される変更が、ヒューズまたはアンチヒューズあるいはその両方をとばすのと同様の変更を生み出すためにフィーチャを削除しまたは切り離すことに限定されないことである。その代わりに、ステップ３５０で、ＦＥＯＬマスクの欠陥データを使用してＢＥＯＬマスクの設計が変更される、すなわち「再配線」によって修正される。このような再配線は、分離に限定されない方法、すなわち１つまたは複数の欠陥要素を除去し、１つまたは複数の冗長要素に置き換える方法に限定されない方法で実行される。例えば、ＦＥＯＬマスクの欠陥がチップの比較的に大きな部分に影響を及ぼすとき、その救済策は、ＢＥＯＬマスクの設計を変更して欠陥を修正することである。例えば、ＦＥＯＬマスクの欠陥に起因する不良がＦＥＯＬデバイスの高い静電容量であると仮定する。高い静電容量は、ＦＥＯＬデバイス、例えばトランジスタ、ダイオードなどを、信号レベル間でよりゆっくりと振動させるので、通常は望ましくない。このような欠陥がＦＥＯＬマスクに存在するとき、ブロック３５０において実行される１つの救済策は、ＢＥＯＬマスクの設計段階においてチップの配線を変更して、この高い静電容量を補償することである。特定の例では、このような救済策が、ＢＥＯＬマスク上に表現されたＢＥＯＬ配線要素の量、長さまたは断面積、あるいはこれらの任意の組合せを、ＦＥＯＬマスクの欠陥を補償するように変更することである。このようにすると、欠陥のために以前には使用することができなかったＦＥＯＬマスクを使用して、容認できる程度に機能するチップを製造することができる。

図４に、マスクの製造に適用される、図１に関して先に説明した実施形態の一変形形態を示す。特定の例ではこのマスクがＢＥＯＬマスクである。しかし、ここで説明するマスク製造方法はＢＥＯＬマスクの製造に限定されない。この方法は、基板を処理する任意の段階で使用される任意のタイプの製造に適用することができる。

図１に示した方法と同様に、ブロック４１０ではＢＥＯＬマスクが構築される。ブロック４２０では、このマスクから検査目的の像が形成される。このような像を使用して、マスクの複数の領域についてパターンの一致性および許容範囲がチェックされ、その結果、このプロセスの最中に見つかった欠陥を表す一組のＢＥＯＬマスク・データが生み出される。図１に関して先に示した実施形態と同様に、これらの欠陥の位置がマップされる。次いで、ブロック４３０および４５０に関してさらに示されるように、ＢＥＯＬマスクの欠陥をすぐに変更することによって、ＢＥＯＬマスクの欠陥が修正される。具体的にはブロック４３０で、ＢＥＯＬマスク・データ（例えば、ディジタル表現で表される。）が欠陥を指示しているかどうかが判定され、指示している場合には、マスクを変更することによってその欠陥が修正可能かどうかが判定される。ＢＥＯＬマスク・データが欠陥の存在を指示していない場合には、ブロック４４０に示されているように、マスクは移送される、すなわちチップを製造するために解放される。しかし、ＢＥＯＬマスク・データが欠陥を識別し、その欠陥が修正可能であるときには、ブロック４５０に基づくプロセスが実行される。

このブロック４５０に関して、この実施形態では、マスクが製造された後で、例えばパターン形成されたフィーチャをＢＥＯＬマスクから削除することによって、ＢＥＯＬマスクのある離散フィーチャを追加し、除去し、または切り離すことができる。例えば、マスクが、透明な基板上に複数の不透明なフィーチャを含むマスクであるときには、例えばマスクを変更するための知られているいくつかの方法のうちの１つの方法、例えばレーザによる制御されたスポット照明によって、１つまたは複数の不透明なフィーチャが削除される。あるいは、不透明材料の選択蒸着または他の知られている技法によって追加のマスク・フィーチャを形成することもできる。

そのいくつかの好ましい実施形態に従って本発明を説明してきたが、当業者は、添付の請求項によってのみ限定される本発明の真の範囲および趣旨から逸脱することなくこれらの実施形態に実施することができる多くの変更および改良を理解しよう。

基板にパターンを形成する本発明の第１の実施形態に基づく方法を示す図である。 基板にパターンを形成する本発明の第２の実施形態に基づく方法において一組のマスクを製造する方法を示す図である。 基板にパターンを形成する本発明の第２の実施形態の一変形形態に基づく方法において一組のマスクを製造する方法を示す図である。 基板にパターンを形成する本発明の第３の実施形態に基づく方法においてマスクを製造する方法を示す図である。

符号の説明

Claims (6)

1. マイクロエレクトロニクス基板とマイクロエレクトロメカニカル基板のうちの少なくとも一方の複数の正規要素および複数の冗長要素をパターン形成するために使用することができる複数の第１のフィーチャを含む第１のマスクを製造するステップと、
   前記第１のマスクを試験して、前記複数の第１のフィーチャの１つまたは複数の欠陥を検出するステップと、
   複数の相互接続をパターン形成するために使用することができる複数の第２のフィーチャを含む第２のマスクを製造するステップであって、前記複数の相互接続が、前記複数の正規要素の個々の要素間の相互接続と、前記複数の正規要素と前記複数の冗長要素との間の相互接続とを含むステップと、
   前記第１のマスクを使用して、前記基板の前記正規要素および前記冗長要素をパターン形成するステップと、
   前記第２のマスクを使用して、前記基板の前記複数の相互接続をパターン形成するステップと、
   前記基板の前記複数の相互接続を変更して、前記第１のマスクの前記検出された欠陥を修正するステップと、
   を含み、
   前記第１のマスクを試験する前記ステップが、前記基板の前記正規要素および前記冗長要素をパターン形成する前記ステップの前に実行され、前記第１のマスクを試験する前記ステップがさらに、前記第１のマスクの前記欠陥の１つまたは複数のタイプおよび１つまたは複数の位置を識別するステップを含み、前記複数の相互接続を変更する前記ステップが、前記検出された欠陥の前記識別されたタイプおよび前記識別された位置を使用して実行される、基板にパターンを形成する方法。
2. マイクロエレクトロニクス基板とマイクロエレクトロメカニカル基板のうちの少なくとも一方の複数の正規要素および複数の冗長要素をパターン形成するために使用することができる複数の第１のフィーチャを含む第１のマスクを製造するステップと、前記第１のマスクを試験して、前記複数の第１のフィーチャの１つまたは複数の欠陥を検出し、前記１つまたは複数の検出された欠陥を識別する第１のマスク欠陥データを生成するステップと、
   前記第１のマスクを使用した後に使用することができる第２のマスクのディジタル表現を用意するステップであって、前記第２のマスクが、前記基板上に複数の相互接続をパターン形成するために使用することができる複数の第２のフィーチャを有し、前記複数の相互接続が、前記複数の正規要素の個々の要素間の相互接続と、前記複数の正規要素と前記複数の冗長要素との間の相互接続とを含むステップと、
   前記第１のマスク欠陥データを使用して、前記ディジタル表現の前記複数の第２のフィーチャのうちの１つまたは複数のフィーチャを変更し、前記第１のマスクの前記１つまたは複数の欠陥を補償する修正された第２のマスクのディジタル表現を生み出すステップと、
   前記第２のマスクの前記ディジタル表現から前記修正された第２のマスクを製造するステップと、
   前記第１のマスクを使用して、前記基板の前記正規要素および前記冗長要素をパターン形成するステップと、
   前記修正された第２のマスクを使用して前記基板の前記複数の相互接続をパターン形成し、それによって前記修正された第２のマスクに従ってパターン形成された前記複数の相互接続が前記第１のマスクの前記検出された欠陥を修正するステップと
   を含む基板にパターンを形成する方法。
3. 前記第２のマスクの前記ディジタル表現の前記１つまたは複数のフィーチャを変更する前記ステップが、前記マスクを用いて前記基板上にパターン形成することができる１つまたは複数の離散要素を識別するステップであって、前記１つまたは複数の離散要素が、前記基板上の前記複数の相互接続を修正するために前記マスクから削除することができる離散要素と、前記マスクに追加することができる離散要素とのうちの少なくとも一方であるステップを含み、変更する前記ステップがさらに、前記１つまたは複数の離散要素を前記ディジタル表現から削除するステップと、前記ディジタル表現に追加するステップとのうちの少なくとも１つのステップを含む、請求項２に記載の基板にパターンを形成する方法。
4. 前記第２のマスクの前記ディジタル表現の前記１つまたは複数のフィーチャが、ヒューズとアンチヒューズとからなるグループから選択された１つまたは複数の要素を含む、請求項３に記載の基板にパターンを形成する方法。
5. 前記第２のマスクの前記ディジタル表現の前記１つまたは複数のフィーチャを変更する前記ステップがさらに、多数の前記複数の相互接続を前記基板上にパターン形成するために使用することができる前記第２のマスクの多数のフィーチャを再設計するステップを含む、請求項４に記載の基板にパターンを形成する方法。
6. 前記第１のマスクの前記欠陥が、前記第１のマスクの一群の前記フィーチャに影響を及ぼす欠陥を含み、前記一群のフィーチャに影響を及ぼす前記欠陥を補償するために、前記第２のマスクの多数のフィーチャが一群として再設計される、請求項４に記載の基板にパターンを形成する方法。

Images