JP3153788B2 - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JP3153788B2 JP3153788B2 JP26150297A JP26150297A JP3153788B2 JP 3153788 B2 JP3153788 B2 JP 3153788B2 JP 26150297 A JP26150297 A JP 26150297A JP 26150297 A JP26150297 A JP 26150297A JP 3153788 B2 JP3153788 B2 JP 3153788B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electrode
- display device
- circuit
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、並行する複数の信
号電極、該信号電極と交叉する複数の走査電極、該信号
電極と該走査電極との各交点の近傍に設けられた絵素電
極、及び該絵素電極に対向して設けられた対向電極を有
する表示ユニットを駆動するための、表示装置の駆動回
路に関する。以下ではマトリクス型液晶表示装置を表示
装置の例にとって説明を行うが、本発明は他の種類の表
示装置、例えばＥＬ（エレクトロルミネッセンス）表示
装置、プラズマディスプレイ等の駆動回路にも適用可能
である。
号電極、該信号電極と交叉する複数の走査電極、該信号
電極と該走査電極との各交点の近傍に設けられた絵素電
極、及び該絵素電極に対向して設けられた対向電極を有
する表示ユニットを駆動するための、表示装置の駆動回
路に関する。以下ではマトリクス型液晶表示装置を表示
装置の例にとって説明を行うが、本発明は他の種類の表
示装置、例えばＥＬ（エレクトロルミネッセンス）表示
装置、プラズマディスプレイ等の駆動回路にも適用可能
である。
【０００２】
【従来の技術】図７に従来のマトリクス型液晶表示装置
の一例を模式的に示す。図７のマトリクス型液晶表示装
置は、マトリクス状に配列された絵素電極１０３を駆動
するためのスイッチング素子としてＴＦＴ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１０４を用いたＴＦ
Ｔ液晶パネル１００を備えている。ＴＦＴ液晶パネル１
００は、互いに平行に配設された複数の走査電極１０１
と、走査電極１０１に直交して互いに平行に配設された
複数の信号電極１０２とを備えている。走査電極１０１
と信号電極１０２との各交点に近接して、絵素電極１０
３を駆動するためのＴＦＴ１０４が設けられている。絵
素電極１０３に対向して対向電極１０５が設けられてい
る。対向電極１０５は図７では模式的に示されている
が、通常は、全ての絵素電極１０３に共通に配設された
１個の導電層であり、対向電極１０５には、信号電極１
０２の信号振幅を小さくする為に交流化電圧（以下、
「対向電圧」という）が印加される。
の一例を模式的に示す。図７のマトリクス型液晶表示装
置は、マトリクス状に配列された絵素電極１０３を駆動
するためのスイッチング素子としてＴＦＴ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）１０４を用いたＴＦ
Ｔ液晶パネル１００を備えている。ＴＦＴ液晶パネル１
００は、互いに平行に配設された複数の走査電極１０１
と、走査電極１０１に直交して互いに平行に配設された
複数の信号電極１０２とを備えている。走査電極１０１
と信号電極１０２との各交点に近接して、絵素電極１０
３を駆動するためのＴＦＴ１０４が設けられている。絵
素電極１０３に対向して対向電極１０５が設けられてい
る。対向電極１０５は図７では模式的に示されている
が、通常は、全ての絵素電極１０３に共通に配設された
１個の導電層であり、対向電極１０５には、信号電極１
０２の信号振幅を小さくする為に交流化電圧（以下、
「対向電圧」という）が印加される。
【０００３】ＴＦＴ液晶パネル１００はソースドライバ
２及びゲートドライバ３を含む駆動回路によって駆動さ
れる。ソースドライバ２及びゲートドライバ３はＴＦＴ
パネル１００の信号電極１０２及び走査電極１０１にそ
れぞれ接続されている。ソースドライバ２は、入力され
るアナログ画像信号或いは映像信号をサンプルし、ホー
ルドした後、信号電極１０２に供給する。他方、ゲート
ドライバ３は走査電極１０１に対して駆動信号として走
査パルスを順次に出力する。ゲートドライバ３及びソー
スドライバ２に入力されるタイミング信号等の制御信号
はコントロール回路４から与えられる。
２及びゲートドライバ３を含む駆動回路によって駆動さ
れる。ソースドライバ２及びゲートドライバ３はＴＦＴ
パネル１００の信号電極１０２及び走査電極１０１にそ
れぞれ接続されている。ソースドライバ２は、入力され
るアナログ画像信号或いは映像信号をサンプルし、ホー
ルドした後、信号電極１０２に供給する。他方、ゲート
ドライバ３は走査電極１０１に対して駆動信号として走
査パルスを順次に出力する。ゲートドライバ３及びソー
スドライバ２に入力されるタイミング信号等の制御信号
はコントロール回路４から与えられる。
【０００４】図６に従来のマトリクス型液晶表示装置に
於ける各走査電極１０１に印加される走査パルスの波形
を示す。
於ける各走査電極１０１に印加される走査パルスの波形
を示す。
【０００５】
【発明が解決しようとする課題】従来の駆動方式におけ
るマトリクス型液晶表示装置では、走査電極１０１に印
加される走査パルスがＬＯＷレベルである期間（即ち、
その走査電極１０１に接続されているＴＦＴ１０４がＯ
ＦＦしている期間、以下では「ゲートＯＦＦ期間」と称
す）に於いても対向電極には対向電圧が印加されてい
る。その為、通常はゲートＯＦＦ期間ではＴＦＴ１０４
を確実にＯＦＦ出来るように、走査パルスのＬＯＷレベ
ルを低くすることが行われている。しかし、走査パルス
のＬＯＷレベルを低くし過ぎると、ＴＦＴ１０４を確実
にＯＦＦすることができない。このように、ゲートＯＦ
Ｆ期間に於いてＴＦＴ１０４を確実にＯＦＦすることが
困難である。
るマトリクス型液晶表示装置では、走査電極１０１に印
加される走査パルスがＬＯＷレベルである期間（即ち、
その走査電極１０１に接続されているＴＦＴ１０４がＯ
ＦＦしている期間、以下では「ゲートＯＦＦ期間」と称
す）に於いても対向電極には対向電圧が印加されてい
る。その為、通常はゲートＯＦＦ期間ではＴＦＴ１０４
を確実にＯＦＦ出来るように、走査パルスのＬＯＷレベ
ルを低くすることが行われている。しかし、走査パルス
のＬＯＷレベルを低くし過ぎると、ＴＦＴ１０４を確実
にＯＦＦすることができない。このように、ゲートＯＦ
Ｆ期間に於いてＴＦＴ１０４を確実にＯＦＦすることが
困難である。
【０００６】この様子を図４及び図５を用いてより詳細
に説明する。対向電圧の交流成分の振幅を±Ｖc、ＴＦ
Ｔ１０４のゲートＧとドレインＤとの間の浮遊容量をＣ
GD、絵素電極１０３と対向電極１０５との間の容量をＣ
LCとすると、対向電圧印加時にはＴＦＴ１０４のドレイ
ンに印加される電圧は、ΔＶx＝±Ｖc／（１＋ＣGD／Ｃ
LC）だけ変動する。
に説明する。対向電圧の交流成分の振幅を±Ｖc、ＴＦ
Ｔ１０４のゲートＧとドレインＤとの間の浮遊容量をＣ
GD、絵素電極１０３と対向電極１０５との間の容量をＣ
LCとすると、対向電圧印加時にはＴＦＴ１０４のドレイ
ンに印加される電圧は、ΔＶx＝±Ｖc／（１＋ＣGD／Ｃ
LC）だけ変動する。
【０００７】上記のようにΔＶxだけ変動する電圧がド
レインに印加されるので、ＴＦＴ１０４のゲート印加電
圧Ｖgとドレイン電流ＩDとの間の関係は、図５に示すよ
うに変化する。このように、ＴＦＴ１０４をＯＦＦにす
るために最適なゲート印加電圧の値がＶLとＶHとの間で
変動する。従って、ゲートＯＦＦ期間の走査パルスのレ
ベルを最適なＯＦＦ電圧に設定するのは困難である。最
適なＯＦＦ電圧が印加されていない場合にはＴＦＴ１０
４は完全にはＯＦＦしていないので、液晶素子の劣化等
が生じ、表示装置の信頼性が低下する。
レインに印加されるので、ＴＦＴ１０４のゲート印加電
圧Ｖgとドレイン電流ＩDとの間の関係は、図５に示すよ
うに変化する。このように、ＴＦＴ１０４をＯＦＦにす
るために最適なゲート印加電圧の値がＶLとＶHとの間で
変動する。従って、ゲートＯＦＦ期間の走査パルスのレ
ベルを最適なＯＦＦ電圧に設定するのは困難である。最
適なＯＦＦ電圧が印加されていない場合にはＴＦＴ１０
４は完全にはＯＦＦしていないので、液晶素子の劣化等
が生じ、表示装置の信頼性が低下する。
【０００８】本発明の目的は、絵素電極が駆動されない
期間（上述の従来例では、ゲートＯＦＦ期間）に於いて
は、該絵素電極が確実に非駆動状態となり、この非駆動
状態が長期に持続することにより表示装置の劣化等が生
ずることのない表示装置の駆動回路を提供することにあ
る。
期間（上述の従来例では、ゲートＯＦＦ期間）に於いて
は、該絵素電極が確実に非駆動状態となり、この非駆動
状態が長期に持続することにより表示装置の劣化等が生
ずることのない表示装置の駆動回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の表示装置の駆動
回路は、並行する複数の信号電極と、該信号電極と交叉
する複数の走査電極と、該信号電極と該走査電極との各
交点の近傍に設けられ該信号電極および該走査電極に接
続されるＴＦＴと、該ＴＦＴによって駆動される絵素電
極と、該絵素電極に対向して設けられ交流信号が印加さ
れる対向電極と、を有する表示装置の駆動回路であっ
て、前記駆動回路は、前記信号電極に接続されるソース
ドライバと、前記走査電極に接続されるゲートドライバ
と、前記対向電極に交流信号を印加する対向電圧発生回
路と、該ソースドライバ、ゲートドライバおよび対向電
圧発生回路に制御信号を入力するコントロール回路と、
前記ゲートドライバに電圧を供給する電源回路とを有
し、前記ＴＦＴのゲートＯＦＦ期間に、前記電源回路が
前記対向電圧発生回路から出力された前記対向電極に印
加される交流信号と同じ位相および振幅の交流の信号に
よって前記走査電極に送出される走査パルスのレベルを
設定することを特徴としており、そのことにより上記目
的が達成される。
回路は、並行する複数の信号電極と、該信号電極と交叉
する複数の走査電極と、該信号電極と該走査電極との各
交点の近傍に設けられ該信号電極および該走査電極に接
続されるＴＦＴと、該ＴＦＴによって駆動される絵素電
極と、該絵素電極に対向して設けられ交流信号が印加さ
れる対向電極と、を有する表示装置の駆動回路であっ
て、前記駆動回路は、前記信号電極に接続されるソース
ドライバと、前記走査電極に接続されるゲートドライバ
と、前記対向電極に交流信号を印加する対向電圧発生回
路と、該ソースドライバ、ゲートドライバおよび対向電
圧発生回路に制御信号を入力するコントロール回路と、
前記ゲートドライバに電圧を供給する電源回路とを有
し、前記ＴＦＴのゲートＯＦＦ期間に、前記電源回路が
前記対向電圧発生回路から出力された前記対向電極に印
加される交流信号と同じ位相および振幅の交流の信号に
よって前記走査電極に送出される走査パルスのレベルを
設定することを特徴としており、そのことにより上記目
的が達成される。
【００１０】
【００１１】
【００１２】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。
に説明する。
【００１３】図１に本発明の実施の形態に於けるゲート
ドライバ３近傍の構成を示す。本実施の形態の構成は、
図１に示す構成以外は図７に示したものと同様のものと
することができる。本実施の形態では、対向電圧発生回
路８の出力は通常の駆動回路に於けるのと同様に対向電
圧として出力されるのに加えて、ゲートドライバ３の複
数の動作電圧を供給する電源回路９の入力ともされてい
る。
ドライバ３近傍の構成を示す。本実施の形態の構成は、
図１に示す構成以外は図７に示したものと同様のものと
することができる。本実施の形態では、対向電圧発生回
路８の出力は通常の駆動回路に於けるのと同様に対向電
圧として出力されるのに加えて、ゲートドライバ３の複
数の動作電圧を供給する電源回路９の入力ともされてい
る。
【００１４】対向電圧発生回路８は、増幅器８４を備え
ており、増幅器８４の反転入力端子には抵抗８１を介し
てコントロール回路４からライン反転パルスが入力され
ている。増幅器８４の非反転入力端子には可変直流電源
８３が接続されている。抵抗８１及び８２の値を適宜に
設定することによって、所望の対向電圧の振幅±Ｖcが
得られる。
ており、増幅器８４の反転入力端子には抵抗８１を介し
てコントロール回路４からライン反転パルスが入力され
ている。増幅器８４の非反転入力端子には可変直流電源
８３が接続されている。抵抗８１及び８２の値を適宜に
設定することによって、所望の対向電圧の振幅±Ｖcが
得られる。
【００１５】電源回路９は、抵抗９１、３個のツェナー
ダイオード９３ａ〜９３ｃ及び抵抗９２による直列回路
を有している。この直列回路の抵抗９１側の一端はＨＩ
ＧＨレベルのゲート電圧源ＶGHに接続されており、抵抗
９２側の一端はＬＯＷレベルのゲート電圧源ＶGLに接続
されている。増幅器８４の出力はツェナーダイオード９
３ｂ及び９３ｃのノードに接続されている。電源回路９
は、３個のコンデンサ９５ａ〜９５ｃによる他の直列回
路も有している。各コンデンサ９５ａ〜９５ｃはツェナ
ーダイオード９３ａ〜９３ｃとそれぞれ並列に接続され
ている。即ち、コンデンサ９５ａの一端は抵抗９１及び
コンデンサ９３ａのノードに、コンデンサ９５ａ及び９
５ｂのノードはツェナーダイオード９３ａ及び９３ｂの
ノードに、コンデンサ９５ｂ及び９５ｃのノードはツェ
ナーダイオード９３ｂ及び９３ｃのノードに、コンデン
サ９５ｃの他端は抵抗９２及びコンデンサ９３ｃのノー
ドにそれぞれ接続されている。また、ツェナーダイオー
ド９３ａ、９３ｂ及び９３ｃのツェナー電圧をそれぞ
れ、Ｖｚ1、Ｖｚ2及びＶｚ3とする。
ダイオード９３ａ〜９３ｃ及び抵抗９２による直列回路
を有している。この直列回路の抵抗９１側の一端はＨＩ
ＧＨレベルのゲート電圧源ＶGHに接続されており、抵抗
９２側の一端はＬＯＷレベルのゲート電圧源ＶGLに接続
されている。増幅器８４の出力はツェナーダイオード９
３ｂ及び９３ｃのノードに接続されている。電源回路９
は、３個のコンデンサ９５ａ〜９５ｃによる他の直列回
路も有している。各コンデンサ９５ａ〜９５ｃはツェナ
ーダイオード９３ａ〜９３ｃとそれぞれ並列に接続され
ている。即ち、コンデンサ９５ａの一端は抵抗９１及び
コンデンサ９３ａのノードに、コンデンサ９５ａ及び９
５ｂのノードはツェナーダイオード９３ａ及び９３ｂの
ノードに、コンデンサ９５ｂ及び９５ｃのノードはツェ
ナーダイオード９３ｂ及び９３ｃのノードに、コンデン
サ９５ｃの他端は抵抗９２及びコンデンサ９３ｃのノー
ドにそれぞれ接続されている。また、ツェナーダイオー
ド９３ａ、９３ｂ及び９３ｃのツェナー電圧をそれぞ
れ、Ｖｚ1、Ｖｚ2及びＶｚ3とする。
【００１６】このような構成の電源回路９からは、３種
類の電圧パルスＶDD、ＶCC及びＶEE（ＶDD＞ＶCC＞ＶE
E）が出力され、ゲートドライバ３に入力される。電圧
パルスＶCCはゲートドライバ３の論理制御に用いられ
る。電圧パルスＶDD及びＶEEの波形を図２の（ａ）及び
（ｃ）にそれぞれ示す。尚、図２の（ｂ）は対向電極駆
動電圧ＶCOMの波形を示す。パルスＶDDは従来の走査パ
ルスに相当するパルス信号に対向電圧の交流分±Ｖcが
重畳されたものとなり、電圧パルスＶEEは交流分±Ｖc
と同一の振幅で対向電圧と同じ位相のパルス信号とな
る。
類の電圧パルスＶDD、ＶCC及びＶEE（ＶDD＞ＶCC＞ＶE
E）が出力され、ゲートドライバ３に入力される。電圧
パルスＶCCはゲートドライバ３の論理制御に用いられ
る。電圧パルスＶDD及びＶEEの波形を図２の（ａ）及び
（ｃ）にそれぞれ示す。尚、図２の（ｂ）は対向電極駆
動電圧ＶCOMの波形を示す。パルスＶDDは従来の走査パ
ルスに相当するパルス信号に対向電圧の交流分±Ｖcが
重畳されたものとなり、電圧パルスＶEEは交流分±Ｖc
と同一の振幅で対向電圧と同じ位相のパルス信号とな
る。
【００１７】また、コントロール回路４からゲートドラ
イバ３への制御信号である走査クロックパルス及び走査
スタートパルスは、図１に示すように、ホトカプラ５０
１及び５０２をそれぞれ介して与えられる。
イバ３への制御信号である走査クロックパルス及び走査
スタートパルスは、図１に示すように、ホトカプラ５０
１及び５０２をそれぞれ介して与えられる。
【００１８】ゲートドライバ３は、従来と同様のタイミ
ングで電圧パルスＶDD及びＶEEを走査パルスとして各走
査電極１０１に送出する。即ち、走査電極１０１に接続
されるＴＦＴ１０４がＯＮされる時には電圧パルスＶDD
が選択され、ＯＦＦ期間には電圧パルスＶEEが選択され
る。走査パルスの波形を図２の（ｄ）に示す。ＯＦＦ期
間に於いては走査パルス（実線）の位相は対向電圧（波
線）のそれと同じであり、走査パルスの振幅は対向電圧
の交流分±Ｖcと同一になる。図２の（ｄ）から明らか
なように、ゲートＯＦＦ期間に於いては、対向電圧の交
流分±Ｖcに基づくドレイン電極の電位変動±Ｖc／（１
＋ＣGD／ＣLC）が走査パルスの振幅によって相殺され、
ドレイン電圧と走査パルスとの差Ｖgdは常に一定となる
ので、ＴＦＴ１０４のゲートに印加される電圧は一定と
なり、その値は、この差Ｖgdによって決定される。この
差Ｖgdの値は任意に設定することが出来るので、最適な
ＯＦＦ電圧を印加することができ、ＴＦＴ１０４を確実
にＯＦＦすることができる。
ングで電圧パルスＶDD及びＶEEを走査パルスとして各走
査電極１０１に送出する。即ち、走査電極１０１に接続
されるＴＦＴ１０４がＯＮされる時には電圧パルスＶDD
が選択され、ＯＦＦ期間には電圧パルスＶEEが選択され
る。走査パルスの波形を図２の（ｄ）に示す。ＯＦＦ期
間に於いては走査パルス（実線）の位相は対向電圧（波
線）のそれと同じであり、走査パルスの振幅は対向電圧
の交流分±Ｖcと同一になる。図２の（ｄ）から明らか
なように、ゲートＯＦＦ期間に於いては、対向電圧の交
流分±Ｖcに基づくドレイン電極の電位変動±Ｖc／（１
＋ＣGD／ＣLC）が走査パルスの振幅によって相殺され、
ドレイン電圧と走査パルスとの差Ｖgdは常に一定となる
ので、ＴＦＴ１０４のゲートに印加される電圧は一定と
なり、その値は、この差Ｖgdによって決定される。この
差Ｖgdの値は任意に設定することが出来るので、最適な
ＯＦＦ電圧を印加することができ、ＴＦＴ１０４を確実
にＯＦＦすることができる。
【００１９】絵素電極近傍に付加的に形成される補助容
量が設けられる表示装置、ＯＡ用の表示装置等の駆動回
路に於いても上述と同様の構成とすることができる。
量が設けられる表示装置、ＯＡ用の表示装置等の駆動回
路に於いても上述と同様の構成とすることができる。
【００２０】
【発明の効果】本発明の表示装置の駆動回路によって、
絵素電極が駆動されない期間に於いては、該絵素電極が
確実に非駆動状態となる。従って、表示装置の劣化が抑
制され、表示装置の信頼性を向上させることができる。
絵素電極が駆動されない期間に於いては、該絵素電極が
確実に非駆動状態となる。従って、表示装置の劣化が抑
制され、表示装置の信頼性を向上させることができる。
【図１】本発明の実施の形態を説明する回路図である。
【図２】その実施の形態の動作を説明するための信号波
形図である。
形図である。
【図３】従来例に於ける信号波形図である。
【図４】表示装置の絵素電極近傍の等価回路図である。
【図５】従来に於けるＴＦＴのゲート印加電圧とドレイ
ン電流との間の関係を示すグラフである。
ン電流との間の関係を示すグラフである。
【図６】各走査電極に印加される走査パルスを示す図で
ある。
ある。
【図７】液晶表示装置の構成を示す図である。
２ ソースドライバ ３ ゲートドライバ ４ コントロール回路 ８ 対向電圧発生回路 ９ 電源回路 ８１ 抵抗 ８２ 抵抗 ８３ 可変直流電源 ８４ 増幅器 ９１ 抵抗 ９２ 抵抗 ９３ａ ツェナーダイオード ９３ｂ ツェナーダイオード ９３ｃ ツェナーダイオード ９５ａ コンデンサ ９５ｂ コンデンサ ９５ｃ コンデンサ １００ ＴＦＴ液晶パネル １０１ 走査電極 １０２ 信号電極 １０３ 絵素電極 １０４ ＴＦＴ １０５ 対向電極 ５０１ ホトカプラ ５０２ ホトカプラ ＶGH、ＶGL ゲート電圧源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薬師川 英樹 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平２−913（ＪＰ，Ａ) 特開 平２−116892（ＪＰ，Ａ) 特開 平４−51116（ＪＰ，Ａ) 特開 平２−196218（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580
Claims (1)
- 【請求項１】 並行する複数の信号電極と、該信号電極
と交叉する複数の走査電極と、該信号電極と該走査電極
との各交点の近傍に設けられ該信号電極および該走査電
極に接続されるＴＦＴと、該ＴＦＴによって駆動される
絵素電極と、該絵素電極に対向して設けられ交流信号が
印加される対向電極と、を有する表示装置の駆動回路で
あって、 前記駆動回路は、前記信号電極に接続されるソースドラ
イバと、前記走査電極に接続されるゲートドライバと、
前記対向電極に交流信号を印加する対向電圧発生回路
と、該ソースドライバ、ゲートドライバおよび対向電圧
発生回路に制御信号を入力するコントロール回路と、前
記ゲートドライバに電圧を供給する電源回路とを有し、 前記ＴＦＴのゲートＯＦＦ期間に、前記電源回路が前記
対向電圧発生回路から出力された前記対向電極に印加さ
れる交流信号と同じ位相および振幅の交流の信号によっ
て前記走査電極に送出される走査パルスのレベルを設定
することを特徴とする表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26150297A JP3153788B2 (ja) | 1997-09-26 | 1997-09-26 | 表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26150297A JP3153788B2 (ja) | 1997-09-26 | 1997-09-26 | 表示装置の駆動回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13802891A Division JP2948682B2 (ja) | 1991-06-10 | 1991-06-10 | 表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1091129A JPH1091129A (ja) | 1998-04-10 |
| JP3153788B2 true JP3153788B2 (ja) | 2001-04-09 |
Family
ID=17362804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26150297A Expired - Lifetime JP3153788B2 (ja) | 1997-09-26 | 1997-09-26 | 表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153788B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101526602B1 (ko) * | 2009-11-30 | 2015-06-05 | 현대자동차주식회사 | 가상엔진 사운드 시스템 |
-
1997
- 1997-09-26 JP JP26150297A patent/JP3153788B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101526602B1 (ko) * | 2009-11-30 | 2015-06-05 | 현대자동차주식회사 | 가상엔진 사운드 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1091129A (ja) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2948682B2 (ja) | 表示装置の駆動回路 | |
| JP4401489B2 (ja) | 液晶表示装置の残像除去装置及びその方法。（ＡｐｐａｒａｔｕｓａｎｄＭｅｔｈｏｄｆｏｒＥｌｉｍｉｎａｔｉｎｇＲｅｓｉｄｕａｌｉｍａｇｅｉｎａＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＤｅｖｉｃｅ） | |
| US7327338B2 (en) | Liquid crystal display apparatus | |
| US7190343B2 (en) | Liquid crystal display and driving method thereof | |
| EP0487742B1 (en) | Flat displaying device and device for driving displaying elements | |
| JP4794542B2 (ja) | 多等級電気レベル駆動装置 | |
| KR20080063020A (ko) | 액정표시장치 | |
| JP2004302159A (ja) | 液晶表示装置 | |
| JPH0695625A (ja) | 強誘電性液晶表示素子の駆動方法およびこのためのバイアス電圧回路 | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| JP3281290B2 (ja) | 電圧作成回路およびこれを備えた液晶表示装置 | |
| JP3153788B2 (ja) | 表示装置の駆動回路 | |
| JP2940641B2 (ja) | 液晶表示装置における共通電極駆動装置 | |
| JP3660838B2 (ja) | 液晶表示装置 | |
| JP2002149117A (ja) | 液晶表示装置 | |
| JP3230721B2 (ja) | 液晶表示装置の駆動回路 | |
| EP0477014B1 (en) | Display unit having brightness control function | |
| KR100557362B1 (ko) | 전원 회로 | |
| JP2006072391A (ja) | ソースライン駆動回路 | |
| KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
| JPH08297302A (ja) | 液晶表示装置の駆動方法 | |
| JP3436680B2 (ja) | 表示装置の駆動回路 | |
| US6720947B2 (en) | Method for driving an anti-ferroelectric liquid crystal display panel | |
| JP2003099013A (ja) | 表示装置 | |
| KR100448938B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 장치 |