JP3150378B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3150378B2
JP3150378B2 JP26164091A JP26164091A JP3150378B2 JP 3150378 B2 JP3150378 B2 JP 3150378B2 JP 26164091 A JP26164091 A JP 26164091A JP 26164091 A JP26164091 A JP 26164091A JP 3150378 B2 JP3150378 B2 JP 3150378B2
Authority
JP
Japan
Prior art keywords
insulating film
water
moisture
film
repellent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26164091A
Other languages
Japanese (ja)
Other versions
JPH05102127A (en
Inventor
秀光 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26164091A priority Critical patent/JP3150378B2/en
Publication of JPH05102127A publication Critical patent/JPH05102127A/en
Application granted granted Critical
Publication of JP3150378B2 publication Critical patent/JP3150378B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置のうち、特
に、半導体装置の保護被膜及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a protective film for a semiconductor device and, more particularly, to a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置の素子エレメントを保護する
ため、素子を形成した後に保護絶縁膜による被覆が行わ
れている。ここで、保護絶縁膜は通常の絶縁膜と同じよ
うに、CVD法、スパッタリング法、液相成長法等によ
り形成される。また、保護絶縁膜の他、絶縁膜には、所
望のマスクを形成した後にエッチングなどの処理を施
し、引き出し電極、配線のコンタクト孔を多々形成して
いる。
2. Description of the Related Art In order to protect element elements of a semiconductor device, the element is formed and then covered with a protective insulating film. Here, the protective insulating film is formed by a CVD method, a sputtering method, a liquid phase growth method, or the like in the same manner as a normal insulating film. In addition to the protective insulating film, the insulating film is subjected to a process such as etching after forming a desired mask to form a large number of lead-out electrodes and wiring contact holes.

【0003】[0003]

【発明が解決しようとする課題】上述のように堆積法に
よる保護絶縁膜では膜構造が粗であり、しばしば吸湿性
・透湿性を示す。このような保護絶縁膜では水分の浸透
を防げず、水分によって電極配線の酸化コロージョン反
応が進行し、配線をコロージョンが侵食したり、配線表
面に酸化物質が析出したりし、導通不良を引き起こす。
また、しばしば水分による半導体装置の電荷保持特性の
劣化を生じる。
As described above, the protective insulating film formed by the deposition method has a rough film structure and often exhibits hygroscopicity and moisture permeability. With such a protective insulating film, penetration of moisture cannot be prevented, and the moisture causes an oxidation corrosion reaction of the electrode wiring to cause corrosion of the wiring and oxidized substances to be deposited on the surface of the wiring to cause conduction failure.
Further, the charge retention characteristics of the semiconductor device often deteriorate due to moisture.

【0004】この他、電極を形成するために絶縁膜を開
口し、コンタクト孔を設けると、コンタクト孔側壁にや
はり吸湿性・透湿性を示す絶縁膜が露出し、水分の浸透
や電極形成後の酸化コロージョン反応等による不良を生
じる恐れがある。また、絶縁膜自体に吸湿性がない場合
にも、絶縁膜表面水分が吸着した場合には電極間の表面
リークの問題が生じる。
In addition, when an insulating film is opened to form an electrode and a contact hole is provided, the insulating film, which also exhibits hygroscopicity and moisture permeability, is exposed on the side wall of the contact hole, and the penetration of moisture and the formation of the electrode after the electrode formation. There is a possibility that a defect due to an oxidation corrosion reaction or the like may occur. Further, even when the insulating film itself has no hygroscopicity, a problem of surface leakage between the electrodes occurs when moisture on the surface of the insulating film is adsorbed.

【0005】これらの問題は、半導体装置の製造中に行
程の滞留などによる放置があった場合に、より顕著に現
れるため、厳しい工程管理が不可欠となる。そこで、絶
縁膜の表面を容易に耐湿処理・撥水性加工する方法が強
く望まれていた。
[0005] These problems become more pronounced when the semiconductor device is left unmanaged during the manufacturing process due to stagnation or the like, so that strict process control is indispensable. Therefore, there has been a strong demand for a method of easily performing a moisture-resistant treatment and a water-repellent treatment on the surface of the insulating film.

【0006】[0006]

【課題を解決するための手段】上述の問題を解決するた
めに本発明は、半導体装置に素子を形成する工程中に、
前記半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜表面上に撥水性被膜を形成する工程とを有し、前記絶
縁膜が最外層よりも下層の絶縁膜であり、かつ前記發水
性被膜を形成する工程は、エッチング処理液または洗浄
用水よりも比重の軽い有機珪素化合物と前記エッチング
処理液または洗浄用水とを一槽に貯め、前記絶縁膜を選
択的にエッチング処理した後で、前記半導体基板を前記
エッチング処理液または洗浄用水から引き上げるときに
前記珪素化合物層を通過させることによって前記發水性
被膜が形成されることを特徴とする半導体装置の製造方
法を提供する。
In order to solve the above-mentioned problems, the present invention provides a method for forming an element in a semiconductor device, comprising the steps of:
Forming an insulating film on the semiconductor substrate, and forming a water-repellent film on the surface of the insulating film, wherein the insulating film is an insulating film below the outermost layer; and The step of forming a coating film, an organic silicon compound having a lower specific gravity than the etching solution or the cleaning water and the etching solution or the cleaning water are stored in a single tank, and the insulating film is selectively etched. A method of manufacturing a semiconductor device, wherein the water-repellent film is formed by passing the semiconductor substrate through the silicon compound layer when the semiconductor substrate is pulled up from the etching solution or the cleaning water.

【0007】[0007]

【0008】[0008]

【作用】絶縁膜表面上に撥水性の被膜を形成しておくこ
とにより、絶縁膜内への水分の浸透を強力に防止し、電
極配線のコロージョン反応を抑え、水分による電荷保持
特性の劣化を防ぎ、素子の耐湿性を向上させる。また、
金属等の汚染も防止することができる。
[Function] By forming a water-repellent coating on the surface of the insulating film, the penetration of moisture into the insulating film is strongly prevented, the corrosion reaction of the electrode wiring is suppressed, and the deterioration of the charge retention characteristics due to the moisture is prevented. To prevent and improve the moisture resistance of the element. Also,
Contamination of metals and the like can also be prevented.

【0009】更に、吸湿・透湿のみならず、絶縁膜表面
の水分の吸着を防ぐとともに、有機硅素化合物が良好な
絶縁物質であることから、絶縁膜上での電極間の表面リ
ークをも抑える。
Furthermore, not only moisture absorption and moisture permeability, but also adsorption of moisture on the surface of the insulating film is prevented, and surface leakage between electrodes on the insulating film is suppressed because the organosilicon compound is a good insulating material. .

【0010】また、絶縁膜に電極等のため、開口部を設
けた時にも、孔側壁部に露出した絶縁膜表面上に撥水性
被膜を形成しておくことにより、絶縁膜への吸湿・透湿
を防止することができ、素子の耐久性を向上できる。
Further, even when an opening is provided for an electrode or the like in the insulating film, a water-repellent coating is formed on the surface of the insulating film exposed on the side wall of the hole, so that the insulating film can absorb and absorb moisture. Moisture can be prevented, and the durability of the element can be improved.

【0011】[0011]

【実施例】(実施例1)以下、本発明の第1の実施例を
詳細に説明する。本実施例は、本発明をEPROMに用
いるものである。
(Embodiment 1) Hereinafter, a first embodiment of the present invention will be described in detail. In this embodiment, the present invention is applied to an EPROM.

【0012】本発明に用いる有機硅素化合物として、例
えば、ポリオルガノシロキサン(以下シリコーンと称す
る)の中のポリジオルガノシロキサンを図4、図5に示
す。シリコーンはその性状により、オイル・ゴム・レジ
ンの3基本形に分類できるが、その中で図4はシリコー
ンオイルの持つ鎖状分子構造を示したもので、lは0以
上の整数を示し、図5は環状分子構造を示したもので、
mは3以上の整数を示す。ここで、Rは同一または相異
なる置換または非置換の1価の炭化水素基で、主にメチ
ル基(CH3 )、フェニル基(C6 5 )、長鎖アルキ
ル基(Cn 2n+1)、トリフルオロプロピル基(CF3
CH2 CH2 )などである。
As the organosilicon compound used in the present invention, for example, polydiorganosiloxane in polyorganosiloxane (hereinafter referred to as silicone) is shown in FIGS. Silicone can be classified into three basic types, oil, rubber, and resin, depending on its properties. Among them, FIG. 4 shows a chain molecular structure of silicone oil, where 1 is an integer of 0 or more, and FIG. Indicates a cyclic molecular structure,
m represents an integer of 3 or more. Here, R is the same or different, substituted or unsubstituted monovalent hydrocarbon group, mainly a methyl group (CH 3 ), a phenyl group (C 6 H 5 ), a long-chain alkyl group (C n H 2n + 1 ), trifluoropropyl group (CF 3
CH 2 CH 2 ).

【0013】本発明をEPROM素子に用いる場合につ
いて図1から図3を参照しながら説明する。図1はEP
ROMの一部を示す平面図、図2は図1中のAA’に沿
う断面の一部を示す断面図、図3は図1中のBB’に沿
う断面を示す断面図である。
The case where the present invention is applied to an EPROM device will be described with reference to FIGS. Figure 1 shows EP
FIG. 2 is a plan view showing a part of the ROM, FIG. 2 is a cross-sectional view showing a part of a cross section along AA ′ in FIG. 1, and FIG. 3 is a cross-sectional view showing a cross section along BB ′ in FIG.

【0014】EPROMは従来の方法を用いて形成す
る。即ち、まず、改良LOCOS等の方法で、半導体基
板1表面にメモリセルを分離するための素子分離領域9
を膜厚800nm 程度形成する。この後、例えば、塩酸を用
いて素子予定領域に30nm程度の第1ゲート絶縁膜3を形
成し、イオン打ち込み法等により、例えば、ボロンを濃
度1×1023cm-3程度導入し、チャネル領域8を形成す
る。次に、例えば、CVD法により、浮遊ゲート4を形
成する第1のポリシリコン層を第1ゲート絶縁膜3上の
全面に膜厚400nm 程度堆積させ、不純物を濃度1×1020
〜1021cm-3程度拡散させる。また、素子分離領域9上に
ドライエッチング法などを用いて第1のポリシリコン層
と第1ゲート絶縁膜3を除去し、浮遊ゲート7を分離す
るためのスリット領域10を形成しておく。この後、90
0℃以上の温度で酸化処理を施し、第1のポリシリコン
層上に第2ゲート絶縁膜5を膜厚40nm程度形成する。続
いて、CVD法等を用いて、第2ゲート絶縁膜5上に膜
厚400nm 程度の第2のポリシリコン層を堆積させ、第2
のポリシリコン層中に不純物を濃度1×1020〜1021cm-3
程度導入する。
EPROMs are formed using conventional methods. That is, first, an element isolation region 9 for isolating a memory cell on the surface of the semiconductor substrate 1 by a method such as the improved LOCOS.
Is formed to a thickness of about 800 nm. Thereafter, for example, a first gate insulating film 3 of about 30 nm is formed in the element planned region using hydrochloric acid, and for example, boron is introduced at a concentration of about 1 × 10 23 cm −3 by ion implantation or the like, and the channel region is formed. 8 is formed. Next, for example, a first polysilicon layer for forming the floating gate 4 is deposited on the entire surface of the first gate insulating film 3 to a thickness of about 400 nm by a CVD method, and an impurity is doped at a concentration of 1 × 10 20.
Diffuse about 10 21 cm -3 . Further, the first polysilicon layer and the first gate insulating film 3 are removed on the element isolation region 9 by using a dry etching method or the like, and a slit region 10 for separating the floating gate 7 is formed. After this, 90
An oxidation process is performed at a temperature of 0 ° C. or more to form a second gate insulating film 5 on the first polysilicon layer to a thickness of about 40 nm. Subsequently, a second polysilicon layer having a thickness of about 400 nm is deposited on the second gate insulating film 5 by using a CVD method or the like.
Impurity concentration in the polysilicon layer of 1 × 10 20 -10 21 cm -3
Introduce a degree.

【0015】次に、まずドライエッチング法により第2
のポリシリコン層をエッチングし、チャネル領域8上に
延びるコントロールゲート6と、スリット領域10を形
成する。次に、セルフアライン技術を用いて、第2のゲ
ート絶縁膜5と第1のポリシリコン層をエッチングし、
コントロールゲート6の下に浮遊ゲート4を形成する。
また、以上の工程の途中に周辺の素子を形成する工程を
含ませても良い。
Next, a second etching is first performed by dry etching.
Is etched to form a control gate 6 extending over the channel region 8 and a slit region 10. Next, the second gate insulating film 5 and the first polysilicon layer are etched using a self-alignment technique,
The floating gate 4 is formed below the control gate 6.
Further, a step of forming peripheral elements may be included in the middle of the above steps.

【0016】次に、コントロールゲート6、浮遊ゲート
4をマスクに1×1015cm-2程度のヒ素イオン等をセルフ
アラインで打ち込み、コントロールゲート6を挟む半導
体基板1上にソース領域2a、ドレイン領域2bを形成
する。最後に、CVD法等を用いて保護絶縁膜7を全面
に堆積させ、EPROMを形成する。
Next, arsenic ions of about 1 × 10 15 cm −2 are implanted by self-alignment using the control gate 6 and the floating gate 4 as a mask, and the source region 2 a and the drain region are formed on the semiconductor substrate 1 sandwiching the control gate 6. 2b is formed. Finally, a protective insulating film 7 is deposited on the entire surface by using a CVD method or the like, thereby forming an EPROM.

【0017】保護絶縁膜7を形成後に、シリコーンオイ
ル槽に浸積し、加熱乾燥を行い、保護絶縁膜7上にシリ
コーン等による非常に薄い撥水性被膜11を形成する。
加熱乾燥を施すと、いち早く工程を終了することがで
き、作業を効率化できる。ここでは、シリコーンオイル
槽に浸積することによって保護絶縁膜7上にシリコーン
を塗布したが、この他、シリコーンオイルを噴霧塗布し
ても良い。また、塗布後加熱により乾燥させたが、この
他、風乾、自然乾燥によっても良く、更に、乾燥させず
に濡れたままの状態でも効果に変わりはない。
After the formation of the protective insulating film 7, it is immersed in a silicone oil bath and dried by heating to form a very thin water-repellent coating 11 of silicone or the like on the protective insulating film 7.
When the heating and drying are performed, the process can be completed quickly, and the work can be made more efficient. Here, silicone is applied on the protective insulating film 7 by immersion in a silicone oil bath, but silicone oil may be spray applied. In addition, although the coating is dried by heating after application, air drying and natural drying may be used, and the effect is not changed even if the coating is kept wet without drying.

【0018】この他、シリコーン被覆の前に100℃以
上の熱処理を行い、一度放置などにより吸湿した絶縁膜
でも熱処理により水分焼き出し後に撥水性被膜11を形
成すると、含水率の少ない状態での保管が可能になる。
In addition, if the water-repellent coating 11 is formed after the water bake-out by the heat treatment, even if the insulating film which has been absorbed once by the heat treatment is performed at 100 ° C. or more before the silicone coating, the storage in the state having a low moisture content is performed. Becomes possible.

【0019】図6は、吸湿・透湿の程度を確認するため
に、EPROMの電荷保持率を計測した結果である。絶
縁膜に水分が含まれると、この水分が絶縁性を損なう原
因となって、電荷保持率を引き下げることになる。ここ
では、保護絶縁膜にPSG膜を使用し、湿度100%雰
囲気中の室温で24時間放置し、300℃の高温放置し
たときのもので、61は撥水性被膜を形成しない従来
例、62は本発明を用いた場合の結果である。従来例6
1では放置にともない電荷保持特性が急激に劣化してゆ
くのに対し、本発明を用いた場合72ではほぼ100%
の電荷保持率が保たれ、耐湿性に優れていることを確認
することができた。
FIG. 6 shows the result of measuring the charge retention of the EPROM in order to confirm the degree of moisture absorption and moisture permeability. If moisture is contained in the insulating film, the moisture may cause a loss of the insulating property and lower the charge retention. Here, a PSG film is used as a protective insulating film, left for 24 hours at room temperature in an atmosphere of 100% humidity, and left at a high temperature of 300 ° C., where 61 is a conventional example in which a water-repellent film is not formed, and 62 is a conventional example. It is a result when the present invention is used. Conventional example 6
In the case of No. 1, the charge retention characteristics rapidly deteriorate with leaving, whereas in the case of using the present invention 72, almost 100%
It was confirmed that the charge retention of the sample was maintained and that the sample was excellent in moisture resistance.

【0020】また、図7は、テトラエチルオルトシリケ
ートを用いてプラズマCVD法により半導体基板上に成
膜したシリコン酸化膜を450℃で熱処理し、水分の焼
き出しを行った後、撥水性被膜を形成し、大気中に16
8時間放置したときの絶縁膜中の含水量の測定結果であ
る。横軸は真空加熱時の温度、縦軸は放出ガス中の水の
分圧を示し、71は撥水性被膜を持たない従来例で、7
2は本発明を用いた場合の結果である。図からも明らか
なように、従来例71では100℃〜200℃に水分放
出のピークを持ち、その他の温度でも水分放出量は極め
て多いが、本発明を用いた場合72はピークはなく、水
分放出がほとんど検出されず、撥水性被膜が酸化膜中へ
の吸湿・透湿を強力に阻止していることがわかる。ここ
では、CVD法により酸化膜を堆積したが、この他に、
スパッタリング法、液相成長法、塗布法等があるが、こ
れらの堆積法によって撥水性被膜を形成した絶縁膜でも
同様の結果がえられた。また、上述のようにして形成し
た撥水性被膜は電気絶縁性に優れており、絶縁膜上の電
極間の表面リークも抑制することができた。
FIG. 7 shows a silicon oxide film formed on a semiconductor substrate by plasma CVD using tetraethyl orthosilicate at 450.degree. C., and after baking out water, forming a water-repellent film. And into the atmosphere 16
It is a measurement result of the water content in the insulating film when left for 8 hours. The horizontal axis indicates the temperature during vacuum heating, the vertical axis indicates the partial pressure of water in the released gas, and 71 indicates a conventional example having no water-repellent coating.
2 shows the result when the present invention was used. As is apparent from the figure, the conventional example 71 has a peak of water release at 100 ° C. to 200 ° C., and the amount of water release is extremely large even at other temperatures. Almost no release was detected, indicating that the water-repellent coating strongly prevented moisture absorption and permeation into the oxide film. Here, the oxide film is deposited by the CVD method.
There are a sputtering method, a liquid phase growth method, a coating method, and the like. Similar results were obtained with an insulating film having a water-repellent film formed by these deposition methods. Further, the water-repellent film formed as described above was excellent in electric insulation, and was able to suppress surface leakage between electrodes on the insulating film.

【0021】特に、保護絶縁膜上に撥水性被膜を形成し
た場合は、この後のウエハー裏面研削工程、ウエハー切
断工程、検査工程、封止工程までの間の吸湿・透湿防止
に有効である。または、上記の工程の前工程として、本
発明の撥水性被膜形成工程を施すことにより、各工程間
での吸湿・透湿を防止することができ、耐久性を向上さ
せることができる。
In particular, when a water-repellent film is formed on the protective insulating film, it is effective in preventing moisture absorption and moisture transmission during the subsequent wafer back grinding step, wafer cutting step, inspection step, and sealing step. . Alternatively, by performing the water-repellent film forming step of the present invention as a step before the above steps, moisture absorption and moisture transmission between the steps can be prevented, and durability can be improved.

【0022】以上では、EPROMについての例を説明
してきたが、その他、MOS型FETなど、さまざまな
半導体素子の絶縁膜上の被膜に用いることができる。ま
た、封止工程の前工程として本発明を用いることにより
半導体素子の耐久性の向上、特性変化の阻止が可能であ
る。 (実施例2)以下、本発明の第2の実施例を詳細に説明
する。本実施例は、本発明をコンタクト孔等の開口工程
に用いるものである。
Although an example of an EPROM has been described above, the present invention can also be used as a coating on an insulating film of various semiconductor devices such as a MOS FET. In addition, by using the present invention as a step before the encapsulation step, it is possible to improve the durability of the semiconductor element and prevent a change in characteristics. (Embodiment 2) Hereinafter, a second embodiment of the present invention will be described in detail. In this embodiment, the present invention is used in a step of opening a contact hole or the like.

【0023】従来の方法により、図8のような、MOS
型FETを形成する。即ち、半導体基板51上に通常の
LOCOS工程により素子分離領域53を形成し、素子
予定領域にCVD法等を用いて膜厚30nm程度のゲート絶
縁膜54を形成する。次に、ポリシリコン等を400nm 程
度堆積し、所定のゲートパターンをマスクとしてエッチ
ングを行い、ゲート電極55を形成する。この後、ゲー
ト電極55をマスクとして、例えばヒ素を2×1015cm-2
程度イオン注入し、ソース領域52a、ドレイン領域5
2bを形成し、200nm 程度の絶縁膜56を堆積させる。
By the conventional method, the MOS shown in FIG.
Form a type FET. That is, an element isolation region 53 is formed on a semiconductor substrate 51 by a normal LOCOS process, and a gate insulating film 54 having a film thickness of about 30 nm is formed in an element expected region by using a CVD method or the like. Next, polysilicon or the like is deposited to a thickness of about 400 nm, and etching is performed using a predetermined gate pattern as a mask to form a gate electrode 55. Thereafter, the gate electrode 55 as a mask, arsenic 2 × 10 15 cm -2
The source region 52a and the drain region 5
2b is formed, and an insulating film 56 of about 200 nm is deposited.

【0024】次に、ソース領域52a、ドレイン領域5
2b上のゲート絶縁膜54、絶縁膜56をエッチングし
てコンタクト孔57を形成する。ここで、絶縁膜56に
吸湿性・透湿性があるとコンタクト孔57側壁部が水分
の浸透や金属等の汚染を受け易く、後に素子特性の劣化
や電極材料にコロージョンが生じる恐れがある。
Next, the source region 52a and the drain region 5
The contact hole 57 is formed by etching the gate insulating film 54 and the insulating film 56 on 2b. Here, if the insulating film 56 has hygroscopicity and moisture permeability, the side wall of the contact hole 57 is liable to be permeated with moisture or contaminated by metal or the like, and there is a possibility that the element characteristics will be deteriorated and the electrode material will be corroded later.

【0025】そこで、エッチング溶液等の絶縁膜加工溶
液とシリコーンオイルを一つの槽に入れ、シリコーンオ
イルの比重が1よりも軽いことから、処理液とシリコー
ンオイルを2層とした処理槽にコンタクト孔57を除く
部分をマスクした半導体基板51を浸し、エッチング処
理を行い、コンタクト孔57を形成後、半導体基板51
引き上げの際にシリコーンオイル層を通過させて、熱処
理を施すことにより、コンタクト孔57側壁部に薄い撥
水性膜59を形成することができる。または、エッチン
グ処理後、水洗用の水槽を水とシリコーンの2層とし、
水洗後にシリコーン層を通し、シリコーンからなる撥水
性被膜59を形成しても良い。もちろん、エッチング処
理後、引き続きシリコーンオイルを噴霧塗布するなどの
方法によって撥水性膜を形成することもできる。また、
熱処理をしてシリコーンオイルを乾燥させたが、風乾、
自然乾燥でもよい。
Then, an insulating film processing solution such as an etching solution and silicone oil are put into one tank, and since the specific gravity of the silicone oil is less than 1, contact holes are formed in a processing tank having two layers of the processing solution and silicone oil. After immersing the semiconductor substrate 51 in a portion excluding the portion 57 and performing an etching process to form a contact hole 57, the semiconductor substrate 51 is formed.
A thin water-repellent film 59 can be formed on the side wall of the contact hole 57 by performing heat treatment by passing through the silicone oil layer at the time of lifting. Or, after the etching treatment, the water tank for washing is made of two layers of water and silicone,
After washing with water, a water-repellent coating 59 made of silicone may be formed by passing through a silicone layer. Of course, after the etching treatment, a water-repellent film can be formed by a method such as spray coating of silicone oil. Also,
The silicone oil was dried by heat treatment.
Natural drying may be used.

【0026】次に、従来からのように、電極材との接面
となるソース領域52a、ドレイン領域b表面上の撥水
性被膜59をアルゴンスパッタリング法等で取り除きい
た後、電極となるAlなどの金属をスパッタリング法等
で堆積させ、電極58を形成し、MOS型FETを完成
する。撥水性被膜59は薄く、容易に取り除くことが可
能である。
Next, after removing the water-repellent film 59 on the surface of the source region 52a and the drain region b, which are in contact with the electrode material, by an argon sputtering method or the like, as in the prior art, the electrode material such as Al A metal is deposited by a sputtering method or the like to form an electrode 58, thereby completing a MOS FET. The water-repellent coating 59 is thin and can be easily removed.

【0027】このようにしてコンタクト孔側壁部に薄い
撥水性膜59を形成しておくと、絶縁膜中に水分が浸透
することがなく、電荷保持特性等の素子特性の劣化を阻
止できる。また、電極材料にコロージョンのような侵食
や析出を防ぐことができる。また、撥水性被膜59によ
って金属等の汚染も防ぐことが可能である。
By forming the thin water-repellent film 59 on the side wall of the contact hole in this manner, moisture does not penetrate into the insulating film, and deterioration of device characteristics such as charge retention characteristics can be prevented. In addition, erosion and precipitation such as corrosion in the electrode material can be prevented. In addition, the water-repellent coating 59 can prevent contamination of metals and the like.

【0028】以上では、MOS型FETに本発明を用い
た場合について説明してきたが、この他、コンタクト孔
や電極パッドの開口工程を要する場合について広く応用
が可能である。
In the above, the case where the present invention is applied to a MOS type FET has been described. In addition, the present invention can be widely applied to a case where a step of opening a contact hole or an electrode pad is required.

【0029】[0029]

【発明の効果】以上の説明からも明らかなように、絶縁
膜表面に撥水性被膜を形成しておくことにより、撥水性
被膜が水分をはじき、吸湿・透湿を防止することができ
る。これにより、電荷保持特性等、素子特性の変化、電
極配線等のコロージョン反応を良好に抑えることができ
る。また、撥水性の被膜は金属等の汚染も有効に抑える
ことができる。
As is clear from the above description, by forming a water-repellent film on the surface of an insulating film, the water-repellent film repels water and can prevent moisture absorption and moisture permeation. As a result, changes in device characteristics such as charge retention characteristics, and corrosion reactions of electrode wiring and the like can be suppressed favorably. Further, the water-repellent coating can also effectively suppress contamination of metals and the like.

【0030】さらに、吸湿性・透湿性のない絶縁膜にお
いても、絶縁膜表面の水分の吸着を防ぐと同時に、撥水
性被膜に絶縁性があることから電極間の表面リークを有
効に抑える。
Furthermore, even in the case of an insulating film having no hygroscopicity or moisture permeability, the surface of the insulating film is prevented from adsorbing moisture, and at the same time, since the water-repellent coating has insulating properties, surface leakage between the electrodes is effectively suppressed.

【0031】この他、絶縁膜に電極等のための開口部を
設ける場合にも、孔側壁部に露出した絶縁膜表面上に撥
水性被膜を形成しておくことにより、工程途中での絶縁
膜への吸湿・透湿を防止することができ、素子特性の変
化を防ぎ、素子の耐性を向上させることができる。ま
た、工程間で遅滞が生じたとしても、絶縁膜表面上に撥
水被膜を形成してあるので吸湿・透湿等を防止すること
ができる。
In addition, even when an opening for an electrode or the like is provided in the insulating film, a water-repellent coating is formed on the surface of the insulating film exposed on the side wall of the hole, so that the insulating film in the middle of the process can be formed. It is possible to prevent moisture absorption and moisture permeation into the device, prevent a change in device characteristics, and improve the durability of the device. In addition, even if a delay occurs between the steps, moisture absorption and moisture transmission can be prevented because the water-repellent coating is formed on the surface of the insulating film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示すEPROMの平面
図の一部である。
FIG. 1 is a part of a plan view of an EPROM showing a first embodiment of the present invention.

【図2】図1中のAA’に沿う断面の一部を示す断面図
である。
FIG. 2 is a sectional view showing a part of a section taken along AA ′ in FIG. 1;

【図3】図1中のBB’に沿う断面の一部を示す断面図
である。
FIG. 3 is a sectional view showing a part of a section along BB ′ in FIG. 1;

【図4】直鎖状ポリジオルガノシロキサンの一般式であ
る。ここに、Rは同一または相異なる置換または非置換
の1価の炭化水素基で、主にメチル基(CH3 )、フェ
ニル基(C6 5 )、長鎖アルキル基(Cn 2n+1)、
トリフルオロプロピル基(CF3 CH2 CH2 )等であ
る。また、lは0以上の整数を示す。
FIG. 4 is a general formula of a linear polydiorganosiloxane. Here, R is the same or different, substituted or unsubstituted monovalent hydrocarbon group, mainly a methyl group (CH 3 ), a phenyl group (C 6 H 5 ), a long-chain alkyl group (C n H 2n + 1 ),
And a trifluoropropyl group (CF 3 CH 2 CH 2 ). L represents an integer of 0 or more.

【図5】環状ポリジオルガノシロキサンの一般式であ
る。ここに、Rは同一または相異なる置換または非置換
の1価の炭化水素基で、主にメチル基(CH3)、フェ
ニル基(C6 5 )、長鎖アルキル基(Cn 2n+1)、
トリフルオロプロピル基(CF3 CH2 CH2 )等であ
る。また、mは3以上の整数を示す。
FIG. 5 is a general formula of a cyclic polydiorganosiloxane. Here, R is the same or different, substituted or unsubstituted monovalent hydrocarbon group, mainly a methyl group (CH 3 ), a phenyl group (C 6 H 5 ), a long-chain alkyl group (C n H 2n + 1 ),
And a trifluoropropyl group (CF 3 CH 2 CH 2 ). M represents an integer of 3 or more.

【図6】本発明の第1の実施例による300℃の高温放
置時の電荷保持率を示す実験結果である。
FIG. 6 is an experimental result showing a charge retention ratio when left at a high temperature of 300 ° C. according to the first embodiment of the present invention.

【図7】酸化膜形成後、大気中に168時間放置し、真
空加熱したときの放出ガス中の水の分圧を示す実験結果
である。
FIG. 7 is an experimental result showing a partial pressure of water in a released gas when left in the air for 168 hours after forming an oxide film and heated in vacuum.

【図8】本発明の第2の実施例を示す断面図である。FIG. 8 is a sectional view showing a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1、51 半導体基板 2a、52a ソース領域 2b、52b ドレイン領域 3、53 第1ゲート絶縁膜 4 浮遊ゲート 5 第2のゲート絶縁膜 6 コントロールゲート 7 保護絶縁膜 8 チャネル領域 9 素子分離領域 10 スリット領域 11、59 撥水性被膜 54 ゲート絶縁膜 55 ゲート電極 56 絶縁膜 57 コンタクト孔 58 電極 61 絶縁膜中の含水量を従来例について計測した結果
である。 62 絶縁膜中の含水量を本発明を用いた場合について
計測した結果である。 71 従来のEPROMの電荷保持率を計測した結果で
ある。 72 本発明の第1の実施例のEPROMの電荷保持率
を計測した結果である。
DESCRIPTION OF SYMBOLS 1, 51 Semiconductor substrate 2a, 52a Source region 2b, 52b Drain region 3, 53 First gate insulating film 4 Floating gate 5 Second gate insulating film 6 Control gate 7 Protective insulating film 8 Channel region 9 Element isolation region 10 Slit region 11, 59 Water-repellent coating 54 Gate insulating film 55 Gate electrode 56 Insulating film 57 Contact hole 58 Electrode 61 These are the results of measuring the water content in the insulating film in the conventional example. 62 shows the result of measurement of the water content in the insulating film when the present invention was used. 71 This is the result of measuring the charge retention of a conventional EPROM. 72 shows the result of measuring the charge retention of the EPROM of the first example of the present invention.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 21/312 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/316 H01L 21/312

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置に素子を形成する工程中に、
前記半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜表面上に撥水性被膜を形成する工程とを有し、前記絶
縁膜が最外層よりも下層の絶縁膜であり、かつ前記發水
性被膜を形成する工程は、エッチング処理液または洗浄
用水よりも比重の軽い有機珪素化合物と前記エッチング
処理液または洗浄用水とを一槽に貯め、前記絶縁膜を選
択的にエッチング処理した後で、前記半導体基板を前記
エッチング処理液または洗浄用水から引き上げるときに
前記珪素化合物層を通過させることによって前記發水性
被膜が形成されることを特徴とする半導体装置の製造方
法。
1. A method for forming an element in a semiconductor device, comprising:
Forming an insulating film on the semiconductor substrate, and forming a water-repellent film on the surface of the insulating film, wherein the insulating film is an insulating film below the outermost layer; and The step of forming a coating film, an organic silicon compound having a lower specific gravity than the etching solution or the cleaning water and the etching solution or the cleaning water are stored in a single tank, and the insulating film is selectively etched. A method of manufacturing a semiconductor device, wherein the water-repellent coating is formed by passing the semiconductor substrate through the silicon compound layer when pulling up the semiconductor substrate from the etching solution or the cleaning water.
JP26164091A 1991-10-09 1991-10-09 Method for manufacturing semiconductor device Expired - Fee Related JP3150378B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26164091A JP3150378B2 (en) 1991-10-09 1991-10-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26164091A JP3150378B2 (en) 1991-10-09 1991-10-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH05102127A JPH05102127A (en) 1993-04-23
JP3150378B2 true JP3150378B2 (en) 2001-03-26

Family

ID=17364708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26164091A Expired - Fee Related JP3150378B2 (en) 1991-10-09 1991-10-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3150378B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998059202A1 (en) 1997-06-23 1998-12-30 Mitsubishi Denki Kabushiki Kaisha Water vaporization type cooler for heat-generating element
JP3693118B2 (en) 2002-08-12 2005-09-07 セイコーエプソン株式会社 Silicon device manufacturing method, liquid jet head manufacturing method, and liquid jet head
JP4798334B2 (en) * 2004-10-15 2011-10-19 Jsr株式会社 Surface hydrophobizing composition, surface hydrophobizing method, semiconductor device and manufacturing method thereof
WO2007029971A1 (en) * 2005-09-07 2007-03-15 Iferro Co., Ltd. Method of forming organic layer on semiconductor substrate
US8120082B2 (en) 2005-09-12 2012-02-21 University of Seoul, Foundation of Industry-Academic Cooperation Ferroelectric memory device and method for manufacturing the same
JP5626019B2 (en) * 2011-02-28 2014-11-19 日亜化学工業株式会社 Light emitting device

Also Published As

Publication number Publication date
JPH05102127A (en) 1993-04-23

Similar Documents

Publication Publication Date Title
KR970002266B1 (en) Semiconductor devices and integrated circuits using sidewall spacer technology
KR100415523B1 (en) Method of forming a semiconductor device
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
KR100266428B1 (en) Semiconductor device and method for manufacturing
CN1728385A (en) Manufacturable recessed strained rsd structure and process for advanced cmos
JP3150378B2 (en) Method for manufacturing semiconductor device
KR100319620B1 (en) Isolation structure for semiconductor device and fabricating method thereof
JP3457533B2 (en) Programmable semiconductor device and method of manufacturing the same
US20070254491A1 (en) Protective layer for a low k dielectric film and methods of forming the same
JP2538830B2 (en) A method for partial oxidation of silicon using a ceramic barrier layer.
EP0980091B1 (en) A method for decreasing channel hot carrier degradation
JP3202271B2 (en) Method for manufacturing semiconductor device
JPH06350078A (en) Semiconductor device and manufacture thereof
CN111863593B (en) Stress film with gradient distribution of chemical components, semiconductor device and forming method thereof
JPH0232545A (en) Manufacture of semiconductor device
KR0140808B1 (en) Thin film transistor
JPH0684865A (en) Dry cleaning of semiconductor device
KR100335802B1 (en) Device Separating Method of Semiconductor Device
JP2808933B2 (en) Method for manufacturing semiconductor device
KR100997432B1 (en) Fabricating method of semiconductor device
KR100217905B1 (en) Method of manufacturing semiconductor device
KR0170338B1 (en) Gate pattern forming method of semiconductor device
JPH07221199A (en) Method of manufacturing semiconductor device
GB2093002A (en) Improvements in or relating to a method of forming a layer of silicon dioxide
JPH04199510A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees