JP3150295B2 - 集積回路のコンデンサ製造方法又は表面が粗いポリシリコンの形成方法 - Google Patents
集積回路のコンデンサ製造方法又は表面が粗いポリシリコンの形成方法Info
- Publication number
- JP3150295B2 JP3150295B2 JP01205897A JP1205897A JP3150295B2 JP 3150295 B2 JP3150295 B2 JP 3150295B2 JP 01205897 A JP01205897 A JP 01205897A JP 1205897 A JP1205897 A JP 1205897A JP 3150295 B2 JP3150295 B2 JP 3150295B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- capacitor
- integrated circuit
- etching
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は一種の半導体製造工
程のＤＲＡＭのメモリセル製造方法に関し、特に、表面
を粗くしたポリシリコンを利用し、ＤＲＡＭのメモリセ
ルの電極となす方法に関する。
程のＤＲＡＭのメモリセル製造方法に関し、特に、表面
を粗くしたポリシリコンを利用し、ＤＲＡＭのメモリセ
ルの電極となす方法に関する。
【０００２】
【従来の技術】ＤＲＡＭメモリセルは通常はコンデンサ
（メモリ・キャパシタ）とトランジスタからなり、トラ
ンジスタのドレイン極或いはソース極とコンデンサの一
端が連接され、コンデンサのもう１端が比較用電位と連
接され、これによりＤＲＡＭメモリセルの製造はトラン
ジスタとコンデンサの製造工程を包括し、一般に平板コ
ンデンサは最も良く使用される構造である。ウエハー素
子の集積度を増進するために、ＤＲＡＭ技術は寸法縮小
化の傾向にあるが、寸法縮小と相対してコンデンサが小
さくなりコンデンサに蓄えられる電荷も小さくなるた
め、電荷のリフレッシュ（再書き込み）の頻度も高まる
ほか、コンデンサがα粒子の干渉を受ける場合がある。
（メモリ・キャパシタ）とトランジスタからなり、トラ
ンジスタのドレイン極或いはソース極とコンデンサの一
端が連接され、コンデンサのもう１端が比較用電位と連
接され、これによりＤＲＡＭメモリセルの製造はトラン
ジスタとコンデンサの製造工程を包括し、一般に平板コ
ンデンサは最も良く使用される構造である。ウエハー素
子の集積度を増進するために、ＤＲＡＭ技術は寸法縮小
化の傾向にあるが、寸法縮小と相対してコンデンサが小
さくなりコンデンサに蓄えられる電荷も小さくなるた
め、電荷のリフレッシュ（再書き込み）の頻度も高まる
ほか、コンデンサがα粒子の干渉を受ける場合がある。
【０００３】上述の問題を解決するために、溝堀り型コ
ンデンサ（トレンチキャパシタ，アメリカ合衆国特許第
５，３７４，５８０）と積上げ型コンデンサ（スタック
キャパシタ）があり、前者は、時に漏電流現象があり、
後者はコンデンサ誘電層の厚さを薄くしてコンデンサの
電荷保存能力を増したものであるが、その良品率及び安
定性を考えるとこの方法には限界があった。
ンデンサ（トレンチキャパシタ，アメリカ合衆国特許第
５，３７４，５８０）と積上げ型コンデンサ（スタック
キャパシタ）があり、前者は、時に漏電流現象があり、
後者はコンデンサ誘電層の厚さを薄くしてコンデンサの
電荷保存能力を増したものであるが、その良品率及び安
定性を考えるとこの方法には限界があった。
【０００４】また、半球形結晶粒を有するポリシリコン
のＣＯＢコンデンサ（ａ ｃａｐａｃｉｔｏｒ−ｏｖｅ
ｒ−ｂｉｔ−ｌｉｎｅ ‘ＣＯＢ’ｃｅｌｌ ｗｉｔｈ
ａｈｅｍｉｓｐｈｅｒｉｃａｌ−ｇｒａｉｎ（ＨＳ
Ｇ） ｐｏｌｉｓｉｌｉｃｏｎ ｓｔｏｒａｇｅ ｎｏ
ｄｅ）も文献に既に発表されている（Ａ Ｃａｐａｃｉ
ｔｏｒ−Ｏｖｅｒ−Ｂｉｔ−Ｌｉｎｅ Ｃｅｌｌ Ｗｉ
ｔｈ Ｈｅｍｉｓｐｈｅｒｉｃａｌ−Ｇｒａｉｎ Ｓｔ
ｏｒａｇｅ Ｎｏｄｅ Ｆｏｒ ６４Ｍｂ Ｄｒａｍ
ｓ， Ｍ．Ｓａｋａｏ ｅｔｃ．ｍｉｃｒｏｅｌｅｃｔ
ｒ ｒｅｓｅａｒｃｈ ｌａｂｏｒａｔｏｒｉｅｓ）。
この半球形結晶粒のポリシリコンは、化学気相成長法
で、アモルファスシリコンのポリクリスタラインシリコ
ンへの遷移温度下で（ａｔ ｔｈｅ ｔｒａｎｓｉｔｉ
ｏｎ ｔｅｍｐｅｒａｔｕｒｅ ｆｒｏｍ ａｐｏｒｐ
ｈｏｕｓ−Ｓｉ ｔｏ ｐｏｌｙｃｒｙｓｔａｌｌｉｎ
ｅ−Ｓｉ）堆積させたものである。このほか、半球形結
晶粒を有するポリシリコンの円柱形コンデンサ（ａ ｃ
ｙｌｉｎｄｒｉｃａｌ ｃａｐａｃｉｔｏｒ ｕｓｉｎ
ｇ Ｈｅｍｉｓｐｈｅｒｉｃａｌ−Ｇｒａｉｎｅｄ Ｓ
ｉ）があり、それについては、‘Ａ Ｎｅｗ Ｃｙｌｉ
ｎｄｒｉｃａｌ Ｃａｐａｃｉｔｏｒ Ｕｓｉｎｇ Ｈ
ｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ Ｆ
ｏｒ ２５６ＭｂＤｒａｍｓ’（Ｈ．Ｗａｔａｎａｂｅ
ｅｔ ａｌ．，Ｔｅｃｈ Ｄｉｇ，Ｄｅｃ．１９９
２，ｐｐ．２５９−２６２）を参照されたい。
のＣＯＢコンデンサ（ａ ｃａｐａｃｉｔｏｒ−ｏｖｅ
ｒ−ｂｉｔ−ｌｉｎｅ ‘ＣＯＢ’ｃｅｌｌ ｗｉｔｈ
ａｈｅｍｉｓｐｈｅｒｉｃａｌ−ｇｒａｉｎ（ＨＳ
Ｇ） ｐｏｌｉｓｉｌｉｃｏｎ ｓｔｏｒａｇｅ ｎｏ
ｄｅ）も文献に既に発表されている（Ａ Ｃａｐａｃｉ
ｔｏｒ−Ｏｖｅｒ−Ｂｉｔ−Ｌｉｎｅ Ｃｅｌｌ Ｗｉ
ｔｈ Ｈｅｍｉｓｐｈｅｒｉｃａｌ−Ｇｒａｉｎ Ｓｔ
ｏｒａｇｅ Ｎｏｄｅ Ｆｏｒ ６４Ｍｂ Ｄｒａｍ
ｓ， Ｍ．Ｓａｋａｏ ｅｔｃ．ｍｉｃｒｏｅｌｅｃｔ
ｒ ｒｅｓｅａｒｃｈ ｌａｂｏｒａｔｏｒｉｅｓ）。
この半球形結晶粒のポリシリコンは、化学気相成長法
で、アモルファスシリコンのポリクリスタラインシリコ
ンへの遷移温度下で（ａｔ ｔｈｅ ｔｒａｎｓｉｔｉ
ｏｎ ｔｅｍｐｅｒａｔｕｒｅ ｆｒｏｍ ａｐｏｒｐ
ｈｏｕｓ−Ｓｉ ｔｏ ｐｏｌｙｃｒｙｓｔａｌｌｉｎ
ｅ−Ｓｉ）堆積させたものである。このほか、半球形結
晶粒を有するポリシリコンの円柱形コンデンサ（ａ ｃ
ｙｌｉｎｄｒｉｃａｌ ｃａｐａｃｉｔｏｒ ｕｓｉｎ
ｇ Ｈｅｍｉｓｐｈｅｒｉｃａｌ−Ｇｒａｉｎｅｄ Ｓ
ｉ）があり、それについては、‘Ａ Ｎｅｗ Ｃｙｌｉ
ｎｄｒｉｃａｌ Ｃａｐａｃｉｔｏｒ Ｕｓｉｎｇ Ｈ
ｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ Ｆ
ｏｒ ２５６ＭｂＤｒａｍｓ’（Ｈ．Ｗａｔａｎａｂｅ
ｅｔ ａｌ．，Ｔｅｃｈ Ｄｉｇ，Ｄｅｃ．１９９
２，ｐｐ．２５９−２６２）を参照されたい。
【０００５】このほか、一種の、半球形結晶粒ポリシリ
コン形成の方法については、Ｍ．Ｙｏｓｈｉｍａｒｕ
（ＩＥＥＥ ＩＥＤＭ−９０，ｐ．６５９）及びＨ．Ｗ
ａｔａｎａｂｅ ｅｔ ａｌ．（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．７１（７）ｐ．３５３８，１９９２）を参照された
い。このＨＳＧ−Ｓｉは、低圧化学気相成長法を用い、
温度約５６０−６００℃の間で形成される。また、一種
の冠形コンデンサ（ｃｒｏｗｎ ｓｈａｐｅ ｃａｐａ
ｃｉｔｏｒ）或いは中空柱状構造（ｃｙｌｉｎｄｒｉｃ
ａｌ ｓｔｒｕｃｔｕｒｅ）のコンデンサもすでに発表
されているが、これらのコンデンサ形態の製造工程は非
常に複雑であり、安定性の問題があった。さらに、一種
の多孔ポリシリコンがポリシリコンを１５０℃で熱りん
酸でエッチングして得られる（Ｈ．Ｗａｔａｎａｂｅ
ｅｔ ａｌ． Ｓｙｍｐｏｓｉｕｍｏｎ ＶＬＳＩ Ｔ
ｅｃｈｎｏｌｏｇｙ ｐ．１７，１９９３）。
コン形成の方法については、Ｍ．Ｙｏｓｈｉｍａｒｕ
（ＩＥＥＥ ＩＥＤＭ−９０，ｐ．６５９）及びＨ．Ｗ
ａｔａｎａｂｅ ｅｔ ａｌ．（Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．７１（７）ｐ．３５３８，１９９２）を参照された
い。このＨＳＧ−Ｓｉは、低圧化学気相成長法を用い、
温度約５６０−６００℃の間で形成される。また、一種
の冠形コンデンサ（ｃｒｏｗｎ ｓｈａｐｅ ｃａｐａ
ｃｉｔｏｒ）或いは中空柱状構造（ｃｙｌｉｎｄｒｉｃ
ａｌ ｓｔｒｕｃｔｕｒｅ）のコンデンサもすでに発表
されているが、これらのコンデンサ形態の製造工程は非
常に複雑であり、安定性の問題があった。さらに、一種
の多孔ポリシリコンがポリシリコンを１５０℃で熱りん
酸でエッチングして得られる（Ｈ．Ｗａｔａｎａｂｅ
ｅｔ ａｌ． Ｓｙｍｐｏｓｉｕｍｏｎ ＶＬＳＩ Ｔ
ｅｃｈｎｏｌｏｇｙ ｐ．１７，１９９３）。
【０００６】
【発明が解決しようとする課題】本発明の目的は、一種
のＤＲＡＭのメモリセル形成方法を提供することにあ
る。
のＤＲＡＭのメモリセル形成方法を提供することにあ
る。
【０００７】本発明のもう一つの目的は、一種のＤＲＡ
Ｍのメモリセルのコンデンサの形成方法を提供すること
にある。
Ｍのメモリセルのコンデンサの形成方法を提供すること
にある。
【０００８】本発明のさらにもう一つの目的は、コンデ
ンサの電極表面積を増加してその性能を高めることにあ
る。
ンサの電極表面積を増加してその性能を高めることにあ
る。
【０００９】
【課題を解決するための手段】請求項１の発明は、ポリ
シリコンを半導体基板上に形成する、該ポリシリコンを
エッチングして多孔ポリシリコンを形成し、エッチング
に用いるエッチング剤は熱リン酸とする、該多孔ポリシ
リコンをエッチングして表面が粗いポリシリコンを形成
し、該表面 が粗いポリシリコンの形成に少なくとも三つ
のエッチングプロセスを使用し、そのエッチング剤は、
それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２
＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏとし、これら三つ
のエッチング剤を使用した処理プロセスの順序は任意に
変更可能とする、誘電層を該表面が粗いポリシリコン上
に形成する、導電層を該誘電層の上に形成する、該導電
層、誘電層、及び表面が粗いポリシリコンをエッチング
する、以上のステップを包括する、集積回路のコンデン
サ製造方法としている。
シリコンを半導体基板上に形成する、該ポリシリコンを
エッチングして多孔ポリシリコンを形成し、エッチング
に用いるエッチング剤は熱リン酸とする、該多孔ポリシ
リコンをエッチングして表面が粗いポリシリコンを形成
し、該表面 が粗いポリシリコンの形成に少なくとも三つ
のエッチングプロセスを使用し、そのエッチング剤は、
それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２
＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏとし、これら三つ
のエッチング剤を使用した処理プロセスの順序は任意に
変更可能とする、誘電層を該表面が粗いポリシリコン上
に形成する、導電層を該誘電層の上に形成する、該導電
層、誘電層、及び表面が粗いポリシリコンをエッチング
する、以上のステップを包括する、集積回路のコンデン
サ製造方法としている。
【００１０】請求項２の発明は、ポリシリコン層の形成
が、 第１ポリシリコン子層を半導体基板上に形成する、
第２ポリシリコン子層を該第１ポリシリコン子層上に形
成する、 以上のステップを包括する、請求項１に記載の
集積回路のコンデンサ製造方法としている。
が、 第１ポリシリコン子層を半導体基板上に形成する、
第２ポリシリコン子層を該第１ポリシリコン子層上に形
成する、 以上のステップを包括する、請求項１に記載の
集積回路のコンデンサ製造方法としている。
【００１１】請求項３の発明は、第１ポリシリコン子層
に不純物イオンとしてリンを添加し、その添加量は、４
Ｅ１５−１Ｅ１６ａｔｏｍｓ／ｃｍ ２ とする、請求項２
に記載の集積回路のコンデンサ製造方法としている。
に不純物イオンとしてリンを添加し、その添加量は、４
Ｅ１５−１Ｅ１６ａｔｏｍｓ／ｃｍ ２ とする、請求項２
に記載の集積回路のコンデンサ製造方法としている。
【００１２】請求項４の発明は、第１ポリシリコン子層
の活性化の温度は約６００−１０００℃とする、請求項
２に記載の集積回路のコンデンサ製造方法としている。
の活性化の温度は約６００−１０００℃とする、請求項
２に記載の集積回路のコンデンサ製造方法としている。
【００１３】請求項５の発明は、第２ポリシリコン子層
に不純物イオンとしてリンを添加し、その添加量は、４
Ｅ１５−１．２Ｅ１６ａｔｏｍｓ／ｃｍ ２ とする、請求
項２に記載の集積回路のコンデンサ製造方法としてい
る。
に不純物イオンとしてリンを添加し、その添加量は、４
Ｅ１５−１．２Ｅ１６ａｔｏｍｓ／ｃｍ ２ とする、請求
項２に記載の集積回路のコンデンサ製造方法としてい
る。
【００１４】請求項６の発明は、第２ポリシリコン子層
の活性化の温度は約６００−１０００℃とする、請求項
２に記載の集積回路のコンデンサ製造方法としている。
の活性化の温度は約６００−１０００℃とする、請求項
２に記載の集積回路のコンデンサ製造方法としている。
【００１５】請求項７の発明は、第１ポリシリコン子層
の厚さは約１０００オングストロームとする、請求項２
に記載の集積回路のコンデンサ製造方法としている。
の厚さは約１０００オングストロームとする、請求項２
に記載の集積回路のコンデンサ製造方法としている。
【００１６】請求項８の発明は、第２ポリシリコン子層
の厚さは約２０００オングストロームとする、請求項２
に記載の集積回路のコンデンサ製造方法としている。
の厚さは約２０００オングストロームとする、請求項２
に記載の集積回路のコンデンサ製造方法としている。
【００１７】請求項９の発明は、熱りん酸の温度を約６
０−１６５℃とし、３−２００分処理を行う、請求項１
に記載の集積回路のコンデンサ製造方法としている。
０−１６５℃とし、３−２００分処理を行う、請求項１
に記載の集積回路のコンデンサ製造方法としている。
【００１８】請求項１０の発明は、熱りん酸の濃度を約
３０−９０％とする、請求項１に記載の集積回路のコン
デンサ製造方法としている。
３０−９０％とする、請求項１に記載の集積回路のコン
デンサ製造方法としている。
【００１９】請求項１１の発明は、Ｈ ２ ＳＯ ４ ＋Ｈ ２ Ｏ
２ を用い、８０−１３０℃で約５−３０分間エッチング
を行い、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−
１００℃で約５−３０分間エッチングを行い、ＨＣｌ＋
Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃で約５−３０
分間エッチングを行う、請求項１に記載の集積回路のコ
ンデンサ製造方法としている。
２ を用い、８０−１３０℃で約５−３０分間エッチング
を行い、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−
１００℃で約５−３０分間エッチングを行い、ＨＣｌ＋
Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃で約５−３０
分間エッチングを行う、請求項１に記載の集積回路のコ
ンデンサ製造方法としている。
【００２０】請求項１２の発明は、誘電層を窒化物−酸
化物（Ｎ／Ｏ）の複合薄膜となす、請求項１に記載の集
積回路のコンデンサ製造方法としている。
化物（Ｎ／Ｏ）の複合薄膜となす、請求項１に記載の集
積回路のコンデンサ製造方法としている。
【００２１】請求項１３の発明は、誘電層を酸化物−窒
化物−酸化物（Ｏ／Ｎ／Ｏ）の複合薄膜となす、請求項
１に記載の集積回路のコンデンサ製造方法としている。
化物−酸化物（Ｏ／Ｎ／Ｏ）の複合薄膜となす、請求項
１に記載の集積回路のコンデンサ製造方法としている。
【００２２】請求項１４の発明は、誘電層を五酸化二タ
ンタル（Ｔａ ２ Ｏ ５ ）となす、請求項１に記載の集積回
路のコンデンサ製造方法としている。
ンタル（Ｔａ ２ Ｏ ５ ）となす、請求項１に記載の集積回
路のコンデンサ製造方法としている。
【００２３】請求項１５の発明は、導電層を、結晶成長
後に表面より不純物を添加したポリシリコン、或いは結
晶成長時に不純物を添加したポリシリコン、或いは、
銅、ア ルミニウム、チタン、タングステン或いはそれら
を任意に組み合わせたものとなす、請求項１に記載の集
積回路のコンデンサ製造方法としている。
後に表面より不純物を添加したポリシリコン、或いは結
晶成長時に不純物を添加したポリシリコン、或いは、
銅、ア ルミニウム、チタン、タングステン或いはそれら
を任意に組み合わせたものとなす、請求項１に記載の集
積回路のコンデンサ製造方法としている。
【００２４】請求項１６の発明は、ポリシリコンを半導
体基板上に形成する、該ポリシリコンをエッチングして
多孔ポリシリコンを形成する、該多孔ポリシリコンをエ
ッチングして表面が粗いポリシリコンを形成する、誘電
層を該表面が粗いポリシリコン上に形成する、導電層を
該誘電層の上に形成する、該導電層、誘電層、及び表面
が粗いポリシリコンをエッチングする、以上のステップ
を包括する集積回路のコンデンサ製造方法であって、半
導体基板上に形成するポリシリコンは、半導体基板上の
第１ポリシリコン子層と第２ポリシリコン子層を含み、
該第１ポリシリコン子層への注入不純物イオンはリンと
し、その注入量は約４Ｅ１５−１Ｅ１６ａｔｏｍｓ／ｃ
ｍ ２ 、活性化温度は約６００−１０００℃とし、該第２
ポリシリコン子層への注入不純物イオンはリンとし、そ
の注入量は約４Ｅ１５−１．２Ｅ１６ａｔｏｍｓ／ｃｍ
２ 、活性化温度は約６００−１０００℃とし、ポリシリ
コンをエッチングして多孔ポリシリコンを形成するのに
用いるエッチング剤は濃度約３０−９０％の熱りん酸
で、エッチング進行温度約６０−１６５℃で約３−２０
０分処理し、多孔ポリシリコンをエッチングして表面が
粗いポリシリコンを形成し、該表面が粗いポリシリコン
の形成に少なくとも三つのエッチングプロセスを使用
し、そのエッチング剤は、それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ
２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２
＋Ｈ ２ Ｏとし、これら三つのエッチング剤を使用した処
理プロセスの順序は任意に変更可能とする、誘電層を該
表面が粗いポリシリコン上に形成する、導電層を該誘電
層の上に形成する、該導電層、誘電層、及び表面が粗い
ポリシリコンをエッチングする、以上のステップを包括
する、集積回路のコンデンサ製造方法としている。
体基板上に形成する、該ポリシリコンをエッチングして
多孔ポリシリコンを形成する、該多孔ポリシリコンをエ
ッチングして表面が粗いポリシリコンを形成する、誘電
層を該表面が粗いポリシリコン上に形成する、導電層を
該誘電層の上に形成する、該導電層、誘電層、及び表面
が粗いポリシリコンをエッチングする、以上のステップ
を包括する集積回路のコンデンサ製造方法であって、半
導体基板上に形成するポリシリコンは、半導体基板上の
第１ポリシリコン子層と第２ポリシリコン子層を含み、
該第１ポリシリコン子層への注入不純物イオンはリンと
し、その注入量は約４Ｅ１５−１Ｅ１６ａｔｏｍｓ／ｃ
ｍ ２ 、活性化温度は約６００−１０００℃とし、該第２
ポリシリコン子層への注入不純物イオンはリンとし、そ
の注入量は約４Ｅ１５−１．２Ｅ１６ａｔｏｍｓ／ｃｍ
２ 、活性化温度は約６００−１０００℃とし、ポリシリ
コンをエッチングして多孔ポリシリコンを形成するのに
用いるエッチング剤は濃度約３０−９０％の熱りん酸
で、エッチング進行温度約６０−１６５℃で約３−２０
０分処理し、多孔ポリシリコンをエッチングして表面が
粗いポリシリコンを形成し、該表面が粗いポリシリコン
の形成に少なくとも三つのエッチングプロセスを使用
し、そのエッチング剤は、それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ
２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２
＋Ｈ ２ Ｏとし、これら三つのエッチング剤を使用した処
理プロセスの順序は任意に変更可能とする、誘電層を該
表面が粗いポリシリコン上に形成する、導電層を該誘電
層の上に形成する、該導電層、誘電層、及び表面が粗い
ポリシリコンをエッチングする、以上のステップを包括
する、集積回路のコンデンサ製造方法としている。
【００２５】請求項１７の発明は、三つのエッチングプ
ロセスにおいて、Ｈ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ を用い、８０−
１３０℃で約５−３０分間エッチングを行い、ＮＨ ４ Ｏ
Ｈ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃で約５−
３０分間エッチングを行い、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ
を用い、５０−１００℃で約５−３０分間エッチングを
行う、請求項１６に記載の集積回路のコンデンサ製造方
法としている。
ロセスにおいて、Ｈ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ を用い、８０−
１３０℃で約５−３０分間エッチングを行い、ＮＨ ４ Ｏ
Ｈ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃で約５−
３０分間エッチングを行い、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ
を用い、５０−１００℃で約５−３０分間エッチングを
行う、請求項１６に記載の集積回路のコンデンサ製造方
法としている。
【００２６】請求項１８の発明は、誘電層を窒化物一酸
化物（Ｎ／Ｏ）の複合薄膜となす、請求項１６に記載の
集積回路のコンデンサ製造方法としている。
化物（Ｎ／Ｏ）の複合薄膜となす、請求項１６に記載の
集積回路のコンデンサ製造方法としている。
【００２７】請求項１９の発明は、誘電層を酸化物−窒
化物−酸化物（Ｏ／Ｎ／Ｏ）の複合薄膜となす、請求項
１６に記載の集積回路のコンデンサ製造方法としてい
る。
化物−酸化物（Ｏ／Ｎ／Ｏ）の複合薄膜となす、請求項
１６に記載の集積回路のコンデンサ製造方法としてい
る。
【００２８】請求項２０の発明は、誘電層を五酸化二タ
ンタル（Ｔａ ２ Ｏ ５ ）となす、請求項１６に記載の集積
回路のコンデンサ製造方法としている。
ンタル（Ｔａ ２ Ｏ ５ ）となす、請求項１６に記載の集積
回路のコンデンサ製造方法としている。
【００２９】請求項２１の発明は、基板上にポリシリコ
ンを形成し、該ポリシリコンを濃度３０−９０％の熱り
ん酸を用いて、約６０−１６５℃で３−２００分間エッ
チングして多孔ポリシリコンを形成し、該多孔ポリシリ
コンを、少なくとも三つのエッチングプロセスを使用し
てェッチングし、そのエッチング剤は、それぞれＨ ２ Ｓ
Ｏ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣ
ｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏとし、三つのエッチングプロセス
の順序は任意に変更可能とし、以上からなる、表面が粗
いポリシリコンの形成方法としている。
ンを形成し、該ポリシリコンを濃度３０−９０％の熱り
ん酸を用いて、約６０−１６５℃で３−２００分間エッ
チングして多孔ポリシリコンを形成し、該多孔ポリシリ
コンを、少なくとも三つのエッチングプロセスを使用し
てェッチングし、そのエッチング剤は、それぞれＨ ２ Ｓ
Ｏ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣ
ｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏとし、三つのエッチングプロセス
の順序は任意に変更可能とし、以上からなる、表面が粗
いポリシリコンの形成方法としている。
【００３０】請求項２２の発明は、前記多孔ポリシリコ
ンに対する三つのエッチングプロセスにおいて、Ｈ ２ Ｓ
Ｏ ４ ＋Ｈ ２ Ｏ ２ を用い、８０−１３０℃で約５−３０分
間エッチングを行い、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを
用い、５０−１００℃で約５−３０分間エッチングを行
い、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃
で約５−３０分間エッチングを行うことを特徴とする、
請求項２１に記載の表 面が粗いポリシリコンの形成方
法。
ンに対する三つのエッチングプロセスにおいて、Ｈ ２ Ｓ
Ｏ ４ ＋Ｈ ２ Ｏ ２ を用い、８０−１３０℃で約５−３０分
間エッチングを行い、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを
用い、５０−１００℃で約５−３０分間エッチングを行
い、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃
で約５−３０分間エッチングを行うことを特徴とする、
請求項２１に記載の表 面が粗いポリシリコンの形成方
法。
【００３１】
【発明の実施の形態】本発明では、一つの誘電層をゲー
ト極構造、場酸化層、及び基板の上に形成し、一つのコ
ンタクトホールをリソグラフィーとエッチング技術を利
用して該誘電層の中に形成し、２層のポリシリコンを化
学気相成長法を利用して該誘電層に堆積すると共に、該
コンタクトホールの中に進入させてそれを埋めさせ、こ
の２層のポリシリコンは結晶成長時に不純物を添加した
もの（ｉｎ−ｓｉｔｕ ｄｏｐｅｄ ｐｏｌｙｓｉｌｉ
ｃｏｎ）か或いは結晶成長後に結晶表面から不純物を添
加したものとする。さらに、ウエットエッチング技術を
利用し、上述のポリシリコン層をエッチングし、多孔の
ポリシリコン層を形成し、望ましい実施例では、このウ
エットエッチングは熱りん酸（ｈｏｔ ｐｈｏｓｐｈｏ
ｒｉｃ ａｃｉｄ）を使用し、温度６０−１６５℃の間
で約３−２００分処理することを以てなす。熱りん酸の
濃度は約３０−９０％とする。さらに、この多孔のポリ
シリコン層を三つのエッチングプロセスを使用してエッ
チングし、そのエッチング剤は、それぞれＨ ２ ＳＯ ４ ＋
Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ
２ Ｏ ２ ＋Ｈ ２ Ｏとし、多孔のポリシリコン層に、多くの
不規則な凹凸を有する粗い表面を形成し、これによりポ
リシリコンの表面積を増加する。次に、ポリシリコンの
粗い表面に一つの誘電薄膜を堆積させてコンデンサの誘
電層となし、一般に、この誘電層はＮ／Ｏ，Ｏ／Ｎ／Ｏ
の複合薄膜或いは高誘電定数の薄膜、例えばＴａ
２ Ｏ ５ 、ＢＳＴ、ＰＺＴとする。続いて、一つの導電層
を該誘電薄膜の上に形成し、こうしてＤＲＡＭのメモリ
セルを完成している。
ト極構造、場酸化層、及び基板の上に形成し、一つのコ
ンタクトホールをリソグラフィーとエッチング技術を利
用して該誘電層の中に形成し、２層のポリシリコンを化
学気相成長法を利用して該誘電層に堆積すると共に、該
コンタクトホールの中に進入させてそれを埋めさせ、こ
の２層のポリシリコンは結晶成長時に不純物を添加した
もの（ｉｎ−ｓｉｔｕ ｄｏｐｅｄ ｐｏｌｙｓｉｌｉ
ｃｏｎ）か或いは結晶成長後に結晶表面から不純物を添
加したものとする。さらに、ウエットエッチング技術を
利用し、上述のポリシリコン層をエッチングし、多孔の
ポリシリコン層を形成し、望ましい実施例では、このウ
エットエッチングは熱りん酸（ｈｏｔ ｐｈｏｓｐｈｏ
ｒｉｃ ａｃｉｄ）を使用し、温度６０−１６５℃の間
で約３−２００分処理することを以てなす。熱りん酸の
濃度は約３０−９０％とする。さらに、この多孔のポリ
シリコン層を三つのエッチングプロセスを使用してエッ
チングし、そのエッチング剤は、それぞれＨ ２ ＳＯ ４ ＋
Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ
２ Ｏ ２ ＋Ｈ ２ Ｏとし、多孔のポリシリコン層に、多くの
不規則な凹凸を有する粗い表面を形成し、これによりポ
リシリコンの表面積を増加する。次に、ポリシリコンの
粗い表面に一つの誘電薄膜を堆積させてコンデンサの誘
電層となし、一般に、この誘電層はＮ／Ｏ，Ｏ／Ｎ／Ｏ
の複合薄膜或いは高誘電定数の薄膜、例えばＴａ
２ Ｏ ５ 、ＢＳＴ、ＰＺＴとする。続いて、一つの導電層
を該誘電薄膜の上に形成し、こうしてＤＲＡＭのメモリ
セルを完成している。
【００３２】
【実施例】本発明は一種の高集積度ＤＲＡＭのメモリセ
ルの製造方法に関し、特にコンデンサ電極の表面積を増
加してコンデンサの電荷保存量を増す方法に関し、さら
には、コンデンサ電極表面を粗くすることで、コンデン
サの電極表面積を増加する方法に関するものである。
ルの製造方法に関し、特にコンデンサ電極の表面積を増
加してコンデンサの電荷保存量を増す方法に関し、さら
には、コンデンサ電極表面を粗くすることで、コンデン
サの電極表面積を増加する方法に関するものである。
【００３３】図１を参照されたい。一つのｐ型の結晶方
向＜１００＞の単結晶シリコンを基板２とし、厚さ約３
０００−８０００オングストロームの場酸化層４をＬＯ
ＣＯＳ或いはその他の相関の場酸化絶縁領域技術を用い
て該基板上に形成し、素子間の絶縁作用をなすものとす
る。一般には、リソグラフィーとエッチング技術を用い
てニトロ化シリコンと酸化シリコン複合層をエッチング
した後、酸化工程で場酸化層４を基板２上に形成し、完
成した後、上述のニトロ化シリコンと酸化シリコン複合
層を除去する。
向＜１００＞の単結晶シリコンを基板２とし、厚さ約３
０００−８０００オングストロームの場酸化層４をＬＯ
ＣＯＳ或いはその他の相関の場酸化絶縁領域技術を用い
て該基板上に形成し、素子間の絶縁作用をなすものとす
る。一般には、リソグラフィーとエッチング技術を用い
てニトロ化シリコンと酸化シリコン複合層をエッチング
した後、酸化工程で場酸化層４を基板２上に形成し、完
成した後、上述のニトロ化シリコンと酸化シリコン複合
層を除去する。
【００３４】二酸化シリコン層６を基板２上に形成して
ゲート酸化層となす。この二酸化シリコン層は一般には
熱酸化法を利用して、温度８５０−１０００℃の間の温
度下で、厚さ約５０−２００オングストロームに形成す
る。当然、ゲート酸化層６は、周知の技術、例えば化学
気相成長法によって、ＴＥＯＳを反応物とし、温度６５
０−７５０℃、気圧１から１０ｔｏｒｒの下で形成する
こともできる。
ゲート酸化層となす。この二酸化シリコン層は一般には
熱酸化法を利用して、温度８５０−１０００℃の間の温
度下で、厚さ約５０−２００オングストロームに形成す
る。当然、ゲート酸化層６は、周知の技術、例えば化学
気相成長法によって、ＴＥＯＳを反応物とし、温度６５
０−７５０℃、気圧１から１０ｔｏｒｒの下で形成する
こともできる。
【００３５】図１に示されるように、第１ポリシリコン
層８を二酸化シリコン層６、場酸化層４、及び基板２の
上に堆積する。ある実施例では、この第１ポリシリコン
層８は化学気相成長法で形成し、その厚さ約２０００−
４０００オングストロームの間とする。続いてワード線
１０、ビット線１２を形成し、保護層１４（ｃａｐｌａ
ｙｅｒ）を備えたゲート構造と側壁間隙１６（ｓｉｄｅ
ｗａｌｌ ｓｐａｃｅｒｓ）を周知の技術を利用して製
造する。この部分については本発明のポイントではない
ので説明は省略する。
層８を二酸化シリコン層６、場酸化層４、及び基板２の
上に堆積する。ある実施例では、この第１ポリシリコン
層８は化学気相成長法で形成し、その厚さ約２０００−
４０００オングストロームの間とする。続いてワード線
１０、ビット線１２を形成し、保護層１４（ｃａｐｌａ
ｙｅｒ）を備えたゲート構造と側壁間隙１６（ｓｉｄｅ
ｗａｌｌ ｓｐａｃｅｒｓ）を周知の技術を利用して製
造する。この部分については本発明のポイントではない
ので説明は省略する。
【００３６】図２に示されるように、絶縁層とされる誘
電層１８を上述のゲート構造、場酸化層４及び基板２の
上に形成する。望ましい実施例では、この誘電層１８は
厚さは約３０００−８０００オングストロームの二酸化
シリコンで組成する。後に、コンデンサをトランジスタ
と電気的に接触させるが、その一つの方法として、一つ
のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）を利
用して連接するものがあり、その場合、コンタクトホー
ルをリソグラフィーとエッチング技術を用いて該誘電層
１８の中に形成し、第２ポリシリコン層２０を化学気相
成長法を利用し て該誘電層１８に堆積させると共に、該
コンタクトホールの中に進入させてそれを埋めさせる。
最も望ましい実施例では、第２ポリシリコン層２０を第
２ポリシリコン子層２０ａと第２ポリシリコン子層２０
ｂで組成し、それは、第２ポリシリコン子層２０ａを厚
さを約１０００オングストロームに堆積したものに、リ
ンを不純物イオンとして、剤量４Ｅ１５−１Ｅ１６ ａ
ｔｏｍｓ／ｃｍ ２ で添加し、温度約６００−１０００℃
で活性化（ａｃｔｉｖａｔｉｏｎ）し、その後すぐに、
第２ポリシリコン子層２０ｂを厚さ約２０００オングス
トロームに堆積し、リンを不純物イオンとして、剤量４
Ｅ１５−１．２Ｅ１６ａｔｏｍｓ／ｃｍ ２ で添加し、同
様に温度約６００−１０００℃で活性化してなる。この
第２ポリシリコン層２０は結晶成長時に不純物を添加し
たもの（ｉｎ−ｓｉｔｕ ｄｏｐｅｄｐｏｌｙｓｉｌｉ
ｃｏｎ）とするか、或いは結晶表面から不純物を添加し
たものとする。第２ポリシリコン層２０を上述の最も望
ましい実施例のように、２層構造としたことの理由は、
第２ポリシリコン層２０に対する後続のりん酸或いはＳ
Ｃ−１を用いたエッチング過程での蝕断を防止するため
であり、エッチング進行時にエッチング剤がシリコンの
結晶粒界に沿ってエッチングすることから、二層のポリ
シリコンの間の結晶粒界が不連続であるためエッチング
による蝕断の時間が延長されて製造工程のウインドウが
増加するためである。このほか２層の第２ポリシリコン
子層２０ａ、２０ｂの間には自然酸化により酸化シリコ
ン（ｎａｔｉｖｅ ｏｘｉｄｅ）が形成され得て、りん
酸の酸化シリコンに対するエッチング速度はニトロ化シ
リコンに対するものより遅く、約１対５０であるため、
製造工程のウインドウを増すことができることも理由に
挙げられる。
電層１８を上述のゲート構造、場酸化層４及び基板２の
上に形成する。望ましい実施例では、この誘電層１８は
厚さは約３０００−８０００オングストロームの二酸化
シリコンで組成する。後に、コンデンサをトランジスタ
と電気的に接触させるが、その一つの方法として、一つ
のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）を利
用して連接するものがあり、その場合、コンタクトホー
ルをリソグラフィーとエッチング技術を用いて該誘電層
１８の中に形成し、第２ポリシリコン層２０を化学気相
成長法を利用し て該誘電層１８に堆積させると共に、該
コンタクトホールの中に進入させてそれを埋めさせる。
最も望ましい実施例では、第２ポリシリコン層２０を第
２ポリシリコン子層２０ａと第２ポリシリコン子層２０
ｂで組成し、それは、第２ポリシリコン子層２０ａを厚
さを約１０００オングストロームに堆積したものに、リ
ンを不純物イオンとして、剤量４Ｅ１５−１Ｅ１６ ａ
ｔｏｍｓ／ｃｍ ２ で添加し、温度約６００−１０００℃
で活性化（ａｃｔｉｖａｔｉｏｎ）し、その後すぐに、
第２ポリシリコン子層２０ｂを厚さ約２０００オングス
トロームに堆積し、リンを不純物イオンとして、剤量４
Ｅ１５−１．２Ｅ１６ａｔｏｍｓ／ｃｍ ２ で添加し、同
様に温度約６００−１０００℃で活性化してなる。この
第２ポリシリコン層２０は結晶成長時に不純物を添加し
たもの（ｉｎ−ｓｉｔｕ ｄｏｐｅｄｐｏｌｙｓｉｌｉ
ｃｏｎ）とするか、或いは結晶表面から不純物を添加し
たものとする。第２ポリシリコン層２０を上述の最も望
ましい実施例のように、２層構造としたことの理由は、
第２ポリシリコン層２０に対する後続のりん酸或いはＳ
Ｃ−１を用いたエッチング過程での蝕断を防止するため
であり、エッチング進行時にエッチング剤がシリコンの
結晶粒界に沿ってエッチングすることから、二層のポリ
シリコンの間の結晶粒界が不連続であるためエッチング
による蝕断の時間が延長されて製造工程のウインドウが
増加するためである。このほか２層の第２ポリシリコン
子層２０ａ、２０ｂの間には自然酸化により酸化シリコ
ン（ｎａｔｉｖｅ ｏｘｉｄｅ）が形成され得て、りん
酸の酸化シリコンに対するエッチング速度はニトロ化シ
リコンに対するものより遅く、約１対５０であるため、
製造工程のウインドウを増すことができることも理由に
挙げられる。
【００３７】図３に示されるように、ウエットエッチン
グ技術を利用して上述の第２ポリシリコン層２０をエッ
チングし、多孔ポリシリコン層２０ｃを形成する。望ま
しい実施例では、このウエットエッチングは、熱りん酸
（ｈｏｔ ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ）を用いて
温度６０−１６５℃の間で約３−２００分間処理するも
のとし、それによりシリコン結晶粒（ｓｉｌｉｃｏｎ
ｇｒａｉｎ）間を多孔状（ｐｏｒｏｕｓ）となし、シリ
コン結晶粒界間に溝状構造を形成し、熱りん酸の濃度は
約３０−９０％とする。
グ技術を利用して上述の第２ポリシリコン層２０をエッ
チングし、多孔ポリシリコン層２０ｃを形成する。望ま
しい実施例では、このウエットエッチングは、熱りん酸
（ｈｏｔ ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ）を用いて
温度６０−１６５℃の間で約３−２００分間処理するも
のとし、それによりシリコン結晶粒（ｓｉｌｉｃｏｎ
ｇｒａｉｎ）間を多孔状（ｐｏｒｏｕｓ）となし、シリ
コン結晶粒界間に溝状構造を形成し、熱りん酸の濃度は
約３０−９０％とする。
【００３８】図４に示されるように、ウエットエッチン
グ技術を用いて多孔ポリシリコン層２０ｃで表面が粗い
ポリシリコン層２０ｄを形成する。この表面が粗いポリ
シリコン層２０ｄの表面は非常に多くの不規則な凹凸を
有する。このステップのキーポイントは、ＳＣ−１溶液
を用いてエッチングすることで、望ましい実施例では、
このＳＣ−１の成分を、ＮＨ ４ ＯＨ：Ｈ ２ Ｏ ２ ：Ｈ ２ Ｏ
＝０．１−５：０．１−５：１−２０の体積比で混合し
たものとする。多孔ポリシリコン層２０ｃをＳＣ−１溶
液中で、温度５０−１００℃で５−３０分間処理するこ
とで、ポリシリコンの粗い表面を形成し、これによりポ
リシリコンの表面積を増加する。また、一種の所謂ＲＣ
Ａクリーニングプロセスによっても、多孔ポリシリコン
層２０ｃの表面を粗くすることができる。このＲＣＡク
リーニングプロセスは、３ステップのクリーニングプロ
セスからなり、この３ステップではＨ ２ ＳＯ ４ 水溶液
（Ｈ ２ ＳＯ ２ ：Ｈ ２ Ｏ ２ ＝３：１）、ＳＣ−１及びＳＣ
−２をそれぞれ用い、ＳＣ−１の組成は、ＮＨ ４ ＯＨ：
Ｈ ２ Ｏ ２ ：Ｈ ２ Ｏ＝１：１：５で、ＳＣ−２の組成は、
ＨＣｌ：Ｈ ２ Ｏ ２ ：Ｈ ２ Ｏ＝１：１：６であり、多孔ポ
リシリコン層２０ｃを、まずＨ ２ ＳＯ ４ 水溶液を用いて
８０−１３０℃で約５−３０分間処理し、その後、ＳＣ
−１を用いて５０−１００℃で約５−３０分間処理し、
最後に、ＳＣ−２を用いて５０−１００℃で約５−３０
分間処理して、表面が粗いポリシリコン層２０ｄを形成
する。なお、多孔ポリシリコン層２０ｃより表面が粗い
ポリシリコン層２０ｄを形成する上述のＲＣＡクリーニ
ングプロセスの三つのステップの順序は任意に変更可能
である。この表面が粗いポリシリコン層２０ｄをコンデ
ンサの底部電極となす。
グ技術を用いて多孔ポリシリコン層２０ｃで表面が粗い
ポリシリコン層２０ｄを形成する。この表面が粗いポリ
シリコン層２０ｄの表面は非常に多くの不規則な凹凸を
有する。このステップのキーポイントは、ＳＣ−１溶液
を用いてエッチングすることで、望ましい実施例では、
このＳＣ−１の成分を、ＮＨ ４ ＯＨ：Ｈ ２ Ｏ ２ ：Ｈ ２ Ｏ
＝０．１−５：０．１−５：１−２０の体積比で混合し
たものとする。多孔ポリシリコン層２０ｃをＳＣ−１溶
液中で、温度５０−１００℃で５−３０分間処理するこ
とで、ポリシリコンの粗い表面を形成し、これによりポ
リシリコンの表面積を増加する。また、一種の所謂ＲＣ
Ａクリーニングプロセスによっても、多孔ポリシリコン
層２０ｃの表面を粗くすることができる。このＲＣＡク
リーニングプロセスは、３ステップのクリーニングプロ
セスからなり、この３ステップではＨ ２ ＳＯ ４ 水溶液
（Ｈ ２ ＳＯ ２ ：Ｈ ２ Ｏ ２ ＝３：１）、ＳＣ−１及びＳＣ
−２をそれぞれ用い、ＳＣ−１の組成は、ＮＨ ４ ＯＨ：
Ｈ ２ Ｏ ２ ：Ｈ ２ Ｏ＝１：１：５で、ＳＣ−２の組成は、
ＨＣｌ：Ｈ ２ Ｏ ２ ：Ｈ ２ Ｏ＝１：１：６であり、多孔ポ
リシリコン層２０ｃを、まずＨ ２ ＳＯ ４ 水溶液を用いて
８０−１３０℃で約５−３０分間処理し、その後、ＳＣ
−１を用いて５０−１００℃で約５−３０分間処理し、
最後に、ＳＣ−２を用いて５０−１００℃で約５−３０
分間処理して、表面が粗いポリシリコン層２０ｄを形成
する。なお、多孔ポリシリコン層２０ｃより表面が粗い
ポリシリコン層２０ｄを形成する上述のＲＣＡクリーニ
ングプロセスの三つのステップの順序は任意に変更可能
である。この表面が粗いポリシリコン層２０ｄをコンデ
ンサの底部電極となす。
【００３９】図５に示されるように、次に、表面が粗い
ポリシリコン層２０ｄの表面に沿って、一つの誘電薄膜
を堆積してコンデンサの誘電層２２となす。一般にこの
誘電層２２は、Ｎ／Ｏ，Ｏ／Ｎ／Ｏの複合薄膜或いは高
誘電定数の薄膜、例えばＴａ ２ Ｏ ５ 、ＢＳＴ、ＰＺＴと
する。
ポリシリコン層２０ｄの表面に沿って、一つの誘電薄膜
を堆積してコンデンサの誘電層２２となす。一般にこの
誘電層２２は、Ｎ／Ｏ，Ｏ／Ｎ／Ｏの複合薄膜或いは高
誘電定数の薄膜、例えばＴａ ２ Ｏ ５ 、ＢＳＴ、ＰＺＴと
する。
【００４０】続いて、図６に示されるように、一つの導
電層２４を誘電層２２の上に堆積し 、コンデンサの上部
電極となす。導電層２４は結晶成長後に表面より不純物
を添加したポリシリコン或いは結晶成長時に不純物を添
加したポリシリコン、或いは、銅、アルミニウム、チタ
ン、タングステン或いはそれらを任意に組み合わせたも
のとなす。さらに、図７に示されるように、該導電層、
誘電層、及び表面が粗いポリシリコン層に対するエッチ
ング後に、コンデンサを完成する。
電層２４を誘電層２２の上に堆積し 、コンデンサの上部
電極となす。導電層２４は結晶成長後に表面より不純物
を添加したポリシリコン或いは結晶成長時に不純物を添
加したポリシリコン、或いは、銅、アルミニウム、チタ
ン、タングステン或いはそれらを任意に組み合わせたも
のとなす。さらに、図７に示されるように、該導電層、
誘電層、及び表面が粗いポリシリコン層に対するエッチ
ング後に、コンデンサを完成する。
【００４１】本発明によるコンデンサの特性は、Ｃ−Ｖ
の測定により分かり、本発明の表面を粗くしたコンデン
サの容量は１８．１７μＦ／ｃｍ ２ で、周知の技術によ
る表面を粗くしないコンデンサの容量は５．７７μＦ／
ｃｍ ２ であり、コンデンサの等効の酸化層の厚さはそれ
ぞれ１８．９オングストロームと５９．５オングストロ
ームであった。換言すると、本発明のコンデンサ電極表
面積は表面を粗くしないものの３．１５倍あった。図８
には表面を粗くしたものとそうでないものとの電流電圧
特性が示される。８１は本発明に対する正の偏圧試験結
果であり、８２は本発明に対する負の偏圧試験結果であ
り、８３は表面を粗くしていないコンデンサに対する正
の偏圧試験結果であり、８４は表面を粗くしていないコ
ンデンサに対する負の偏圧試験結果である。図９は本発
明と表面を粗くしていないコンデンサに対する、時間無
関の誘電層崩壊特性（ｔｉｍｅ−ｚｅｒｏ−ｄｉｅｌｅ
ｃｔｒｉｃ−ｂｒｅａｋｄｏｗｎ；ＴＺＤＢ）を示し、
９１は本発明に対する正の偏圧試験結果であり、９２は
本発明に対する負の偏圧試験結果であり、９３は表面を
粗くしていないコンデンサに対する正の偏圧試験結果で
あり、９４は表面を粗くしていないコンデンサに対する
負の偏圧試験結果であり、偏圧が１．６５Ｖと−１．６
５Ｖの時、本発明の漏電流はそれぞれ７．２４Ｅ−８Ａ
／ｃｍ ２ 、−３．３１−８Ａ／ｃｍ ２ であった。
の測定により分かり、本発明の表面を粗くしたコンデン
サの容量は１８．１７μＦ／ｃｍ ２ で、周知の技術によ
る表面を粗くしないコンデンサの容量は５．７７μＦ／
ｃｍ ２ であり、コンデンサの等効の酸化層の厚さはそれ
ぞれ１８．９オングストロームと５９．５オングストロ
ームであった。換言すると、本発明のコンデンサ電極表
面積は表面を粗くしないものの３．１５倍あった。図８
には表面を粗くしたものとそうでないものとの電流電圧
特性が示される。８１は本発明に対する正の偏圧試験結
果であり、８２は本発明に対する負の偏圧試験結果であ
り、８３は表面を粗くしていないコンデンサに対する正
の偏圧試験結果であり、８４は表面を粗くしていないコ
ンデンサに対する負の偏圧試験結果である。図９は本発
明と表面を粗くしていないコンデンサに対する、時間無
関の誘電層崩壊特性（ｔｉｍｅ−ｚｅｒｏ−ｄｉｅｌｅ
ｃｔｒｉｃ−ｂｒｅａｋｄｏｗｎ；ＴＺＤＢ）を示し、
９１は本発明に対する正の偏圧試験結果であり、９２は
本発明に対する負の偏圧試験結果であり、９３は表面を
粗くしていないコンデンサに対する正の偏圧試験結果で
あり、９４は表面を粗くしていないコンデンサに対する
負の偏圧試験結果であり、偏圧が１．６５Ｖと−１．６
５Ｖの時、本発明の漏電流はそれぞれ７．２４Ｅ−８Ａ
／ｃｍ ２ 、−３．３１−８Ａ／ｃｍ ２ であった。
【００４２】
【発明の効果】本発明により、ＤＲＡＭのメモリセルの
コンデンサの電極表面積を増加してその性能を高めるこ
とができる。
コンデンサの電極表面積を増加してその性能を高めるこ
とができる。
【図１】本発明のゲート極構造形成を示す断面図であ
る。
る。
【図２】本発明の誘電層とポリシリコン層形成を示す断
面図である。
面図である。
【図３】本発明の多孔ポリシリコン層形成を示す断面図
である。
である。
【図４】本発明のポリシリコン層の粗い表面形成を示す
断面図である。
断面図である。
【図５】本発明の誘電薄膜をポリシリコンの粗い表面上
への形成を示す断面図である。
への形成を示す断面図である。
【図６】本発明の導電層の誘電薄膜上への形成を示す断
面図である。
面図である。
【図７】本発明の導電層、誘電薄膜及び表面の粗いポリ
シリコン層に対するエッチングを示す断面図である。
シリコン層に対するエッチングを示す断面図である。
【図８】本発明と周知の技術の電流−電圧特性図であ
る。
る。
【図９】本発明と周知の技術のＴＺＤＢ特性図である。
【符号の説明】２ 基板 ４ 場酸化層 ６ 二酸化シリコン層ないしゲート酸化層 ８ 第１ポリシリコン層 １０ ワード線 １２ ビット線 １４ 保護層 １６ 側壁間隙 １８ 誘電層 ２０ 第２ポリシリコン層 ２０ａ 第２ポリシリコン子層 ２０ｂ 第２ポリシリコン子層 ２０ｃ 多孔ポリシリコン層 ２０ｄ 表面が粗いポリシリコン層 ２２ 誘電層 ２４ 導電層
フロントページの続き (56)参考文献 特開 平７−74317（ＪＰ，Ａ) 特開 平７−202019（ＪＰ，Ａ) 特開 平８−306881（ＪＰ，Ａ) 特開 平７−326603（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/306 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (22)
- 【請求項１】 ポリシリコンを半導体基板上に形成す
る、 該ポリシリコンをエッチングして多孔ポリシリコンを形
成し、エッチングに用いるエッチング剤は熱リン酸とす
る、 該多孔ポリシリコンをエッチングして表面が粗いポリシ
リコンを形成し、該表面が粗いポリシリコンの形成に少
なくとも三つのエッチングプロセスを使用し、そのエッ
チング剤は、それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ Ｏ
Ｈ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏと
し、これら三つのエッチング剤を使用した処理プロセス
の順序は任意に変更可能とする、 誘電層を該表面が粗いポリシリコン上に形成する、 導電層を該誘電層の上に形成する、 該導電層、誘電層、及び表面が粗いポリシリコンをエッ
チングする、 以上のステップを包括する、集積回路のコンデンサ製造
方法。 - 【請求項２】 ポリシリコンの形成は、 第１ポリシリコン子層を半導体基板上に形成する、 第２ポリシリコン子層を該第１ポリシリコン子層上に形
成する、 以上のステップを包括する、請求項１に記載の集積回路
のコンデンサ製造方法。 - 【請求項３】 第１ポリシリコン子層に不純物イオンと
してリンを添加し、その添加量は、４Ｅ１５−１Ｅ１６
ａｔｏｍｓ／ｃｍ ２ とする、請求項２に記載の集積回路
のコンデンサ製造方法。 - 【請求項４】 第１ポリシリコン子層の活性化の温度は
約６００−１０００℃とする、請求項２に記載の集積回
路のコンデンサ製造方法。 - 【請求項５】 第２ポリシリコン子層に不純物イオンと
してリンを添加し、その添加量は、４Ｅ１５−１．２Ｅ
１６ａｔｏｍｓ／ｃｍ ２ とする、請求項２に記載の集積
回路のコンデンサ製造方法。 - 【請求項６】 第２ポリシリコン子層の活性化の温度は
約６００−１０００℃とする、請求項２に記載の集積回
路のコンデンサ製造方法。 - 【請求項７】 第１ポリシリコン子層の厚さは約１００
０オングストロームとする、請求項２に記載の集積回路
のコンデンサ製造方法。 - 【請求項８】 第２ポリシリコン子層の厚さは約２００
０オングストロームとする、請求項２に記載の集積回路
のコンデンサ製造方法。 - 【請求項９】 熱りん酸の温度を約６０−１６５℃と
し、３−２００分処理を行う、請求項１に記載の集積回
路のコンデンサ製造方法。 - 【請求項１０】 熱りん酸の濃度を約３０−９０％とす
る、請求項１に記載の集積回路のコンデンサ製造方法。 - 【請求項１１】 Ｈ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ を用い、８０−
１３０℃で約５−３０分間エッチングを行い、ＮＨ ４ Ｏ
Ｈ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃で約５−
３０分間エッチングを行い、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ
を用い、５０−１００℃で約５−３０分間エッチングを
行う、請求項１に記載の集積回路のコンデンサ製造方
法。 - 【請求項１２】 誘電層を窒化物−酸化物（Ｎ／Ｏ）の
複合薄膜となす、請求項１に記載の集積回路のコンデン
サ製造方法。 - 【請求項１３】 誘電層を酸化物−窒化物−酸化物（Ｏ
／Ｎ／Ｏ）の複合薄膜となす、請求項１に記載の集積回
路のコンデンサ製造方法。 - 【請求項１４】 誘電層を五酸化二タンタル（Ｔａ ２ Ｏ
５ ）となす、請求項１に記載の集積回路のコンデンサ製
造方法。 - 【請求項１５】 導電層を、結晶成長後に表面より不純
物を添加したポリシリコン、或いは結晶成長時に不純物
を添加したポリシリコン、或いは、銅、アルミニウム、
チタン、タングステン或いはそれらを任意に組み合わせ
たものとなす、請求項１に記載の集積回路のコンデンサ
製造方法。 - 【請求項１６】 ポリシリコンを半導体基板上に形成す
る、 該ポリシリコンをエッチングして多孔ポリシリコンを形
成する、 該多孔ポリシリコンをエッチングして表面が粗いポリシ
リコンを形成する、 誘電層を該表面が粗いポリシリコン上に形成する、 導電層を該誘電層の上に形成する、 該導電層、誘電層、及び表面が粗いポリシリコンをエッ
チングする、 以上のステップを包括する集積回路のコンデンサ製造方
法であって、 半導体基板上に形成するポリシリコンは、半導体基板上
の第１ポリシリコン子層と第２ポリシリコン子層を含
み、該第１ポリシリコン子層への注入不純物イオンはリ
ンとし、その注入量は約４Ｅ１５−１Ｅ１６ａｔｏｍｓ
／ｃｍ ２ 、活性化温度は約６００−１０００℃とし、該
第２ポリシリコン子層への注入不純物イオンはリンと
し、その注入量は約４Ｅ１５−１．２Ｅ１６ａｔｏｍｓ
／ｃｍ ２ 、活性化温度は約６００−１０００℃とし、 ポリシリコンをエッチングして多孔ポリシリコンを形成
するのに用いるエッチング剤は濃度約３０−９０％の熱
りん酸で、エッチング進行温度約６０−１６５℃で約３
−２００分処理し、 多孔ポリシリコンをエッチングして表面が粗いポリシリ
コンを形成し、該表面が粗いポリシリコンの形成に少な
くとも三つのエッチングプロセスを使用し、そのエッチ
ング剤は、それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ
＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏとし、
これら三つのエッチング剤を使用した処理プロセスの順
序は任意に変更可能とする、 誘電層を該表面が粗いポリシリコン上に形成する、 導電層を該誘電層の上に形成する、 該導電層、誘電層、及び表面が粗いポリシリコンをエッ
チングする、 以上のステップを包括する、集積回路のコンデンサ製造
方法。 - 【請求項１７】 三つのエッチングプロセスにおいて、
Ｈ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ を用い、８０−１３０℃で約５−
３０分間エッチングを行い、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ
２ Ｏを用い、５０−１００℃で約５−３０分間エッチン
グを行い、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１
００℃で約５−３０分間エッチングを行う、請求項１６
に記載の集積回路のコンデンサ製造方法。 - 【請求項１８】 誘電層を窒化物−酸化物（Ｎ／Ｏ）の
複合薄膜となす、請求項１６に記載の集積回路のコンデ
ンサ製造方法。 - 【請求項１９】 誘電層を酸化物−窒化物−酸化物（Ｏ
／Ｎ／Ｏ）の複合薄 膜となす、請求項１６に記載の集積
回路のコンデンサ製造方法。 - 【請求項２０】 誘電層を五酸化二タンタル（Ｔａ ２ Ｏ
５ ）となす、請求項１６に記載の集積回路のコンデンサ
製造方法。 - 【請求項２１】 基板上にポリシリコンを形成し、 該ポリシリコンを濃度３０−９０％の熱りん酸を用い
て、約６０−１６５℃で３−２００分間エッチングして
多孔ポリシリコンを形成し、 該多孔ポリシリコンを、少なくとも三つのエッチングプ
ロセスを使用してエッチングし、そのエッチング剤は、
それぞれＨ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ 、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２
＋Ｈ ２ Ｏ、ＨＣｌ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏとし、三つのエッ
チングプロセスの順序は任意に変更可能とし、以上から
なる、表面が粗いポリシリコンの形成方法。 - 【請求項２２】 前記多孔ポリシリコンに対する三つの
エッチングプロセスにおいて、Ｈ ２ ＳＯ ４ ＋Ｈ ２ Ｏ ２ を
用い、８０−１３０℃で約５−３０分間エッチングを行
い、ＮＨ ４ ＯＨ＋Ｈ ２ Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１０
０℃で約５−３０分間エッチングを行い、ＨＣｌ＋Ｈ ２
Ｏ ２ ＋Ｈ ２ Ｏを用い、５０−１００℃で約５−３０分間
エッチングを行うことを特徴とする、請求項２１に記載
の表面が粗いポリシリコンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01205897A JP3150295B2 (ja) | 1997-01-07 | 1997-01-07 | 集積回路のコンデンサ製造方法又は表面が粗いポリシリコンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01205897A JP3150295B2 (ja) | 1997-01-07 | 1997-01-07 | 集積回路のコンデンサ製造方法又は表面が粗いポリシリコンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209398A JPH10209398A (ja) | 1998-08-07 |
| JP3150295B2 true JP3150295B2 (ja) | 2001-03-26 |
Family
ID=11795011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01205897A Expired - Fee Related JP3150295B2 (ja) | 1997-01-07 | 1997-01-07 | 集積回路のコンデンサ製造方法又は表面が粗いポリシリコンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3150295B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3466102B2 (ja) | 1999-03-12 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2605594B2 (ja) * | 1993-09-03 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2897631B2 (ja) * | 1993-12-28 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路装置および製造方法 |
| JP3460096B2 (ja) * | 1994-05-30 | 2003-10-27 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH08306881A (ja) * | 1995-05-11 | 1996-11-22 | Oki Electric Ind Co Ltd | Ｄｒａｍメモリセルの製造方法 |
-
1997
- 1997-01-07 JP JP01205897A patent/JP3150295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209398A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015986A (en) | Rugged metal electrodes for metal-insulator-metal capacitors | |
| US5754390A (en) | Integrated capacitor bottom electrode for use with conformal dielectric | |
| US5843822A (en) | Double-side corrugated cylindrical capacitor structure of high density DRAMs | |
| US6372574B1 (en) | Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion | |
| US5837576A (en) | Method for forming a capacitor using a silicon oxynitride etching stop layer | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| US5970360A (en) | DRAM cell with a roughened poly-Si electrode | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| US6137131A (en) | Dram cell with a multiple mushroom-shaped capacitor | |
| US5723373A (en) | Method of making porous-Si capacitors for high density drams cell | |
| JPH07211798A (ja) | 半導体装置のキャパシター製造方法 | |
| US6180449B1 (en) | Depletion compensated polysilicon electrodes | |
| US6174770B1 (en) | Method for forming a crown capacitor having HSG for DRAM memory | |
| US5909625A (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| US5933742A (en) | Multi-crown capacitor for high density DRAMS | |
| KR100227070B1 (ko) | 커패시터 및 그의 제조방법 | |
| US5670405A (en) | Method of making a tooth shaped capacitor using ion implantation | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| US5670406A (en) | Method of making a tooth shaped capacitor | |
| CN1276494C (zh) | 电容器以及动态随机存储器的制造方法 | |
| US5681774A (en) | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask | |
| US6057205A (en) | Method to form a ragged poly-Si structure for high density DRAM cells | |
| US5814549A (en) | Method of making porous-si capacitor dram cell | |
| JP3150295B2 (ja) | 集積回路のコンデンサ製造方法又は表面が粗いポリシリコンの形成方法 | |
| US5830792A (en) | Method of making a stack capacitor in a DRAM cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001219 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |