JP3149648B2 - Semiconductor converter - Google Patents

Semiconductor converter

Info

Publication number
JP3149648B2
JP3149648B2 JP28541893A JP28541893A JP3149648B2 JP 3149648 B2 JP3149648 B2 JP 3149648B2 JP 28541893 A JP28541893 A JP 28541893A JP 28541893 A JP28541893 A JP 28541893A JP 3149648 B2 JP3149648 B2 JP 3149648B2
Authority
JP
Japan
Prior art keywords
circuit
individual
potential line
wiring pattern
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28541893A
Other languages
Japanese (ja)
Other versions
JPH06237574A (en
Inventor
徳保 寺沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP28541893A priority Critical patent/JP3149648B2/en
Publication of JPH06237574A publication Critical patent/JPH06237574A/en
Application granted granted Critical
Publication of JP3149648B2 publication Critical patent/JP3149648B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、ブリッジ回路構成さ
れた主回路に半導体スイッチング素子を備えている半導
体変換装置に係わり、半導体スイッチング素子にスイッ
チング動作を行わせる駆動信号を送出する駆動回路の回
路構成と、駆動回路をプリント配線基板上に搭載する際
に用いられる配線パターンの構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor converter having a semiconductor switching element in a main circuit formed of a bridge circuit, and a circuit of a driving circuit for sending a driving signal for causing the semiconductor switching element to perform a switching operation. The present invention relates to a configuration and a configuration of a wiring pattern used when a drive circuit is mounted on a printed wiring board.

【0002】[0002]

【従来の技術】ブリッジ回路構成された主回路に半導体
スイッチング素子を備えて、直流および交流を相互に変
換して負荷に供給する半導体変換装置が、インバータ等
として電力応用分野を初めとする広い分野ですでに使用
されている。このような半導体変換装置として、直流を
可変周波数の3相交流に変換する3相インバータの一般
の回路例を図3に示す。本例による3相インバータは、
3相ブリッジ回路構成を有し、直流の主電源(Vd)を
用いて電動機9に3相交流電圧を供給する半導体変換装
置である。この3相インバータは、3相交流電圧の高電
位側を制御する上側辺回路部10と、3相交流電圧の低
電位側を制御する下側辺回路部30とから構成されてい
る。
2. Description of the Related Art A semiconductor converter having a main circuit formed of a bridge circuit and having a semiconductor switching element for mutually converting DC and AC and supplying the load to a load is widely used as an inverter or the like in a power application field or the like. Already used in FIG. 3 shows a general circuit example of a three-phase inverter that converts DC into three-phase AC having a variable frequency as such a semiconductor converter. The three-phase inverter according to this example is
This is a semiconductor converter having a three-phase bridge circuit configuration and supplying a three-phase AC voltage to the motor 9 using a DC main power supply (Vd). The three-phase inverter includes an upper side circuit section 10 for controlling the high potential side of the three-phase AC voltage and a lower side circuit section 30 for controlling the low potential side of the three-phase AC voltage.

【0003】上側辺回路部10は、主回路と駆動回路と
を備えている。回路部10の主回路は、U,V,Wの各
辺にそれぞれ設けられた半導体スイッチング素子として
の周知のバイポーラ型のトランジスタ20〜22で構成
されている。回路部10の駆動回路は、それぞれのトラ
ンジスタ20〜22にスイッチング動作を行わせるため
の駆動信号を、それぞれ個別に送出する個別駆動回路1
4〜16(図中には、DU 〜DW の符号を付した。)で
構成されている。それぞれの個別駆動回路14〜16に
は、外部からそれぞれ互いに絶縁された直流補助電源1
7〜19、および、図示しない制御信号等が入力され
る。
[0003] The upper side circuit section 10 includes a main circuit and a drive circuit. The main circuit of the circuit section 10 is configured U, V, transistors 20-22 of known bipolar as semiconductor switching elements provided respectively on each side of the W. The drive circuit of the circuit unit 10 includes an individual drive circuit 1 that individually sends out a drive signal for causing each of the transistors 20 to 22 to perform a switching operation.
4-16 (in the figure, denoted by the sign of D U to D W.) Is composed of. Each of the individual drive circuits 14 to 16 includes a DC auxiliary power supply 1
7 to 19 and a control signal (not shown) and the like are input.

【0004】下側辺回路部30も上側辺回路部10とほ
ぼ同様の構成を備えている。回路部30の主回路は、
X,Y,Zの各辺にそれぞれ設けられた半導体スイッチ
ング素子としての周知のバイポーラ型のトランジスタ4
0〜42で構成されている。回路部30の駆動回路は、
それぞれのトランジスタ40〜42にスイッチング動作
を行わせるための駆動信号を、それぞれ個別に送出する
個別駆動回路34〜36(図中には、DX 〜DZ の符号
を付した。)で構成されている。個別駆動回路34〜3
6には、外部から共通の直流補助電源37、および、図
示しない制御信号等が入力される。
The lower side circuit section 30 has substantially the same configuration as the upper side circuit section 10. The main circuit of the circuit unit 30 includes:
Semiconductor switches provided on each side of X, Y, Z
Well-known bipolar transistor 4 as a switching element
0-42. The drive circuit of the circuit unit 30 is
Each of the transistors 40 to 42 is constituted by individual driving circuits 34 to 36 (indicated by D X to D Z in the drawing) for individually transmitting driving signals for causing the transistors 40 to 42 to perform a switching operation. ing. Individual drive circuits 34-3
6, a common DC auxiliary power supply 37, a control signal (not shown) and the like are input from the outside.

【0005】この回路構成を備える図3に示した3相イ
ンバータには、直流主電源(Vd)から正極側の主回路
ライン100および負極側の主回路ライン101を通
し、直流側主電流(IC )が供給される。トランジスタ
20〜22および40〜42がスイッチング動作を行う
ことで、直流側主電流(IC )は、直流主電源(Vd)
の正極→主回路ライン100→トランジスタ20〜22
の内のいずれかのトランジスタ→電動機9→トランジス
タ40〜42の内のいずれかのトランジスタ→主回路ラ
イン101→直流主電源(Vd)の負極、の経路で通流
し、電動機9に3相交流電圧を供給するのである。
In the three-phase inverter shown in FIG. 3 having this circuit configuration, a DC main power supply (Vd) is passed through a main circuit line 100 on the positive electrode side and a main circuit line 101 on the negative electrode side, and a DC main current (I C ) is supplied. By the transistors 20 to 22 and 40 to 42 performs a switching operation, the DC-side main current (I C) is the DC main power source (Vd)
Positive electrode → main circuit line 100 → transistors 20-22
Of the transistors → the motor 9 → the transistor of the transistors 40 to 42 → the main circuit line 101 → the negative electrode of the DC main power supply (Vd). Supply.

【0006】このような回路構成の3相インバータは、
図4に示すような2枚の回路基板を用いて構成されるこ
とが多い。すなわち、トランジスタ20〜22および4
0〜42による主回路は、これらの機能を有する半導体
チップ4が搭載された主回路基板3に構成される。ま
た、個別駆動回路14〜16および34〜36は、これ
らの個別駆動回路が一体に搭載された回路基板である駆
動回路基板5に構成される。主回路基板3と駆動回路基
板5は、共に、ケース1および良好な熱伝導性を備える
ベース2を備えて構成された容器の内部に収容される。
これ等の主回路基板3と駆動回路基板5との間は、内部
接続リード6により相互に接続される。また、駆動回路
基板5には外部接続リード7を介して、外部から制御信
号および補助電源17〜19、37が供給される。
A three-phase inverter having such a circuit configuration is
It is often configured using two circuit boards as shown in FIG. That is, transistors 20 to 22 and 4
The main circuits 0 to 42 are formed on the main circuit board 3 on which the semiconductor chip 4 having these functions is mounted. The individual drive circuits 14 to 16 and 34 to 36 are configured on a drive circuit board 5 which is a circuit board on which these individual drive circuits are integrally mounted. The main circuit board 3 and the drive circuit board 5 are both housed inside a container configured with the case 1 and the base 2 having good thermal conductivity.
The main circuit board 3 and the drive circuit board 5 are interconnected by the internal connection leads 6. Further, a control signal and auxiliary power supplies 17 to 19 and 37 are supplied to the drive circuit board 5 from the outside via the external connection leads 7.

【0007】ところで、従来例の3相インバータでは、
駆動回路基板5は、図5に示すように構成されることが
多い。すなわち、駆動回路基板5は、両面プリント配線
基板を用い、個別駆動回路14〜16および個別駆動回
路34〜36は、共に、駆動回路基板5の表面5a側に
搭載されている。ところで、個別駆動回路14〜16で
は、それぞれの接地電位は、上側辺回路部10の備える
トランジスタ20〜22のそれぞれのエミッタに接続さ
れている。このために、個別駆動回路14〜16を搭載
する配線パターン11〜13は、両面プリント配線基板
の箔状をした表面5a側の導体に、それぞれ別個の配線
パターンとして形成される。その際、個別駆動回路1
4,15に対する配線パターン11,12は、接続リー
ド6,7と接続し合う端子部も含めて一体に形成され
る。しかし、個別駆動回路16に対する配線パターン1
3は、接続リード6,7と接続し合う端子部につながる
部分を、配線パターン51として構造上分離して形成し
ている。そして、配線パターン51は、両面プリント配
線基板の箔状をした裏面5b側の導体を用いて形成して
いる。
By the way, in the conventional three-phase inverter,
The drive circuit board 5 is often configured as shown in FIG. That is, the drive circuit board 5 uses a double-sided printed wiring board, and the individual drive circuits 14 to 16 and the individual drive circuits 34 to 36 are both mounted on the front surface 5 a side of the drive circuit board 5. Incidentally, in the individual drive circuits 14 to 16, the respective ground potentials are connected to the respective emitters of the transistors 20 to 22 included in the upper side circuit unit 10. For this purpose, the wiring patterns 11 to 13 on which the individual drive circuits 14 to 16 are mounted are formed as separate wiring patterns on the conductor on the foil-shaped surface 5a side of the double-sided printed wiring board. At that time, the individual drive circuit 1
The wiring patterns 11 and 12 for the wires 4 and 15 are integrally formed including the terminal portions connected to the connection leads 6 and 7. However, the wiring pattern 1 for the individual drive circuit 16
Reference numeral 3 designates a portion connected to a terminal portion connected to the connection leads 6 and 7, which is structurally separated as a wiring pattern 51. The wiring pattern 51 is formed using the foil-like conductor of the back surface 5b of the double-sided printed wiring board.

【0008】また、個別駆動回路34〜36では、それ
ぞれの接地電位は、下側辺回路部30が備えるトランジ
スタ40〜42のそれぞれのエミッタが共に接続されて
いるライン45に接続されている。このライン45は、
負極側の共通の基準電位である接地電位を規定するため
の、共通の接地電位ラインである。このために、個別駆
動回路34〜36は、共通の配線パターン31に搭載さ
れている。配線パターン31は、また、両面プリント配
線基板の箔状をした表面5a側の導体を用いて形成され
ている。その際、配線パターン31は、接続リード6,
7と接続し合う端子部につながる部分を、配線パターン
52として構造上分離して形成している。配線パターン
52は、両面プリント配線基板の箔状をした裏面5b側
の導体を用いて形成されている。
In the individual drive circuits 34 to 36, the respective ground potentials are connected to a line 45 to which the respective emitters of the transistors 40 to 42 provided in the lower side circuit section 30 are connected together. This line 45
This is a common ground potential line for defining a ground potential that is a common reference potential on the negative electrode side. For this purpose, the individual drive circuits 34 to 36 are mounted on the common wiring pattern 31. The wiring pattern 31 is formed using a foil-like conductor on the front surface 5a of the double-sided printed wiring board. At this time, the wiring pattern 31 is
The portion connected to the terminal portion connected to the wiring 7 is formed as a wiring pattern 52 so as to be structurally separated. The wiring pattern 52 is formed using a conductor on the side of the foil-shaped back surface 5b of the double-sided printed wiring board.

【0009】すなわち、図5に示した従来例の駆動回路
基板5は、その両面5a,5bに配線パターンを配置し
ている。しかし、両面プリント配線基板を用いているの
で、それぞれの個別駆動回路14〜16の相互間、およ
び、個別駆動回路14〜16と配線パターン31で一括
された個別駆動回路34〜36との間は、必要な電気絶
縁は十分に保持されている。
That is, the drive circuit board 5 of the conventional example shown in FIG. 5 has wiring patterns on both surfaces 5a and 5b. However, since the double-sided printed wiring board is used, the distance between the individual drive circuits 14 to 16 and the distance between the individual drive circuits 14 to 16 and the individual drive circuits 34 to 36 combined by the wiring pattern 31 are different. The necessary electrical insulation is well maintained.

【0010】ところで、図3による回路構成を備える3
相インバータは、直流主電源(Vd)を3相交流に変換
するために、上側辺のトランジスタ20〜22および下
側辺のトランジスタ40〜42は、制御信号に対応する
周期により、交互にスイッチング動作を行う。その際、
上側辺のそれぞれのトランジスタ20〜22は、3相交
流を平衡3相交流とするために、互いに120°の電気
角に相当する時間差でスイッチング動作を行うのが一般
である。また、下側辺のそれぞれのトランジスタ40〜
42の間でも同様に動作を行う。さらに、上側辺のトラ
ンジスタ20〜22の群と、下側辺のトランジスタ40
〜42の群との間は、相対するトランジスタ同志、例え
ばトランジスタ20とトランジスタ40は、同時にオン
動作をさせないようにするために、互いに180°の電
気角に相当する時間差でスイッチング動作を行なう必要
がある。
By the way, 3 provided with the circuit configuration shown in FIG.
The phase inverter converts the DC main power supply (Vd) into three-phase AC, so that the transistors 20 to 22 on the upper side and the transistors 40 to 42 on the lower side alternately perform a switching operation according to a cycle corresponding to the control signal. I do. that time,
In general, each of the transistors 20 to 22 on the upper side performs a switching operation with a time difference corresponding to an electrical angle of 120 ° to make the three-phase alternating current a balanced three-phase alternating current. Also, each of the transistors 40 to
The same operation is performed during 42. Further, a group of transistors 20 to 22 on the upper side and a transistor 40 on the lower side
Between the groups of .about.42, the opposing transistors, for example, the transistor 20 and the transistor 40, need to perform a switching operation with a time difference corresponding to an electrical angle of 180.degree. is there.

【0011】[0011]

【発明が解決しようとする課題】ところで、半導体変換
装置を構成する際において最も重要なことの1つは、各
半導体スイッチング素子の誤動作を防止することであ
る。半導体スイッチング素子が誤動作すると、アーム短
絡が発生して過大な電流が通流されることになる等によ
り、半導体スイッチング素子の破壊、あるいは電動機な
どの被駆動機器の破壊等、大事故につながる恐れがある
からである。
One of the most important things in configuring a semiconductor converter is to prevent malfunction of each semiconductor switching element. If the semiconductor switching element malfunctions, an arm short circuit occurs and an excessive current flows, which may lead to a serious accident such as destruction of the semiconductor switching element or a driven device such as an electric motor. Because.

【0012】近年,半導体技術が発展したために、半導
体スイッチング素子自体が原因となって発生する半導体
スイッチング素子の誤動作の発生頻度は、非常に少なく
なり、半導体変換装置の信頼性は向上している。しか
し、半導体スイッチング素子以外にも、半導体スイッチ
ング素子に誤動作を発生させる原因となりえるものが幾
つか考えられる。その1つは、駆動回路基板の構成に由
来するものである。3相インバータでは、トランジスタ
20〜22のエミッタ電位は、トランジスタ20〜2
2、および40〜42の前述したスイッチング動作に応
じて異なるタイミングで変化する。このために、3相イ
ンバータが備える駆動回路基板においては、トランジス
タ20〜22のエミッタに接続されているそれぞれの配
線パターンの電位は、常時変動している。
In recent years, due to the development of semiconductor technology, the frequency of malfunctions of the semiconductor switching element caused by the semiconductor switching element itself has been extremely reduced, and the reliability of the semiconductor conversion device has been improved. However, besides the semiconductor switching element, there may be several things that can cause a malfunction in the semiconductor switching element. One of them is derived from the configuration of the drive circuit board. In a three-phase inverter, the emitter potential of transistors 20 to 22 is
2, and changes at different timings according to the above-described switching operations of 40 to 42. For this reason, in the drive circuit board provided in the three-phase inverter, the potential of each wiring pattern connected to the emitters of the transistors 20 to 22 constantly fluctuates.

【0013】前述した従来例の3相インバータが備える
駆動回路基板5の持つ構成の場合には、個別駆動回路1
6が搭載されている配線パターン13と、これに電気的
に接続されている配線パターン51とが、特に注目され
る。それは、図5中に示したとおり、配線パターン13
は配線パターン52と、また、配線パターン51は配線
パターン12と、それぞれ両面プリント配線基板の絶縁
基板を挟んで、互いに対向する部分を持っているからで
ある。この互いに対向する部分は、コンデンサと同等の
構成を備えることになるので、比較的に大きな値の寄生
キャパシタンスが存在することになる。高周波電流は、
この大きな値の寄生キャパシタンス中を容易に通流す
る。このため、トランジスタ22のエミッタの電位が急
峻に変動すると、配線パターン13,51からこの寄生
キャパシタンスを介して、配線パターン31,12中に
高周波電流が通流される可能性がある。そして、この高
周波電流がノイズ源となり、配線パターン12,31上
に搭載されている個別駆動回路15および34〜36に
より駆動されるトランジスタ21および40〜42は、
誤動作を起こす可能性があるのである。
In the case of the configuration of the drive circuit board 5 provided in the above-described conventional three-phase inverter, the individual drive circuit 1
Attention is particularly paid to the wiring pattern 13 on which the wiring 6 is mounted and the wiring pattern 51 electrically connected thereto. That is, as shown in FIG.
This is because the wiring pattern 52 and the wiring pattern 51 have portions opposed to each other with the wiring pattern 12 sandwiching the insulating substrate of the double-sided printed wiring board. Since these opposing portions have the same configuration as the capacitor, there is a relatively large value of parasitic capacitance. The high frequency current is
It easily flows through this large value of parasitic capacitance. Therefore, when the potential of the emitter of the transistor 22 fluctuates sharply, a high-frequency current may flow from the wiring patterns 13 and 51 into the wiring patterns 31 and 12 via the parasitic capacitance. The transistors 21 and 40 to 42 driven by the individual driving circuits 15 and 34 to 36 mounted on the wiring patterns 12 and 31, respectively,
A malfunction may occur.

【0014】また、配線パターン31は、その上に個別
駆動回路34〜36を一体に搭載しているために、配線
パターン11〜13と比較して長い配線パターンとなっ
ている。また、配線パターン52は、配線パターン31
の範囲をカバーし、さらに接続リード6,7と接続し合
う端子部につなげる必要から、配線パターン31よりも
さらに長い配線パターンとなっている。ところで、配線
パターン52中には、共通の接地電位ライン45に対す
る配線パターン52aも形成されている。この配線パタ
ーン52aは、図7中に示すように、配線パターン52
の周縁部に、配線パターン52の領域を囲むように形成
されている。前記の接地電位ライン45は、個別駆動回
路34〜36に共通の基準電位を与えると共に、それぞ
れのトランジスタ40〜42のエミッタ、および補助電
源37の負極側にも電気的に接続されている。したがっ
て、この接地電位ライン45には、それぞれのトランジ
スタ40〜42のエミッタと、主回路ライン101が電
気的に接続されることになる。
The wiring pattern 31 is longer than the wiring patterns 11 to 13 because the individual driving circuits 34 to 36 are integrally mounted thereon. The wiring pattern 52 is the wiring pattern 31.
In this case, the wiring pattern is longer than the wiring pattern 31 because it is necessary to connect the wiring pattern to the terminal portion connected to the connection leads 6 and 7. Incidentally, the wiring pattern 52a for the common ground potential line 45 is also formed in the wiring pattern 52. This wiring pattern 52a, as shown in FIG.
Is formed so as to surround the region of the wiring pattern 52. The ground potential line 45 applies a common reference potential to the individual drive circuits 34 to 36 and is also electrically connected to the emitters of the transistors 40 to 42 and the negative side of the auxiliary power supply 37. Therefore, the main circuit line 101 and the emitters of the transistors 40 to 42 are electrically connected to the ground potential line 45.

【0015】このために、直流側主電流(IC )の一部
は、主回路ライン101から分流して接地電位ライン4
5にも流れる。特に、直流側主電流(IC )に高周波成
分が含まれている場合には、主回路ライン101の持つ
インダクタンスのために、この高周波成分の接地電位ラ
イン45に分流する割合は増加する。図6中に、接地電
位ライン45の要部が、その周辺の回路と共に示されて
いる。図6を用いて上記のことを詳しく説明する。図6
中に示したごとく、トランジスタ41がスイッチオンす
ると、トランジスタ41のエミッタが接続されている主
回路ライン101には、直流主電源(Vd)の負極側に
向かう直流側主電流(ICY)の通流が開始される。トラ
ンジスタ41のスイッチオン直後には、直流側主電流
(ICY)の値は急峻に増大するので、その高周波成分の
割合は極めて大きい。また、主回路ライン101のトラ
ンジスタ41のエミッタが接続されている部位と、トラ
ンジスタ40のエミッタが接続されている部位との間
の、主回路ライン101には、寄生インダクタンス(L
1)が意図しなくても必ず存在する。この寄生インダク
タンス(L1)が存在することにより、次記するように
分流(Il1)が接地電位ライン45に流れる。すなわ
ち、分流(Il1)は、主回路ライン101→トランジス
タ41のエミッタとの接続点→接地電位ライン45→ト
ランジスタ40のエミッタとの接続点→主回路ライン1
01、を経由する中で、接地電位ライン45中を通流す
る。この分流(Il1)は、接地電位ライン45が持つ寄
生インダクタンス(L2、L3、L4等)に高周波電圧
を発生させる。このために、それ等の間に接地電位を接
続した回路素子(個別駆動回路34,35を構成してい
る図示しない回路素子である。)は、その接地電位に差
異を生じることとなる。接地電位に差異が生じると、接
地電位の本来の役目を果たさなくなる可能性があり、こ
れにより前記の回路素子が誤動作を起こす可能性があ
る。この場合には、個別駆動回路34,35が誤った駆
動信号を送出するので、トランジスタ40,41に、恐
れている誤動作が発生することが考えられる。なお、こ
のことはトランジスタ42に対する個別駆動回路36に
も当てはまることである。
For this reason, a part of the DC-side main current (I C ) is shunted from the main circuit line 101 to the ground potential line 4.
It also flows to 5. In particular, if it contains high-frequency components in the DC side main current (I C), for the inductance of the main circuit line 101, ratio shunted to ground line 45 of the high-frequency component is increased. FIG. 6 shows a main part of the ground potential line 45 together with its peripheral circuits. The above will be described in detail with reference to FIG. FIG.
As shown in the figure, when the transistor 41 is turned on, the main circuit line 101 to which the emitter of the transistor 41 is connected receives a direct current (I CY ) flowing toward the negative side of the direct current main power supply (Vd). Flow begins. Immediately after the transistor 41 is turned on, the value of the DC-side main current (I CY ) sharply increases, so that the ratio of the high-frequency component is extremely large. The main circuit line 101 has a parasitic inductance (L) between a portion of the main circuit line 101 where the emitter of the transistor 41 is connected and a portion where the emitter of the transistor 40 is connected.
1) always exists even if it is not intended. The presence of this parasitic inductance (L1) causes a shunt (I l1 ) to flow to the ground potential line 45 as described below . That is, the shunt (I l1 ) is determined by the main circuit line 101 → the connection point with the emitter of the transistor 41 → the ground potential line 45 → the connection point with the emitter of the transistor 40 → the main circuit line 1
01, flows through the ground potential line 45. This shunt (I l1 ) generates a high-frequency voltage in the parasitic inductance (L2, L3, L4, etc.) of the ground potential line 45. For this reason, a circuit element having a ground potential connected between them (a circuit element (not shown) constituting the individual drive circuits 34 and 35) causes a difference in the ground potential. If there is a difference in the ground potential, there is a possibility that the original function of the ground potential may not be fulfilled, whereby the circuit element may malfunction. In this case, since the individual drive circuits 34 and 35 transmit an erroneous drive signal, a feared malfunction may occur in the transistors 40 and 41. This also applies to the individual drive circuit 36 for the transistor 42.

【0016】この発明においては上記の問題点に鑑み
て、インバータ等の半導体変換装置に用いられる駆動回
路基板の配線パターンを見直し、誤動作のより少ない半
導体変換装置を提供することを目的としている。
In view of the above problems, it is an object of the present invention to review a wiring pattern of a drive circuit board used for a semiconductor converter such as an inverter and to provide a semiconductor converter with less malfunction.

【0017】[0017]

【課題を解決するための手段】この発明では前述の目的
は、1) ブリッジ回路構成を有し、そのブリッジ回路構成の
少なくとも2つの上側辺と,少なくとも2つの下側辺と
のそれぞれに半導体スイッチング素子が備えられた主回
路と、プリント配線基板が持つ箔状の導体による配線パ
ターン上に搭載されて,前記半導体スイッチング素子に
スイッチング動作を行わせるべく駆動するよう,それぞ
れの前記半導体スイッチング素子に対応させて設けられ
た個別駆動回路を有する駆動回路とを備えた装置であっ
て、前記個別駆動回路は、専用の基準電位を規定する個
別基準電位ラインを個別に備え、前記駆動回路は、上側
辺または下側辺の個別駆動回路毎に共通の基準電位を規
定する共通基準電位ラインを備え、それぞれの個別基
電位ラインは、対応する辺の共通基準電位ラインに対し
て1個所で接続されてなる構成とすること、また2) 3相ブリッジ回路構成を有し、その3相ブリッジ回
路構成の上側の各辺と下側の各辺とのそれぞれに半導体
スイッチング素子が備えられた主回路と、プリント配線
基板が持つ箔状の導体による配線パターン上に搭載され
て,前記半導体スイッチング素子にスイッチング動作を
行わせるべく駆動するよう,それぞれの前記半導体スイ
ッチング素子に対応させて設けられた個別駆動回路を有
する駆動回路とを備えた装置であって、前記個別駆動回
路は、専用の基準電位を規定する個別基準電位ラインを
個別に備え、前記駆動回路は、上側辺または下側辺の個
別駆動回路毎に共通の基準電位を規定する共通基準電位
ラインを備え、それぞれの個別基準電位ラインは、対応
する辺の共通基準電位ラインに対して1個所で接続され
てなる構成とすること、により達成される。
According to the present invention, there are provided the following objects: 1) a bridge circuit configuration having at least two upper sides and at least two lower sides of the bridge circuit configuration ; a main circuit semiconductor switching elements are provided respectively, are mounted on the wiring pattern by a foil-like conductor printed wiring board has, as described above to drive to cause the semiconductor switching element to perform the switching operation, each of the semiconductor an apparatus and a driving circuit for chromatic individual drive circuits provided in correspondence with the switching element, the individual drive circuit, define a dedicated reference potential pieces
With another criteria potential line separately, wherein the drive circuit, e Bei co Tsumoto quasi potential line defining a common reference potential for each individual by the drive circuit of the upper edge or the lower edge, No, respectively Re its pieces by criteria potential line, it is a formed by connecting in one position with respect to co Tsumoto quasi potential line of the corresponding side configuration, or 2) has a 3-phase bridge circuit configuration, the three-phase bridge times
A main circuit semiconductor switching element is provided in each of the upper sides of each side and the lower side of the road configuration, it is mounted on the wiring pattern by a foil-like conductor printed wiring board has, the semiconductor switching elements as to drive in order to perform a switching operation, it has a separate driver circuit provided in correspondence to each of the semiconductor switching elements
An apparatus and a driving circuit for the individual drive circuits, the individual criteria potential line define a dedicated reference potential
It provided separately, wherein the drive circuit, e Bei co Tsumoto quasi potential line defining a common reference potential for each individual <br/> another driving circuit of the upper edge or the lower edge, their respective the individual by criteria potential line, be formed by connecting in one position with respect to co Tsumoto quasi potential line of the corresponding edge structure, it is achieved by.

【0018】[0018]

【作用】この発明においては、 前述のように、駆動回
路は、上側辺または下側辺の個別駆動回路毎に共通の基
準電位を規定する共通基準電位ラインを備え、しかも、
上側辺または下側辺のそれぞれの半導体スイッチング素
子を駆動するそれぞれの個別駆動回路は、専用の基準電
位を規定する個別基準電位ラインを個別に備えるように
し、前記の個別基準電位ラインは、対応する辺の共通基
準電位ラインに対して1個所で接続された構成とするこ
とにより、直流主電源(Vd)から半導体変換装置の主
回路に供給される直流側主電流(IC )の分流が、前記
の共通基準電位ラインに通流した際に、それぞれの個
準電位ラインの電位は、共通基準電位ラインと接続さ
れた点の電位になる。この電位は、それぞれの個別基
電位ラインの中では一様である。これにより、個別駆動
回路内において基準電位に差異が生じることが無くな
る。この結果、個別駆動回路内における基準電位の差異
が原因となって、個別駆動回路から誤った駆動信号が送
出されることは解消される。
In the present invention, As mentioned above,
Road is the upper or lower sidePiecesSeparate drive circuitEveryCommon group
Specify the quasi-potentialCommon groupEquipped with a quasi-potential line, and
Semiconductor switching element on each of the upper and lower sides
Each individual drive circuit that drives the
Specify the rankIndividual groupQuasi-potential lineIndividuallyBe prepared
And the individualSeparate groupThe quasi-potential line is the corresponding sideCommon group of
It should be connected to the quasi-potential line at one place.
As a result, the DC main power supply (Vd) is
DC main current (IC )
OfCommon groupWhen flowing through the quasi-potential line,Another
BaseThe potentials of the quasi-potential lines areCommon groupConnected to quasi-potential line
The potential of the point that was hit. This potential isSeparate groupAssociate
It is uniform in the potential line. This enables individual drive
No difference in reference potential in circuit
You. As a result, the difference of the reference potential in the individual drive circuit
Cause an incorrect drive signal to be sent from the individual drive circuit.
The issue is cancelled.

【0019】[0019]

【実施例】以下に図面を参照して、本発明の実施例を詳
細に説明する。参考例 ;図1は、この発明の参考例に係わる3相インバ
ータの、駆動回路基板の構成を示す説明図である。本例
による3相インバータは、先に図3に基づき説明した従
来例と同一の回路構成を備えているので、その回路動作
の説明を省略する。そして、本例による3相インバータ
は、先に図4に基づき説明したものと同様の構成を持つ
主回路基板3と、個別駆動回路14〜16および34〜
36が一体に搭載された本例による駆動回路基板5とで
構成されている。
Embodiments of the present invention will be described below in detail with reference to the drawings. Reference Example; FIG. 1, the three-phase inverter according to Embodiment of this invention, is an explanatory view showing a configuration of a driving circuit board. Since the three-phase inverter according to the present embodiment has the same circuit configuration as the conventional example described above with reference to FIG. 3, the description of the circuit operation will be omitted. The three-phase inverter according to the present embodiment includes a main circuit board 3 having the same configuration as that described above with reference to FIG. 4 and individual driving circuits 14 to 16 and 34 to
And the drive circuit board 5 according to the present embodiment, which is integrally mounted.

【0020】図1に示した本例の駆動回路基板5におい
ては、個別駆動回路14〜16に対するそれぞれ独立し
た配線パターン11〜13は、全て、接続リード6,7
と接続し合う端子部も含めて一体に、基板5の表面5a
側に形成されている。これにより、従来例が備えていた
配線パターン51は存在しない。また、個別駆動回路3
4〜36に対する共通の配線パターン31も、従来例に
おいて配線パターン52が備えていた部分も含めて一体
に、基板5の表面5a側に形成されている。これによ
り、接続リード6,7と接続し合う端子部や、接地電位
ライン45のための配線パターン52aも、基板5の表
面5a側に形成されることになる。したがって、これら
の配線パターン11〜13および31には、従来例のご
とく両面プリント配線基板の絶縁基板を挟んで対向し合
う位置関係には存在している部分は一切無いのである。
In the drive circuit board 5 of the present embodiment shown in FIG. 1, the independent wiring patterns 11 to 13 for the individual drive circuits 14 to 16 are all connected to the connection leads 6 and 7.
The surface 5a of the substrate 5 including the terminal portion connected to the
Formed on the side. Accordingly, the wiring pattern 51 provided in the conventional example does not exist. In addition, the individual driving circuit 3
The common wiring pattern 31 for 4 to 36 is also formed integrally on the surface 5a side of the substrate 5 including the portion provided in the wiring pattern 52 in the conventional example. As a result, the terminal portions connected to the connection leads 6 and 7 and the wiring pattern 52a for the ground potential line 45 are also formed on the surface 5a side of the substrate 5. Therefore, these wiring patterns 11 to 13 and 31 do not have any portions which are in a positional relationship facing each other across the insulating substrate of the double-sided printed wiring board as in the conventional example.

【0021】このように、相互に対向し合う配線パター
ンが形成されていないことにより、配線パターン11〜
13および31間に形成される寄生キャパシタンスの値
は極めて小さくなる。このため、配線パターン間の寄生
キャパシタンスを通って異なる配線パターンに通流する
高周波のノイズ電流の値は極めて小さくなる。これによ
り、高周波のノイズ電流により引き起こされる個別駆動
回路15および34〜36の誤動作の発生、および、ト
ランジスタ21および40〜42が誤動作する可能性は
大幅に削減される。したがって、非常に信頼性の高い3
相インバータを実現することができる。
As described above, since the wiring patterns facing each other are not formed, the wiring patterns 11 to 11 are formed.
The value of the parasitic capacitance formed between 13 and 31 is extremely small. For this reason, the value of the high-frequency noise current flowing through the different wiring patterns through the parasitic capacitance between the wiring patterns becomes extremely small. As a result, the occurrence of malfunction of the individual drive circuits 15 and 34 to 36 caused by the high frequency noise current and the possibility of malfunction of the transistors 21 and 40 to 42 are greatly reduced. Therefore, a very reliable 3
A phase inverter can be realized.

【0022】なお、今までの参考例の説明では、両面プ
リント配線基板を用いて構成された駆動回路基板5によ
り説明したが、これに限定されるものでは無い。すなわ
ち、3相ブリッジ回路構成の主回路に備えられたそれぞ
れのトランジスタを駆動する個別駆動回路を持つ3相イ
ンバータにおいて、駆動回路基板に用いるプリント配線
基板は、片面プリント配線基板であっても、また、多層
プリント配線基板であっても、個別駆動回路を搭載する
配線パターンが、互いに対向し合う配線パターンが設け
られていないように配設されれば、誤動作の非常に少な
い3相インバータを実現できることは勿論である。
[0022] In the description reference example so far, has been explained by the drive circuit board 5 configured by using the both surfaces printed wiring board, is not limited to Re this. That is, in a three-phase inverter having an individual drive circuit for driving each transistor provided in a main circuit having a three-phase bridge circuit configuration, a printed circuit board used as a drive circuit board may be a single-sided printed circuit board. Even in the case of a multilayer printed wiring board, a three-phase inverter with very few malfunctions can be realized if the wiring patterns for mounting the individual drive circuits are arranged so that the wiring patterns facing each other are not provided. Of course.

【0023】さらにまた、今までの参考例の説明では
導体スイッチング素子に周知のNPN形によるバイポ
ーラ型のトランジスタを使用した3相インバータとして
説明したが、これに限定されるものでは無い。半導体ス
イッチング素子に、PNP形によるバイポーラ型のトラ
ンジスタ、MOSFET,IGBT等適宜の形式の電圧
駆動型のトランジスタ、適宜の形式のサイリスタ等を用
いる場合であっても同様の作用・効果を得ることができ
る。
Further, in the description of the reference examples so far ,
Has been described as a three-phase inverter using transistors of the bipolar type according to a known NPN type semi conductor switching element, it is not limited to Re this. The same operation and effect can be obtained even when an appropriate type of voltage-driven transistor such as a PNP-type bipolar transistor, a MOSFET, an IGBT, or an appropriate type of thyristor is used as the semiconductor switching element. .

【0024】なおまた今まで参考例の説明では、接地電
位ライン45のための配線パターン52aは、配線パタ
ーン52の周縁部に、配線パターン52の領域を囲むよ
うに形成されるとしたが、これに限定されるものでは無
い。配線パターン52aは、両面,あるいは多層のプリ
ント配線基板を用いる場合には、配線パターン52と分
離し、例えば裏面5b側等の、配線パターン52が形成
されている導体とは異なる層の導体に形成されてもよ
い。この場合に配線パターン52aは、例えば、端子部
を除いた部分の配線パターン52と同一形状にし、配線
パターン52と対向させて形成することが好ましいもの
である。これにより、配線パターン52aは、導体の断
面積が広くなることで、接地電位の変動の原因となる寄
生インダクタンスおよび抵抗の値を低減させることが可
能となる。
It should be noted also in the description of Example ever, the wiring pattern 52a for ground potential line 45, the peripheral portion of the wiring pattern 52, has been to be formed so as to surround a region of the wiring pattern 52, is not limited to is this. When a double-sided or multi-layer printed wiring board is used, the wiring pattern 52a is separated from the wiring pattern 52 and formed on a conductor on a different layer from the conductor on which the wiring pattern 52 is formed, for example, on the back surface 5b side. May be done. In this case, for example, it is preferable that the wiring pattern 52a has the same shape as the wiring pattern 52 except for the terminal portion, and is formed to face the wiring pattern 52, for example. Accordingly, the wiring pattern 52a can reduce the values of the parasitic inductance and the resistance that cause the fluctuation of the ground potential by increasing the cross-sectional area of the conductor.

【0025】実施例;図2は、請求項1,2に対応する
この発明の一実施例に係る3相インバータの要部の接地
電位ラインの構成を周辺回路と共に示す説明図である。
本例の3相インバータは、図2に示すように、下側辺の
トランジスタ40,41に駆動信号を送出する個別駆動
回路34,35には、負極側の基準電位である接地電位
を個別に規定するための個別接地電位ライン46,47
を備えている。また、本例の3相インバータが備える駆
動回路基板5には、個別接地電位ライン46,47に対
応する図示しない配線パターンがそれぞれ形成されてい
る。これ等の個別接地電位ライン46,47は、それぞ
れ接続線46a,47aの1個所で、接地電位ライン4
5に接続されている。なお、図2中には示していない
が、下側辺のトランジスタ42に駆動信号を送出する個
別駆動回路36にも、個別接地電位ラインが形成されて
おり、しかもこの個別接地電位ラインが1個所で接地電
位ライン45に接続されていることは、個別駆動回路3
4,35の場合と同様である。
[0025] Example; FIG. 2 is an explanatory diagram showing together with the peripheral circuit configuration of the ground potential line of a main part of the three-phase inverter according to an embodiment of the invention corresponding to claim 1.
As shown in FIG. 2, the three-phase inverter according to the present embodiment separately supplies the ground potential, which is the reference potential on the negative electrode side, to the individual drive circuits 34 and 35 that transmit drive signals to the transistors 40 and 41 on the lower side. Individual ground potential lines 46 and 47 for defining
It has. Further, wiring patterns (not shown) corresponding to the individual ground potential lines 46 and 47 are formed on the drive circuit board 5 provided in the three-phase inverter of this example. These individual ground potential lines 46 and 47 are connected to the ground potential line 4 at one of the connection lines 46a and 47a, respectively.
5 is connected. Although not shown in FIG. 2, the individual drive circuit 36 for sending a drive signal to the transistor 42 on the lower side is also formed with an individual ground potential line. Connected to the ground potential line 45 by the individual driving circuit 3
This is the same as in the case of 4,35.

【0026】このように、個別駆動回路34〜36に、
それぞれ個別に専用の個別接地電位ラインが設けられて
いる本例の駆動回路では、直流主電源(Vd)から3相
インバータの主回路に供給される直流側主電流(IC
の分流〔図2中には、分流(Il1)のみを示した。〕
が、接地電位ライン45に通流した際に、個別接地電位
ライン46,47等の接地電位は、接続線46a,47
a等で接続された点の共通の接地電位ライン45の電位
になる。そして、この電位は、個別接地電位ライン4
6,47等の相互間では異なる可能性は有るが、同一の
個別接地電位ライン46,47等の内部では一様であ
る。これにより、接地電位ライン45が持つ寄生インダ
クタンス(L2、L3、L4)等に分流が通流すること
が原因となり、接地電位の差異が生じたとしても、各個
別駆動回路46,47等の内部においては接地電位に差
異が生じることが無くなる。したがって、各個別駆動回
路46,47等の内部における接地電位の差異が原因と
なり、個別駆動回路46,47等が誤った駆動信号を送
出することを解消することが可能となるのである。
As described above, the individual driving circuits 34 to 36
In the driving circuit of the present example the individual ground line of each dedicated individual is provided, the DC-side main current supplied to the main circuit of a three-phase inverter from the DC main power source (Vd) (I C)
[In FIG. 2, only the split flow (I l1 ) is shown. ]
Flows through the ground potential line 45, the ground potentials of the individual ground potential lines 46, 47 and the like are changed to the connection lines 46a, 47
It becomes the potential of the common ground potential line 45 at the point connected by a or the like. This potential is applied to the individual ground potential line 4
6, 47, etc. may be different from each other, but are uniform inside the same individual ground potential lines 46, 47, etc. As a result, even if a difference in the ground potential occurs due to the shunt flowing through the parasitic inductance (L2, L3, L4) or the like of the ground potential line 45, the internal of each individual drive circuit 46, 47, etc. Does not cause a difference in ground potential. Therefore, it is possible to prevent the individual drive circuits 46, 47 and the like from transmitting an erroneous drive signal due to the difference in the ground potential inside the individual drive circuits 46 and 47 and the like.

【0027】なお、実施例における今までの説明では、
半導体スイッチング素子としてNPN形によるバイポー
ラ型のトランジスタを使用する場合を例にして説明して
きた。しかし、少なくとも上側辺回路部にPNP形のト
ランジスタ等を使用した場合の3相インバータは、上側
辺回路部でもこれに備えられるトランジスタのエミッタ
の電位が共通となるので、上記と同様に、個別駆動回路
毎にエミッタ電位を設定する専用の個別の基準電位ライ
ンを設けることにより、個別駆動回路における誤動作の
発生を低減させることが可能となる。
[0027] In the description up to now, in Example,
The case where a bipolar transistor of the NPN type is used as the semiconductor switching element has been described as an example. However, in the case of using a PNP transistor or the like in at least the upper side circuit portion, the three-phase inverter has the same potential for the emitters of the transistors provided in the upper side circuit portion. By providing a dedicated individual reference potential line for setting the emitter potential for each circuit, it is possible to reduce the occurrence of malfunctions in the individual drive circuit.

【0028】さらに、実施例における今までの説明で
は、半導体変換装置はインバータであるとしてきたが、
これに限定されるものでは無い。すなわち、ブリッジ回
路構成をした主回路に半導体スイッチング素子を備えた
半導体変換装置であるならば、交流を直流に変換するコ
ンバータであっても差し支えないものである。
Furthermore, in the description so far that in Example, a semiconductor conversion device has been that the inverter,
It is not limited to this. That is, as long as the converter is a semiconductor converter including a semiconductor switching element in a main circuit having a bridge circuit configuration, a converter for converting AC to DC may be used.

【0029】[0029]

【発明の効果】この発明に係る半導体変換装置において
は、以上において説明したように、 基準電位との接続
を要する個別駆動回路では、それぞれの個別駆動回路に
専用の、個別に接地電位等の基準電位を規定する個別
準電位ラインを設け、上側辺または下側辺の対応する辺
の共通基準電位ラインに対して1個所で接続することに
より、個別駆動回路内の基準電位を一様にできる。これ
により、個別駆動回路内の基準電位が一様でないことに
よる個別駆動回路の誤動作の発生を防止することが可能
となる。
In the semiconductor converter according to the present invention,
Is, as explained above, Connection with reference potential
For individual drive circuits that require
Dedicated and dedicated reference potential such as ground potentialIndividualGroup
Set a reference potential lineThe corresponding side of the upper or lower side
To one common reference potential lineEspecially
Thus, the reference potential in the individual drive circuit can be made uniform. this
That the reference potential in the individual drive circuit is not uniform
Malfunction of individual drive circuit due to
Becomes

【0030】さらに、で述べたような半導体変換装
置は、例えば、電動機に可変周波数の交流電圧を供給し
て、電動機を制御するインバータに適用することがで
き、個別駆動回路の誤動作が低減されることで、その信
頼性が向上され、アーム短絡等の大事故につながる危険
を排除することが可能となるとの効果がある。
Further, the semiconductor converter as described in the section can be applied to, for example, an inverter for controlling an electric motor by supplying an alternating voltage of a variable frequency to the electric motor, thereby reducing malfunction of the individual drive circuit. By doing so, the reliability is improved, and there is an effect that it is possible to eliminate the danger of a major accident such as arm short-circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】の発明の参考例に係わる3相インバータの駆
動回路基板の構成を示す説明図
Figure 1 is an explanatory diagram showing a configuration of a driving circuit board of the three-phase inverter according to Embodiment of the invention this

【図2】請求項1,2に対応するこの発明の一実施例に
係る3相インバータの要部の接地電位ラインの構成を周
辺回路と共に示す説明図
FIG. 2 is an explanatory diagram showing a configuration of a ground potential line of a main part of a three-phase inverter according to an embodiment of the present invention, corresponding to claims 1 and 2 , together with peripheral circuits.

【図3】3相インバータの一般の回路構成を示す回路図FIG. 3 is a circuit diagram showing a general circuit configuration of a three-phase inverter.

【図4】3相インバータの一般の構成を示す断面図FIG. 4 is a sectional view showing a general configuration of a three-phase inverter.

【図5】従来例の3相インバータの駆動回路基板の構成
を示す説明図
FIG. 5 is an explanatory diagram showing a configuration of a conventional drive circuit board for a three-phase inverter.

【図6】従来例の3相インバータの要部の接地電位ライ
ンの構成を周辺回路と共に示す説明図
FIG. 6 is an explanatory diagram showing a configuration of a ground potential line of a main part of a conventional three-phase inverter together with peripheral circuits.

【図7】従来例の3相インバータの駆動回路基板が備え
る接地電位ラインの配線パターンの要部の配置を示す説
明図
FIG. 7 is an explanatory diagram showing an arrangement of a main part of a wiring pattern of a ground potential line provided in a drive circuit board of a conventional three-phase inverter.

【符号の説明】[Explanation of symbols]

5 駆動回路基板 5a 表面 11 配線パターン 12 配線パターン 13 配線パターン 14 個別駆動回路 15 個別駆動回路 16 個別駆動回路 31 配線パターン 34 個別駆動回路 35 個別駆動回路 36 個別駆動回路 45 基準電位ライン 46 基準電位ライン 47 基準電位ライン 5 Drive Circuit Board 5a Surface 11 Wiring Pattern 12 Wiring Pattern 13 Wiring Pattern 14 Individual Drive Circuit 15 Individual Drive Circuit 16 Individual Drive Circuit 31 Wiring Pattern 34 Individual Drive Circuit 35 Individual Drive Circuit 36 Individual Drive Circuit 45 Reference Potential Line 46 Reference Potential Line 47 Reference potential line

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ブリッジ回路構成を有し、そのブリッジ回
路構成の少なくとも2つの上側辺と,少なくとも2つの
下側辺とのそれぞれに半導体スイッチング素子が備えら
れた主回路と、プリント配線基板が持つ箔状の導体によ
る配線パターン上に搭載されて,前記半導体スイッチン
グ素子にスイッチング動作を行わせるべく駆動するよ
う,それぞれの前記半導体スイッチング素子に対応させ
て設けられた個別駆動回路を有する駆動回路とを備えた
装置であって、前記 個別駆動回路は、専用の基準電位を規定する個別基
準電位ラインを個別に備え、前記駆動回路は、上側辺ま
たは下側辺の個別駆動回路毎に共通の基準電位を規定す
る共通基準電位ラインを備え、それぞれの個別基準電位
ラインは、対応する辺の共通基準電位ラインに対して1
個所で接続されてなることを特徴とする半導体変換装
置。
[Claim 1, further comprising a bridge circuit configuration, the bridge times
At least two upper sides of the road configuration, a main circuit semiconductor switching element is provided in each of the at least two lower sides, is mounted on the wiring pattern by a foil-like conductor printed wiring board has the to drive in order to perform the switching operation to the semiconductor switching element, a device equipped with a drive circuit that have a separate driver circuit provided in correspondence to each of the semiconductor switching elements, wherein the individual drive circuit, comprising individual separate group <br/> quasi potential line you define a dedicated reference potential, wherein the driving circuit, co-defines the common reference potential for each of the upper side or the lower side pieces by driving circuit Tsumoto e Bei quasi potential line, their respective of individual-specific criteria potential lines, one for co Tsumoto quasi potential line of the corresponding side
A semiconductor converter characterized by being connected at a point.
【請求項2】3相ブリッジ回路構成を有し、その3相ブ
リッジ回路構成の上側の各辺と下側の各辺とのそれぞれ
に半導体スイッチング素子が備えられた主回路と、プリ
ント配線基板が持つ箔状の導体による配線パターン上に
搭載されて,前記半導体スイッチング素子にスイッチン
グ動作を行わせるべく駆動するよう,それぞれの前記
導体スイッチング素子に対応させて設けられた個別駆動
回路を有する駆動回路とを備えた装置であって、前記 個別駆動回路は、専用の基準電位を規定する個別基
準電位ラインを個別に備え、前記駆動回路は、上側辺ま
たは下側辺の個別駆動回路毎に共通の基準電位を規定す
る共通基準電位ラインを備え、それぞれの個別基準電位
ラインは、対応する辺の共通基準電位ラインに対して1
個所で接続されてなることを特徴とする半導体変換装
置。
2. A has a three-phase bridge circuit configuration, the 3 Ive
A main circuit semiconductor switching element is provided in each of the respective sides of the upper sides and the lower side of the ridge circuitry, is mounted on the wiring pattern by a foil-like conductor printed wiring board has, the semiconductor switching to drive in order to perform the switching operation to the device, an apparatus and a driving circuit for chromatic individual drive circuits provided in correspondence with each of the semi <br/> conductor switching element, the individual drive circuit comprises individually separate group <br/> quasi potential line you define a dedicated reference potential, wherein the driving circuit, defines the common reference potential for each of the upper side or the lower side pieces by driving circuit e Bei co Tsumoto quasi potential line, their respective of individual-specific criteria potential lines, one for co Tsumoto quasi potential line of the corresponding side
A semiconductor converter characterized by being connected at a point.
JP28541893A 1992-11-18 1993-11-16 Semiconductor converter Expired - Fee Related JP3149648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28541893A JP3149648B2 (en) 1992-11-18 1993-11-16 Semiconductor converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP30739792 1992-11-18
JP4-307397 1992-11-18
JP28541893A JP3149648B2 (en) 1992-11-18 1993-11-16 Semiconductor converter

Publications (2)

Publication Number Publication Date
JPH06237574A JPH06237574A (en) 1994-08-23
JP3149648B2 true JP3149648B2 (en) 2001-03-26

Family

ID=26555879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28541893A Expired - Fee Related JP3149648B2 (en) 1992-11-18 1993-11-16 Semiconductor converter

Country Status (1)

Country Link
JP (1) JP3149648B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010252490A (en) * 2009-04-14 2010-11-04 Toshiba Corp Gate drive substrate and power conversion apparatus
JP6405472B2 (en) * 2015-08-21 2018-10-17 ルネサスエレクトロニクス株式会社 Electronic equipment
JP6759874B2 (en) * 2016-09-01 2020-09-23 富士電機株式会社 Power converter
JP6922175B2 (en) * 2016-09-01 2021-08-18 富士電機株式会社 Power converter

Also Published As

Publication number Publication date
JPH06237574A (en) 1994-08-23

Similar Documents

Publication Publication Date Title
US5077595A (en) Semiconductor device
US5296735A (en) Power semiconductor module with multiple shielding layers
KR100323867B1 (en) Power circuit with resistors connected in series with a bootstrap diode for a monostable gate drive
US7385278B2 (en) Strobe light control circuit and IGBT device
US10601417B2 (en) Switching circuit and method of manufacturing switching circuit
CN115995952B (en) High-voltage integrated circuit and intelligent power module
US11050358B2 (en) Power module with built-in drive circuit
WO2001089090A1 (en) Power semiconductor device
US6266258B1 (en) Power substrate element topology
JP3149648B2 (en) Semiconductor converter
JPH06101636B2 (en) Semiconductor device
EP0598563B1 (en) Semiconductor conversion device
US7154196B2 (en) Printed circuit board for a three-phase power device having embedded directional impedance control channels
JP2600516B2 (en) Semiconductor device
JP3791393B2 (en) Inverter circuit
JP2902993B2 (en) Hybrid integrated circuit
JPH11346477A (en) Inverter
WO2023145144A1 (en) Power semiconductor module
JP2000069764A (en) Inverter device
US11721670B2 (en) Power module
JPH0758757B2 (en) Hybrid integrated circuit
JP2614599B2 (en) Hybrid integrated circuit
JP2023028645A (en) Power semiconductor module and motor driving system using the same
JPH0750876Y2 (en) Inverter device
JPH0433362A (en) Hybrid integrated circuit device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090119

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees