JP3791393B2 - Inverter circuit - Google Patents
Inverter circuit Download PDFInfo
- Publication number
- JP3791393B2 JP3791393B2 JP2001324415A JP2001324415A JP3791393B2 JP 3791393 B2 JP3791393 B2 JP 3791393B2 JP 2001324415 A JP2001324415 A JP 2001324415A JP 2001324415 A JP2001324415 A JP 2001324415A JP 3791393 B2 JP3791393 B2 JP 3791393B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- control signal
- circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は直流電力を交流電力に変換するインバータ回路に関し、制御信号の遮断時における発振を防止するインバータ回路に関する。
【0002】
【従来の技術】
電力変換を行うインバータ回路は、複数の半導体スイッチの組み合わせからなり、この半導体スイッチを順次オン・オフさせることで直流電圧を任意の周波数と任意の電圧に変換する。この半導体スイッチとして絶縁ゲートバイポーラトランジスタ(以下、IGBTと記載)を使用したものがある。
【0003】
IGBTは、高速による制御性能の改善、また、低飽和電圧による低損失化に貢献している。その一方で、高速スイッチングによって発生する電磁ノイズ(伝導ノイズと放射ノイズを含む)が、コンピュータなどの電子機器を誤動作させる問題が起きている。電磁ノイズは、IGBTのターンオン時における還流ダイオードの逆回復期間や、IGBTのターンオフ時の電流減衰帰還での電圧や電流の変化率(dv/dt、di/dt)に伴う高周波電流に大きく起因する。このため、例えば、IGBTのゲートとエミッタとの間にコンデンサを接続した特開平2000−22513号公報、特開平9−51068号公報に示すような回路がある。
【0004】
図3は、従来のインバータ回路を示す回路図である。従来のインバータ回路は、IGBTであるトランジスタTr7〜Tr12と、コンデンサC9〜C14と、フリーホイールダイオードD7〜D12と、制御回路30〜35とから構成される。トランジスタTr7〜Tr12のゲートには制御回路30〜35が挿入され、ゲートとエミッタの間にはコンデンサC9〜C14が接続されている。また、トランジスタTr7〜Tr12のコレクタとエミッタの間にはフリーホイールダイオードD7〜D12が接続されている。
【0005】
図3に示すVinU端子、VinV端子、VinW端子、VinX端子、VinY端子、VinZ端子に、制御信号が順次入力される。図示しない直流電源の高電位側は、P端子に入力され、低電位側はN端子に入力される。直流電源の電圧は、制御信号によって任意の周波数に変換されて負荷が接続されるU端子、V端子、W端子に出力される。
【0006】
ところで、VinU端子と、VinX端子とに同時に制御信号が入力された場合、トランジスタTr7、Tr10は同時にオンし、P端子−N端子間に短絡電流が流れる。下アームを構成するトランジスタTr10〜Tr12のエミッタは、共通グランドとなっているため、トランジスタTr10に流れた短絡電流は、他のトランジスタTr11、Tr12のエミッタがつながる電位を経由して、N端子へと流れる。
【0007】
制御回路30、33はこの短絡電流を検出し、入力した制御信号の出力を遮断する。この遮断によって、トランジスタTr7、Tr10はオフ状態となり、P端子、N端子間の短絡電流の流れを遮断する。
【0008】
【発明が解決しようとする課題】
このように、下アームに流れる短絡電流は、下アームの共通グランドをバイパスして直流電源の低電圧側に流れてしまうため、共通グランドの電位が不安定となり、下アームのスイッチング素子が発振し、制御信号の遮断後も負荷出力端子に電圧が出力されてしまうという問題点があった。
【0009】
本発明はこのような点に鑑みてなされたものであり、直流電源の短絡によって、制御回路が制御信号を遮断しても安定して停止するインバータ回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明では上記問題を解決するために、直流電力を交流電力に変換するインバータ回路において、上アーム及び下アームに前記直流電力を供給する直流電源の短絡電流を検出して、前記上アーム及び前記下アームに入力される前記直流電力を前記交流電力に変換するための制御信号を遮断する制御回路と、前記上アームを構成する上スイッチ素子の各上制御端子と各相の出力端子との間にそれぞれ接続される上容量素子と、前記下アームを構成する下スイッチ素子の各下制御端子と共通グランドとの間にそれぞれ接続される下容量素子と、前記下容量素子に直列接続されて、前記制御信号が遮断された場合に前記下アームの発振を抑制する抵抗と、を有することを特徴とするインバータ回路が提供される。
【0011】
このようなインバータ回路では、直流電源の短絡電流によって制御回路が制御信号を遮断しても、下アームに接続される抵抗によって発振が起こる条件が回避され下アームは発振しない。
【0012】
【発明の実施の形態】
以下、本発明のインバータ回路の実施の形態を、3相インバータ回路に適用した場合を例に図面を参照して詳細に説明する。
【0013】
図1は本発明の3相インバータ回路を示す回路図である。
図に示す3相インバータ回路は、制御回路10〜12、IGBTであるトランジスタTr1〜Tr3、コンデンサC1〜C3、フリーホイールダイオードD1〜D3からなる上アームと、制御回路13〜15、IGBTであるTr4〜Tr6、コンデンサC4〜C6、フリーホイールダイオードD4〜D6からなる下アームとから構成される。
【0014】
まず、上アームについて説明する。
トランジスタTr1のゲートには、制御回路10が接続され、トランジスタTr1のゲートとエミッタの間には、コンデンサC1が接続される。また、トランジスタTr1のコレクタとエミッタの間には、フリーホイールダイオードD1が接続される。フリーホイールダイオードD1のカソードは、コレクタに、アノードはエミッタに接続される。
【0015】
制御回路10は、VccU端子に電圧を供給されることによって、VinU端子から入力される制御信号を、トランジスタTr1のゲート駆動電圧に変換して出力する。また、制御回路10は、トランジスタTr1に過電流が流れたことを検出して、制御信号の出力を遮断する。GNDU端子は、VccU端子、VinU端子に対するグランドである。
【0016】
コンデンサC1は、トランジスタTr1のゲートに入力される制御信号の切り換えの際、充放電をする。この充放電によって、制御信号の切り換え時間が延び、dv/dtや、di/dtを緩和し、電磁ノイズを緩和する。
【0017】
VinU端子に入力される制御信号は、制御回路10によってトランジスタTr1のゲートを駆動できる電圧に変換され、トランジスタTr1のゲートに入力される。トランジスタTr1は、ゲートに入力される制御信号に応じてコレクタ、エミッタ間をオン・オフさせる。このオン・オフによってP端子に入力されている直流電源Eの電圧がU端子に生じる。
【0018】
トランジスタTr2は、ゲートに制御回路11が接続され、ゲートとエミッタの間にコンデンサC2が接続される。また、コレクタとエミッタの間にフリーホイールダイオードD2が接続される。また、P端子とトランジスタTr2のコレクタは接続されている。
【0019】
VinV端子に入力される制御信号は、制御回路11によってトランジスタTr2のゲートを駆動できる電圧に変換され、トランジスタTr2のゲートに入力される。トランジスタTr2は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってP端子に入力されている直流電源Eの電圧がV端子に生じる。
【0020】
また、トランジスタTr3は、ゲートに制御回路12が接続され、ゲートとエミッタの間にコンデンサC3が接続される。また、コレクタとエミッタの間にフリーホイールダイオードD3が接続される。また、P端子とトランジスタTr3のコレクタは接続されている。
【0021】
VinW端子に入力される制御信号は、制御回路12によってトランジスタTr3のゲートを駆動できる電圧に変換され、トランジスタTr3のゲートに入力される。トランジスタTr3は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってP端子に入力されている直流電源Eの電圧がW端子に生じる。
【0022】
次に、下アームについて説明する。
トランジスタTr4のゲートには、制御回路13が接続され、トランジスタTr4のゲートとエミッタの間には、コンデンサC4と、抵抗R1が直列に接続される。また、トランジスタTr4のコレクタとエミッタの間にフリーホイールダイオードD4が接続される。フリーホイールダイオードD4のカソードは、コレクタに、アノードはエミッタに接続される。また、トランジスタTr4のコレクタは、U端子に接続され、エミッタはN端子に接続される。
【0023】
制御回路13は、Vcc端子に電圧を供給されることによって、VinX端子から入力される制御信号を、トランジスタTr4のゲート駆動電圧に変換して出力する。また、制御回路13は、トランジスタTr4に過電流が流れたことを検出して、制御信号の出力を遮断する。GND端子は、Vcc端子、VinX端子に対するグランドである。また、GND端子は、トランジスタTr5、Tr6のエミッタに接続され、VinY端子、VinZ端子に対する共通グランドである。
【0024】
コンデンサC4は、トランジスタTr4に入力される制御信号の切り換えの際、充放電する。この充放電によって、制御信号の切り換え時間が延び、dv/dtや、di/dtを緩和し、電磁ノイズを緩和する。コンデンサC4に直列に接続された抵抗R1は、トランジスタTr4に過電流が流れ、制御信号の入力が遮断された場合、トランジスタTr4のコレクタ電流が発振をするのを抑制するための抵抗である。
【0025】
VinX端子に入力される制御信号は、制御回路13によって、トランジスタTr4のゲートを駆動できる電圧に変換され、トランジスタTr4のゲートに入力される。トランジスタTr4は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってN端子に入力されている直流電源Eの電圧(0V)がU端子に生じる。
【0026】
トランジスタTr5は、ゲートに制御回路14が接続され、また、ゲートとエミッタの間に、直列接続された抵抗R2とコンデンサC5が接続される。また、コレクタとエミッタの間にフリーホイールダイオードD5が接続される。また、コレクタはV端子に接続され、エミッタはN端子に接続される。
【0027】
VinY端子に入力される制御信号は、制御回路14によって、トランジスタTr5のゲートを駆動できる電圧に変換され、トランジスタTr5のゲートに入力される。トランジスタTr5は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによって、N端子に入力されている直流電源Eの電圧がV端子に生じる。
【0028】
トランジスタTr6は、ゲートに制御回路15が接続され、また、ゲートとエミッタの間に、直列接続された抵抗R3とコンデンサC6が接続される。また、コレクタとエミッタの間にフリーホイールダイオードD6が並列接続される。また、コレクタはW端子に接続され、エミッタはN端子に接続される。
【0029】
VinZ端子に入力される制御信号は、制御回路15によって、トランジスタTr6のゲートを駆動できる電圧に変換され、トランジスタTr6のゲートに入力される。トランジスタTr6は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってN端子に入力されている直流電源Eの電圧がW端子に生じる。
【0030】
すなわち、上アームのVinU端子、VinV端子、VinW端子、下アームのVinX端子、VinY端子、VinZ端子に入力する制御信号の電圧を順次切り換えることによって、任意の周波数で直流電源Eの電圧をU端子、V端子、W端子から出力する。
【0031】
ここで、例えば、上アームのVinU端子と、下アームのVinX端子に制御信号が同時に入力された場合は、P端子、N端子間には直流電源Eの短絡電流が流れる。短絡電流は、P端子から、トランジスタTr1のコレクタ−エミッタ間と、トランジスタTr4のコレクタ−エミッタ間に流れる。トランジスタTr4のエミッタを流れた短絡電流は、トランジスタTr4〜Tr6の共通グランドをバイパスして端子Nに流れるが、トランジスタTr4のゲート、エミッタ間に直列接続されるコンデンサC4と抵抗R1によって発振が抑えられる。
【0032】
ここで、発振を抑えられる原理について説明する。
図2に下アームの1相分の等価回路図を示す。下アームの1相分の等価回路は、制御回路20と、プリント基板の配線パターン及びプリント基板とIGBTを接続するアルミワイヤのインダクタL1、L2と、プリント基板の配線パターン及びプリント基板とIGBTを接続するアルミワイヤの抵抗R4、R5と、IGBTのゲート−エミッタ間の入力容量であるコンデンサC7と、dv/dt低減用のコンデンサC8とからなる。
【0033】
ここで、インダクタL1、L2のインダクタンス値をL1、L2、抵抗R4、R5の抵抗値をR1、R2、コンデンサC7とC8の容量値をC1、C2とする。 発振が起こる条件式は、R2<(4L/C)である。ここで、R=R1+R2、L=L1+L2、C=C1+C2である。
【0034】
発振を防止するには、発振が起こる条件式において、Rを大きく、Lを小さく、Cを大きくすればよい。Lを小さくするには、プリント基板の配線を短く、太くする必要があり、構造上の制約から難しい。Cを大きくするには、C1を大きくするか、C2を大きくする必要があるが、C1は、IGBTの内部構造を変更する必要があり、また、C2を大きくするとスイッチング損失が増加し、好ましくない。R1、R2を大きくすると、同時にL1、L2が大きくなるため望ましくない。よって、図2のC8に直列に抵抗を挿入することによって発振を抑える。
【0035】
すなわち、制御回路10、13が短絡電流を検出して短絡電流を遮断した後、インバータ回路は発振することがないので、安定して制御信号を遮断することができる。
【0036】
ところで、上記説明ではVinU端子と、VinX端子に制御信号が同時入力された場合について説明したが、上アームのあるトランジスタと、下アームのあるトランジスタが同時にオン状態になり直流電源Eの短絡電流が流れる場合の組み合わせにおいても同様に、安定して制御信号を遮断することができる。
【0037】
以上の3相インバータ回路において、制御回路10〜15はディスクリート部品で構成してもよく、また、すべての機能をIC化してもよい。
また、スイッチング素子はIGBTに限るものではなく、MOSFETなどの自己消弧型素子を用いてもよい。
【0038】
【発明の効果】
以上説明したように、本発明では、下制御端子と共通グランドとの間に下容量素子と抵抗とを接続したので、制御回路によって直流電源の短絡電流が検出され、制御信号が遮断されても、下アームの共通グランドに流れる短絡電流によって生じる発振を防止でき、インバータ回路を安定して停止することができる。
【図面の簡単な説明】
【図1】本発明の3相インバータ回路を示す回路図である。
【図2】下アームの1相分の等価回路図を示す。
【図3】従来のインバータ回路を示す回路図である。
【符号の説明】
10〜15、20、30〜35 制御回路
Tr1〜Tr12 トランジスタ
R1〜R5 抵抗
C1〜C14 コンデンサ
L1〜L2 インダクタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inverter circuit that converts DC power into AC power, and relates to an inverter circuit that prevents oscillation when a control signal is interrupted.
[0002]
[Prior art]
An inverter circuit that performs power conversion includes a combination of a plurality of semiconductor switches. By sequentially turning on and off the semiconductor switches, a DC voltage is converted into an arbitrary frequency and an arbitrary voltage. Some semiconductor switches use an insulated gate bipolar transistor (hereinafter referred to as IGBT).
[0003]
The IGBT contributes to the improvement of the control performance due to the high speed and the reduction of the loss due to the low saturation voltage. On the other hand, electromagnetic noise (including conduction noise and radiation noise) generated by high-speed switching causes a problem that causes electronic devices such as computers to malfunction. Electromagnetic noise is largely caused by the reverse recovery period of the freewheeling diode when the IGBT is turned on and the high-frequency current associated with the voltage and current change rate (dv / dt, di / dt) in the current decay feedback when the IGBT is turned off. . Thus, for example, JP-A 2000-22513 discloses connecting a capacitor between the gate and emitter of IGBT, there is a circuit as shown in JP-A-9-51068 JP.
[0004]
FIG. 3 is a circuit diagram showing a conventional inverter circuit. The conventional inverter circuit includes transistors Tr7 to Tr12 which are IGBTs, capacitors C9 to C14, free wheel diodes D7 to D12, and
[0005]
Control signals are sequentially input to the VinU terminal, VinV terminal, VinW terminal, VinX terminal, VinY terminal, and VinZ terminal shown in FIG. A high potential side of a DC power source (not shown) is input to the P terminal, and a low potential side is input to the N terminal. The voltage of the DC power supply is converted to an arbitrary frequency by a control signal and output to the U terminal, V terminal, and W terminal to which a load is connected.
[0006]
By the way, when a control signal is simultaneously input to the VinU terminal and the VinX terminal, the transistors Tr7 and Tr10 are simultaneously turned on, and a short-circuit current flows between the P terminal and the N terminal. The emitter of the transistor Tr10~Tr12 constituting the lower arm, since a common ground, short-circuit current flows through the transistor Tr10, via a potential emitter of another transistor Tr11,
[0007]
The
[0008]
[Problems to be solved by the invention]
In this way, the short-circuit current flowing in the lower arm bypasses the common ground of the lower arm and flows to the low voltage side of the DC power supply, so the potential of the common ground becomes unstable and the switching element of the lower arm oscillates. There is a problem that the voltage is output to the load output terminal even after the control signal is cut off.
[0009]
The present invention has been made in view of the above points, and an object of the present invention is to provide an inverter circuit that stably stops even when a control circuit cuts off a control signal due to a short circuit of a DC power supply.
[0010]
[Means for Solving the Problems]
In the present invention, in order to solve the above problem, in an inverter circuit that converts DC power to AC power, a short-circuit current of a DC power source that supplies the DC power to the upper arm and the lower arm is detected, and the upper arm and the Between a control circuit that cuts off a control signal for converting the DC power input to the lower arm into the AC power, and between each upper control terminal and each phase output terminal of the upper switch element constituting the upper arm to the upper capacitor element connected respectively, and the lower capacitance elements each connected between each lower control terminals of the lower switch elements constituting the lower arm and the common ground, is connected in series with the lower capacitance element, There is provided an inverter circuit comprising a resistor for suppressing oscillation of the lower arm when the control signal is interrupted.
[0011]
In such an inverter circuit, even if the control circuit cuts off the control signal due to a short-circuit current of the DC power supply, a condition in which oscillation occurs due to the resistance connected to the lower arm is avoided and the lower arm does not oscillate.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of an inverter circuit according to the present invention will be described in detail with reference to the drawings, taking as an example the case of applying to an inverter circuit.
[0013]
FIG. 1 is a circuit diagram showing a three-phase inverter circuit of the present invention.
The three-phase inverter circuit shown in the figure includes
[0014]
First, the upper arm will be described.
A
[0015]
The
[0016]
The capacitor C1 charges and discharges when the control signal input to the gate of the transistor Tr1 is switched. This charging / discharging prolongs the switching time of the control signal, reduces dv / dt and di / dt, and reduces electromagnetic noise.
[0017]
The control signal input to the VinU terminal is converted by the
[0018]
In the transistor Tr2, the
[0019]
The control signal input to the VinV terminal is converted by the
[0020]
In the transistor Tr3, the
[0021]
The control signal input to the VinW terminal is converted into a voltage that can drive the gate of the transistor Tr3 by the
[0022]
Next, the lower arm will be described.
A
[0023]
When the voltage is supplied to the Vcc terminal, the
[0024]
The capacitor C4 is charged and discharged when the control signal input to the transistor Tr4 is switched. This charging / discharging prolongs the switching time of the control signal, reduces dv / dt and di / dt, and reduces electromagnetic noise. The resistor R1 connected in series with the capacitor C4 is a resistor for suppressing the collector current of the transistor Tr4 from oscillating when an overcurrent flows through the transistor Tr4 and the input of the control signal is interrupted.
[0025]
The control signal input to the VinX terminal is converted by the
[0026]
In the transistor Tr5, the
[0027]
The control signal input to the VinY terminal is converted by the
[0028]
In the transistor Tr6, the
[0029]
The control signal input to the VinZ terminal is converted by the
[0030]
That is, by sequentially switching the voltage of the control signal input to the VinU terminal, VinV terminal, VinW terminal of the upper arm, the VinX terminal, VinY terminal, and VinZ terminal of the lower arm, the voltage of the DC power supply E at the arbitrary frequency is the U terminal. , V terminal and W terminal.
[0031]
Here, for example, when a control signal is simultaneously input to the VinU terminal of the upper arm and the VinX terminal of the lower arm, a short-circuit current of the DC power source E flows between the P terminal and the N terminal. The short-circuit current flows from the P terminal between the collector and emitter of the transistor Tr1 and between the collector and emitter of the transistor Tr4. The short-circuit current that has flowed through the emitter of the transistor Tr4 bypasses the common ground of the transistors Tr4 to Tr6 and flows to the terminal N, but oscillation is suppressed by the capacitor C4 and the resistor R1 connected in series between the gate and emitter of the transistor Tr4. .
[0032]
Here, the principle of suppressing oscillation will be described.
FIG. 2 shows an equivalent circuit diagram for one phase of the lower arm. The equivalent circuit for one phase of the lower arm connects the
[0033]
Here, the inductance values of the inductors L1 and L2 are L 1 and L 2 , the resistance values of the resistors R4 and R5 are R 1 and R 2 , and the capacitance values of the capacitors C7 and C8 are C 1 and C 2 . The conditional expression that causes oscillation is R 2 <(4L / C). Here, R = R 1 + R 2 , L = L 1 + L 2 , and C = C 1 + C 2 .
[0034]
In order to prevent oscillation, it is only necessary to increase R, decrease L, and increase C in the conditional expression in which oscillation occurs. In order to reduce L, it is necessary to make the wiring of the printed circuit board short and thick, which is difficult due to structural limitations. In order to increase C, it is necessary to increase C 1 or C 2. However, C 1 needs to change the internal structure of the IGBT, and if C 2 is increased, switching loss increases. However, it is not preferable. Increasing R 1 and R 2 is not desirable because L 1 and L 2 increase simultaneously. Therefore, oscillation is suppressed by inserting a resistor in series with C8 in FIG.
[0035]
That is, after the
[0036]
By the way, in the above description, the case where the control signal is simultaneously input to the VinU terminal and the VinX terminal has been described. However, the transistor having the upper arm and the transistor having the lower arm are simultaneously turned on, and the short-circuit current of the DC power supply E is reduced. Similarly, the control signal can be shut off stably in the combination in the case of flowing.
[0037]
In the above three-phase inverter circuit, the
Further, the switching element is not limited to the IGBT, and a self-extinguishing element such as a MOSFET may be used.
[0038]
【The invention's effect】
As described above, in the present invention, since the lower capacitance element and the resistor are connected between the lower control terminal and the common ground, the short circuit current of the DC power source is detected by the control circuit, and the control signal is cut off. However, oscillation caused by a short-circuit current flowing in the common ground of the lower arm can be prevented, and the inverter circuit can be stably stopped.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a three-phase inverter circuit of the present invention.
FIG. 2 shows an equivalent circuit diagram for one phase of the lower arm.
FIG. 3 is a circuit diagram showing a conventional inverter circuit.
[Explanation of symbols]
10 to 15, 20, 30 to 35 Control circuits Tr1 to Tr12 Transistors R1 to R5 Resistors C1 to C14 Capacitors L1 to L2 Inductors
Claims (2)
上アーム及び下アームに前記直流電力を供給する直流電源の短絡電流を検出して、前記上アーム及び前記下アームに入力される前記直流電力を前記交流電力に変換するための制御信号を遮断する制御回路と、
前記上アームを構成する上スイッチ素子の各上制御端子と各相の出力端子との間にそれぞれ接続される上容量素子と、
前記下アームを構成する下スイッチ素子の各下制御端子と共通グランドとの間にそれぞれ接続される下容量素子と、
前記下容量素子に直列接続されて、前記制御信号が遮断された場合に前記下アームの発振を抑制する抵抗と、
を有することを特徴とするインバータ回路。In an inverter circuit that converts DC power into AC power,
A short-circuit current of a DC power source that supplies the DC power to the upper arm and the lower arm is detected, and a control signal for converting the DC power input to the upper arm and the lower arm into the AC power is cut off. A control circuit;
An upper capacitive element connected between each upper control terminal and each phase output terminal of the upper switch element constituting the upper arm ; and
A lower capacitive element connected between each lower control terminal of the lower switch element constituting the lower arm and a common ground;
And suppress resistance to oscillation of the lower arm when connected in series, wherein the control signal is cut off before SL under capacitive element,
An inverter circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001324415A JP3791393B2 (en) | 2001-10-23 | 2001-10-23 | Inverter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001324415A JP3791393B2 (en) | 2001-10-23 | 2001-10-23 | Inverter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003134836A JP2003134836A (en) | 2003-05-09 |
JP3791393B2 true JP3791393B2 (en) | 2006-06-28 |
Family
ID=19141145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001324415A Expired - Lifetime JP3791393B2 (en) | 2001-10-23 | 2001-10-23 | Inverter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791393B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101774686B1 (en) | 2015-02-17 | 2017-09-19 | 인피니언 테크놀로지스 아게 | Rf switch |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1989680B (en) * | 2005-07-06 | 2012-01-11 | 松下电器产业株式会社 | Brushless DC motor and electric device using the same |
JP6160152B2 (en) * | 2013-03-22 | 2017-07-12 | 日新電機株式会社 | Drive circuit |
JP6795702B2 (en) * | 2017-08-30 | 2020-12-02 | 株式会社日立製作所 | Power conversion device and power conversion method |
CN107835002B (en) * | 2017-09-20 | 2024-03-12 | 同方威视技术股份有限公司 | Protection circuit, oscillation compensation circuit and power supply circuit in solid-state pulse modulator |
-
2001
- 2001-10-23 JP JP2001324415A patent/JP3791393B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101774686B1 (en) | 2015-02-17 | 2017-09-19 | 인피니언 테크놀로지스 아게 | Rf switch |
Also Published As
Publication number | Publication date |
---|---|
JP2003134836A (en) | 2003-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
JP3806644B2 (en) | Power semiconductor device | |
JP6729693B2 (en) | Drive | |
CN107851661A (en) | The physical topological structure of power converter | |
JP5619673B2 (en) | Switching circuit and semiconductor module | |
JP3762491B2 (en) | High voltage drive circuit | |
JP4675910B2 (en) | Inverter device | |
WO2001089090A1 (en) | Power semiconductor device | |
JP3383571B2 (en) | Semiconductor element driving circuit and power conversion device using the same | |
JP3791393B2 (en) | Inverter circuit | |
JP6950828B2 (en) | Power module with built-in drive circuit | |
JP4110052B2 (en) | Inverter circuit | |
US11539361B2 (en) | Semiconductor device signal transmission circuit for drive-control, method of controlling semiconductor device signal transmission circuit for drive-control, semiconductor device, power conversion device, and electric system for railway vehicle | |
WO2020003634A1 (en) | Power conversion device | |
JP7296331B2 (en) | GATE DRIVE DEVICE AND GATE DRIVE METHOD, POWER SEMICONDUCTOR MODULE, AND POWER CONVERTER | |
JPH06101636B2 (en) | Semiconductor device | |
JP2002094363A (en) | Gate drive circuit for insulation gate type semiconductor element, the insulation gate type semiconductor element and power converter using them | |
EP0713251A2 (en) | Semiconductor conversion device | |
JP4156258B2 (en) | Resonant type inverter | |
JP2854587B2 (en) | Inverter device | |
JPH1014250A (en) | Multiplex discrete kelvin emitter connection for reducing current flow through parasitic diode | |
US6018474A (en) | Switching device | |
JP2023028645A (en) | Power semiconductor module and motor driving system using the same | |
JP2682019B2 (en) | Snubber circuit | |
JPH0951068A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3791393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |