JP3146232B2 - パターン・マッチング法 - Google Patents
パターン・マッチング法Info
- Publication number
- JP3146232B2 JP3146232B2 JP26863091A JP26863091A JP3146232B2 JP 3146232 B2 JP3146232 B2 JP 3146232B2 JP 26863091 A JP26863091 A JP 26863091A JP 26863091 A JP26863091 A JP 26863091A JP 3146232 B2 JP3146232 B2 JP 3146232B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- image
- mismatch
- degree
- pattern matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Complex Calculations (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、読取り対象画像がテン
プレート画像と一致するマッチング領域を求めるパター
ン・マッチング法に関する。
プレート画像と一致するマッチング領域を求めるパター
ン・マッチング法に関する。
【０００２】
【従来の技術】画像処理における高速化の手法の１つと
して、並列処理法が知られている。この並列処理法は、
図１２に示すような処理画像を複数（図示例では、４
つ）の処理領域に分割し、各処理領域毎に別々のプロセ
ッサで処理することによって高速化を図る方法であっ
て、プロセッサ数（処理領域数）をｎとすると、処理時
間は１／ｎ倍に短縮される。
して、並列処理法が知られている。この並列処理法は、
図１２に示すような処理画像を複数（図示例では、４
つ）の処理領域に分割し、各処理領域毎に別々のプロセ
ッサで処理することによって高速化を図る方法であっ
て、プロセッサ数（処理領域数）をｎとすると、処理時
間は１／ｎ倍に短縮される。
【０００３】一方、パターン・マッチング法において
は、処理の高速化を図る手法としてＳＳＤＡ法と呼ばれ
る方法が知られている。この方法は、図１３に示すよう
に、対象画像のテンプレート画像に対するミス・マッチ
度の計算過程でミス・マッチ度が予め設定された閾値を
超えた場合には、その場所は最早マッチングポイントで
はないものと判断し、そこで処理を打切ることによって
高速化を図る方法である。
は、処理の高速化を図る手法としてＳＳＤＡ法と呼ばれ
る方法が知られている。この方法は、図１３に示すよう
に、対象画像のテンプレート画像に対するミス・マッチ
度の計算過程でミス・マッチ度が予め設定された閾値を
超えた場合には、その場所は最早マッチングポイントで
はないものと判断し、そこで処理を打切ることによって
高速化を図る方法である。
【０００４】
【発明が解決しようとする課題】ところで、パターン・
マッチング法において高速化を実現するために前記並列
処理法とＳＳＤＡ法を組み合わせて用いることが考えら
れる。
マッチング法において高速化を実現するために前記並列
処理法とＳＳＤＡ法を組み合わせて用いることが考えら
れる。
【０００５】しかしながら、図１３から明らかなよう
に、処理領域によって処理時間が異なるため、例えば図
１２に示すように処理画像を４分割した場合には、並列
処理による各プロセッサ＃１，＃２，＃３，＃４の処理
時間が図１４に示すように異なり、全体の処理時間は最
も遅いプロセッサ＃２の処理時間となってしまう。この
ため、他のプロセッサ＃１，＃３，＃４はロスタイムを
持つこととなり、並列処理法のメリットを十分活かすこ
とができない。
に、処理領域によって処理時間が異なるため、例えば図
１２に示すように処理画像を４分割した場合には、並列
処理による各プロセッサ＃１，＃２，＃３，＃４の処理
時間が図１４に示すように異なり、全体の処理時間は最
も遅いプロセッサ＃２の処理時間となってしまう。この
ため、他のプロセッサ＃１，＃３，＃４はロスタイムを
持つこととなり、並列処理法のメリットを十分活かすこ
とができない。
【０００６】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、処理時間を短縮して高速化を
実現することができるパターン・マッチング法を提供す
ることにある。
で、その目的とする処は、処理時間を短縮して高速化を
実現することができるパターン・マッチング法を提供す
ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成すべく本
発明は、読取り対象画像がテンプレート画像と一致する
マッチング領域を求めるパターン・マッチング法におい
て、処理画像を複数の処理領域に分割し、各処理領域毎
に別々のプロセッサで画像処理する並列処理法と、各処
理領域での画像処理において対象画像のテンプレート画
像に対するミス・マッチ度が所定の閾値を超えると処理
を打切るＳＳＤＡ法を併用するとともに、前記並列処理
法における各プロセッサの処理領域に位置的な片寄りが
ないように処理画像を分割するようにしたことを特徴と
する。そして、本方法において、読取り対象画像とテン
プレート画像にアダマール変換を施し、両画像のアダマ
ール係数を用いて両画像のミス・マッチ度を求める方法
を採用し、前記並列処理法において各処理領域の１ブロ
ック目のみの処理によってそのブロックのミス・マッチ
度を求め、このミス・マッチ度が所定の閾値以下となる
候補点を求め、求められた候補点を各プロセッサに対し
て振り分けることも特徴とする。
発明は、読取り対象画像がテンプレート画像と一致する
マッチング領域を求めるパターン・マッチング法におい
て、処理画像を複数の処理領域に分割し、各処理領域毎
に別々のプロセッサで画像処理する並列処理法と、各処
理領域での画像処理において対象画像のテンプレート画
像に対するミス・マッチ度が所定の閾値を超えると処理
を打切るＳＳＤＡ法を併用するとともに、前記並列処理
法における各プロセッサの処理領域に位置的な片寄りが
ないように処理画像を分割するようにしたことを特徴と
する。そして、本方法において、読取り対象画像とテン
プレート画像にアダマール変換を施し、両画像のアダマ
ール係数を用いて両画像のミス・マッチ度を求める方法
を採用し、前記並列処理法において各処理領域の１ブロ
ック目のみの処理によってそのブロックのミス・マッチ
度を求め、このミス・マッチ度が所定の閾値以下となる
候補点を求め、求められた候補点を各プロセッサに対し
て振り分けることも特徴とする。
【０００８】
【０００９】
【作用】本発明によれば、パターン・マッチング法に並
列処理法とＳＳＤＡ法が併用され、各プロセッサでの処
理においては、各プロセッサが処理すべき領域が処理画
像全体に対して位置的に片寄らないよう振り分けられる
ため、各プロセッサでのＳＳＤＡ法による処理時間にバ
ラツキが生じず、ロスタイムがなくなって効率的な並列
処理がなされ、この結果、処理時間が短縮されて高速化
が実現される。
列処理法とＳＳＤＡ法が併用され、各プロセッサでの処
理においては、各プロセッサが処理すべき領域が処理画
像全体に対して位置的に片寄らないよう振り分けられる
ため、各プロセッサでのＳＳＤＡ法による処理時間にバ
ラツキが生じず、ロスタイムがなくなって効率的な並列
処理がなされ、この結果、処理時間が短縮されて高速化
が実現される。
【００１０】
【実施例】以下に本発明の第１実施例を添付図面に基づ
いて説明する。
いて説明する。
【００１１】図１は第１実施例に係るパターン・マッチ
ング装置の構成を示すブロック図である。該パターン・
マッチング装置は、読取られた対象画像を保管するイメ
ージメモリ１１と、処理画像上にアドレスを発生させる
アドレス発生部１２と、複数に分割された処理領域の各
々を独立に画像処理する複数のプロセッサ＃１，＃２，
＃３，＃４と、各プロセッサ＃１〜＃４による画像処理
によって得られたミス・マッチ度とアドレスのデータを
保管するデータメモリ１３と、ミス・マッチ度の最小値
を検出する最小値検出部１４と、これらイメージメモリ
１１、アドレス発生部１２、プロセッサ＃１〜＃４、デ
ータメモリ１３及び最小値検出部１４の動作を制御する
制御部１５を含んで構成されている。
ング装置の構成を示すブロック図である。該パターン・
マッチング装置は、読取られた対象画像を保管するイメ
ージメモリ１１と、処理画像上にアドレスを発生させる
アドレス発生部１２と、複数に分割された処理領域の各
々を独立に画像処理する複数のプロセッサ＃１，＃２，
＃３，＃４と、各プロセッサ＃１〜＃４による画像処理
によって得られたミス・マッチ度とアドレスのデータを
保管するデータメモリ１３と、ミス・マッチ度の最小値
を検出する最小値検出部１４と、これらイメージメモリ
１１、アドレス発生部１２、プロセッサ＃１〜＃４、デ
ータメモリ１３及び最小値検出部１４の動作を制御する
制御部１５を含んで構成されている。
【００１２】以下に上記パターン・マッチング装置を用
いて実施される本発明に係るパターン・マッチング法を
図２乃至図４に基づいて説明する。尚、図２は前記制御
部１５による処理手順を示すフローチャート、図３は各
プロセッサ＃１〜＃４での処理手順を示すフローチャー
ト、図４（ａ），（ｂ），（ｃ），（ｄ）は処理画像の
分割の態様を示す図である。
いて実施される本発明に係るパターン・マッチング法を
図２乃至図４に基づいて説明する。尚、図２は前記制御
部１５による処理手順を示すフローチャート、図３は各
プロセッサ＃１〜＃４での処理手順を示すフローチャー
ト、図４（ａ），（ｂ），（ｃ），（ｄ）は処理画像の
分割の態様を示す図である。
【００１３】本実施例に係るパターン・マッチング法に
おいては、処理画像が図４（ａ）に示すように乱数１，
２，３，４によって分割され、図中、乱数１，２，３，
４で示される領域は各々プロセッサ＃１，＃２，＃３，
＃４によって処理される。
おいては、処理画像が図４（ａ）に示すように乱数１，
２，３，４によって分割され、図中、乱数１，２，３，
４で示される領域は各々プロセッサ＃１，＃２，＃３，
＃４によって処理される。
【００１４】即ち、先ず処理画像について乱数１〜４に
よるアドレスが発生したか否かがチェックされ（図２の
ステップ１）、アドレスが処理画像全体について発生し
ていなければ、プロセッサ＃１〜＃４のうちで処理をし
ていないものがあるか否かがチェックされ（図２のステ
ップ２）、処理をしていないプロセッサがあれば、乱数
１〜４によるアドレスを発生させ（図２のステップ
３）、発生したアドレスにダブリがないことを確認した
後（図２のステップ４）、処理していないプロセッサに
ついて対応する領域について処理を開始させる（図２の
ステップ５）。
よるアドレスが発生したか否かがチェックされ（図２の
ステップ１）、アドレスが処理画像全体について発生し
ていなければ、プロセッサ＃１〜＃４のうちで処理をし
ていないものがあるか否かがチェックされ（図２のステ
ップ２）、処理をしていないプロセッサがあれば、乱数
１〜４によるアドレスを発生させ（図２のステップ
３）、発生したアドレスにダブリがないことを確認した
後（図２のステップ４）、処理していないプロセッサに
ついて対応する領域について処理を開始させる（図２の
ステップ５）。
【００１５】そして、処理画像全体についてアドレスが
発生し、且つ全てのプロセッサ＃１〜＃４が処理を開始
すると、全てのプロセッサ＃１〜＃４での処理が終了し
たか否かがチェックされる（図２のステップ６）。ここ
で、各プロセッサ＃１〜＃４での画像処理を図３に従っ
て説明する。
発生し、且つ全てのプロセッサ＃１〜＃４が処理を開始
すると、全てのプロセッサ＃１〜＃４での処理が終了し
たか否かがチェックされる（図２のステップ６）。ここ
で、各プロセッサ＃１〜＃４での画像処理を図３に従っ
て説明する。
【００１６】即ち、従前に求められていたミス・マッチ
度がクリアされ（図３のステップ１）、テンプレート画
像全体について処理が終了したか否かがチェックされ
（図３のステップ２）、終了していなければ、処理する
画素を更新してミス・マッチ度の差分値の絶対値が求め
られ（図３のステップ３）、その差分値がミス・マッチ
度に加算されて新してミス・マッチ度が算出される（図
３のステップ４）。そして、ＳＳＤＡ法によって、この
算出されたミス・マッチ度が予め設定された閾値より大
きいか否かがチェックされ（図３のステップ５）、ミス
・マッチ度が閾値を超えれば、その時点でその場所は最
早マッチングポイントではないものと判断し、処理は直
ちに打切られる（図３のステップ７）。これに対し、ミ
ス・マッチ度が閾値より小さい間はテンプレート画像全
体について処理が終了するまで以上の一連の処理（図３
のステップ２〜５の処理）が繰り返される。
度がクリアされ（図３のステップ１）、テンプレート画
像全体について処理が終了したか否かがチェックされ
（図３のステップ２）、終了していなければ、処理する
画素を更新してミス・マッチ度の差分値の絶対値が求め
られ（図３のステップ３）、その差分値がミス・マッチ
度に加算されて新してミス・マッチ度が算出される（図
３のステップ４）。そして、ＳＳＤＡ法によって、この
算出されたミス・マッチ度が予め設定された閾値より大
きいか否かがチェックされ（図３のステップ５）、ミス
・マッチ度が閾値を超えれば、その時点でその場所は最
早マッチングポイントではないものと判断し、処理は直
ちに打切られる（図３のステップ７）。これに対し、ミ
ス・マッチ度が閾値より小さい間はテンプレート画像全
体について処理が終了するまで以上の一連の処理（図３
のステップ２〜５の処理）が繰り返される。
【００１７】そして、テンプレート画像全体について処
理が終了すると、求められたミス・マッチ度とアドレス
が図１に示すデータメモリ１３に書き込まれ（図３のス
テップ６）、各プロセッサ＃１〜＃４での処理が終了す
る（図３のステップ７）。
理が終了すると、求められたミス・マッチ度とアドレス
が図１に示すデータメモリ１３に書き込まれ（図３のス
テップ６）、各プロセッサ＃１〜＃４での処理が終了す
る（図３のステップ７）。
【００１８】以上の各プロセッサ＃１〜＃４での処理に
おいては、各プロセッサ＃１〜＃４が処理すべき領域は
図４（ａ）に示すように乱数１〜４によって割り当てら
れ、これらは処理画像全体に対して位置的な片寄りを生
じないため、各プロセッサ＃１〜＃４でのＳＳＤＡ法に
よる処理時間にバラツキが生じず、ロスタイムがなくな
って効率的な並列処理がなされる。
おいては、各プロセッサ＃１〜＃４が処理すべき領域は
図４（ａ）に示すように乱数１〜４によって割り当てら
れ、これらは処理画像全体に対して位置的な片寄りを生
じないため、各プロセッサ＃１〜＃４でのＳＳＤＡ法に
よる処理時間にバラツキが生じず、ロスタイムがなくな
って効率的な並列処理がなされる。
【００１９】而して、全てのプロセッサ＃１〜＃４での
上記処理が終了すると、図１に示す最小値検出部１４に
よってミス・マッチ度の最小値が検出され、その最小値
を示す位置がマッチングポイントとされて（図２のステ
ップ７）一連のパターン・マッチングの処理が終了する
（図２のステップ８）。
上記処理が終了すると、図１に示す最小値検出部１４に
よってミス・マッチ度の最小値が検出され、その最小値
を示す位置がマッチングポイントとされて（図２のステ
ップ７）一連のパターン・マッチングの処理が終了する
（図２のステップ８）。
【００２０】尚、各プロセッサ＃１〜＃４の処理領域が
処理画像全体に対して位置的な片寄りを生じないような
分割法としては、図４（ｂ）に示すように縦に細かく分
割する方法、図４（ｃ）に示すように横に細かく分割す
る方法、図４（ｄ）に示すように斜めに細かく分割する
方法等がある（図中、数字１，２，３，４はそれぞれプ
ロセッサ＃１，＃２，＃３，＃４での処理領域を示
す）。
処理画像全体に対して位置的な片寄りを生じないような
分割法としては、図４（ｂ）に示すように縦に細かく分
割する方法、図４（ｃ）に示すように横に細かく分割す
る方法、図４（ｄ）に示すように斜めに細かく分割する
方法等がある（図中、数字１，２，３，４はそれぞれプ
ロセッサ＃１，＃２，＃３，＃４での処理領域を示
す）。
【００２１】次に、本発明の第２実施例を添付図面に基
づいて説明する。
づいて説明する。
【００２２】図５は第２実施例に係るパターン・マッチ
ング装置の構成を示すブロック図であり、該装置は図１
に示した前記第１実施例に係る装置に候補リスト記憶部
１６を付加したものであって、他の構成は第１実施例に
係る装置のそれと同様である。
ング装置の構成を示すブロック図であり、該装置は図１
に示した前記第１実施例に係る装置に候補リスト記憶部
１６を付加したものであって、他の構成は第１実施例に
係る装置のそれと同様である。
【００２３】以下に上記パターン・マッチング装置を用
いて実施されるパターン・マッチング法を図６乃至図１
１に基づいて説明する。尚、図６は１次マッチングの処
理手順を示すフローチャート、図７は処理画像上のクラ
スタの分布を示す図、図８は図７のＡ部（クラスタ１）
における候補点の振り分けを示す図、図９は簡便な候補
点の振り分け方法を示す図、図１０及び図１１は２次マ
ッチングの処理手順を示すフローチャートである。
いて実施されるパターン・マッチング法を図６乃至図１
１に基づいて説明する。尚、図６は１次マッチングの処
理手順を示すフローチャート、図７は処理画像上のクラ
スタの分布を示す図、図８は図７のＡ部（クラスタ１）
における候補点の振り分けを示す図、図９は簡便な候補
点の振り分け方法を示す図、図１０及び図１１は２次マ
ッチングの処理手順を示すフローチャートである。
【００２４】而して、本実施例に係るパターン・マッチ
ング法は、読取り対象画像とテンプレート画像にアダマ
ール変換を施し、両画像のアダマール係数を用いて両画
像のミス・マッチ度を求める方法（詳細は特開平２−８
３７８６号公報参照）を採用している。
ング法は、読取り対象画像とテンプレート画像にアダマ
ール変換を施し、両画像のアダマール係数を用いて両画
像のミス・マッチ度を求める方法（詳細は特開平２−８
３７８６号公報参照）を採用している。
【００２５】ところで、アダマール変換を用いた場合、
位置（ｍ，ｎ）におけるアダマール係数はこの位置
（ｍ，ｎ）に連続する位置（ｍ−１，ｎ）での値を用い
ると計算量が６／１５に削減される。つまり、或るアド
レスブロックのアダマール係数は、アドレスが連続する
ブロックのアダマール係数を利用して高速に求めること
ができる。
位置（ｍ，ｎ）におけるアダマール係数はこの位置
（ｍ，ｎ）に連続する位置（ｍ−１，ｎ）での値を用い
ると計算量が６／１５に削減される。つまり、或るアド
レスブロックのアダマール係数は、アドレスが連続する
ブロックのアダマール係数を利用して高速に求めること
ができる。
【００２６】ところが、ＳＳＤＡ法を適用すると、２プ
ロック目以降はアドレスが不連続となる可能性があり、
前述のメリットを活かすことができない。そこで、本実
施例では、処理を次の１次マッチングと２次マッチング
の２ステップに分けて効率的な並列処理を行なうように
している。 （１）１次マッチング 本手法では、前記第１実施例と同様に処理画像が複数
（４つ）の処理領域に分割され、各処理領域毎に異なる
プロセッサ＃１〜＃４でアダマール変換を用いた並列処
理がなされる。但し、ここではテンプレート画像全体に
対する処理は行なわれず、１ブロック目のみの処理が行
なわれる（図６のステップ１〜３）。
ロック目以降はアドレスが不連続となる可能性があり、
前述のメリットを活かすことができない。そこで、本実
施例では、処理を次の１次マッチングと２次マッチング
の２ステップに分けて効率的な並列処理を行なうように
している。 （１）１次マッチング 本手法では、前記第１実施例と同様に処理画像が複数
（４つ）の処理領域に分割され、各処理領域毎に異なる
プロセッサ＃１〜＃４でアダマール変換を用いた並列処
理がなされる。但し、ここではテンプレート画像全体に
対する処理は行なわれず、１ブロック目のみの処理が行
なわれる（図６のステップ１〜３）。
【００２７】そして、１ブロック目の処理によって算出
されたミス・マッチ度が予め設定された閾値と比較され
（図６のステップ４）、ミス・マッチ度が閾値より小さ
ければ、そのミス・マッチ度とアドレスが候補点として
候補リスト記憶部１６に書き込まれ（図６のステップ
５）、処理領域全体について以上の処理がなされると、
１次マッチングの処理が終了する（図６のステップ
６）。
されたミス・マッチ度が予め設定された閾値と比較され
（図６のステップ４）、ミス・マッチ度が閾値より小さ
ければ、そのミス・マッチ度とアドレスが候補点として
候補リスト記憶部１６に書き込まれ（図６のステップ
５）、処理領域全体について以上の処理がなされると、
１次マッチングの処理が終了する（図６のステップ
６）。
【００２８】以上のように、１次マッチングにおいては
最初の１ブロック目のみの処理がなされるだけであり、
ＳＳＤＡ法による処理の打切りがなく、しかも処理アド
レスが連続しているため、各プロセッサ＃１〜＃４での
処理時間が等しくなり、且つ短縮される。 （２）２次マッチング 前記１次マッチングによって図７に示す候補点群（以
下、クラスタ１，２，３と称す）が求められるが、これ
らのクラスタ１，２，３は処理画像全体に一様に分布す
るのではなく、幾つか散在するように分布する。そし
て、各クラスタ１〜３は１つのパターン（図７に示す破
線にて囲まれる領域）に対応した候補点となるため、Ｓ
ＳＤＡ法による打切りブロック数は各クラスタ１〜３内
では略同程度となる。従って、各プロセッサ＃１〜＃４
に対する候補点の振り分けを図８に示すように規則的に
行なえば、各プロセッサ＃１〜＃４での処理時間が略等
しくなり、効率的な並列処理を行なうことができる。
尚、図８において、，，，はそれぞれプロセッ
サ＃１〜＃４によって処理されるべき候補点を示す。
最初の１ブロック目のみの処理がなされるだけであり、
ＳＳＤＡ法による処理の打切りがなく、しかも処理アド
レスが連続しているため、各プロセッサ＃１〜＃４での
処理時間が等しくなり、且つ短縮される。 （２）２次マッチング 前記１次マッチングによって図７に示す候補点群（以
下、クラスタ１，２，３と称す）が求められるが、これ
らのクラスタ１，２，３は処理画像全体に一様に分布す
るのではなく、幾つか散在するように分布する。そし
て、各クラスタ１〜３は１つのパターン（図７に示す破
線にて囲まれる領域）に対応した候補点となるため、Ｓ
ＳＤＡ法による打切りブロック数は各クラスタ１〜３内
では略同程度となる。従って、各プロセッサ＃１〜＃４
に対する候補点の振り分けを図８に示すように規則的に
行なえば、各プロセッサ＃１〜＃４での処理時間が略等
しくなり、効率的な並列処理を行なうことができる。
尚、図８において、，，，はそれぞれプロセッ
サ＃１〜＃４によって処理されるべき候補点を示す。
【００２９】ところで、図８に示すように、処理領域の
或る部分のみにおいて候補点をクラスタリングするには
特別な処理が必要である。そこで、図９に示すように、
処理領域の左上から，，，の順に規則的に振り
分けるようにしても良く、この場合１つのクラスタに注
目すると、このクラスタ内には各プロセッサ＃１〜＃４
に振り分けられるべき候補点の数（，，，の
数）が略均等に分布するため、効率的な並列処理が可能
となる。
或る部分のみにおいて候補点をクラスタリングするには
特別な処理が必要である。そこで、図９に示すように、
処理領域の左上から，，，の順に規則的に振り
分けるようにしても良く、この場合１つのクラスタに注
目すると、このクラスタ内には各プロセッサ＃１〜＃４
に振り分けられるべき候補点の数（，，，の
数）が略均等に分布するため、効率的な並列処理が可能
となる。
【００３０】ここで、２次マッチングの処理手順を図１
０及び図１１に従って説明する。
０及び図１１に従って説明する。
【００３１】即ち、候補リスト全てについての処理が終
了したか否かがチェックされ（図１０のステップ１）、
終了していなければ、処理をしていないプロセッサがあ
るか否かチェックされ（図１０のステップ２）、処理を
していないプロセッサがあれば、図５に示す候補リスト
記憶部１６から候補リストが読み込まれて処理アドレス
が決定され（図１０のステップ３）、その処理をしてい
ないプロセッサに２次マッチング処理を開始させる（図
１０のステップ４）。この処理は候補リストの全てにつ
いて繰り返され、候補リストの全てについて処理が終了
すると、全てのプロセッサ＃１〜＃４での処理が終了し
たか否かがチェックされる（図１０のステップ５）。
了したか否かがチェックされ（図１０のステップ１）、
終了していなければ、処理をしていないプロセッサがあ
るか否かチェックされ（図１０のステップ２）、処理を
していないプロセッサがあれば、図５に示す候補リスト
記憶部１６から候補リストが読み込まれて処理アドレス
が決定され（図１０のステップ３）、その処理をしてい
ないプロセッサに２次マッチング処理を開始させる（図
１０のステップ４）。この処理は候補リストの全てにつ
いて繰り返され、候補リストの全てについて処理が終了
すると、全てのプロセッサ＃１〜＃４での処理が終了し
たか否かがチェックされる（図１０のステップ５）。
【００３２】ここで、各プロセッサ＃１〜＃４での２次
マッチングの処理手順を図１１に基づいて説明する。
マッチングの処理手順を図１１に基づいて説明する。
【００３３】即ち、各プロセッサ＃１〜＃４では前記１
次マッチングによって求められた１ブロック目のミス・
マッチ度が初期のミス・マッチ度とされ（図１１のステ
ップ１）、処理するブロックを更新しながらそのブロッ
クのミス・マッチ度が求められ（図１１のステップ
３）、初期のミス・マッチ度にそのブロックのミス・マ
ッチ度が加算されて新しいミス・マッチ度が算出される
（図１１のステップ４）。そして、ＳＳＤＡ法によっ
て、この算出されたミス・マッチ度が予め設定された閾
値より大きいか否かがチェックされ（図１１のステップ
５）、ミス・マッチ度が閾値を超えれば、その時点でそ
の場所は最早マッチングポイントではないものと判断
し、処理は直ちに打切られる（図１１のステップ７）。
これに対し、ミス・マッチ度が閾値より小さい間は全て
のブロックについて処理が終了するまで以上の一連の処
理（図１１のステップ２〜５の処理）が繰り返される。
次マッチングによって求められた１ブロック目のミス・
マッチ度が初期のミス・マッチ度とされ（図１１のステ
ップ１）、処理するブロックを更新しながらそのブロッ
クのミス・マッチ度が求められ（図１１のステップ
３）、初期のミス・マッチ度にそのブロックのミス・マ
ッチ度が加算されて新しいミス・マッチ度が算出される
（図１１のステップ４）。そして、ＳＳＤＡ法によっ
て、この算出されたミス・マッチ度が予め設定された閾
値より大きいか否かがチェックされ（図１１のステップ
５）、ミス・マッチ度が閾値を超えれば、その時点でそ
の場所は最早マッチングポイントではないものと判断
し、処理は直ちに打切られる（図１１のステップ７）。
これに対し、ミス・マッチ度が閾値より小さい間は全て
のブロックについて処理が終了するまで以上の一連の処
理（図１１のステップ２〜５の処理）が繰り返される。
【００３４】そして、全てのブロックについて処理が終
了すると、求められたミス・マッチ度とアドレスが図５
に示すデータメモリ１３に書き込まれ（図１１のステッ
プ６）、各プロセッサ＃１〜＃４での処理が終了する
（図１１のステップ７）。
了すると、求められたミス・マッチ度とアドレスが図５
に示すデータメモリ１３に書き込まれ（図１１のステッ
プ６）、各プロセッサ＃１〜＃４での処理が終了する
（図１１のステップ７）。
【００３５】而して、全てのプロセッサ＃１〜＃４での
上記処理が終了すると、図５に示す最小値検出部１４に
よってミス・マッチ度の最小値が検出され、その最小値
を示す位置がマッチングポイントとされて（図１０のス
テップ６）２次マッチングの処理が終了する（図１０の
ステップ７）。
上記処理が終了すると、図５に示す最小値検出部１４に
よってミス・マッチ度の最小値が検出され、その最小値
を示す位置がマッチングポイントとされて（図１０のス
テップ６）２次マッチングの処理が終了する（図１０の
ステップ７）。
【００３６】
【発明の効果】以上の説明で明らかな如く、本発明によ
れば、読取り対象画像がテンプレート画像と一致するマ
ッチング領域を求めるパターン・マッチング法におい
て、処理画像を複数の処理領域に分割し、各処理領域毎
に別々のプロセッサで画像処理する並列処理法と、各処
理領域での画像処理において対象画像のテンプレート画
像に対するミス・マッチ度が所定の閾値を超えると処理
を打切るＳＳＤＡ法を併用するとともに、前記並列処理
法における各プロセッサの処理領域に位置的な片寄りが
ないように処理画像を分割するようにしたため、パター
ン・マッチング処理における処理時間を短縮して処理の
高速化を実現することができるという効果が得られる。
れば、読取り対象画像がテンプレート画像と一致するマ
ッチング領域を求めるパターン・マッチング法におい
て、処理画像を複数の処理領域に分割し、各処理領域毎
に別々のプロセッサで画像処理する並列処理法と、各処
理領域での画像処理において対象画像のテンプレート画
像に対するミス・マッチ度が所定の閾値を超えると処理
を打切るＳＳＤＡ法を併用するとともに、前記並列処理
法における各プロセッサの処理領域に位置的な片寄りが
ないように処理画像を分割するようにしたため、パター
ン・マッチング処理における処理時間を短縮して処理の
高速化を実現することができるという効果が得られる。
【図１】本発明の第１実施例に係るパターン・マッチン
グ装置の構成を示すブロック図である。
グ装置の構成を示すブロック図である。
【図２】本発明の第１実施例に係るパターン・マッチン
グ装置の制御部による処理手順を示すフローチャートで
ある。
グ装置の制御部による処理手順を示すフローチャートで
ある。
【図３】本発明の第１実施例に係るパターン・マッチン
グ装置の各プロセッサでの処理手順を示すフローチャー
トである。
グ装置の各プロセッサでの処理手順を示すフローチャー
トである。
【図４】（ａ），（ｂ），（ｃ），（ｄ）は処理画像の
分割の態様を示す図である。
分割の態様を示す図である。
【図５】本発明の第２実施例に係るパターンマッチング
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図６】１次マッチングの処理手順を示すフローチャー
トである。
トである。
【図７】処理画像上のクラストの分布を示す図である。
【図８】図７のＡ部（クラスタ１）における候補点の振
り分けを示す図である。
り分けを示す図である。
【図９】簡便な候補点の振り分け方法を示す図である。
【図１０】２次マッチングの処理手順を示すフローチャ
ートである。
ートである。
【図１１】２次マッチングの処理手順を示すフローチャ
ートである。
ートである。
【図１２】並列処理法における処理画像の分割を示す図
である。
である。
【図１３】ＳＳＤＡ法における処理回数とミス・マッチ
度との関係を示す図である。
度との関係を示す図である。
【図１４】各プロセッサの処理時間を示す図である。
１１ イメージメモリ １２ アドレス発生部 １３ データメモリ １４ 最小値検出部 １５ 制御部 １６ 候補リスト記憶部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 7/00 - 7/60 G06F 17/14 G06T 1/00 - 1/20
Claims (2)
- 【請求項１】 読取り対象画像がテンプレート画像と一
致するマッチング領域を求めるパターン・マッチング法
において、処理画像を複数の処理領域に分割し、各処理
領域毎に別々のプロセッサで画像処理する並列処理法
と、各処理領域での画像処理において対象画像のテンプ
レート画像に対するミス・マッチ度が所定の閾値を超え
ると処理を打切るＳＳＤＡ法を併用するとともに、前記
並列処理法における各プロセッサの処理領域に位置的な
片寄りがないように処理画像を分割するようにしたこと
を特徴とするパターン・マッチング法。 - 【請求項２】 読取り対象画像とテンプレート画像にア
ダマール変換を施し、両画像のアダマール係数を用いて
両画像のミス・マッチ度を求める方法を採用し、前記並
列処理法において各処理領域の１ブロック目のみの処理
によってそのブロックのミス・マッチ度を求め、このミ
ス・マッチ度が所定の閾値以下となる候補点を求め、求
められた候補点を各プロセッサに対して振り分けること
を特徴とする請求項１記載のパターン・マッチング法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26863091A JP3146232B2 (ja) | 1991-09-20 | 1991-09-20 | パターン・マッチング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26863091A JP3146232B2 (ja) | 1991-09-20 | 1991-09-20 | パターン・マッチング法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0581433A JPH0581433A (ja) | 1993-04-02 |
| JP3146232B2 true JP3146232B2 (ja) | 2001-03-12 |
Family
ID=17461220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26863091A Expired - Fee Related JP3146232B2 (ja) | 1991-09-20 | 1991-09-20 | パターン・マッチング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146232B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233993B1 (en) | 1999-05-10 | 2001-05-22 | Sango Co., Ltd. | Method and apparatus for forming a processed portion of a workpiece |
| CN104899879A (zh) * | 2015-05-21 | 2015-09-09 | 国家电网公司 | 一种电能表在线外观检测的方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3540142B2 (ja) * | 1998-01-30 | 2004-07-07 | 株式会社東芝 | 動きベクトル検出回路および動きベクトル検出方法 |
| US6907080B1 (en) | 2000-06-07 | 2005-06-14 | Intel Corporation | Adaptive early exit techniques in image correlation |
| US6654502B1 (en) | 2000-06-07 | 2003-11-25 | Intel Corporation | Adaptive early exit techniques in image correlation |
| JP2006293632A (ja) * | 2005-04-08 | 2006-10-26 | Toshiba Corp | 半導体集積回路装置、画像処理システム、及び画像処理方法 |
| US8260058B2 (en) | 2007-03-13 | 2012-09-04 | Nikon Corporation | Template matching device, camera with template matching device, and program for allowing computer to carry out template matching |
| US8144934B2 (en) | 2007-05-02 | 2012-03-27 | Nikon Corporation | Photographic subject tracking method, computer program product and photographic subject tracking device |
| JP2009053815A (ja) | 2007-08-24 | 2009-03-12 | Nikon Corp | 被写体追跡プログラム、および被写体追跡装置 |
| JP2009141475A (ja) | 2007-12-04 | 2009-06-25 | Nikon Corp | カメラ |
| US8131068B2 (en) | 2008-06-06 | 2012-03-06 | Nikon Corporation | Image matching device and camera |
-
1991
- 1991-09-20 JP JP26863091A patent/JP3146232B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233993B1 (en) | 1999-05-10 | 2001-05-22 | Sango Co., Ltd. | Method and apparatus for forming a processed portion of a workpiece |
| CN104899879A (zh) * | 2015-05-21 | 2015-09-09 | 国家电网公司 | 一种电能表在线外观检测的方法 |
| CN104899879B (zh) * | 2015-05-21 | 2017-11-03 | 国家电网公司 | 一种电能表在线外观检测的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581433A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146232B2 (ja) | パターン・マッチング法 | |
| JPS62107386A (ja) | 画像マツチング方法 | |
| US20230386645A1 (en) | Method for determining ciliary beat frequency | |
| JPH08272960A (ja) | 画像のフィルタリング処理方法 | |
| US5307454A (en) | Apparatus for extracting local image from original image | |
| JPH0794376A (ja) | 露光パターンデータの補正方法 | |
| JP3571506B2 (ja) | 画像処理装置および画像処理プログラムを記録した記録媒体 | |
| JPS58163078A (ja) | 細線化処理方式 | |
| JP2914073B2 (ja) | 画像生成装置 | |
| JPH01195764A (ja) | ディザ領域およびディザ・パターンの推定方法 | |
| JP3747089B2 (ja) | 図形処理方法 | |
| JPH0425980A (ja) | ノイズ除去方法 | |
| CN114881865A (zh) | 深度图像去噪方法、电子设备及存储介质 | |
| JP2857260B2 (ja) | 矩形領域の判定方法 | |
| JP2002312798A (ja) | 画像処理装置および方法、記録媒体、並びにプログラム | |
| JPH0721382A (ja) | 画像処理装置 | |
| JP2856465B2 (ja) | 画像生成処理方法 | |
| JPH06215155A (ja) | 画像生成装置 | |
| JPH04342084A (ja) | 曲線描画方法及び装置 | |
| JP2000213933A (ja) | 画像処理装置 | |
| JPH06333033A (ja) | 画像処理装置 | |
| JPH05225350A (ja) | 曲線表示方法 | |
| JPS6030133A (ja) | 投影露光装置 | |
| JP2002055831A (ja) | 割込処理制御システム | |
| JPH10133944A (ja) | 画像描画装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |