JP3145868B2 - パワーデバイス及びパワーデバイス制御システム - Google Patents
パワーデバイス及びパワーデバイス制御システムInfo
- Publication number
- JP3145868B2 JP3145868B2 JP14731694A JP14731694A JP3145868B2 JP 3145868 B2 JP3145868 B2 JP 3145868B2 JP 14731694 A JP14731694 A JP 14731694A JP 14731694 A JP14731694 A JP 14731694A JP 3145868 B2 JP3145868 B2 JP 3145868B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power
- input terminal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、外部制御信号によって
デバイス自身をＯＮ／ＯＦＦ制御する出力ＯＮ／ＯＦＦ
制御回路を備えてなるパワーデバイス及びパワーデバイ
ス制御システムに関する。
デバイス自身をＯＮ／ＯＦＦ制御する出力ＯＮ／ＯＦＦ
制御回路を備えてなるパワーデバイス及びパワーデバイ
ス制御システムに関する。
【０００２】
【従来の技術】従来例として、直流安定化電源デバイス
を用いて説明する。
を用いて説明する。
【０００３】図５は従来の直流安定化電源デバイスを示
す回路構成図である。なお、簡略化のため、一部をブロ
ックにて示す。
す回路構成図である。なお、簡略化のため、一部をブロ
ックにて示す。
【０００４】図中、１は出力Ｖ0へ負荷電流，電圧を供
給するＰＮＰ型パワートランジスタ等からなる出力段パ
ワートランジスタであり、２は該出力段パワートランジ
スタ１のベース電流を駆動する駆動用トランジスタであ
り、３は前記出力段パワートランジスタ１の過熱検出・
出力用トランジスタであり、４，５は直流安定化電源デ
バイスの出力を外部からＯＮ、ＯＦＦ制御するためのＯ
Ｎ／ＯＦＦ入力のバッファトランジスタであり、６，７
は出力電圧を分圧するための分圧抵抗であり、８，９は
過熱検出用抵抗であり、１０はバッファトランジスタ４
のベース抵抗であり、１１は定電流源であり、１２は差
動増幅器であり、１３は基準電圧発生回路である。
給するＰＮＰ型パワートランジスタ等からなる出力段パ
ワートランジスタであり、２は該出力段パワートランジ
スタ１のベース電流を駆動する駆動用トランジスタであ
り、３は前記出力段パワートランジスタ１の過熱検出・
出力用トランジスタであり、４，５は直流安定化電源デ
バイスの出力を外部からＯＮ、ＯＦＦ制御するためのＯ
Ｎ／ＯＦＦ入力のバッファトランジスタであり、６，７
は出力電圧を分圧するための分圧抵抗であり、８，９は
過熱検出用抵抗であり、１０はバッファトランジスタ４
のベース抵抗であり、１１は定電流源であり、１２は差
動増幅器であり、１３は基準電圧発生回路である。
【０００５】直流安定化回路は、出力段パワートランジ
スタ１と、該出力段パワートランジスタ１のベース電流
駆動用トランジスタ２と、差動増幅器１２と、出力電圧
分圧抵抗６，７と、基準電圧発生回路１３とからなる。
スタ１と、該出力段パワートランジスタ１のベース電流
駆動用トランジスタ２と、差動増幅器１２と、出力電圧
分圧抵抗６，７と、基準電圧発生回路１３とからなる。
【０００６】前記基準電圧発生回路１３は、例えばバン
ドギャップ型の基準電圧回路などで、入力電圧Ｖinの変
化やデバイス温度の変化に対して変動がほとんど無い基
準電圧Ｖrefを発生する。出力電圧Ｖoは分圧抵抗６，７
で分圧された後、差動増幅器１２の負出力へ入力され
る。
ドギャップ型の基準電圧回路などで、入力電圧Ｖinの変
化やデバイス温度の変化に対して変動がほとんど無い基
準電圧Ｖrefを発生する。出力電圧Ｖoは分圧抵抗６，７
で分圧された後、差動増幅器１２の負出力へ入力され
る。
【０００７】該分圧された出力電圧Ｖ0は、差動増幅器
１２のもう一方の正入力へ入力されている基準電圧Ｖ
refと比較される。
１２のもう一方の正入力へ入力されている基準電圧Ｖ
refと比較される。
【０００８】出力電圧Ｖ0が規定値より高い場合、負入
力へ出力される分圧電圧は基準電圧Ｖrefより大きくな
り、差動増幅器１２の出力電流は減少し、そのため駆動
用トランジスタ２のコレクタ電流すなわち出力段パワー
トランジスタ１のベース電流が減少し、該出力段パワー
トランジスタ１の出力電流を減少させ、出力電圧を下げ
る。
力へ出力される分圧電圧は基準電圧Ｖrefより大きくな
り、差動増幅器１２の出力電流は減少し、そのため駆動
用トランジスタ２のコレクタ電流すなわち出力段パワー
トランジスタ１のベース電流が減少し、該出力段パワー
トランジスタ１の出力電流を減少させ、出力電圧を下げ
る。
【０００９】これとは逆に出力電圧Ｖ0が規定値より低
い場合には、分圧抵抗６，７、差動増幅器１２、駆動用
トランジスタ２、出力段パワートランジスタ１の帰還ル
ープで出力段パワートランジスタ１のベース電流を増加
させ、出力電圧Ｖ0を上げ出力電圧を規定値に安定させ
る。
い場合には、分圧抵抗６，７、差動増幅器１２、駆動用
トランジスタ２、出力段パワートランジスタ１の帰還ル
ープで出力段パワートランジスタ１のベース電流を増加
させ、出力電圧Ｖ0を上げ出力電圧を規定値に安定させ
る。
【００１０】このときの出力電圧Ｖ0は、 Ｖ0＝Ｖref×（１＋Ｒ1／Ｒ2） で表される値となる。ここで、Ｒ1は分圧抵抗６の抵抗
値であり、Ｒ2は分圧抵抗７の抵抗値である。
値であり、Ｒ2は分圧抵抗７の抵抗値である。
【００１１】過熱検出回路は、過熱検出用抵抗８，９お
よび過熱検出・出力用トランジスタ３とからなり、該回
路は、出力短絡，過負荷等の負荷異常、入力電圧上昇へ
の異常時過電力から生じる過熱によりデバイスが破壊あ
るいは信頼性に重大な影響を与える温度より少し低めの
温度で出力段パワートランジスタ１の駆動を停止させ、
デバイス温度を下げることによりパワーデバイスを保護
する。
よび過熱検出・出力用トランジスタ３とからなり、該回
路は、出力短絡，過負荷等の負荷異常、入力電圧上昇へ
の異常時過電力から生じる過熱によりデバイスが破壊あ
るいは信頼性に重大な影響を与える温度より少し低めの
温度で出力段パワートランジスタ１の駆動を停止させ、
デバイス温度を下げることによりパワーデバイスを保護
する。
【００１２】基準電圧Ｖrefは前述のように、温度，入
力電圧に対し変動のほとんど無い電圧で該電圧を分圧抵
抗８，９により分圧し過熱検出・出力用トランジスタ３
のベースへ供給する。該ベース電圧は、以下の電圧に設
定される。
力電圧に対し変動のほとんど無い電圧で該電圧を分圧抵
抗８，９により分圧し過熱検出・出力用トランジスタ３
のベースへ供給する。該ベース電圧は、以下の電圧に設
定される。
【００１３】過熱検出・出力用トランジスタ３のベース
・エミッタ間オン電圧は、温度上昇に対し負の係数を有
し、温度上昇とともにベース・エミッタ間オン電圧は下
がる。すなわち、パワーデバイスが破壊または信頼性に
重大な影響を与える温度直前の温度Ｔpでの過熱検出・
出力用トランジスタ３のベース・エミッタ間オン電圧を
過熱検出・出力用トランジスタ３のベース電圧に設定す
ることによりデバイス温度がＴpとなった時、過熱検出
・出力用トランジスタ３にベース電流が供給され該過熱
検出・出力用トランジスタ３はオン状態となる。過熱検
出・出力用トランジスタ３のコレクタは、駆動用トラン
ジスタ２のベースへ接続されているため、差動増幅器１
２の出力電流を分流させ駆動用トランジスタ２をオフ状
態とし出力段パワートランジスタ１のベース電流の供給
を断ち該出力段パワートランジスタ１は非導通状態とな
るためデバイス温度を下げ過熱による破壊・信頼性低下
から守る。
・エミッタ間オン電圧は、温度上昇に対し負の係数を有
し、温度上昇とともにベース・エミッタ間オン電圧は下
がる。すなわち、パワーデバイスが破壊または信頼性に
重大な影響を与える温度直前の温度Ｔpでの過熱検出・
出力用トランジスタ３のベース・エミッタ間オン電圧を
過熱検出・出力用トランジスタ３のベース電圧に設定す
ることによりデバイス温度がＴpとなった時、過熱検出
・出力用トランジスタ３にベース電流が供給され該過熱
検出・出力用トランジスタ３はオン状態となる。過熱検
出・出力用トランジスタ３のコレクタは、駆動用トラン
ジスタ２のベースへ接続されているため、差動増幅器１
２の出力電流を分流させ駆動用トランジスタ２をオフ状
態とし出力段パワートランジスタ１のベース電流の供給
を断ち該出力段パワートランジスタ１は非導通状態とな
るためデバイス温度を下げ過熱による破壊・信頼性低下
から守る。
【００１４】なお、過熱検出・出力用トランジスタ３の
出力は検出温度を増すため、数段の増幅回路を付加され
る場合もある。
出力は検出温度を増すため、数段の増幅回路を付加され
る場合もある。
【００１５】出力ＯＮ／ＯＦＦ制御回路は、直流安定化
電源の出力を外部からＯＮ，ＯＦＦ制御するためのＯＮ
／ＯＦＦ入力のバッファトランジスタ４，５、該バッフ
ァトランジスタ４のベース抵抗１０および定電流源１１
からなる。ＯＮ／ＯＦＦ制御入力端子のＯＮ／ＯＦＦは
外部信号により制御され、本従来例では前記ＯＮ／ＯＦ
Ｆ制御入力端子がハイレベルまたは解放状態で出力電圧
を負荷へ供給し、ローレベルのときの出力はオフ状態と
なり負荷への電力供給を停止する。
電源の出力を外部からＯＮ，ＯＦＦ制御するためのＯＮ
／ＯＦＦ入力のバッファトランジスタ４，５、該バッフ
ァトランジスタ４のベース抵抗１０および定電流源１１
からなる。ＯＮ／ＯＦＦ制御入力端子のＯＮ／ＯＦＦは
外部信号により制御され、本従来例では前記ＯＮ／ＯＦ
Ｆ制御入力端子がハイレベルまたは解放状態で出力電圧
を負荷へ供給し、ローレベルのときの出力はオフ状態と
なり負荷への電力供給を停止する。
【００１６】
【発明が解決しようとする課題】上述したように、従来
方式ではパワーデバイス特有の過熱によるデバイス破
壊、発煙、さらには発火という人命にかかわる重大な事
故から保護するためデバイス単体で保護動作を行う保護
回路が設けられており、この他過電圧，過電流，ＡＳＯ
等の保護回路も備わったデバイスも製品化されている。
方式ではパワーデバイス特有の過熱によるデバイス破
壊、発煙、さらには発火という人命にかかわる重大な事
故から保護するためデバイス単体で保護動作を行う保護
回路が設けられており、この他過電圧，過電流，ＡＳＯ
等の保護回路も備わったデバイスも製品化されている。
【００１７】近年、電子機器の多機能化，省電力化の要
求が高まり、複数個の直流安定化電源デバイスを使用し
不要な機能ブロックの電源をＯＮ／ＯＦＦ制御入力端子
によりオフし、該機能を停止させるとともに電力消費を
最小限に抑える方式が採用されつつある。 また、モータドライブ回路，パワースイッチ回路等も電
力半導体とその制御回路，保護回路が一体となったパワ
ーデバイスが製品化され、今後これらインテリジェント
パワーデバイスを複数使用し、マイクロコンピュータ等
の主制御回路で制御するシステム，製品が増加すると考
えられる。このようにマイクロコンピュータで複数のパ
ワーデバイスを制御する際、個々のパワーデバイス毎に
保護をかける方式ではある一つのパワーデバイスが異常
で動作を停止したとき、システムとして特定の処理が必
要とされる場合や、異常箇所を外部に知らせる必要があ
る場合は対応できない不都合がある。
求が高まり、複数個の直流安定化電源デバイスを使用し
不要な機能ブロックの電源をＯＮ／ＯＦＦ制御入力端子
によりオフし、該機能を停止させるとともに電力消費を
最小限に抑える方式が採用されつつある。 また、モータドライブ回路，パワースイッチ回路等も電
力半導体とその制御回路，保護回路が一体となったパワ
ーデバイスが製品化され、今後これらインテリジェント
パワーデバイスを複数使用し、マイクロコンピュータ等
の主制御回路で制御するシステム，製品が増加すると考
えられる。このようにマイクロコンピュータで複数のパ
ワーデバイスを制御する際、個々のパワーデバイス毎に
保護をかける方式ではある一つのパワーデバイスが異常
で動作を停止したとき、システムとして特定の処理が必
要とされる場合や、異常箇所を外部に知らせる必要があ
る場合は対応できない不都合がある。
【００１８】また、個々のパワーデバイスに異常検出信
号を検出する端子を設ける方法があるが、多数のパワー
デバイスを使用するシステム＋製品では信号線の数が増
え、配線増によるコストアップや、機器の小型化の障害
となる問題がある。
号を検出する端子を設ける方法があるが、多数のパワー
デバイスを使用するシステム＋製品では信号線の数が増
え、配線増によるコストアップや、機器の小型化の障害
となる問題がある。
【００１９】本発明は、上記問題点を解決することを目
的とするものである。
的とするものである。
【００２０】
【課題を解決するための手段】本発明のパワーデバイス
は、パワー素子と、該パワー素子を駆動する駆動回路
と、該駆動回路を制御する制御回路と、前記パワー素子
のエラー状態として過熱状態を検出するエラー検出回路
と、外部入力端子からの外部制御信号のハイレベル／ロ
ーレベルによってデバイス出力をＯＮ／ＯＦＦ制御する
出力ＯＮ／ＯＦＦ制御回路とを備えてなるパワーデバイ
スにおいて、前記エラー検出回路は温度上昇とともにベ
ース・エミッタ間オン電圧が下がり過熱検出時に導通状
態となる過熱検出・出力用トランジスタからなり、該過
熱検出・出力用トランジスタのコレクタがベースに接続
されると共に前記外部入力端子がコレクタに接続される
外部出力駆動用トランジスタからなるエラー出力回路を
設け、過熱検出時には前記外部入力端子をローレベルに
することによって、前記出力ＯＮ／ＯＦＦ制御回路を強
制的にＯＦＦ状態とすると共に異常信号を前記外部入力
端子から出力することを特徴とするものである。
は、パワー素子と、該パワー素子を駆動する駆動回路
と、該駆動回路を制御する制御回路と、前記パワー素子
のエラー状態として過熱状態を検出するエラー検出回路
と、外部入力端子からの外部制御信号のハイレベル／ロ
ーレベルによってデバイス出力をＯＮ／ＯＦＦ制御する
出力ＯＮ／ＯＦＦ制御回路とを備えてなるパワーデバイ
スにおいて、前記エラー検出回路は温度上昇とともにベ
ース・エミッタ間オン電圧が下がり過熱検出時に導通状
態となる過熱検出・出力用トランジスタからなり、該過
熱検出・出力用トランジスタのコレクタがベースに接続
されると共に前記外部入力端子がコレクタに接続される
外部出力駆動用トランジスタからなるエラー出力回路を
設け、過熱検出時には前記外部入力端子をローレベルに
することによって、前記出力ＯＮ／ＯＦＦ制御回路を強
制的にＯＦＦ状態とすると共に異常信号を前記外部入力
端子から出力することを特徴とするものである。
【００２１】また、本発明のパワーデバイス制御システ
ムは、それぞれ外部入力端子を備えた複数のパワーデバ
イスと該複数のパワーデバイスの各外部入力端子に接続
される複数の入出力ポートを備えた主制御回路とからな
るパワーデバイス制御システムにおいて、前記パワーデ
バイスは、パワー素子と、該パワー素子を駆動する駆動
回路と、該駆動回路を制御する制御回路と、前記パワー
素子のエラー状態として過熱状態を検出するエラー検出
回路と、前記外部入力端子からの外部制御信号のハイレ
ベル／ローレベルによってデバイス出力をＯＮ／ＯＦＦ
制御する出力ＯＮ／ＯＦＦ制御回路と、前記外部入力端
子に接続され前記エラー検出回路の過熱検出時に前記外
部入力端子をローレベルにすることによって前記出力Ｏ
Ｎ／ＯＦＦ制御回路を強制的にＯＦＦ状態とするエラー
出力回路とを備え、前記主制御回路は、前記入出力ポー
トからの出力をハイレベルとすることによって前記パワ
ーデバイスを出力ＯＮとすると共に前記入出力ポートか
らの出力をローレベルとすることによって前記パワーデ
バイスを出力ＯＦＦとする制御を行い、前記入出力ポー
トを監視することを特徴とするものである。
ムは、それぞれ外部入力端子を備えた複数のパワーデバ
イスと該複数のパワーデバイスの各外部入力端子に接続
される複数の入出力ポートを備えた主制御回路とからな
るパワーデバイス制御システムにおいて、前記パワーデ
バイスは、パワー素子と、該パワー素子を駆動する駆動
回路と、該駆動回路を制御する制御回路と、前記パワー
素子のエラー状態として過熱状態を検出するエラー検出
回路と、前記外部入力端子からの外部制御信号のハイレ
ベル／ローレベルによってデバイス出力をＯＮ／ＯＦＦ
制御する出力ＯＮ／ＯＦＦ制御回路と、前記外部入力端
子に接続され前記エラー検出回路の過熱検出時に前記外
部入力端子をローレベルにすることによって前記出力Ｏ
Ｎ／ＯＦＦ制御回路を強制的にＯＦＦ状態とするエラー
出力回路とを備え、前記主制御回路は、前記入出力ポー
トからの出力をハイレベルとすることによって前記パワ
ーデバイスを出力ＯＮとすると共に前記入出力ポートか
らの出力をローレベルとすることによって前記パワーデ
バイスを出力ＯＦＦとする制御を行い、前記入出力ポー
トを監視することを特徴とするものである。
【００２２】
【作用】上記構成によれば、本発明のパワーデバイス
は、エラー検出回路のエラー検出出力を前記外部入力端
子に接続するエラー出力回路を設けてなる構成なので、
外部入力端子よりパワーデバイス自身の動作／非動作を
制御する外部制御信号線とエラー検出回路の異常検出出
力の信号線とを同一信号線で共用することができる。
は、エラー検出回路のエラー検出出力を前記外部入力端
子に接続するエラー出力回路を設けてなる構成なので、
外部入力端子よりパワーデバイス自身の動作／非動作を
制御する外部制御信号線とエラー検出回路の異常検出出
力の信号線とを同一信号線で共用することができる。
【００２３】また、エラー出力回路は、出力ＯＮ／ＯＦ
Ｆ制御回路を強制的にＯＦＦ状態とするとともに、異常
信号を外部入力端子から出力する回路からなる構成なの
で、エラー検出時にはエラー状態を外部へ出力するとと
もにパワーデバイスをＯＦＦ状態としパワー素子の動作
を停止させ、パワーデバイスを破壊から保護することが
できる。
Ｆ制御回路を強制的にＯＦＦ状態とするとともに、異常
信号を外部入力端子から出力する回路からなる構成なの
で、エラー検出時にはエラー状態を外部へ出力するとと
もにパワーデバイスをＯＦＦ状態としパワー素子の動作
を停止させ、パワーデバイスを破壊から保護することが
できる。
【００２４】
【実施例】実施例として従来例同様直流安定化電源デバ
イスを用いて説明する。本実施例について、上述した従
来例と相違する点のみ説明する。
イスを用いて説明する。本実施例について、上述した従
来例と相違する点のみ説明する。
【００２５】図１は、本発明よりなる直流安定化電源デ
バイスの回路構成図である。
バイスの回路構成図である。
【００２６】図示の如く、本実施例の直流安定化電源デ
バイスは、過熱検出用抵抗８，９および過熱検出・出力
用トランジスタ３とからなる過熱検出回路の異常検出出
力を、エラー出力回路を介してＯＮ／ＯＦＦ制御入力端
子と該ＯＮ／ＯＦＦ制御入力端子からのＯＮ／ＯＦＦ制
御信号によってデバイス出力をＯＮ／ＯＦＦ制御する出
力ＯＮ／ＯＦＦ制御回路の入力側との間に接続（出力）
してなる構成である。
バイスは、過熱検出用抵抗８，９および過熱検出・出力
用トランジスタ３とからなる過熱検出回路の異常検出出
力を、エラー出力回路を介してＯＮ／ＯＦＦ制御入力端
子と該ＯＮ／ＯＦＦ制御入力端子からのＯＮ／ＯＦＦ制
御信号によってデバイス出力をＯＮ／ＯＦＦ制御する出
力ＯＮ／ＯＦＦ制御回路の入力側との間に接続（出力）
してなる構成である。
【００２７】前記エラー出力回路は、反転増幅器１４と
該反転増幅器１４の出力側に接続される外部出力駆動用
トランジスタ１５とから構成される。具体的には、過熱
検出・出力用トランジスタ３のコレクタに反転増幅器１
４の入力側が接続され、反転増幅器１４の出力側が外部
出力駆動用トランジスタ１５のベースに入力され、該ト
ランジスタ１５のコレクタがＯＮ／ＯＦＦ制御回路のベ
ース抵抗１０の入力側およびＯＮ／ＯＦＦ制御入力端子
に接続されてなる。なお、外部出力駆動用トランジスタ
１５のエミッタは接地されている。
該反転増幅器１４の出力側に接続される外部出力駆動用
トランジスタ１５とから構成される。具体的には、過熱
検出・出力用トランジスタ３のコレクタに反転増幅器１
４の入力側が接続され、反転増幅器１４の出力側が外部
出力駆動用トランジスタ１５のベースに入力され、該ト
ランジスタ１５のコレクタがＯＮ／ＯＦＦ制御回路のベ
ース抵抗１０の入力側およびＯＮ／ＯＦＦ制御入力端子
に接続されてなる。なお、外部出力駆動用トランジスタ
１５のエミッタは接地されている。
【００２８】以下に本実施例よりなる直流安定化電源デ
バイスの動作を説明すると、過熱検出回路の過熱検出時
に、過熱検出・出力用トランジスタ３が導通状態（ロー
レベル）となり反転増幅器１４へ入力され、該反転増幅
器１４の出力は外部出力駆動用トランジスタ１５のベー
スに入力される。該外部出力駆動用トランジスタ１５の
コレクタは直流安定化電源デバイスのＯＮ／ＯＦＦ制御
入力端子に接続され、ＯＮ／ＯＦＦ制御入力端子をロー
レベルに落とし、過熱状態を外部へ出力するとともにデ
バイスをＯＦＦ状態とし出力段パワートランジスタ１の
動作を停止させ発熱を抑え、デバイスを過熱破壊から保
護する。
バイスの動作を説明すると、過熱検出回路の過熱検出時
に、過熱検出・出力用トランジスタ３が導通状態（ロー
レベル）となり反転増幅器１４へ入力され、該反転増幅
器１４の出力は外部出力駆動用トランジスタ１５のベー
スに入力される。該外部出力駆動用トランジスタ１５の
コレクタは直流安定化電源デバイスのＯＮ／ＯＦＦ制御
入力端子に接続され、ＯＮ／ＯＦＦ制御入力端子をロー
レベルに落とし、過熱状態を外部へ出力するとともにデ
バイスをＯＦＦ状態とし出力段パワートランジスタ１の
動作を停止させ発熱を抑え、デバイスを過熱破壊から保
護する。
【００２９】ここで、ＯＮ／ＯＦＦ制御入力端子の入力
がハイレベルまたはハイインピーダンス状態でデバイス
はＯＮ、ローレベル状態でデバイスはＯＦＦとなる。
がハイレベルまたはハイインピーダンス状態でデバイス
はＯＮ、ローレベル状態でデバイスはＯＦＦとなる。
【００３０】次に、上述した直流安定化電源デバイスを
使用したシステムについて、図２に従って説明する。
使用したシステムについて、図２に従って説明する。
【００３１】図中、Ａ１〜ＡＮは直流安定化電源デバイ
スであり、Ｌ１〜ＬＮは各直流安定化電源デバイスの負
荷であり、Ｂ１は主制御回路であって一般にマイクロコ
ンピュータが用いられ、Ｒ１〜ＲＮはプルアップ抵抗で
あり、Ｐ１〜ＰＮはマイクロコンピュータの入出力ポー
トである。
スであり、Ｌ１〜ＬＮは各直流安定化電源デバイスの負
荷であり、Ｂ１は主制御回路であって一般にマイクロコ
ンピュータが用いられ、Ｒ１〜ＲＮはプルアップ抵抗で
あり、Ｐ１〜ＰＮはマイクロコンピュータの入出力ポー
トである。
【００３２】前記入出力ポートＰ１〜ＰＮは、図３に示
す回路構成となっており、Ｄ，Ｅ，Ｆ，Ｇ，Ｈにより出
力回路を構成し、ｅがハイレベルのとき、出力駆動用Ｐ
−ｃｈモストランジスタＧ，Ｎ−ｃｈモストランジスタ
Ｈ共にオフ状態となり出力はハイインピーダンスとな
る。また、ｅがローレベルのときは、論理レベル信号ｄ
がＰへ出力される。
す回路構成となっており、Ｄ，Ｅ，Ｆ，Ｇ，Ｈにより出
力回路を構成し、ｅがハイレベルのとき、出力駆動用Ｐ
−ｃｈモストランジスタＧ，Ｎ−ｃｈモストランジスタ
Ｈ共にオフ状態となり出力はハイインピーダンスとな
る。また、ｅがローレベルのときは、論理レベル信号ｄ
がＰへ出力される。
【００３３】Ｉは入力バッファで入出力ポートＰの状態
ｆをＣＰＵ内部へ読み込むためのバッファ回路である。
ｆをＣＰＵ内部へ読み込むためのバッファ回路である。
【００３４】そこで、入出力ポートＰ１，Ｐ２，…ＰＮ
を前述したようにハイインピーダンス状態にすると、信
号線ａ１，ａ２，…ａＮはプルアップ抵抗Ｒ１，Ｒ２…
ＲＮでハイレベルへプルアップされているため、直流安
定化電源デバイスＡ１，Ａ２，…ＡＮのＯＮ／ＯＦＦ制
御入力端子はハイレベルとなり、直流安定化電源デバイ
スＡ１〜ＡＮは動作状態となり、負荷Ｌ１〜ＬＮへ電力
を供給する。
を前述したようにハイインピーダンス状態にすると、信
号線ａ１，ａ２，…ａＮはプルアップ抵抗Ｒ１，Ｒ２…
ＲＮでハイレベルへプルアップされているため、直流安
定化電源デバイスＡ１，Ａ２，…ＡＮのＯＮ／ＯＦＦ制
御入力端子はハイレベルとなり、直流安定化電源デバイ
スＡ１〜ＡＮは動作状態となり、負荷Ｌ１〜ＬＮへ電力
を供給する。
【００３５】ここで、マイクロコンピュータＢ１の出力
Ｐ１〜ＰＮは、ＯＮ時にハイインピーダンス、ＯＦＦ時
にローレベル出力に設定される。すなわち、信号線ａ１
〜ａＮは直流安定化電源デバイスＰ１〜ＰＮが異常時、
上記信号線ａ１〜ａＮをローレベルに引くため、ＯＮ
時、図３に示すＰの出力がハイレベルとしたとき、Ｐ−
ｃｈモストランジスタＧを破壊させる危険があるためで
ある。ここで、例えば直流安定化電源デバイスＡ１の負
荷Ｌ１が短絡し、直流安定化電源デバイスＡ１が過熱状
態となった場合、ＯＮ／ＯＦＦ制御入力端子のＯＮ／Ｏ
ＦＦ１はローレベルに引かれる。マイクロコンピュータ
Ｂ１は、適当な時間間隔で直流安定化電源デバイスＰ１
〜ＰＮの各ポートを監視するようにすれば、ＯＮ状態と
している入出力ポートＰ１の状態ハイレベルがローレベ
ルとなることで直流安定化電源デバイスＡ１に異常が起
こったことが判り、該直流安定化電源デバイスＡ１が故
障した場合の処理を行う、また必要に応じて表示装置Ｊ
を介して外部へ故障箇所の報知警告を行う。
Ｐ１〜ＰＮは、ＯＮ時にハイインピーダンス、ＯＦＦ時
にローレベル出力に設定される。すなわち、信号線ａ１
〜ａＮは直流安定化電源デバイスＰ１〜ＰＮが異常時、
上記信号線ａ１〜ａＮをローレベルに引くため、ＯＮ
時、図３に示すＰの出力がハイレベルとしたとき、Ｐ−
ｃｈモストランジスタＧを破壊させる危険があるためで
ある。ここで、例えば直流安定化電源デバイスＡ１の負
荷Ｌ１が短絡し、直流安定化電源デバイスＡ１が過熱状
態となった場合、ＯＮ／ＯＦＦ制御入力端子のＯＮ／Ｏ
ＦＦ１はローレベルに引かれる。マイクロコンピュータ
Ｂ１は、適当な時間間隔で直流安定化電源デバイスＰ１
〜ＰＮの各ポートを監視するようにすれば、ＯＮ状態と
している入出力ポートＰ１の状態ハイレベルがローレベ
ルとなることで直流安定化電源デバイスＡ１に異常が起
こったことが判り、該直流安定化電源デバイスＡ１が故
障した場合の処理を行う、また必要に応じて表示装置Ｊ
を介して外部へ故障箇所の報知警告を行う。
【００３６】なお、入出力ポートＰ１〜ＰＮが割り込み
入力機能を有していればソフトウエアによる監視は不要
である。
入力機能を有していればソフトウエアによる監視は不要
である。
【００３７】このように、上記実施例よりなる複数の直
流安定化電源デバイス（パワーデバイス）を使用してな
るシステムにおいては、パワーデバイス駆動用信号線と
パワーデバイスの異常検出信号線とを共用できるため、
最小限の配線でパワーデバイスの異常をマイクロコンピ
ュータ等の主制御回路へ知らせることによりマイクロコ
ンピュータによる適切な処理が行える。さらに、故障箇
所を表示或は警報といった手段によって外部（人間）へ
知らせることができるため、信頼性および安全性の高い
システムが構築できる。このように、最小限の配線とす
ることにより、システムのコスト低減および小型化が図
れる。 また、本発明よりなるパワーデバイスは上記実施例で説
明した直流安定化電源デバイスに限らず、モータドライ
バ用パワーデバイス，パワースイッチ等電力半導体とそ
れをＯＮ／ＯＦＦ制御する制御回路を有するパワーデバ
イスに適用できる。また、過熱保護回路の出力以外にも
過電流，過電圧，ＡＳＯ等の保護回路の検出信号もＯＲ
回路又はＡＮＤ回路等を通じて各異常検出の少なくとも
１つが異常を示したときに異常出力することも可能であ
る。
流安定化電源デバイス（パワーデバイス）を使用してな
るシステムにおいては、パワーデバイス駆動用信号線と
パワーデバイスの異常検出信号線とを共用できるため、
最小限の配線でパワーデバイスの異常をマイクロコンピ
ュータ等の主制御回路へ知らせることによりマイクロコ
ンピュータによる適切な処理が行える。さらに、故障箇
所を表示或は警報といった手段によって外部（人間）へ
知らせることができるため、信頼性および安全性の高い
システムが構築できる。このように、最小限の配線とす
ることにより、システムのコスト低減および小型化が図
れる。 また、本発明よりなるパワーデバイスは上記実施例で説
明した直流安定化電源デバイスに限らず、モータドライ
バ用パワーデバイス，パワースイッチ等電力半導体とそ
れをＯＮ／ＯＦＦ制御する制御回路を有するパワーデバ
イスに適用できる。また、過熱保護回路の出力以外にも
過電流，過電圧，ＡＳＯ等の保護回路の検出信号もＯＲ
回路又はＡＮＤ回路等を通じて各異常検出の少なくとも
１つが異常を示したときに異常出力することも可能であ
る。
【００３８】図４は他の実施例よりなる電力スイッチン
グデバイスの回路構成図である。なお、図６は従来の電
力スイッチングデバイスの回路構成図を示す。
グデバイスの回路構成図である。なお、図６は従来の電
力スイッチングデバイスの回路構成図を示す。
【００３９】本実施例の電力スイッチングデバイスはＯ
Ｎ／ＯＦＦ制御入力端子にハイレベルまたはハイインピ
ーダンスを印加すると電力半導体スイッチング素子２６
が導通（オン）状態となり、またローレベルの信号を入
力すると非導通（オフ）状態となる。
Ｎ／ＯＦＦ制御入力端子にハイレベルまたはハイインピ
ーダンスを印加すると電力半導体スイッチング素子２６
が導通（オン）状態となり、またローレベルの信号を入
力すると非導通（オフ）状態となる。
【００４０】ここで、２１は電力スイッチングデバイス
の駆動制御回路であり、２２は過電流検出回路であり、
抵抗２７により電流−電圧変換を行い該電圧が一定値
（過電流レベル）を越えたときトランジスタ２４が導通
状態となり、ＯＮ／ＯＦＦ制御入力端子を強制的にロー
レベルすなわち電力半導体スイッチング素子２６を非導
通状態とし、保護をかけると同時に異常を前記ＯＮ／Ｏ
ＦＦ制御入力端子を通じて外部へ出力する。
の駆動制御回路であり、２２は過電流検出回路であり、
抵抗２７により電流−電圧変換を行い該電圧が一定値
（過電流レベル）を越えたときトランジスタ２４が導通
状態となり、ＯＮ／ＯＦＦ制御入力端子を強制的にロー
レベルすなわち電力半導体スイッチング素子２６を非導
通状態とし、保護をかけると同時に異常を前記ＯＮ／Ｏ
ＦＦ制御入力端子を通じて外部へ出力する。
【００４１】２３は過熱検出回路であり、過熱状態とな
ったときトランジスタ２５を導通させＯＮ／ＯＦＦ制御
入力端子を強制的にローレベルとし上記と同様の動作
（制御）を行う。
ったときトランジスタ２５を導通させＯＮ／ＯＦＦ制御
入力端子を強制的にローレベルとし上記と同様の動作
（制御）を行う。
【００４２】なお、電力半導体スイッチング素子２６
は、例で示したパワーＭＯＳＦＥＴ以外にパワートラン
ジスタ，ＩＧＢＴ等が用いられることもある。
は、例で示したパワーＭＯＳＦＥＴ以外にパワートラン
ジスタ，ＩＧＢＴ等が用いられることもある。
【００４３】上述した電力スイッチングデバイスの用途
としては、ランプ，ソレイドのＯＮ／ＯＦＦ制御または
ＤＣモータの正逆速度制御等に用いることができる。
としては、ランプ，ソレイドのＯＮ／ＯＦＦ制御または
ＤＣモータの正逆速度制御等に用いることができる。
【００４４】
【発明の効果】以上のように、本発明よりなるパワーデ
バイスによれば、該パワーデバイスの動作／非動作を制
御する外部制御信号線と異常検出出力の信号線とを同一
信号線にて共用しているので、別途異常検出出力用の信
号線を設ける必要がない。
バイスによれば、該パワーデバイスの動作／非動作を制
御する外部制御信号線と異常検出出力の信号線とを同一
信号線にて共用しているので、別途異常検出出力用の信
号線を設ける必要がない。
【００４５】また、該パワーデバイスを複数使用してな
るシステムにおいては、最小限の配線でパワーデバイス
の異常を主制御部へ知らせることができ、システムのコ
スト低減および小型化が図れる。
るシステムにおいては、最小限の配線でパワーデバイス
の異常を主制御部へ知らせることができ、システムのコ
スト低減および小型化が図れる。
【図１】本発明の一実施例よりなるパワーデバイスの回
路構成図である。
路構成図である。
【図２】図１に示すパワーデバイスを複数個使用したシ
ステムを示す回路構成図である。
ステムを示す回路構成図である。
【図３】図２に示すシステムの入出力ポートの具体的な
回路構成図である。
回路構成図である。
【図４】他の実施例よりなるパワーデバイスの回路構成
図である。
図である。
【図５】従来例のパワーデバイスの回路構成図である。
【図６】他の従来例のパワーデバイスの回路構成図であ
る。
る。
１ 出力段パワートランジスタ ３ 過熱検出・出力用トランジスタ ４，５ バッファトランジスタ ８，９ 過熱検出用抵抗 １０ ベース抵抗 １１ 定電流源 １２ 差動増幅器 １４ 反転増幅器（エラー出力回路） １５ 外部出力駆動用トランジスタ（エラー出力回路） ２１ 駆動制御回路 ２２ 過電流検出回路 ２３ 過熱検出回路 ２４，２５ トランジスタ（エラー出力回路） ２６ 電力半導体スイッチング素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H02M 3/00 - 3/44
Claims (2)
- 【請求項１】 パワー素子と、該パワー素子を駆動する
駆動回路と、該駆動回路を制御する制御回路と、前記パ
ワー素子のエラー状態として過熱状態を検出するエラー
検出回路と、外部入力端子からの外部制御信号のハイレ
ベル／ローレベルによってデバイス出力をＯＮ／ＯＦＦ
制御する出力ＯＮ／ＯＦＦ制御回路とを備えてなるパワ
ーデバイスにおいて、前記エラー検出回路は温度上昇とともにベース・エミッ
タ間オン電圧が下がり過熱検出時に導通状態となる過熱
検出・出力用トランジスタからなり、 該過熱検出・出力用トランジスタのコレクタがベースに
接続されると共に前記外部入力端子がコレクタに接続さ
れる外部出力駆動用トランジスタからなるエラー出力回
路を設け、過熱検出時には前記外部入力端子をローレベ
ルにすることによって、前記出力ＯＮ／ＯＦＦ制御回路
を強制的にＯＦＦ状態とすると共に異常信号を前記外部
入力端子から出力する ことを特徴とするパワーデバイ
ス。 - 【請求項２】 それぞれ外部入力端子を備えた複数のパ
ワーデバイスと該複数のパワーデバイスの各外部入力端
子に接続される複数の入出力ポートを備えた主制御回路
とからなるパワーデバイス制御システムにおいて、 前記パワーデバイスは、パワー素子と、該パワー素子を
駆動する駆動回路と、該駆動回路を制御する制御回路
と、前記パワー素子のエラー状態として過熱状態を検出
するエラー検出回路と、前記外部入力端子からの外部制
御信号のハイレベル／ローレベルによってデバイス出力
をＯＮ／ＯＦＦ制御する出力ＯＮ／ＯＦＦ制御回路と、
前記外部入力端子に接続され前記エラー検出回路の過熱
検出時に前記外部入力端子をローレベルにすることによ
って前記出力ＯＮ／ＯＦＦ制御回路を強制的にＯＦＦ状
態とするエラー出力回路とを備え、 前記主制御回路は、前記入出力ポートからの出力をハイ
レベルとすることによって前記パワーデバイスを出力Ｏ
Ｎとすると共に前記入出力ポートからの出力をローレベ
ルとすることによって前記パワーデバイスを出力ＯＦＦ
とする制御を行い、前記入出力ポートを監視することを
特徴とするパワーデバイス制御システム 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14731694A JP3145868B2 (ja) | 1994-06-29 | 1994-06-29 | パワーデバイス及びパワーデバイス制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14731694A JP3145868B2 (ja) | 1994-06-29 | 1994-06-29 | パワーデバイス及びパワーデバイス制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0816263A JPH0816263A (ja) | 1996-01-19 |
| JP3145868B2 true JP3145868B2 (ja) | 2001-03-12 |
Family
ID=15427439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14731694A Expired - Fee Related JP3145868B2 (ja) | 1994-06-29 | 1994-06-29 | パワーデバイス及びパワーデバイス制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3145868B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114987A (ja) * | 2005-10-20 | 2007-05-10 | Sanyo Electric Co Ltd | 定電圧回路 |
| JP4816182B2 (ja) * | 2006-03-23 | 2011-11-16 | 株式会社日立製作所 | スイッチング素子の駆動回路 |
-
1994
- 1994-06-29 JP JP14731694A patent/JP3145868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0816263A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05299991A (ja) | モノリシックパワーｍｏｓ集積回路 | |
| EP0410423B1 (en) | Multiple power supply system | |
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| US5638246A (en) | Semiconductor device having a protection circuit, and electronic system including the same | |
| KR20090113174A (ko) | 부하구동장치 | |
| JP3585105B2 (ja) | 過熱保護機能付き半導体装置の制御回路 | |
| JPH0883909A (ja) | 半導体集積回路 | |
| JPH0630543B2 (ja) | 出力回路の異常検出報知回路 | |
| US5424897A (en) | Three leaded protected power device having voltage input | |
| JP3145868B2 (ja) | パワーデバイス及びパワーデバイス制御システム | |
| JPH05267580A (ja) | 半導体装置 | |
| JP2010139308A (ja) | 断線検出回路 | |
| US10008104B2 (en) | Security system output interface with overload detection and protection | |
| US5091816A (en) | Procedure and device for overload and short-circuit protection of output drivers | |
| JPS62107672A (ja) | トランジスタインバ−タの電力用トランジスタの保護装置 | |
| JP3123319B2 (ja) | 異常報知回路及び温度検出回路 | |
| JPH0513696A (ja) | 信号伝達回路 | |
| US20240095126A1 (en) | Microcontroller and electronic circuit | |
| JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
| US5912793A (en) | Device and method for protecting a CPU from being damaged by overrating voltage or overrating current | |
| JPH1134765A (ja) | 車両用回路保護装置 | |
| JPS61128765A (ja) | ゲ−ト制御半導体電力変換装置 | |
| JPH06225443A (ja) | 給電制御装置 | |
| JPS61142474A (ja) | 電源遮断機能付きエ−ジング装置 | |
| JP3589273B2 (ja) | パワーデバイスの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |