JP3143888U - Built-in module - Google Patents

Built-in module Download PDF

Info

Publication number
JP3143888U
JP3143888U JP2008003538U JP2008003538U JP3143888U JP 3143888 U JP3143888 U JP 3143888U JP 2008003538 U JP2008003538 U JP 2008003538U JP 2008003538 U JP2008003538 U JP 2008003538U JP 3143888 U JP3143888 U JP 3143888U
Authority
JP
Japan
Prior art keywords
component
module
built
uneven surface
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008003538U
Other languages
Japanese (ja)
Inventor
智之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008003538U priority Critical patent/JP3143888U/en
Application granted granted Critical
Publication of JP3143888U publication Critical patent/JP3143888U/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】小型化することができ、製造コストの低減が容易である部品内蔵モジュールを提供する。
【解決手段】部品内蔵モジュール10は、部品2,4,6と被覆層20とを備える。部品2,4,6は、互いに平行な一対の主面と、一対の主面の間に延在する側面とを有する。被覆層20は、部品2,4,6の少なくとも一方の主面及び側面とを覆う。被覆層20は、部品2,4,6から離れた面20aに、凹凸が形成された凹凸面22を有する。
【選択図】図1
Provided is a component built-in module that can be reduced in size and can be easily reduced in manufacturing cost.
A component built-in module 10 includes components 2, 4, 6 and a coating layer 20. Components 2, 4, and 6 have a pair of main surfaces parallel to each other and side surfaces extending between the pair of main surfaces. The covering layer 20 covers at least one main surface and side surfaces of the components 2, 4, and 6. The covering layer 20 has a concavo-convex surface 22 on which a concavo-convex surface is formed on a surface 20 a away from the components 2, 4, 6.
[Selection] Figure 1

Description

本考案は部品内蔵モジュールに関し、詳しくは部品を樹脂等の被覆材料に内蔵させてなる部品内蔵モジュールに関する。   The present invention relates to a component built-in module, and more particularly to a component built-in module in which a component is built in a coating material such as resin.

従来、部品内蔵モジュールに内蔵されている部品から発生する熱の放熱方法として、放熱用フィンが形成された放熱板を設けることが知られている。   2. Description of the Related Art Conventionally, as a method of radiating heat generated from components built in a component built-in module, it is known to provide a heat radiating plate on which heat radiating fins are formed.

例えば図7の断面図に示す部品内蔵モジュールは、セラミック基板110の凹部に実装された部品(半導体チップ)101が、アルミニウム等よりなり多数の放熱用フィンが形成された放熱板120と樹脂112,115とで覆われている。放熱板120は、接着剤118を介して、セラミック基板110、樹脂115及び部品101の上面に接着されている(例えば、特許文献1参照)。
特開平5−109952号公報
For example, in the component built-in module shown in the cross-sectional view of FIG. 7, the component (semiconductor chip) 101 mounted in the concave portion of the ceramic substrate 110 is made of aluminum or the like and a heat radiating plate 120 and a resin 112, 115. The heat sink 120 is bonded to the upper surface of the ceramic substrate 110, the resin 115, and the component 101 via an adhesive 118 (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 5-109952

しかしながら、放熱板120によって厚みが増すため、放熱板120は部品内蔵モジュールの小型化(低背化)を妨げる原因となる。また、放熱板120を設けると部品点数が増えるため、製造コストの低減が困難になる。   However, since the thickness is increased by the heat radiating plate 120, the heat radiating plate 120 prevents the miniaturization (low profile) of the component built-in module. Moreover, since the number of parts increases when the heat sink 120 is provided, it is difficult to reduce the manufacturing cost.

本考案は、かかる実情に鑑み、小型化することができ、製造コストの低減が容易である部品内蔵モジュールを提供しようとするものである。   In view of such circumstances, the present invention is intended to provide a component built-in module that can be reduced in size and that can easily reduce the manufacturing cost.

本考案は、上記課題を解決するために、以下のように構成した部品内蔵モジュールを提供する。   In order to solve the above problems, the present invention provides a component built-in module configured as follows.

部品内蔵モジュールは、部品と被覆層とを備える。前記部品は、互いに平行な一対の主面と、該一対の主面の間に延在する側面とを有する。前記被覆層は、前記部品の少なくとも一方の前記主面と前記部品の前記側面とを覆う。前記被覆層は、前記部品から離れた面に、凹凸が形成された凹凸面を有する。   The component built-in module includes a component and a coating layer. The component has a pair of main surfaces parallel to each other and a side surface extending between the pair of main surfaces. The covering layer covers at least one main surface of the component and the side surface of the component. The coating layer has a concavo-convex surface in which concavo-convex is formed on a surface away from the component.

上記構成において、被覆層は、部品から離れた面のうちの少なくとも一部分に凹凸面を有していればよい。被覆層の凹凸面により表面積を増やすことで、被覆層で覆われた部品からの発熱を、被覆層の凹凸面から効率よく放熱することができる。   In the above configuration, the coating layer only needs to have an uneven surface on at least a part of the surface away from the component. By increasing the surface area by the uneven surface of the coating layer, the heat generated from the component covered with the coating layer can be efficiently radiated from the uneven surface of the coating layer.

上記構成によれば、放熱板をなくして、部品内蔵モジュールを小型化することができる。また、製造コストの低減も容易である。   According to the said structure, a heat sink can be eliminated and a component built-in module can be reduced in size. In addition, the manufacturing cost can be easily reduced.

好ましくは、前記部品の前記一方の主面の法線方向から透視したとき、少なくとも前記部品の前記一方の主面に前記凹凸面が重なる。   Preferably, when viewed from the normal direction of the one main surface of the component, the uneven surface overlaps at least the one main surface of the component.

この場合、平面視して部品と重なる位置に被覆層の凹凸面を配置することにより、部品からの発熱をより効率よく放熱することができる。   In this case, the heat generated from the component can be radiated more efficiently by disposing the uneven surface of the coating layer at a position overlapping the component in plan view.

好ましくは、前記凹凸面は、少なくとも1群の互いに平行に延在する複数の溝により形成される溝面を含む。   Preferably, the uneven surface includes a groove surface formed by a plurality of grooves extending in parallel with each other.

この場合、筋状の凹凸面を容易に形成することができる。すなわち、互いに平行に延在する溝は、ダイサー等を用いて容易に形成することができる。   In this case, a streaky uneven surface can be easily formed. That is, the grooves extending in parallel with each other can be easily formed using a dicer or the like.

好ましくは、前記凹凸面は、(a)互いに平行に延在する第1群の複数の溝により形成される第1の溝面と、(b)前記第1群の溝と交差しかつ互いに平行に延在する第2群の複数の溝により形成される第2の溝面とを含む。   Preferably, the concavo-convex surface is (a) a first groove surface formed by a plurality of grooves of a first group extending in parallel with each other, and (b) intersecting the first group of grooves and parallel to each other. And a second groove surface formed by a plurality of grooves of the second group extending to the surface.

この場合、第1の溝面と第2の溝面により格子状の凹凸面が形成され、互いに平行に延在する1群の溝面のみによって筋状の凹凸面が形成される場合よりも、凹凸面の表面積を増やして放熱性を高めることができる。   In this case, a grid-like uneven surface is formed by the first groove surface and the second groove surface, and the case where the streaky uneven surface is formed by only one group of groove surfaces extending in parallel with each other, Heat dissipation can be improved by increasing the surface area of the uneven surface.

好ましくは、互いに平行に延在する前記溝は、隣接する前記溝の前記溝面同士が接している。   Preferably, the grooves extending in parallel with each other are in contact with the groove surfaces of the adjacent grooves.

この場合、隣接する溝同士が離れている場合よりも、凹凸面の表面積を増やして放熱性を高めることができる。   In this case, it is possible to increase the heat dissipation by increasing the surface area of the concavo-convex surface than when adjacent grooves are separated.

好ましくは、前記凹凸面に、導電材料を含む導電層が形成されている。   Preferably, a conductive layer containing a conductive material is formed on the uneven surface.

シールド層等として設ける導電層は熱も伝達しやすいため、導電層を追加することで、より放熱性を向上させることができる。   Since a conductive layer provided as a shield layer or the like easily transmits heat, the heat dissipation can be further improved by adding the conductive layer.

好ましくは、前記凹凸面に沿って、前記導電層が形成されている。   Preferably, the conductive layer is formed along the uneven surface.

凹凸面に沿って導電層を形成すると、凹凸面に埋め込むように導電層を形成する場合よりも表面積が増えるため、放熱性がより向上する。   When the conductive layer is formed along the uneven surface, the surface area is increased as compared with the case where the conductive layer is formed so as to be embedded in the uneven surface, and thus heat dissipation is further improved.

好ましくは、部品内蔵モジュールは、セラミック基板をさらに備える。前記セラミック基板は、前記被覆層と前記部品の他方の主面とに対向して配置され、前記部品が実装される。   Preferably, the component built-in module further includes a ceramic substrate. The ceramic substrate is disposed to face the coating layer and the other main surface of the component, and the component is mounted thereon.

この場合、セラミック基板に実装された部品からの発熱を、被覆層の凹凸面から放熱することができる。   In this case, heat generated from the component mounted on the ceramic substrate can be radiated from the uneven surface of the coating layer.

本考案によれば、被覆層に凹凸面を形成することで、放熱性を確保しつつ、部品内蔵モジュールを小型化することができる。また、部品内蔵モジュールの製造コストの低減も容易である。   According to the present invention, by forming an uneven surface on the covering layer, the component built-in module can be reduced in size while ensuring heat dissipation. In addition, the manufacturing cost of the component built-in module can be easily reduced.

以下、本考案の実施の形態について、図1〜図6を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS.

<実施例1> 実施例1の部品内蔵モジュール10について、図1の断面図を参照しながら説明する。   <Example 1> The component built-in module 10 of Example 1 is demonstrated, referring sectional drawing of FIG.

図1に示すように、部品内蔵モジュール10は、セラミック基板12の上面12aに形成された外部電極14に、半導体チップ2などの能動部品がフリップチップ実装もしくはベアチップ実装され、コンデンサなどの受動部品のチップ部品4,6が表面実装されている。実装される部品2,4,6は、互いに平行な一対の主面と、一対の主面の間に延在する側面とを有する。   As shown in FIG. 1, in the component built-in module 10, an active component such as a semiconductor chip 2 is flip-chip mounted or bare chip mounted on an external electrode 14 formed on an upper surface 12a of a ceramic substrate 12, and a passive component such as a capacitor is mounted. Chip components 4 and 6 are surface mounted. The components 2, 4, 6 to be mounted have a pair of main surfaces parallel to each other and side surfaces extending between the pair of main surfaces.

なお、実装する部品の種類や部品の実装方法は任意に選択することができる。例えば、半導体チップ2をワイヤボンディングにより実装しても構わない。   The type of component to be mounted and the component mounting method can be arbitrarily selected. For example, the semiconductor chip 2 may be mounted by wire bonding.

セラミック基板12の上面12aには、実装された半導体チップ2やチップ部品4,6を覆う被覆層として、絶縁性の樹脂を用いて樹脂層20が形成されている。樹脂層20は、少なくとも部品2,4,6のセラミック基板12とは反対側の主面2a,4a,6aを覆えばよい。また、樹脂以外の材料を用いて、被覆層を形成してもよい。   A resin layer 20 is formed on the upper surface 12a of the ceramic substrate 12 using an insulating resin as a covering layer that covers the mounted semiconductor chip 2 and chip components 4 and 6. The resin layer 20 may cover at least the main surfaces 2a, 4a, and 6a on the side opposite to the ceramic substrate 12 of the components 2, 4, and 6. Moreover, you may form a coating layer using materials other than resin.

樹脂層20の上面20aには、溝24が形成されている。溝24は、互いに平行に形成され、隣接する溝24の間に間隔が設けられている。すなわち、樹脂層20は、半導体チップ2やチップ部品4,6から離れた面に、凹凸が形成された凹凸面22を有している。   A groove 24 is formed on the upper surface 20 a of the resin layer 20. The grooves 24 are formed in parallel to each other, and a space is provided between adjacent grooves 24. That is, the resin layer 20 has a concavo-convex surface 22 in which concavo-convex portions are formed on a surface away from the semiconductor chip 2 and the chip components 4 and 6.

凹凸面22により樹脂層20の表面積が大きくなるので、放熱機能が高まる。すなわち、半導体チップ2やチップ部品4,6からの発熱は、樹脂層20に伝わり、被覆層20の凹凸面22から効率よく放熱される。これにより、半導体チップ2やチップ部品4,6を熱から保護し、長期寿命や高信頼性を実現することができる。   Since the uneven surface 22 increases the surface area of the resin layer 20, the heat dissipation function is enhanced. That is, heat generated from the semiconductor chip 2 and the chip components 4 and 6 is transmitted to the resin layer 20 and efficiently radiated from the uneven surface 22 of the coating layer 20. Thereby, the semiconductor chip 2 and the chip components 4 and 6 can be protected from heat, and a long life and high reliability can be realized.

なお、樹脂層20は、放熱機能が高まるので、樹脂よりも熱伝導率の高い無機フィラーを含有していることが好ましい。   In addition, since the heat dissipation function improves, it is preferable that the resin layer 20 contains the inorganic filler whose heat conductivity is higher than resin.

凹凸面22は、樹脂層20の上面20a全体に形成されていることは必ずしも必要ではないが、部品2,4,6からの発熱を効率よく放熱することができるように、少なくとも平面視して部品2,4,6と重なる部分に形成されることが好ましい。すなわち、部品2,4,6の一方の主面2a,4a,6a(セラミック基板12とは反対側の主面)の法線方向(図1において上下方向)から透視したとき、凹凸面22は、少なくとも部品2,4,6の一方の主面2a,4a,6aに重なることが好ましい。   The uneven surface 22 is not necessarily formed on the entire upper surface 20a of the resin layer 20, but at least in plan view so that the heat generated from the components 2, 4 and 6 can be efficiently dissipated. It is preferably formed in a portion overlapping with the parts 2, 4 and 6. That is, when viewed from the normal direction (vertical direction in FIG. 1) of one main surface 2a, 4a, 6a (main surface opposite to the ceramic substrate 12) of the parts 2, 4, 6, the uneven surface 22 is It is preferable that at least one main surface 2a, 4a, 6a of the parts 2, 4, 6 overlaps.

セラミック基板12は、セラミックの絶縁層が積層されたセラミック多層基板である。セラミック基板12の内部には、絶縁層の間に配置された配線層15と、絶縁層を貫通するビア導体16とを有する。また、セラミック基板12の上面12a及び下面12bには、外部電極14,18が形成されている。   The ceramic substrate 12 is a ceramic multilayer substrate in which ceramic insulating layers are laminated. The ceramic substrate 12 includes a wiring layer 15 disposed between the insulating layers and a via conductor 16 penetrating the insulating layer. External electrodes 14 and 18 are formed on the upper surface 12 a and the lower surface 12 b of the ceramic substrate 12.

なお、セラミック多層基板の代わりに、単層のセラミック基板や、セラミック基板以外の絶縁基板、例えばプリント配線基板等を用いてもよい。   In place of the ceramic multilayer substrate, a single layer ceramic substrate or an insulating substrate other than the ceramic substrate, for example, a printed wiring board may be used.

次に、部品内蔵モジュール10の作製例について説明する。作製例では、複数個分を同時に作製した後、個片に分割する。   Next, an example of manufacturing the component built-in module 10 will be described. In the manufacturing example, a plurality of parts are manufactured at the same time and then divided into pieces.

まず、出発原料として、BaO、SiO、Al、B、CaOを準備し、各出発原料を所定量秤量し、混合する。得られた混合物を1300℃で2時間仮焼し、得られた仮焼物を粉砕して仮焼粉末を得る。次に、この仮焼粉末に、適当量のバインダ、可塑剤及び溶剤を加えて混練し、泥漿状の所謂セラミックスラリーを得た。 First, BaO, SiO 2 , Al 2 O 3 , B 2 O 3 , and CaO are prepared as starting materials, and a predetermined amount of each starting material is weighed and mixed. The obtained mixture is calcined at 1300 ° C. for 2 hours, and the obtained calcined product is pulverized to obtain a calcined powder. Next, an appropriate amount of a binder, a plasticizer, and a solvent were added to the calcined powder and kneaded to obtain a so-called ceramic slurry in the form of a slurry.

次に、このセラミックスラリーを、ドクターブレード法を用いて厚さ100μmのシート状に形成し、セラミックグリーンシートを得た。このセラミックグリーンシートを、縦100mm×横100mmの矩形形状に切断した。   Next, this ceramic slurry was formed into a sheet having a thickness of 100 μm using a doctor blade method to obtain a ceramic green sheet. This ceramic green sheet was cut into a rectangular shape having a length of 100 mm and a width of 100 mm.

次に、この矩形のセラミックグリーンシートの所定の位置に直径200μmのビアホール(貫通孔)を形成した。   Next, a via hole (through hole) having a diameter of 200 μm was formed at a predetermined position of the rectangular ceramic green sheet.

次に、Cu粉末、適当量のバインダ、フィラー、分散剤等からなるビア導体用ペーストを作製し、このビア導体用ペーストを、スクリーン印刷により、矩形のセラミックグリーンシート上に印刷し、セラミックグリーンシートのビアホールに充填した。   Next, a via conductor paste made of Cu powder, an appropriate amount of binder, filler, dispersant, etc. is prepared, and this via conductor paste is printed on a rectangular ceramic green sheet by screen printing. Filled the via hole.

同様に、Cu粉末、適当量のバインダ、フィラー、分散剤等からなる導体ペーストを用いて、配線層や外部電極などの導体パターンを、矩形のセラミックグリーンシート上にスクリーン印刷により形成した。   Similarly, conductor patterns such as wiring layers and external electrodes were formed on a rectangular ceramic green sheet by screen printing using a conductor paste made of Cu powder, an appropriate amount of binder, filler, dispersant and the like.

このとき、特に、樹脂層20が設けられるセラミック基板12の上面12a側の外部電極14を形成するための導体ペーストには、ガラスやAlなどをフィラーとして適量入れたペーストを使用した。 At this time, in particular, a paste containing an appropriate amount of glass, Al 2 O 3 or the like as a filler was used as the conductor paste for forming the external electrode 14 on the upper surface 12a side of the ceramic substrate 12 on which the resin layer 20 is provided.

次に、矩形のセラミックグリーンシートを複数枚積層し、圧着することにより、1mmの厚みの積層体を得た。得られた積層体を、800〜1000℃の温度で5時間焼成し、セラミック多層基板を得た。   Next, a plurality of rectangular ceramic green sheets were laminated and pressure-bonded to obtain a laminated body having a thickness of 1 mm. The obtained laminate was fired at a temperature of 800 to 1000 ° C. for 5 hours to obtain a ceramic multilayer substrate.

なお、セラミック多層基板の製造方法については上述の方法に限らず、他の製造方法を用いてもよい。   In addition, about the manufacturing method of a ceramic multilayer substrate, you may use not only the above-mentioned method but another manufacturing method.

次に、コンデンサやインダクタなどの受動部品及び、ICなど能動部品を、セラミック多層基板の表面に、汎用の鉛フリーはんだペースト(Sn−3Ag−0.5Cu)を用いて、N雰囲気、最大温度240〜260℃、保持時間2〜5分でリフローし、実装をおこなった。その後、溶剤を用いてフラックス洗浄を行い、実装基板を作製した。 Next, passive components such as capacitors and inductors, and active components such as ICs are applied to the surface of the ceramic multilayer substrate using a general-purpose lead-free solder paste (Sn-3Ag-0.5Cu), in an N 2 atmosphere, at a maximum temperature. Reflow was performed at 240 to 260 ° C. and a holding time of 2 to 5 minutes, and mounting was performed. Thereafter, flux cleaning was performed using a solvent to produce a mounting substrate.

次に、無機フィラーとしてシリカ、熱硬化性樹脂として液状エポキシ樹脂を準備し、シリカが90重量%、液状エポキシ樹脂が10重量%となるように秤量し、分散剤を加えて混合し、ペースト状の混合物を作製した。得られたペースト状の混合物(以下、「液状樹脂」とも言う。)を、部品が実装されたセラミック多層基板の上面に滴下して部品を覆い、45〜100℃に熱された真空オーブン内に設置し、10−2〜10−7Paの減圧下に置く。これによって液状樹脂の流動性が増し、部品とセラミック多層基板との間の隙間に、液状樹脂、すなわちペースト状の混合物をボイドなく充填させた。 Next, silica as an inorganic filler and liquid epoxy resin as a thermosetting resin are prepared, weighed so that silica is 90% by weight and liquid epoxy resin is 10% by weight, mixed with a dispersant, and pasted. A mixture of was made. The obtained paste-like mixture (hereinafter also referred to as “liquid resin”) is dropped on the upper surface of the ceramic multilayer substrate on which the component is mounted to cover the component, and is placed in a vacuum oven heated to 45 to 100 ° C. Install and place under reduced pressure of 10 −2 to 10 −7 Pa. This increased the fluidity of the liquid resin, and the gap between the component and the ceramic multilayer substrate was filled with the liquid resin, that is, a paste-like mixture without voids.

このようにして実装された部品が液状樹脂で覆われているセラミック多層基板を、100℃で1時間加熱し、液状樹脂を架橋反応により硬化させた。これによって、実装された部品は、樹脂で封止される。   The ceramic multilayer substrate on which the component thus mounted was covered with the liquid resin was heated at 100 ° C. for 1 hour to cure the liquid resin by a crosslinking reaction. Thus, the mounted component is sealed with resin.

なお、液状樹脂を用いずに、樹脂封止してもよい。例えば、プリプレグ(Bステージ樹脂)を、部品が実装されたセラミック多層基板に圧着することにより、樹脂に部品を埋設し、その上で樹脂を硬化させる方法も可能である。   Note that resin sealing may be performed without using a liquid resin. For example, by pressing a prepreg (B-stage resin) to a ceramic multilayer substrate on which components are mounted, it is possible to embed the components in the resin and cure the resin thereon.

次いで、部品内蔵モジュールを個片に分割するための境界線に沿って樹脂層にセラミック基板に達する分割溝をダイシング加工するとともに、樹脂層の上面に凹凸面を形成するための溝をダイシング加工した。   Next, the dividing groove reaching the ceramic substrate was diced into the resin layer along the boundary line for dividing the component built-in module into individual pieces, and the groove for forming the uneven surface on the upper surface of the resin layer was diced. .

凹凸面を形成するための溝は、樹脂層の上面に対して適宜な深さで切り込みながら送ることによって、直線状に形成した。溝は、ブレードの刃幅より大きいピッチで形成し、隣接する溝の間に間隔を設けた。凹凸面の形成には、刃幅が0.5〜2mm程度のブレードを用いることができるが、作製例では刃幅1.47mmのブレードを用いた。凹凸面を形成するための溝の深さ(ブレードの切り込み深さ)は、10〜50μmが好ましい。すなわち、放熱効果を得るためには10μm以上とすることが好ましく、部品内蔵モジュールの凹凸面をピックアップで支障なく吸着するためには50μm以下とすることが好ましい。   The groove for forming the uneven surface was formed in a straight line by feeding it while cutting at an appropriate depth with respect to the upper surface of the resin layer. The grooves were formed at a pitch larger than the blade width of the blade, and an interval was provided between adjacent grooves. A blade with a blade width of about 0.5 to 2 mm can be used to form the uneven surface, but a blade with a blade width of 1.47 mm was used in the production example. As for the depth of the groove | channel (blade cutting depth) for forming an uneven surface, 10-50 micrometers is preferable. That is, in order to obtain a heat dissipation effect, the thickness is preferably 10 μm or more, and in order to adsorb the uneven surface of the component built-in module without trouble with the pickup, it is preferably 50 μm or less.

樹脂層の凹凸面は別の方法で形成することも可能であるが、部品内蔵モジュールを個片に分割するためのダイサーを用いて凹凸面を形成するための溝を加工すると、凹凸面を形成するためだけに特別な工程を追加する必要がないため、製造コストの低減を図ることができる。   The uneven surface of the resin layer can be formed by another method, but when the groove for forming the uneven surface is processed using a dicer for dividing the component built-in module into individual pieces, the uneven surface is formed. Therefore, it is not necessary to add a special process only for the purpose, so that the manufacturing cost can be reduced.

以上のように樹脂層に凹凸面を形成することにより、樹脂層の材料使用量を減らしつつ表面積を増やすことで、樹脂層で覆われた部品からの発熱を、樹脂層の凹凸面側から有効に放熱することができる。そのため、放熱板をなくして、部品内蔵モジュールを小型化することができ、製造コストの低減も容易である。   By forming an uneven surface on the resin layer as described above, the surface area is increased while reducing the amount of material used in the resin layer, so that heat generated from the parts covered with the resin layer can be effectively generated from the uneven surface side of the resin layer. Can dissipate heat. Therefore, the heat sink can be eliminated, the component built-in module can be downsized, and the manufacturing cost can be easily reduced.

また、発熱源となる内蔵部品の配置に応じて、凹凸面を形成するための溝の深さ、幅を変えることにより、熱伝導率の悪い樹脂そのものの体積を減らすことができるので、放熱性が増す。   In addition, by changing the depth and width of the groove for forming the uneven surface according to the arrangement of the built-in parts that will be the heat source, the volume of the resin itself with poor thermal conductivity can be reduced, so heat dissipation Increase.

さらに、部品内蔵モジュールが基板等に実装された後の状態や形状を考慮して、樹脂層の凹凸面を形成するための溝の断面形状や延在方向を設計することで、樹脂層の凹凸面を形成するための溝を、ファンやブロアーなどからの空気の流路として機能させることができる。これによって、積極的に放熱を助けることができる。   Furthermore, considering the state and shape after the component built-in module is mounted on a substrate, etc., the groove shape for forming the uneven surface of the resin layer and the extending direction are designed, so that the unevenness of the resin layer The groove for forming the surface can function as a flow path for air from a fan, a blower or the like. As a result, heat dissipation can be positively supported.

<実施例2> 実施例2の部品内蔵モジュール10aについて、図2を参照しながら説明する。   <Example 2> The component built-in module 10a of Example 2 is demonstrated referring FIG.

実施例2の部品内蔵モジュール10aは、実施例1の部品内蔵モジュールと略同様に構成されている。以下では、実施例1と同様の構成部分には同じ符号を用い、相違点を中心に説明する。   The component built-in module 10a according to the second embodiment is configured in substantially the same manner as the component built-in module according to the first embodiment. Below, the same code | symbol is used for the component similar to Example 1, and it demonstrates centering around difference.

図2の断面図に示すように、実施例2の部品内蔵モジュール10aは、実施例1の部品内蔵モジュール10に、電磁波ノイズの対策のためのシールド層として機能する導電層28が追加されている。導電層28は、樹脂層20の凹凸面22及び側面26に沿って形成されている。   As shown in the cross-sectional view of FIG. 2, the component built-in module 10a according to the second embodiment has a conductive layer 28 that functions as a shield layer for countermeasures against electromagnetic noise added to the component built-in module 10 according to the first embodiment. . The conductive layer 28 is formed along the uneven surface 22 and the side surface 26 of the resin layer 20.

この場合、シールド性を強化するため、導電層28はセラミック基板12に設けられたグランド電極と接続していることが好ましい。このグランド電極がマザーボードのグランド電極と接続されていると、さらにシールド性を強化できるので、より好ましい。   In this case, the conductive layer 28 is preferably connected to a ground electrode provided on the ceramic substrate 12 in order to enhance the shielding property. It is more preferable that the ground electrode is connected to the ground electrode of the mother board because the shielding property can be further enhanced.

導電層28は、実施例1と同様に樹脂層20にダイシング加工した後、すなわち、個片に分割するための分割溝と凹凸面22を形成するための溝とを樹脂層20にダイシング加工した後に、樹脂層20上に導電性樹脂をスピンコートにより塗布し、硬化させることにより形成する。   The conductive layer 28 was diced into the resin layer 20 in the same manner as in Example 1, that is, the divided groove for dividing into individual pieces and the groove for forming the uneven surface 22 were diced into the resin layer 20. Thereafter, a conductive resin is applied onto the resin layer 20 by spin coating and cured.

導電層28は、凹凸面22に埋め込むように形成することも可能であるが、表面積が増え、放熱性が向上するように、図2に示すように凹凸面22に沿って形成することが好ましい。そして、導電層28に凹凸面が形成されていると、電磁波ノイズを吸収・拡散しやすくなり、シールド性も向上する。   The conductive layer 28 can be formed so as to be embedded in the uneven surface 22, but it is preferable to form the conductive layer 28 along the uneven surface 22 as shown in FIG. 2 so as to increase the surface area and improve heat dissipation. . If the conductive layer 28 has an uneven surface, electromagnetic wave noise is easily absorbed and diffused, and the shielding property is improved.

導電層28は熱を伝達しやすいため、導電層28を追加することで、より放熱性を向上させることができる。   Since the conductive layer 28 easily transmits heat, the heat dissipation can be further improved by adding the conductive layer 28.

<実施例3> 実施例3の部品内蔵モジュール11aについて、図3及び図4を参照しながら説明する。   <Example 3> The component built-in module 11a of Example 3 is demonstrated referring FIG.3 and FIG.4.

図3の斜視図に示すように、部品内蔵モジュール11aは、実施例1と同様に、樹脂層20の上面に筋状の凹凸面22aがダイシング加工されている。この凹凸面22aは、実施例1と異なり、溝24aがブレードの幅以下のピッチで形成され、隣接する溝24aの溝面同士が接して境界線24sが形成されている。このように隣接する溝24aの溝面同士が接すると、溝面同士が離れている場合よりも、表面積を増やすことができる。   As shown in the perspective view of FIG. 3, in the component built-in module 11 a, the streaky uneven surface 22 a is diced on the upper surface of the resin layer 20 as in the first embodiment. Unlike the first embodiment, the uneven surface 22a is formed with grooves 24a at a pitch equal to or less than the width of the blade, and the groove surfaces of adjacent grooves 24a are in contact with each other to form a boundary line 24s. Thus, when the groove surfaces of the adjacent grooves 24a are in contact with each other, the surface area can be increased as compared with the case where the groove surfaces are separated from each other.

また、溝24aは、湾曲した溝面を有している。この湾曲した溝面は、図4の説明図に示すように、刃先8aが丸くなっているブレード8を、矢印8sで示すように、樹脂層20の上面20aに切り込むことによって形成することができる。   The groove 24a has a curved groove surface. The curved groove surface can be formed by cutting the blade 8 having a round blade edge 8a into the upper surface 20a of the resin layer 20 as shown by an arrow 8s, as shown in the explanatory view of FIG. .

ブレードの刃先は、加工に伴って磨耗し、角が丸くなると、通常は交換される。このように刃先が丸くなったブレードを用いて、凹凸面22aを形成する溝24aを形成することができる。そのため、製造コストの削減が可能となる。   The cutting edge of the blade is usually replaced when it wears with processing and becomes rounded. Thus, the groove | channel 24a which forms the uneven | corrugated surface 22a can be formed using the braid | blade with which the blade edge | round was rounded. Therefore, the manufacturing cost can be reduced.

例えば、新品のブレードで、まず、セラミック基板に達する分割溝をダイシング加工する。ブレードの刃先が丸くなったら、凹凸面22aを形成するための溝24aをダイシング加工する。これによって、ブレードを無駄なく利用することができる。   For example, with a new blade, first, the dividing groove reaching the ceramic substrate is diced. When the cutting edge of the blade is rounded, the groove 24a for forming the uneven surface 22a is diced. As a result, the blade can be used without waste.

<実施例4> 実施例4の部品内蔵モジュール11bについて、図5及び図6を参照しながら説明する。   <Example 4> The component built-in module 11b of Example 4 is demonstrated referring FIG.5 and FIG.6.

実施例4の部品内蔵モジュール11bは、図5の斜視図に示すように、樹脂層20に格子状の凹凸面22bが形成されている。この凹凸面22bは、溝24bを、図6の説明図に示すように交差する2方向8x,8yにダイシング加工することにより形成することができる。   As shown in the perspective view of FIG. 5, the component built-in module 11 b of Example 4 has a lattice-shaped uneven surface 22 b formed on the resin layer 20. The uneven surface 22b can be formed by dicing the groove 24b in two directions 8x and 8y intersecting as shown in the explanatory view of FIG.

すなわち、まず、実施例3と同様に、第1の方向8xと平行に、ブレードの刃幅以下のピッチで、樹脂層20の上面20aに溝をダイシング加工し、隣接する溝の溝面同士が接する第1群の溝を形成する。次に、第2の方向8y(例えば、第1の方向8xに対して直角方向)と平行に、ブレードの刃幅以下のピッチで溝をダイシング加工し、第1群の溝と交差しかつ隣接する溝の溝面同士が接する第2群の溝を形成する。これによって、樹脂層20の上面20aには、第1群の溝の第1の溝面同士の境界線と第2群の溝の第2の溝面同士の境界線との交点24t付近が突起状に突出した格子状の凹凸面22bが形成される。   That is, first, as in Example 3, the grooves are diced into the upper surface 20a of the resin layer 20 at a pitch equal to or less than the blade width of the blade in parallel with the first direction 8x, and the groove surfaces of adjacent grooves are A first group of grooves in contact is formed. Next, the grooves are diced at a pitch equal to or less than the blade width of the blade in parallel with the second direction 8y (for example, the direction perpendicular to the first direction 8x), intersecting with and adjacent to the first group of grooves. Forming a second group of grooves in contact with each other. As a result, the vicinity of the intersection 24t between the boundary line between the first groove surfaces of the first group of grooves and the boundary line between the second groove surfaces of the second group of grooves projects on the upper surface 20a of the resin layer 20. A grid-like concavo-convex surface 22b protruding in a shape is formed.

格子状の凹凸面22bは、筋状の凹凸面よりも表面積を増やすことができる。   The lattice-shaped uneven surface 22b can increase the surface area more than the streaky uneven surface.

<まとめ> 以上に説明したように、樹脂層に凹凸面が形成された部品内蔵モジュールは、小型化することができ、製造コストの低減が容易である。   <Summary> As described above, the component built-in module in which the uneven surface is formed on the resin layer can be reduced in size, and the manufacturing cost can be easily reduced.

なお、本考案は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

例えば、実施例3や実施例4の湾曲した凹凸面上に、実施例2のように導電層を形成してもよい。また、基板の両面に部品が実装された部品内蔵モジュールにおいて、基板の両側の部品をそれぞれ覆う被覆層の一方又は両方に凹凸面が形成されてもよい。   For example, a conductive layer may be formed on the curved irregular surface of Example 3 or Example 4 as in Example 2. Moreover, in the component built-in module in which components are mounted on both sides of the substrate, an uneven surface may be formed on one or both of the covering layers that respectively cover the components on both sides of the substrate.

さらに、被覆層に埋設された部品の端子部分が露出する、基板を備えていない部品内蔵モジュールについても、被覆層に凹凸面を形成する本考案を適用することができる。このような部品内蔵モジュールは、例えば、基板の代わりに台板上に部品を配置して樹脂等で被覆層を形成した後、台板から取り外すことにより作製することができる。   Furthermore, the present invention for forming a concavo-convex surface on a coating layer can be applied to a component built-in module that does not include a substrate and exposes a terminal portion of a component embedded in the coating layer. Such a component built-in module can be manufactured by, for example, disposing a component on a base plate instead of a substrate and forming a coating layer with a resin or the like and then removing it from the base plate.

部品内蔵モジュールの断面図である。(実施例1)It is sectional drawing of a component built-in module. Example 1 部品内蔵モジュールの断面図である。(実施例2)It is sectional drawing of a component built-in module. (Example 2) 部品内蔵モジュールの斜視図である。(実施例3)It is a perspective view of a component built-in module. (Example 3) 凹凸面の形成方法を示す説明図である。(実施例3)It is explanatory drawing which shows the formation method of an uneven surface. (Example 3) 部品内蔵モジュールの斜視図である。(実施例4)It is a perspective view of a component built-in module. Example 4 凹凸面の形成方法を示す説明図である。(実施例4)It is explanatory drawing which shows the formation method of an uneven surface. Example 4 部品内蔵モジュールの断面図である。(従来例)It is sectional drawing of a component built-in module. (Conventional example)

符号の説明Explanation of symbols

2 半導体チップ(部品)
2a,4a,6a 主面
4,6 チップ部品(部品)
10,10a,11a,11b 部品内蔵モジュール
12 セラミック基板
20 樹脂層(被覆層)
20a 上面
22,22a,22b 凹凸面
24,24a,24b 溝
28 導電層
2 Semiconductor chip (component)
2a, 4a, 6a Main surface 4, 6 Chip components (components)
10, 10a, 11a, 11b Built-in component module 12 Ceramic substrate 20 Resin layer (coating layer)
20a Upper surface 22, 22a, 22b Uneven surface 24, 24a, 24b Groove 28 Conductive layer

Claims (8)

互いに平行な一対の主面と、該一対の主面の間に延在する側面とを有する部品と、
前記部品の少なくとも一方の前記主面と前記部品の前記側面とを覆う被覆層と、
を備え、
前記被覆層は、前記部品から離れた面に、凹凸が形成された凹凸面を有することを特徴とする部品内蔵モジュール。
A component having a pair of main surfaces parallel to each other and a side surface extending between the pair of main surfaces;
A coating layer covering at least one of the main surface of the component and the side surface of the component;
With
The component built-in module, wherein the coating layer has a concavo-convex surface in which a concavo-convex surface is formed on a surface away from the component.
前記部品の前記一方の主面の法線方向から透視したとき、少なくとも前記部品の前記一方の主面に前記凹凸面が重なることを特徴とする、請求項1に記載の部品内蔵モジュール。   2. The component built-in module according to claim 1, wherein the concave-convex surface overlaps at least the one main surface of the component when seen through from a normal direction of the one main surface of the component. 前記凹凸面は、
少なくとも1群の互いに平行に延在する複数の溝により形成される溝面を含むことを特徴とする、請求項1又は請求項2に記載の部品内蔵モジュール。
The uneven surface is
3. The component built-in module according to claim 1, comprising a groove surface formed by a plurality of grooves extending in parallel with each other in at least one group. 4.
前記凹凸面は、
互いに平行に延在する第1群の複数の溝により形成される第1の溝面と、
前記第1群の溝と交差しかつ互いに平行に延在する第2群の複数の溝により形成される第2の溝面とを含むことを特徴とする、請求項1又は請求項2に記載の部品内蔵モジュール。
The uneven surface is
A first groove surface formed by a plurality of grooves of a first group extending in parallel with each other;
The second groove surface formed by a plurality of grooves in a second group that intersects the first group of grooves and extends in parallel with each other. Module with built-in parts.
互いに平行に延在する前記溝は、隣接する前記溝の前記溝面同士が接していることを特徴とする、請求項3又は請求項4に記載の部品内蔵モジュール。   5. The component built-in module according to claim 3, wherein the grooves extending in parallel with each other are in contact with the groove surfaces of the adjacent grooves. 6. 前記凹凸面に、導電材料を含む導電層が形成されていることを特徴とする、請求項1乃至請求項5のいずれか一つに記載の部品内蔵モジュール。   The component built-in module according to claim 1, wherein a conductive layer containing a conductive material is formed on the uneven surface. 前記凹凸面に沿って、前記導電層が形成されていることを特徴とする、請求項6に記載の部品内蔵モジュール。   The component built-in module according to claim 6, wherein the conductive layer is formed along the uneven surface. 前記被覆層と前記部品の他方の前記主面とに対向して配置され、前記部品が実装されるセラミック基板をさらに備えたことを特徴とする、請求項1乃至請求項7のいずれか一つに記載の部品内蔵モジュール。   8. The ceramic substrate according to claim 1, further comprising a ceramic substrate that is disposed to face the covering layer and the other main surface of the component and on which the component is mounted. The module with a built-in component described in 1.
JP2008003538U 2008-05-29 2008-05-29 Built-in module Expired - Fee Related JP3143888U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008003538U JP3143888U (en) 2008-05-29 2008-05-29 Built-in module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008003538U JP3143888U (en) 2008-05-29 2008-05-29 Built-in module

Publications (1)

Publication Number Publication Date
JP3143888U true JP3143888U (en) 2008-08-07

Family

ID=43293783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008003538U Expired - Fee Related JP3143888U (en) 2008-05-29 2008-05-29 Built-in module

Country Status (1)

Country Link
JP (1) JP3143888U (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129437A (en) * 2010-12-17 2012-07-05 Fujitsu Ltd Electronic component, method of manufacturing electronic component, electronic apparatus, and method of manufacturing electronic apparatus
JP2014203998A (en) * 2013-04-05 2014-10-27 日立オートモティブシステムズ株式会社 In-vehicle electronic controller
JP5672242B2 (en) * 2009-12-24 2015-02-18 株式会社村田製作所 Manufacturing method of electronic parts
US9230878B2 (en) 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
JP2016194465A (en) * 2015-04-01 2016-11-17 日立オートモティブシステムズ株式会社 Physical quantity detector
JP2017518644A (en) * 2014-06-26 2017-07-06 アップル インコーポレイテッド Thermal solutions for system-in-package assembly of portable electronic devices
EP2320718A4 (en) * 2008-08-19 2017-08-02 Murata Manufacturing Co. Ltd. Circuit module and method for manufacturing same
WO2018168591A1 (en) * 2017-03-13 2018-09-20 株式会社村田製作所 Module
JP2019138917A (en) * 2019-04-23 2019-08-22 日立オートモティブシステムズ株式会社 Physical quantity detection element
JP2019165121A (en) * 2018-03-20 2019-09-26 株式会社ディスコ Manufacturing method of semiconductor package
US11266010B2 (en) 2014-03-18 2022-03-01 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2320718A4 (en) * 2008-08-19 2017-08-02 Murata Manufacturing Co. Ltd. Circuit module and method for manufacturing same
JP5672242B2 (en) * 2009-12-24 2015-02-18 株式会社村田製作所 Manufacturing method of electronic parts
US9005736B2 (en) 2009-12-24 2015-04-14 Murata Manufacturing Co., Ltd. Electronic component manufacturing method
JP2012129437A (en) * 2010-12-17 2012-07-05 Fujitsu Ltd Electronic component, method of manufacturing electronic component, electronic apparatus, and method of manufacturing electronic apparatus
JP2014203998A (en) * 2013-04-05 2014-10-27 日立オートモティブシステムズ株式会社 In-vehicle electronic controller
US9230878B2 (en) 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
US11266010B2 (en) 2014-03-18 2022-03-01 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
JP2017518644A (en) * 2014-06-26 2017-07-06 アップル インコーポレイテッド Thermal solutions for system-in-package assembly of portable electronic devices
JP2016194465A (en) * 2015-04-01 2016-11-17 日立オートモティブシステムズ株式会社 Physical quantity detector
WO2018168591A1 (en) * 2017-03-13 2018-09-20 株式会社村田製作所 Module
US11171067B2 (en) 2017-03-13 2021-11-09 Murata Manufacturing Co., Ltd. Module having a sealing resin layer with radiating member filled depressions
JP2019165121A (en) * 2018-03-20 2019-09-26 株式会社ディスコ Manufacturing method of semiconductor package
CN110310934A (en) * 2018-03-20 2019-10-08 株式会社迪思科 The manufacturing method of semiconductor packages
JP7075791B2 (en) 2018-03-20 2022-05-26 株式会社ディスコ Semiconductor package manufacturing method
TWI810261B (en) * 2018-03-20 2023-08-01 日商迪思科股份有限公司 Manufacturing method of semiconductor package
CN110310934B (en) * 2018-03-20 2024-02-20 株式会社迪思科 Method for manufacturing semiconductor package
JP2019138917A (en) * 2019-04-23 2019-08-22 日立オートモティブシステムズ株式会社 Physical quantity detection element

Similar Documents

Publication Publication Date Title
JP3143888U (en) Built-in module
US9591747B2 (en) Module board
JP5768889B2 (en) Module manufacturing method and module
WO2016136733A1 (en) Light-emitting element mounting package, light-emitting device, and light-emitting module
US10672697B2 (en) Wiring board and electronic package
JP6791719B2 (en) Substrate for mounting electronic components, electronic devices and electronic modules
US11903120B2 (en) Radio frequency module
JP2007123506A (en) Method for manufacturing circuit module
US20200402873A1 (en) Electronic device mounting board, electronic package, and electronic module
JP4965237B2 (en) Wiring board built-in capacitor and wiring board
JP2018121005A (en) Electronic element mounting substrate, electronic device, and electronic module
EP3370254B1 (en) Wiring substrate, electronic device and electronic module
JP2010123839A (en) Semiconductor module
JP2009071012A (en) Light emitting device, and manufacturing method thereof
JP6271867B2 (en) Electronic component mounting board
CN110476245B (en) Module
JP2007049107A (en) Compound ceramic substrate
WO2012165111A1 (en) Method for producing multi-layer substrate and multi-layer substrate
JP2008118155A (en) Package for semiconductor device
JP4667154B2 (en) Wiring board, electrical element device and composite board
JP2016122978A (en) Electronic element mounting board and electronic device
JP2013012720A (en) Electronic apparatus
JP2013110299A (en) Composite module
WO2017082416A1 (en) Electronic component package
JP6181455B2 (en) Wiring board

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees