JP3143841B2 - 高速シンセサイザのスイッチ回路 - Google Patents
高速シンセサイザのスイッチ回路Info
- Publication number
- JP3143841B2 JP3143841B2 JP05321213A JP32121393A JP3143841B2 JP 3143841 B2 JP3143841 B2 JP 3143841B2 JP 05321213 A JP05321213 A JP 05321213A JP 32121393 A JP32121393 A JP 32121393A JP 3143841 B2 JP3143841 B2 JP 3143841B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- synthesizer
- switch
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数個のＰＬＬシンセ
サイザを切り替て、一つの高速シンセサイザとして動作
させる回路に関するものである。
サイザを切り替て、一つの高速シンセサイザとして動作
させる回路に関するものである。
【０００２】
【従来技術】ＰＬＬシンセサイザで入力周波数を変えて
所定の周波数の出力信号を得ることは可能であるが、こ
の方法では出力信号が安定するまでに時間（ロック時
間）がかかる。従って、周波数の異なる所定の出力信号
を即座に取り出すために複数台のＰＬＬシンセサイザの
出力信号を各々所定の周波数に固定しておき、必要な出
力信号を切替て外部へ出力することにより一台の高速シ
ンセサイザとして動作させる方法がとられている。
所定の周波数の出力信号を得ることは可能であるが、こ
の方法では出力信号が安定するまでに時間（ロック時
間）がかかる。従って、周波数の異なる所定の出力信号
を即座に取り出すために複数台のＰＬＬシンセサイザの
出力信号を各々所定の周波数に固定しておき、必要な出
力信号を切替て外部へ出力することにより一台の高速シ
ンセサイザとして動作させる方法がとられている。
【０００３】図３は従来の高速シンセサイザのスイッチ
回路の構成例を示す図である。ＰＬＬシンセサイザ１と
ＰＬＬシンセサイザ３は互いに独立して動作し、それぞ
れ所定の周波数にロックされて出力信号を出力してい
る。高周波電子スイッチ５はＰＬＬシンセサイザ１の出
力信号とＰＬＬシンセサイザ３の出力信号を切替て外部
へ出力するための切替スイッチである。同図に示すよう
に、複数台（図では２台）のＰＬＬシンセサイザの出力
周波数をそれぞれロックし、高周波電子スイッチ５で切
替て所定の周波数の出力信号を外部へ出力する。
回路の構成例を示す図である。ＰＬＬシンセサイザ１と
ＰＬＬシンセサイザ３は互いに独立して動作し、それぞ
れ所定の周波数にロックされて出力信号を出力してい
る。高周波電子スイッチ５はＰＬＬシンセサイザ１の出
力信号とＰＬＬシンセサイザ３の出力信号を切替て外部
へ出力するための切替スイッチである。同図に示すよう
に、複数台（図では２台）のＰＬＬシンセサイザの出力
周波数をそれぞれロックし、高周波電子スイッチ５で切
替て所定の周波数の出力信号を外部へ出力する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
方法ではＰＬＬシンセサイザ１、３の出力信号は切替ス
イッチ５により切替られるので、外部へ出力していると
きと、出力していないときではＰＬＬシンセサイザ１、
３の負荷変動が激しく、切替時にロックしていた周波数
がずれ出力信号が不安定になり、安定するまでに時間が
かかると云う問題があった。
方法ではＰＬＬシンセサイザ１、３の出力信号は切替ス
イッチ５により切替られるので、外部へ出力していると
きと、出力していないときではＰＬＬシンセサイザ１、
３の負荷変動が激しく、切替時にロックしていた周波数
がずれ出力信号が不安定になり、安定するまでに時間が
かかると云う問題があった。
【０００５】本発明は上述の点に鑑みてなされたもの
で、上記問題点を除去し、切替が速やかに行われる高速
シンセサイザのスイッチ回路を提供することを目的とす
る。
で、上記問題点を除去し、切替が速やかに行われる高速
シンセサイザのスイッチ回路を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明は、複数台（図１では２台）のＰＬＬシンセサイ
ザとアンプと操作信号で動作する高周波電子スイッチを
具備し、各ＰＬＬシンセサイザの出力信号をアンプで増
幅し、一つの信号を高周波電子スイッチで切替て外部へ
出力する高速シンセサイザのスイッチ回路において、図
１に示すように、各ＰＬＬシンセサイザ（１，３）の出
力端子に操作信号で切替動作する第１の高周波電子スイ
ッチ（６，８）と、アンプの入力端子に操作信号で切替
動作する第２の高周波電子スイッチ（７，９）を設け、
複数台のアンプ（２，４）の内１台に電源を切替て供給
する電源高周波電子スイッチ（１４）とを設け、ＰＬＬ
シンセサイザ（１）又は（３）の出力信号を外部へ出力
しない時は、第１の高周波電子スイッチ（６）又は
（８）は該ＰＬＬシンセサイザ（１）又は（３）の出力
端子を該ＰＬＬシンセサイザ（１）又は（３）の出力イ
ンピ−ダンスと同じ値の終端インピ−ダンス（１０）又
は（１２）に切替え接続すると共に、第２の高周波電子
スイッチ（７）又は（９）はアンプ（２）又は（４）の
入力端子を該アンプ（２）又は（４）の入力インピ−ダ
ンスと同じ値の終端インピ−ダンス（１１）または（１
３）に切替て接続し、ＰＬＬシンセサイザ（３）又は
（１）の出力信号を外部へ出力する時は、該出力信号は
第１及び第２の高周波電子スイッチ（８，９又は６，
７）の接点を通り、電源高周波電子スイッチ（１４）で
電源が供給されたアンプ（４）又は（２）で増幅し、高
周波電子スイッチ（５）を介して外部へ出力することを
特徴とする。
本発明は、複数台（図１では２台）のＰＬＬシンセサイ
ザとアンプと操作信号で動作する高周波電子スイッチを
具備し、各ＰＬＬシンセサイザの出力信号をアンプで増
幅し、一つの信号を高周波電子スイッチで切替て外部へ
出力する高速シンセサイザのスイッチ回路において、図
１に示すように、各ＰＬＬシンセサイザ（１，３）の出
力端子に操作信号で切替動作する第１の高周波電子スイ
ッチ（６，８）と、アンプの入力端子に操作信号で切替
動作する第２の高周波電子スイッチ（７，９）を設け、
複数台のアンプ（２，４）の内１台に電源を切替て供給
する電源高周波電子スイッチ（１４）とを設け、ＰＬＬ
シンセサイザ（１）又は（３）の出力信号を外部へ出力
しない時は、第１の高周波電子スイッチ（６）又は
（８）は該ＰＬＬシンセサイザ（１）又は（３）の出力
端子を該ＰＬＬシンセサイザ（１）又は（３）の出力イ
ンピ−ダンスと同じ値の終端インピ−ダンス（１０）又
は（１２）に切替え接続すると共に、第２の高周波電子
スイッチ（７）又は（９）はアンプ（２）又は（４）の
入力端子を該アンプ（２）又は（４）の入力インピ−ダ
ンスと同じ値の終端インピ−ダンス（１１）または（１
３）に切替て接続し、ＰＬＬシンセサイザ（３）又は
（１）の出力信号を外部へ出力する時は、該出力信号は
第１及び第２の高周波電子スイッチ（８，９又は６，
７）の接点を通り、電源高周波電子スイッチ（１４）で
電源が供給されたアンプ（４）又は（２）で増幅し、高
周波電子スイッチ（５）を介して外部へ出力することを
特徴とする。
【０００７】
【作用】ＰＬＬシンセサイザは負荷が急に変動するとロ
ックしていた周波数がずれ、安定化するまでに時間がか
かる。本発明では上記のように、ＰＬＬシンセサイザ
（１）又は（３）の出力信号を外部へ出力しない時は、
第１の高周波電子スイッチ（６）又は（８）は該ＰＬＬ
シンセサイザ（１）又は（３）の出力端子を該ＰＬＬシ
ンセサイザ（１）又は（３）の出力インピ−ダンスと同
じ値の終端インピ−ダンス（１０）又は（１２）に切替
え接続すると共に、第２の高周波電子スイッチ（７）又
は（９）はアンプ（２）又は（４）の入力端子を該アン
プ（２）又は（４）の入力インピ−ダンスと同じ値の終
端インピ−ダンス（１１）又は（１３）に切替て接続
し、ＰＬＬシンセサイザ（３）又は（１）の出力信号を
外部へ出力する時は、該出力信号は第１及び第２の高周
波電子スイッチ（８，９又は６，７）の接点を通り、電
源高周波電子スイッチ（１４）で電源が供給されたアン
プ（４）又は（２）で増幅し、高周波電子スイッチ
（５）を介して外部へ出力するので、切替時の該ＰＬＬ
シンセサイザ（１，３）の負荷変動を防止する。
ックしていた周波数がずれ、安定化するまでに時間がか
かる。本発明では上記のように、ＰＬＬシンセサイザ
（１）又は（３）の出力信号を外部へ出力しない時は、
第１の高周波電子スイッチ（６）又は（８）は該ＰＬＬ
シンセサイザ（１）又は（３）の出力端子を該ＰＬＬシ
ンセサイザ（１）又は（３）の出力インピ−ダンスと同
じ値の終端インピ−ダンス（１０）又は（１２）に切替
え接続すると共に、第２の高周波電子スイッチ（７）又
は（９）はアンプ（２）又は（４）の入力端子を該アン
プ（２）又は（４）の入力インピ−ダンスと同じ値の終
端インピ−ダンス（１１）又は（１３）に切替て接続
し、ＰＬＬシンセサイザ（３）又は（１）の出力信号を
外部へ出力する時は、該出力信号は第１及び第２の高周
波電子スイッチ（８，９又は６，７）の接点を通り、電
源高周波電子スイッチ（１４）で電源が供給されたアン
プ（４）又は（２）で増幅し、高周波電子スイッチ
（５）を介して外部へ出力するので、切替時の該ＰＬＬ
シンセサイザ（１，３）の負荷変動を防止する。
【０００８】図２は切替のタイミングチャ−トである。
図３に示す従来方法の切替回路では切替信号ｓｗで高周
波電子スイッチ５を切替た場合、出力信号ＰはＰＬＬシ
ンセサイザ１の出力ＡからＰＬＬシンセサイザ３の出力
Ｂへ切り替わるが安定するまでに約４００μｓの時間が
かかる。図１に示す本発明の切替回路では不安定な時間
は殆どなく切替ることが出来る。なお、インピ−ダンス
の切替信号ＳＷ２とアンプ電源及び、アンプ出力切替信
号ＳＷ１の時間差はアンプの電源投入から動作までの時
間である（詳細後述）。
図３に示す従来方法の切替回路では切替信号ｓｗで高周
波電子スイッチ５を切替た場合、出力信号ＰはＰＬＬシ
ンセサイザ１の出力ＡからＰＬＬシンセサイザ３の出力
Ｂへ切り替わるが安定するまでに約４００μｓの時間が
かかる。図１に示す本発明の切替回路では不安定な時間
は殆どなく切替ることが出来る。なお、インピ−ダンス
の切替信号ＳＷ２とアンプ電源及び、アンプ出力切替信
号ＳＷ１の時間差はアンプの電源投入から動作までの時
間である（詳細後述）。
【０００９】
【実施例】以下本発明の一実施例を図面に基づいて詳細
に説明する。図１は本発明の高速シンセサイザのスイッ
チ回路の構成例を示す図である。図示するように本発明
の高速シンセサイザのスイッチ回路はＰＬＬシンセサイ
ザ１とＰＬＬシンセサイザ３の２台のシンセサイザの出
力を切替て出力する為のスイッチ回路であり、高周波電
子スイッチ５、６、７、８、９、アンプ２、４、インピ
−ダンス１０、１１、１２、１３、ＦＥＴ電源スイッチ
１４から構成される。
に説明する。図１は本発明の高速シンセサイザのスイッ
チ回路の構成例を示す図である。図示するように本発明
の高速シンセサイザのスイッチ回路はＰＬＬシンセサイ
ザ１とＰＬＬシンセサイザ３の２台のシンセサイザの出
力を切替て出力する為のスイッチ回路であり、高周波電
子スイッチ５、６、７、８、９、アンプ２、４、インピ
−ダンス１０、１１、１２、１３、ＦＥＴ電源スイッチ
１４から構成される。
【００１０】ＰＬＬシンセサイザ１の出力は高周波電子
スイッチ６、７、アンプ２を通り高周波電子スイッチ５
で切替られて外部に出力される。ＰＬＬシンセサイザ３
の出力は高周波電子スイッチ８、９、アンプ４を通り高
周波電子スイッチ５で切替られて外部に出力される。Ｐ
ＬＬシンセサイザ１の出力信号が外部に出力されない時
には、インピ−ダンス１０は高周波電子スイッチ６を介
してＰＬＬシンセサイザ１の終端インピ−ダンスとして
接続される。同様に、ＰＬＬシンセサイザ３の出力信号
が外部に出力されない時には、インピ−ダンス１２は高
周波電子スイッチ８を介してＰＬＬシンセサイザ３の終
端インピ−ダンスとして接続される。インピ−ダンス１
０、１１の値はＰＬＬシンセサイザ１、３の出力インピ
−ダンスと同じ値とする。本回路では５０オ−ムの抵抗
とコンデンサを直列に接続した。
スイッチ６、７、アンプ２を通り高周波電子スイッチ５
で切替られて外部に出力される。ＰＬＬシンセサイザ３
の出力は高周波電子スイッチ８、９、アンプ４を通り高
周波電子スイッチ５で切替られて外部に出力される。Ｐ
ＬＬシンセサイザ１の出力信号が外部に出力されない時
には、インピ−ダンス１０は高周波電子スイッチ６を介
してＰＬＬシンセサイザ１の終端インピ−ダンスとして
接続される。同様に、ＰＬＬシンセサイザ３の出力信号
が外部に出力されない時には、インピ−ダンス１２は高
周波電子スイッチ８を介してＰＬＬシンセサイザ３の終
端インピ−ダンスとして接続される。インピ−ダンス１
０、１１の値はＰＬＬシンセサイザ１、３の出力インピ
−ダンスと同じ値とする。本回路では５０オ−ムの抵抗
とコンデンサを直列に接続した。
【００１１】アンプ２が使用されていないときには、イ
ンピ−ダンス１１は高周波電子スイッチ７を介してアン
プ２の入力端子に接続される。同様に、アンプ４が使用
されていないときには、インピ−ダンス１３は高周波電
子スイッチ９を介してアンプ４の入力端子に接続され
る。インピ−ダンス１１、１３はアンプ２、４の入力イ
ンピ−ダンスと同じ値とする。本回路では５０オ−ムの
抵抗とコンデンサを直列に接続した。
ンピ−ダンス１１は高周波電子スイッチ７を介してアン
プ２の入力端子に接続される。同様に、アンプ４が使用
されていないときには、インピ−ダンス１３は高周波電
子スイッチ９を介してアンプ４の入力端子に接続され
る。インピ−ダンス１１、１３はアンプ２、４の入力イ
ンピ−ダンスと同じ値とする。本回路では５０オ−ムの
抵抗とコンデンサを直列に接続した。
【００１２】図１において、ＰＬＬシンセサイザ１とＰ
ＬＬシンセサイザ３は互いに独立に動作し、それぞれ所
定の周波数に固定されている。ＰＬＬシンセサイザ１の
出力信号は高周波電子スイッチ６、７を通り、アンプ２
で増幅され高周波電子スイッチ５の入力端子５−１に入
力される。ＰＬＬシンセサイザ３の出力信号は高周波電
子スイッチ８、９を通りアンプ４で増幅され高周波電子
スイッチ５の入力端子５−２に入力される。前記各高周
波電子スイッチ５、６、７、８、９は切替信号ＳＷ２、
ＦＥＴ電源スイッチ１４は切替信号ＳＷ１により切替ら
れ、ＰＬＬシンセサイザ１又は、ＰＬＬシンセサイザ３
のどちらか一方の信号を出力するように動作する。
ＬＬシンセサイザ３は互いに独立に動作し、それぞれ所
定の周波数に固定されている。ＰＬＬシンセサイザ１の
出力信号は高周波電子スイッチ６、７を通り、アンプ２
で増幅され高周波電子スイッチ５の入力端子５−１に入
力される。ＰＬＬシンセサイザ３の出力信号は高周波電
子スイッチ８、９を通りアンプ４で増幅され高周波電子
スイッチ５の入力端子５−２に入力される。前記各高周
波電子スイッチ５、６、７、８、９は切替信号ＳＷ２、
ＦＥＴ電源スイッチ１４は切替信号ＳＷ１により切替ら
れ、ＰＬＬシンセサイザ１又は、ＰＬＬシンセサイザ３
のどちらか一方の信号を出力するように動作する。
【００１３】図１に示すようにＰＬＬシンセサイザ１を
出力している状態から、切替信号ＳＷ１及び、切替信号
ＳＷ２により各高周波電子スイッチ５、６、７、８、９
を切替ると、ＰＬＬシンセサイザ１の出力信号は高周波
電子スイッチ６の入力端子６−１から出力端子６−３に
切替られインピ−ダンス１０へ出力される。高周波電子
スイッチ７の出力端子７−３は入力端子７−２に切替ら
れアンプ２の入力端子にインピ−ダンス１１が接続され
る。
出力している状態から、切替信号ＳＷ１及び、切替信号
ＳＷ２により各高周波電子スイッチ５、６、７、８、９
を切替ると、ＰＬＬシンセサイザ１の出力信号は高周波
電子スイッチ６の入力端子６−１から出力端子６−３に
切替られインピ−ダンス１０へ出力される。高周波電子
スイッチ７の出力端子７−３は入力端子７−２に切替ら
れアンプ２の入力端子にインピ−ダンス１１が接続され
る。
【００１４】図２は切替のタイミングチャ−トである。
ＰＬＬシンセサイザ１から出力信号Ｐ１を出力している
状態Ａから切替信号ＳＷ１でアンプ２の電源をアンプ４
に切替ると共に高周波電子スイッチ５をアンプ４の出力
に切替る。アンプ４が動作する時間だけ遅れて切替信号
ＳＷ２で高周波電子スイッチ６、７、８、９を動作させ
インピ−ダンスを切替る。ＰＬＬシンセサイザ３の出力
信号は高周波電子スイッチ８の入力端子８−１から出力
端子８−３に出力され高周波電子スイッチ９の入力端子
９−２から出力端子９−３を通りアンプ４で増幅され、
高周波電子スイッチ５の入力端子５−２から出力端子５
−３を通って外部へ出力される。アンプ４は既に動作を
開始しているので入力インピ−ダンスはインピ−ダンス
１３と同値で変動はない。ＰＬＬシンセサイザ３の出力
インピ−ダンスはインピ−ダンス１２の値と同値で負荷
変動はない。従って、ＰＬＬシンセサイザ２でロックさ
れていた周波数が変化することなく、高周波電子スイッ
チ８、９の動作と同時に安定した状態Ｂの出力信号Ｐ１
を出力することが出来る。
ＰＬＬシンセサイザ１から出力信号Ｐ１を出力している
状態Ａから切替信号ＳＷ１でアンプ２の電源をアンプ４
に切替ると共に高周波電子スイッチ５をアンプ４の出力
に切替る。アンプ４が動作する時間だけ遅れて切替信号
ＳＷ２で高周波電子スイッチ６、７、８、９を動作させ
インピ−ダンスを切替る。ＰＬＬシンセサイザ３の出力
信号は高周波電子スイッチ８の入力端子８−１から出力
端子８−３に出力され高周波電子スイッチ９の入力端子
９−２から出力端子９−３を通りアンプ４で増幅され、
高周波電子スイッチ５の入力端子５−２から出力端子５
−３を通って外部へ出力される。アンプ４は既に動作を
開始しているので入力インピ−ダンスはインピ−ダンス
１３と同値で変動はない。ＰＬＬシンセサイザ３の出力
インピ−ダンスはインピ−ダンス１２の値と同値で負荷
変動はない。従って、ＰＬＬシンセサイザ２でロックさ
れていた周波数が変化することなく、高周波電子スイッ
チ８、９の動作と同時に安定した状態Ｂの出力信号Ｐ１
を出力することが出来る。
【００１５】一方、インピ−ダンス１０の値はＰＬＬシ
ンセサイザ１の出力インピ−ダンスと同値でありＰＬＬ
シンセサイザ１の負荷変動はない。また、インピ−ダン
ス１１の値はアンプ２の動作時の入力インピ−ダンスと
同値であり変動はない。
ンセサイザ１の出力インピ−ダンスと同値でありＰＬＬ
シンセサイザ１の負荷変動はない。また、インピ−ダン
ス１１の値はアンプ２の動作時の入力インピ−ダンスと
同値であり変動はない。
【００１６】
【発明の効果】以上、詳細に説明したように本発明によ
れば、下記のような優れた効果が期待される。従来方法
の切替回路では切替信号で高周波電子スイッチを切替た
場合、出力信号がＰＬＬシンセサイザの出力からＰＬＬ
シンセサイザの出力へ切り替わり安定するまでに約４０
０μｓの時間がかかるが、本発明の切替回路では不安定
な時間は殆どなく切替ることが出来る。従って、ＰＬＬ
シンセサイザ内のアイソレ−ションを高くするためのバ
ッファ回路や抵抗パッド等が少なくてすみ、回路の簡素
化及び電流低減をすることが出来る。
れば、下記のような優れた効果が期待される。従来方法
の切替回路では切替信号で高周波電子スイッチを切替た
場合、出力信号がＰＬＬシンセサイザの出力からＰＬＬ
シンセサイザの出力へ切り替わり安定するまでに約４０
０μｓの時間がかかるが、本発明の切替回路では不安定
な時間は殆どなく切替ることが出来る。従って、ＰＬＬ
シンセサイザ内のアイソレ−ションを高くするためのバ
ッファ回路や抵抗パッド等が少なくてすみ、回路の簡素
化及び電流低減をすることが出来る。
【図１】本発明の高速シンセサイザのスイッチ回路の構
成例を示す図である。
成例を示す図である。
【図２】切替のタイミングチャ−トである。
【図３】従来の高速シンセサイザのスイッチ回路の構成
例を示す図である。
例を示す図である。
１ ＰＬＬシンセサイザ ２ アンプ ３ ＰＬＬシンセサイザ ４ アンプ ５ 高周波電子スイッチ ６ 高周波電子スイッチ ７ 高周波電子スイッチ ８ 高周波電子スイッチ ９ 高周波電子スイッチ １０ インピ−ダンス １１ インピ−ダンス １２ インピ−ダンス １３ インピ−ダンス １４ ＦＥＴ電源スイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−83127（ＪＰ，Ａ) 特開 昭56−34240（ＪＰ，Ａ) 特開 平６−237169（ＪＰ，Ａ) 特開 平６−164385（ＪＰ，Ａ) 特開 平６−350448（ＪＰ，Ａ) 特開 平６−338793（ＪＰ，Ａ) 特開 平５−111026（ＪＰ，Ａ) 特開 平４−189025（ＪＰ，Ａ) 特開 昭62−53515（ＪＰ，Ａ) 実開 平３−120133（ＪＰ，Ｕ) 実開 昭62−53810（ＪＰ，Ｕ) 実開 昭61−154036（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/22
Claims (1)
- 【請求項１】 複数台のＰＬＬシンセサイザとアンプと
操作信号で動作する出力切替スイッチを具備し、前記各
ＰＬＬシンセサイザの出力信号を前記アンプで増幅し、
一つの信号を前記出力切替スイッチで切替て外部へ出力
する高速シンセサイザのスイッチ回路において、 前記各ＰＬＬシンセサイザの出力端子に操作信号で切替
動作する第１の切替スイッチと、アンプの入力端子に操
作信号で切替動作する第２の切替スイッチを設け、前記
複数台のアンプの内１台に電源を切替て供給する電源切
替スイッチとを設け、 ＰＬＬシンセサイザの出力信号を外部へ出力しない時
は、第１の切替スイッチは該ＰＬＬシンセサイザの出力
端子を該ＰＬＬシンセサイザの出力インピ−ダンスと同
じ値の終端インピ−ダンスに切替え接続すると共に、第
２の切替スイッチはアンプの入力端子を該アンプの入力
インピ−ダンスと同じ値の終端インピ−ダンスに切替て
接続し、 ＰＬＬシンセサイザの出力信号を外部へ出力する時は、
該出力信号は第１及び第２の切替スイッチの接点を通
り、前記電源切替スイッチで電源が供給されたアンプで
増幅し、前記出力切替スイッチを介して外部へ出力する
ことを特徴とする高速シンセサイザのスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05321213A JP3143841B2 (ja) | 1993-11-25 | 1993-11-25 | 高速シンセサイザのスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05321213A JP3143841B2 (ja) | 1993-11-25 | 1993-11-25 | 高速シンセサイザのスイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154254A JPH07154254A (ja) | 1995-06-16 |
| JP3143841B2 true JP3143841B2 (ja) | 2001-03-07 |
Family
ID=18130072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05321213A Expired - Fee Related JP3143841B2 (ja) | 1993-11-25 | 1993-11-25 | 高速シンセサイザのスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143841B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011244279A (ja) * | 2010-05-19 | 2011-12-01 | Advantest Corp | Ｐｌｌ周波数シンセサイザ |
-
1993
- 1993-11-25 JP JP05321213A patent/JP3143841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07154254A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101121772B1 (ko) | 직각 위상 오프셋 전원 증폭기 | |
| US6911864B2 (en) | Circuit, including feedback, for reducing DC-offset and noise produced by an amplifier | |
| JPH05299944A (ja) | Ｒｆ電力増幅器 | |
| EP0354517A3 (en) | Center mode control circuit | |
| JP3916006B2 (ja) | 無線フロント・エンド回路 | |
| US20020149426A1 (en) | Class D amplifier | |
| JP3143841B2 (ja) | 高速シンセサイザのスイッチ回路 | |
| JPH10163750A (ja) | 電圧制御発振器 | |
| JP2001068938A (ja) | 電話機の受信機部分 | |
| JP4050354B2 (ja) | 増幅回路 | |
| JP3268901B2 (ja) | Ｔ型フリップフロップ回路 | |
| JP2002185270A (ja) | 電力増幅器および通信機器 | |
| JP2911683B2 (ja) | Ｆｍ／ａｍ受信回路 | |
| JP3122315B2 (ja) | 時分割複信方式通信機 | |
| JP3068044B2 (ja) | 差動増幅器 | |
| JP3434697B2 (ja) | 発振回路、及びこの発振回路を具備する半導体集積回路 | |
| JP2001211090A (ja) | 高周波電力増幅回路およびそれを用いた携帯電話端末 | |
| JP2551330B2 (ja) | ミキサ回路 | |
| JP2001345653A (ja) | 高周波切替回路 | |
| JP2732571B2 (ja) | チューナ用ｐｌｌ回路 | |
| JPH10178316A (ja) | 発振器 | |
| US6130948A (en) | Sound field processor with sound field expanding apparatus | |
| JP2003008452A (ja) | 電力分配合成方法及び電力分配合成回路 | |
| JP2863659B2 (ja) | 高周波増幅装置 | |
| JPH11330891A (ja) | 移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |