JP3142016B2 - 電子楽器用鍵盤装置 - Google Patents
電子楽器用鍵盤装置Info
- Publication number
- JP3142016B2 JP3142016B2 JP03351061A JP35106191A JP3142016B2 JP 3142016 B2 JP3142016 B2 JP 3142016B2 JP 03351061 A JP03351061 A JP 03351061A JP 35106191 A JP35106191 A JP 35106191A JP 3142016 B2 JP3142016 B2 JP 3142016B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- key
- keyboard
- buffer
- electronic musical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/18—Selecting circuits
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/32—Constructional details
- G10H1/34—Switch arrangements, e.g. keyboards or mechanical switches specially adapted for electrophonic musical instruments
- G10H1/344—Structural association with individual keys
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2220/00—Input/output interfacing specifically adapted for electrophonic musical tools or instruments
- G10H2220/155—User input interfaces for electrophonic musical instruments
- G10H2220/265—Key design details; Special characteristics of individual keys of a keyboard; Key-like musical input devices, e.g. finger sensors, pedals, potentiometers, selectors
- G10H2220/271—Velocity sensing for individual keys, e.g. by placing sensors at different points along the kinematic path for individual key velocity estimation by delay measurement between adjacent sensor signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子楽器用鍵盤装置に
関し、特に各鍵に対応した接点スイッチを有する電子楽
器用鍵盤装置に関する。
関し、特に各鍵に対応した接点スイッチを有する電子楽
器用鍵盤装置に関する。
【０００２】
【従来の技術】鍵盤型電子楽器においては、音高指定等
のために鍵盤を用いる。押鍵した鍵に対応する楽音信号
を形成するためには、通常押鍵を電気的に検出すること
が必要である。このため、電子楽器用鍵盤は各鍵に対応
した接点スイッチを有する。押鍵速度も検出する場合
は、接点スイッチとして通常２メイクスイッチを用い
る。
のために鍵盤を用いる。押鍵した鍵に対応する楽音信号
を形成するためには、通常押鍵を電気的に検出すること
が必要である。このため、電子楽器用鍵盤は各鍵に対応
した接点スイッチを有する。押鍵速度も検出する場合
は、接点スイッチとして通常２メイクスイッチを用い
る。
【０００３】鍵盤の各鍵に設けた接点スイッチ用配線を
簡単化するため、回路的には通常接点スイッチのマトリ
クス配置が採用される。すなわち、行線列線を配置し、
それらの交点でマトリクスを構成し、各交点にスイッチ
を接続する。２メイクスイッチは２つの交点に接続す
る。
簡単化するため、回路的には通常接点スイッチのマトリ
クス配置が採用される。すなわち、行線列線を配置し、
それらの交点でマトリクスを構成し、各交点にスイッチ
を接続する。２メイクスイッチは２つの交点に接続す
る。
【０００４】図２に、従来の技術による電子楽器用鍵盤
の接点スイッチ回路を示す。複数の行線Ｘ0 、…、Ｘ15
が電源配線を構成し、これらの行線Ｘ0 、…、Ｘ15と交
差するように複数の信号線（列線）Ｙ0 、…、Ｙ15が配
置されている。列線Ｙ0 〜Ｙ15には、プルアップ抵抗Ｒ
0 〜Ｒ15が直列に接続され、これらのプルアップ抵抗Ｒ
0 〜Ｒ15の他端は接地されている。
の接点スイッチ回路を示す。複数の行線Ｘ0 、…、Ｘ15
が電源配線を構成し、これらの行線Ｘ0 、…、Ｘ15と交
差するように複数の信号線（列線）Ｙ0 、…、Ｙ15が配
置されている。列線Ｙ0 〜Ｙ15には、プルアップ抵抗Ｒ
0 〜Ｒ15が直列に接続され、これらのプルアップ抵抗Ｒ
0 〜Ｒ15の他端は接地されている。
【０００５】行線Ｘ0 〜Ｘ15と列線Ｙ0 〜Ｙ15との各交
点には、ダイオードＤとスイッチＳＷとの直列回路が接
続されている。いずれかのスイッチＳＷが閉じられる
と、行線Ｘに印加された電圧によって行線Ｘからダイオ
ードＤ、スイッチＳＷ、プルアップ抵抗Ｒを通って接地
に電流が流れる。このため、対応する列線Ｙに電圧が生
じ、出力信号を形成する。
点には、ダイオードＤとスイッチＳＷとの直列回路が接
続されている。いずれかのスイッチＳＷが閉じられる
と、行線Ｘに印加された電圧によって行線Ｘからダイオ
ードＤ、スイッチＳＷ、プルアップ抵抗Ｒを通って接地
に電流が流れる。このため、対応する列線Ｙに電圧が生
じ、出力信号を形成する。
【０００６】各交点にダイオードＤを接続しないと、複
数のスイッチＳＷを同時に閉じた場合、電流の逆流によ
り、実際にはスイッチが閉じていない点についてもスイ
ッチが閉じているような誤認識を与える可能性が生じ
る。
数のスイッチＳＷを同時に閉じた場合、電流の逆流によ
り、実際にはスイッチが閉じていない点についてもスイ
ッチが閉じているような誤認識を与える可能性が生じ
る。
【０００７】たとえば、図示のように行線Ｘ3 と列線Ｙ
10の交点、行線Ｘ7 と列線Ｙ10の交点、行線Ｘ7 と列線
Ｙ5 の交点のスイッチが同時に閉じられていると、行線
Ｘ3 に電圧を印加したとき、ダイオードが存在しないと
行線Ｘ7 にも電圧が印加され、行線Ｘ7 と列線Ｙ5 との
交点のスイッチ閉成を介して列線Ｙ5 にも電圧が生じ
る。すなわち、行線Ｘ3 と列線Ｙ5 との交点のスイッチ
閉成と誤認することが生じてしまう。このため、各交点
に逆流防止用のダイオードが必要である。
10の交点、行線Ｘ7 と列線Ｙ10の交点、行線Ｘ7 と列線
Ｙ5 の交点のスイッチが同時に閉じられていると、行線
Ｘ3 に電圧を印加したとき、ダイオードが存在しないと
行線Ｘ7 にも電圧が印加され、行線Ｘ7 と列線Ｙ5 との
交点のスイッチ閉成を介して列線Ｙ5 にも電圧が生じ
る。すなわち、行線Ｘ3 と列線Ｙ5 との交点のスイッチ
閉成と誤認することが生じてしまう。このため、各交点
に逆流防止用のダイオードが必要である。
【０００８】図２に示す接点スイッチ回路においては、
１６本の行線と１６本の列線とによって２５６個のスイ
ッチの閉成を検出することができる。鍵盤の各鍵に２メ
イクスイッチが設けられた場合、図２のマトリクスの２
つの交点を１つの鍵に割り当てればよい。
１６本の行線と１６本の列線とによって２５６個のスイ
ッチの閉成を検出することができる。鍵盤の各鍵に２メ
イクスイッチが設けられた場合、図２のマトリクスの２
つの交点を１つの鍵に割り当てればよい。
【０００９】電子楽器においては、中央演算処理装置
（ＣＰＵ）が用いられるが、近年は電子楽器本体のＣＰ
Ｕとは別に鍵盤にＣＰＵが備えられるようになってき
た。鍵盤における各イベントを検出し、整理した信号の
形態で電子楽器本体のＣＰＵに送信を行なう。
（ＣＰＵ）が用いられるが、近年は電子楽器本体のＣＰ
Ｕとは別に鍵盤にＣＰＵが備えられるようになってき
た。鍵盤における各イベントを検出し、整理した信号の
形態で電子楽器本体のＣＰＵに送信を行なう。
【００１０】
【発明が解決しようとする課題】接点スイッチの閉成検
出にマトリクス方式を用いると、配線数を節約すること
ができるが、マトリクスの各交点に対応するダイオード
が必要となる。
出にマトリクス方式を用いると、配線数を節約すること
ができるが、マトリクスの各交点に対応するダイオード
が必要となる。
【００１１】本発明の目的は、ダイオードを用いずに多
数の鍵に対応する接点スイッチの閉成を検出することの
できる電子楽器用鍵盤装置を提供することである。
数の鍵に対応する接点スイッチの閉成を検出することの
できる電子楽器用鍵盤装置を提供することである。
【００１２】
【課題を解決するための手段】本発明の電子楽器用鍵盤
装置は、複数の鍵を有する鍵盤と、鍵の動きを検出する
ための中央演算処理装置と、前記複数の鍵の各鍵毎に設
けられている第１および第２のスイッチ手段とプルアッ
プ抵抗であって、該第１および第２のスイッチ手段の各
一端と該プルアップ抵抗の一端とが相互接続されたもの
と、前記各鍵毎に設けられたプルアップ抵抗の他端に接
続された電源ラインと、前記中央演算処理装置から前記
複数の鍵の各第１のスイッチ手段の他端に対して共通に
接続された第１の駆動ラインと、前記中央演算処理装置
から前記複数の鍵の各第２のスイッチ手段の他端に対し
て共通に接続された第２の駆動ラインと、前記第１およ
び第２のスイッチ手段とプルアップ抵抗との相互接続点
を各鍵毎に前記中央演算処理装置に接続する複数の検出
ラインとを有する。
装置は、複数の鍵を有する鍵盤と、鍵の動きを検出する
ための中央演算処理装置と、前記複数の鍵の各鍵毎に設
けられている第１および第２のスイッチ手段とプルアッ
プ抵抗であって、該第１および第２のスイッチ手段の各
一端と該プルアップ抵抗の一端とが相互接続されたもの
と、前記各鍵毎に設けられたプルアップ抵抗の他端に接
続された電源ラインと、前記中央演算処理装置から前記
複数の鍵の各第１のスイッチ手段の他端に対して共通に
接続された第１の駆動ラインと、前記中央演算処理装置
から前記複数の鍵の各第２のスイッチ手段の他端に対し
て共通に接続された第２の駆動ラインと、前記第１およ
び第２のスイッチ手段とプルアップ抵抗との相互接続点
を各鍵毎に前記中央演算処理装置に接続する複数の検出
ラインとを有する。
【００１３】
【作用】鍵盤の各鍵に結合している第１及び第２のスイ
ッチには、直接プルアップ抵抗が接続され、ダイオード
は用いられていない。
ッチには、直接プルアップ抵抗が接続され、ダイオード
は用いられていない。
【００１４】このため、多数のダイオードを節約するこ
とができ、その接続工程も省略することができる。各ス
イッチとプルアップ抵抗との相互接続点は、中央演算処
理装置に接続され、プルアップ抵抗に発生した電圧を検
出することができる。
とができ、その接続工程も省略することができる。各ス
イッチとプルアップ抵抗との相互接続点は、中央演算処
理装置に接続され、プルアップ抵抗に発生した電圧を検
出することができる。
【００１５】このため、鍵盤の多数の鍵のいずれを押鍵
したかを確実に検出することができる。鍵盤の各スイッ
チと、中央演算処理装置とを接続する配線数は増加する
が、近年の発達した中央演算処理装置においてはピン数
の制限は緩和されており、大きな困難を生じることな
く、このような配線を実施することができる。
したかを確実に検出することができる。鍵盤の各スイッ
チと、中央演算処理装置とを接続する配線数は増加する
が、近年の発達した中央演算処理装置においてはピン数
の制限は緩和されており、大きな困難を生じることな
く、このような配線を実施することができる。
【００１６】また、鍵盤の多数の鍵をグループ分けし、
時分割によって各グループ毎に押鍵／離鍵を検出するよ
うにすれば、中央演算処理装置内での信号処理も容易に
行なえる。
時分割によって各グループ毎に押鍵／離鍵を検出するよ
うにすれば、中央演算処理装置内での信号処理も容易に
行なえる。
【００１７】また、鍵盤用中央演算処理装置が鍵盤に結
合されているため、鍵盤と外部回路とを接続するケーブ
ル数は増大させる必要はない。
合されているため、鍵盤と外部回路とを接続するケーブ
ル数は増大させる必要はない。
【００１８】
【実施例】図１に、本発明の実施例による電子楽器用鍵
盤装置を示す。図１（Ａ）は鍵盤の１つの鍵の構成を概
略的に示し、図１（Ｂ）は鍵盤用プリント基板の回路を
概略的に示す。
盤装置を示す。図１（Ａ）は鍵盤の１つの鍵の構成を概
略的に示し、図１（Ｂ）は鍵盤用プリント基板の回路を
概略的に示す。
【００１９】図１（Ａ）において、白鍵１はプラスチッ
クによって形成され、弾性部材で構成された支点２によ
って支持されている。白鍵１の下面には、アクチュエー
タ３が設けられ、接点スイッチ７のゴム部材により上方
に押圧されている。白鍵１は、下方に延びるストッパ部
材４を有し、このストッパ部材４がリミッタ５と当接す
ることにより、白鍵１の上方への移動は制限されてい
る。
クによって形成され、弾性部材で構成された支点２によ
って支持されている。白鍵１の下面には、アクチュエー
タ３が設けられ、接点スイッチ７のゴム部材により上方
に押圧されている。白鍵１は、下方に延びるストッパ部
材４を有し、このストッパ部材４がリミッタ５と当接す
ることにより、白鍵１の上方への移動は制限されてい
る。
【００２０】接点スイッチ７の内部には、リング状の接
点９、１１で構成された第１接点と、中央部の接点部材
１０、１２で構成された第２接点とが設けられている。
白鍵１を下方に押圧すると、まず第１接点９、１１が接
触し、やがて第２接点１０、１２が接触する。
点９、１１で構成された第１接点と、中央部の接点部材
１０、１２で構成された第２接点とが設けられている。
白鍵１を下方に押圧すると、まず第１接点９、１１が接
触し、やがて第２接点１０、１２が接触する。
【００２１】これら２種類の接点の閉成時間差を検出す
ることにより、押鍵速度を検出し、タッチ信号を発生す
ることができる。また、いずれかの接点、たとえば第１
接点の閉成を検出し、どの鍵が押鍵されたかの信号を発
生し、音高信号を発生することができる。
ることにより、押鍵速度を検出し、タッチ信号を発生す
ることができる。また、いずれかの接点、たとえば第１
接点の閉成を検出し、どの鍵が押鍵されたかの信号を発
生し、音高信号を発生することができる。
【００２２】接点スイッチ７は、鍵盤用プリント基板２
０上に取り付けられている。この鍵盤用プリント基板２
０の上には、鍵盤用マイコン１５も接続されている。マ
イコン１５は、ＣＰＵ、ＲＯＭ、ＲＡＭ、タイマ等を含
む。
０上に取り付けられている。この鍵盤用プリント基板２
０の上には、鍵盤用マイコン１５も接続されている。マ
イコン１５は、ＣＰＵ、ＲＯＭ、ＲＡＭ、タイマ等を含
む。
【００２３】図１（Ｂ）は、このような鍵盤用プリント
基板２０の回路構成を概略的に示す。各鍵に対応する鍵
回路ユニット６は、並列にマイコン１５と電源ライン１
６に接続されている。各鍵回路ユニット６において、プ
ルアップ抵抗１３が＋５Ｖの電源ラインに接続され、そ
の他端に第１接点の固定接点１１、第２接点の固定接点
１２が接続されている。第１接点の可動接点９は第１駆
動ラインＤｒｖ１に接続され、第２接点の可動接点１０
は第２駆動ラインＤｒｖ２に接続されている。
基板２０の回路構成を概略的に示す。各鍵に対応する鍵
回路ユニット６は、並列にマイコン１５と電源ライン１
６に接続されている。各鍵回路ユニット６において、プ
ルアップ抵抗１３が＋５Ｖの電源ラインに接続され、そ
の他端に第１接点の固定接点１１、第２接点の固定接点
１２が接続されている。第１接点の可動接点９は第１駆
動ラインＤｒｖ１に接続され、第２接点の可動接点１０
は第２駆動ラインＤｒｖ２に接続されている。
【００２４】したがって、可動接点９が固定接点１１に
接触し、第１接点が閉成すると、第１駆動ラインＤｒｖ
１と電源ライン＋５Ｖがプルアップ抵抗１３を介して接
続され、プルアップ抵抗１３に電流が流れる。
接触し、第１接点が閉成すると、第１駆動ラインＤｒｖ
１と電源ライン＋５Ｖがプルアップ抵抗１３を介して接
続され、プルアップ抵抗１３に電流が流れる。
【００２５】同様、可動接点１０が固定接点１２と接触
すると、第２接点が閉成され、プルアップ抵抗１３に電
流が流れる。２つの駆動ラインＤｒｖ１とＤｒｖ２とを
活性化するタイミングをずらすことにより、第１接点と
第２接点の閉成を独立に検出することができる。
すると、第２接点が閉成され、プルアップ抵抗１３に電
流が流れる。２つの駆動ラインＤｒｖ１とＤｒｖ２とを
活性化するタイミングをずらすことにより、第１接点と
第２接点の閉成を独立に検出することができる。
【００２６】なお、プルアップ抵抗１３と第１接点およ
び第２接点との相互接続点は配線１７によってマイコン
１５に直接接続されている。また、駆動ライン１６もマ
イコン１５に接続されている。また、マイコン１５は信
号線１９によって電子楽器本体のＣＰＵと接続され、各
鍵回路ユニット６から受け取る信号を処理し、対応する
信号を電子楽器本体に送信する。
び第２接点との相互接続点は配線１７によってマイコン
１５に直接接続されている。また、駆動ライン１６もマ
イコン１５に接続されている。また、マイコン１５は信
号線１９によって電子楽器本体のＣＰＵと接続され、各
鍵回路ユニット６から受け取る信号を処理し、対応する
信号を電子楽器本体に送信する。
【００２７】図３は、電子楽器のハードウエア構成を示
す。鍵盤２１は多数の白鍵および黒鍵を含み、鍵操作等
に関する情報を検出して鍵盤インターフェイス２２を介
してバス２３に送り出す。電子楽器には、鍵盤２１の
他、種々の操作子２５や操作パネル２７が設けられてい
る。操作子２５における操作は、操作子インターフェイ
ス２６を介してバス２３に送り出され、操作パネル２７
における操作もパネルインターフェイス２８を介してバ
ス２３に送り出される。
す。鍵盤２１は多数の白鍵および黒鍵を含み、鍵操作等
に関する情報を検出して鍵盤インターフェイス２２を介
してバス２３に送り出す。電子楽器には、鍵盤２１の
他、種々の操作子２５や操作パネル２７が設けられてい
る。操作子２５における操作は、操作子インターフェイ
ス２６を介してバス２３に送り出され、操作パネル２７
における操作もパネルインターフェイス２８を介してバ
ス２３に送り出される。
【００２８】これらの信号は、ＣＰＵ３１に取り込ま
れ、所定の処理を行なった後、楽音信号形成パラメータ
となって楽音合成回路３５に送出される。楽音合成回路
３５は楽音信号を形成し、サウンドシステム３６に供給
する。サウンドシステム３６は楽音信号をアナログ信号
とし、スピーカ３７を発音させる。
れ、所定の処理を行なった後、楽音信号形成パラメータ
となって楽音合成回路３５に送出される。楽音合成回路
３５は楽音信号を形成し、サウンドシステム３６に供給
する。サウンドシステム３６は楽音信号をアナログ信号
とし、スピーカ３７を発音させる。
【００２９】なお、ＲＯＭ３２にはＣＰＵ３１で行なう
プログラムが格納されており、ＲＡＭ３３は、ＲＯＭ３
２に格納されたプログラムをＣＰＵ３１が実行する際に
用いられるレジスタ等が収容されている。
プログラムが格納されており、ＲＡＭ３３は、ＲＯＭ３
２に格納されたプログラムをＣＰＵ３１が実行する際に
用いられるレジスタ等が収容されている。
【００３０】図４は、図３に示すＲＡＭ３３に収容され
るレジスタ類の例を示す。図４（Ａ）は、鍵盤の各鍵に
設けられる接点スイッチの第１接点の動作状態を記憶す
るバッファレジスタを示す。第１接点用バッファレジス
タＢ10、Ｂ11は、現在の各第１接点の操作状態と前回の
各第１接点の操作状態を収容し、交互にその役割を変換
するバッファレジスタである。バッファレジスタＢ10、
Ｂ11の上に示した数字は、鍵盤における各鍵の番号に対
応する。
るレジスタ類の例を示す。図４（Ａ）は、鍵盤の各鍵に
設けられる接点スイッチの第１接点の動作状態を記憶す
るバッファレジスタを示す。第１接点用バッファレジス
タＢ10、Ｂ11は、現在の各第１接点の操作状態と前回の
各第１接点の操作状態を収容し、交互にその役割を変換
するバッファレジスタである。バッファレジスタＢ10、
Ｂ11の上に示した数字は、鍵盤における各鍵の番号に対
応する。
【００３１】レジスタ内の“０”と“１”は、それぞれ
第１接点が開いている状態と閉じている状態を表す。バ
ッファＢ10が前回の第１接点の状態を示し、バッファＢ
11が現在の第１接点の状態を表すとすれば、鍵番号２の
鍵は今回新たに押圧されたことを示しており、鍵番号５
７の鍵は今回離鍵された鍵を表す。
第１接点が開いている状態と閉じている状態を表す。バ
ッファＢ10が前回の第１接点の状態を示し、バッファＢ
11が現在の第１接点の状態を表すとすれば、鍵番号２の
鍵は今回新たに押圧されたことを示しており、鍵番号５
７の鍵は今回離鍵された鍵を表す。
【００３２】図４（Ｂ）は、２つの第２接点用バッファ
レジスタＢ20とＢ21を示す。これらのバッファレジスタ
は、図４（Ａ）に示すバッファレジスタ同様、第２接点
の前回の状態と現在の状態を格納するバッファレジスタ
である。各鍵に対応する位置に“１”が格納されていれ
ば、対応する鍵の第２接点が閉じていることを表し、
“０”が格納されていれば対応する鍵の第２接点が開い
ていることを表す。
レジスタＢ20とＢ21を示す。これらのバッファレジスタ
は、図４（Ａ）に示すバッファレジスタ同様、第２接点
の前回の状態と現在の状態を格納するバッファレジスタ
である。各鍵に対応する位置に“１”が格納されていれ
ば、対応する鍵の第２接点が閉じていることを表し、
“０”が格納されていれば対応する鍵の第２接点が開い
ていることを表す。
【００３３】図４（Ｃ）は、カウント記録用バッファレ
ジスタＣＢを示す。カウント記録用バッファレジスタＣ
Ｂも各鍵に対応した位置に情報を記憶する。電子楽器に
はランニングカウンタが設けられており、常にカウント
を行なっている。第１接点が閉じたときは、その時のラ
ンニングカウンタの値をカウント記憶用バッファレジス
タの対応する位置に記憶する。また、第２接点が開いた
ときもカウント記録用バッファレジスタの対応する位置
にランニングカウンタのそのときの値を記憶する。
ジスタＣＢを示す。カウント記録用バッファレジスタＣ
Ｂも各鍵に対応した位置に情報を記憶する。電子楽器に
はランニングカウンタが設けられており、常にカウント
を行なっている。第１接点が閉じたときは、その時のラ
ンニングカウンタの値をカウント記憶用バッファレジス
タの対応する位置に記憶する。また、第２接点が開いた
ときもカウント記録用バッファレジスタの対応する位置
にランニングカウンタのそのときの値を記憶する。
【００３４】図４（Ｄ）は、鍵盤用マイコンから送り出
されるシリアルアウトデータを格納するためのシリアル
アウトバッファＳＯＢを示す。シリアルアウトバッファ
ＳＯＢは、先頭にスタートビット４１を格納し、最後尾
にストップビット４３を有する。スタートビット４１と
ストップビット４３の間は、鍵操作に対応する音高を表
すノートナンバＮＮとタッチ感度を表すタッチカウント
ＴＣＮＴを対にしたデータ４２を操作された鍵の数だけ
収容する。
されるシリアルアウトデータを格納するためのシリアル
アウトバッファＳＯＢを示す。シリアルアウトバッファ
ＳＯＢは、先頭にスタートビット４１を格納し、最後尾
にストップビット４３を有する。スタートビット４１と
ストップビット４３の間は、鍵操作に対応する音高を表
すノートナンバＮＮとタッチ感度を表すタッチカウント
ＴＣＮＴを対にしたデータ４２を操作された鍵の数だけ
収容する。
【００３５】以下、図１に示すような鍵盤装置と図３に
示すようなハードウエア構成を有する電子楽器の動作を
フローチャートを参照して説明する。図５は、鍵盤用Ｃ
ＰＵのメインフローを示すフローチャートである。
示すようなハードウエア構成を有する電子楽器の動作を
フローチャートを参照して説明する。図５は、鍵盤用Ｃ
ＰＵのメインフローを示すフローチャートである。
【００３６】フローがスタートすると、ステップＳ１に
おいてイニシャライズが行なわれ、鍵盤側ＣＰＵと電子
楽器本体側ＣＰＵの接続確認等が行なわれる。次にステ
ップＳ２において、第１接点のスキャン処理が行なわ
れ、全鍵の第１接点の状態が検出され、さらにステップ
Ｓ３において、第２接点のスキャン処理が行なわれ、全
鍵の第２接点の状態が検出される。ステップＳ３の後、
処理はステップＳ２に戻る。
おいてイニシャライズが行なわれ、鍵盤側ＣＰＵと電子
楽器本体側ＣＰＵの接続確認等が行なわれる。次にステ
ップＳ２において、第１接点のスキャン処理が行なわ
れ、全鍵の第１接点の状態が検出され、さらにステップ
Ｓ３において、第２接点のスキャン処理が行なわれ、全
鍵の第２接点の状態が検出される。ステップＳ３の後、
処理はステップＳ２に戻る。
【００３７】なお、このフローでは第１接点の操作と第
２接点の操作を検出し、整理した情報を得るがその情報
の送り出しは行なわれない。鍵イベント等が発生したと
きの情報の送り出しは別に発生する割り込みによって行
なわれる。
２接点の操作を検出し、整理した情報を得るがその情報
の送り出しは行なわれない。鍵イベント等が発生したと
きの情報の送り出しは別に発生する割り込みによって行
なわれる。
【００３８】図６は、第１接点スキャンのフローチャー
トを示す。第１接点スキャン処理がスタートすると、ス
テップＳ１１において、第１接点に接続された駆動線Ｄ
ｒｖ１を活性化するため、レジスタＤｒｖ１に“１”を
収容し、レジスタＤｒｖ２に“０”を収容する。これら
の信号が出力されることにより、第１駆動ラインＤｒｖ
１が活性化し、第１接点の操作状態を検出する準備が行
なわれる。
トを示す。第１接点スキャン処理がスタートすると、ス
テップＳ１１において、第１接点に接続された駆動線Ｄ
ｒｖ１を活性化するため、レジスタＤｒｖ１に“１”を
収容し、レジスタＤｒｖ２に“０”を収容する。これら
の信号が出力されることにより、第１駆動ラインＤｒｖ
１が活性化し、第１接点の操作状態を検出する準備が行
なわれる。
【００３９】次にステップＳ１２において、全第１接点
のＯＮ／ＯＦＦ状態を検出し、図４（Ａ）に示す第１接
点用バッファレジスタＢ1nにその情報を取り込む。な
お、ｎは“０”か“１”であり、Ｂ1nは現在の第１接点
の操作状態を記憶するためのバッファレジスタを示す。
のＯＮ／ＯＦＦ状態を検出し、図４（Ａ）に示す第１接
点用バッファレジスタＢ1nにその情報を取り込む。な
お、ｎは“０”か“１”であり、Ｂ1nは現在の第１接点
の操作状態を記憶するためのバッファレジスタを示す。
【００４０】次にステップＳ１３において、レジスタｉ
に“０”を収容し、鍵走査の開始の準備をする。ステッ
プＳ１４においては、ｉ番目の鍵の第１接点の状態Ｂ1n
〔ｉ〕と前回のｉ番目の鍵の第１接点の操作状態を表す
Ｂ1n' 〔ｉ〕の排他的論理和を取り、その値が“１”か
否かを判定する。排他的論理和が“１”であれば、ｉ番
目の鍵の第１接点の前回の状態と現在の状態が異なるこ
とを示し、“０”であれば前回の状態と現在の状態が同
じであることを示す。
に“０”を収容し、鍵走査の開始の準備をする。ステッ
プＳ１４においては、ｉ番目の鍵の第１接点の状態Ｂ1n
〔ｉ〕と前回のｉ番目の鍵の第１接点の操作状態を表す
Ｂ1n' 〔ｉ〕の排他的論理和を取り、その値が“１”か
否かを判定する。排他的論理和が“１”であれば、ｉ番
目の鍵の第１接点の前回の状態と現在の状態が異なるこ
とを示し、“０”であれば前回の状態と現在の状態が同
じであることを示す。
【００４１】排他的論理和が“１”であれば、ＹＥＳの
矢印にしたがってステップＳ１５に進み、Ｂ1n〔ｉ〕が
“１”、すなわち現在ｉ番目の鍵の第１接点が閉じてい
るかどうかを判定するＢ1n〔ｉ〕が“１”であれば、押
鍵がなされ、第１接点が閉じたことを示しているので、
ＹＥＳの矢印にしたがってステップＳ１６に進む。ステ
ップＳ１６ではｉ番目のカウンタバッファフラグＣＢＦ
〔ｉ〕に“０”を収容する。すなわち、ＣＢＦ〔ｉ〕＝
０は、第１接点が閉じられていることを表す。
矢印にしたがってステップＳ１５に進み、Ｂ1n〔ｉ〕が
“１”、すなわち現在ｉ番目の鍵の第１接点が閉じてい
るかどうかを判定するＢ1n〔ｉ〕が“１”であれば、押
鍵がなされ、第１接点が閉じたことを示しているので、
ＹＥＳの矢印にしたがってステップＳ１６に進む。ステ
ップＳ１６ではｉ番目のカウンタバッファフラグＣＢＦ
〔ｉ〕に“０”を収容する。すなわち、ＣＢＦ〔ｉ〕＝
０は、第１接点が閉じられていることを表す。
【００４２】次にステップＳ１７において、ランニング
カウンタＲＣの値を、ｉ番目のカウンタバッファＣＢ
〔ｉ〕に格納する。すなわち、対応する鍵の第１接点が
閉じた時間が記憶される。ステップＳ１７の後、フロー
はステップＳ２３に進む。
カウンタＲＣの値を、ｉ番目のカウンタバッファＣＢ
〔ｉ〕に格納する。すなわち、対応する鍵の第１接点が
閉じた時間が記憶される。ステップＳ１７の後、フロー
はステップＳ２３に進む。
【００４３】ステップＳ１４において、排他的論理和が
“１”でない、すなわち前回の第１接点の状態と現在の
状態と同一である場合は、ＮＯの矢印にしたがって直ち
にステップＳ２３に進む。すなわち、対応する第１接点
が何の変化も生じていないときは処理は行なわず、次の
鍵の処理に向かう。
“１”でない、すなわち前回の第１接点の状態と現在の
状態と同一である場合は、ＮＯの矢印にしたがって直ち
にステップＳ２３に進む。すなわち、対応する第１接点
が何の変化も生じていないときは処理は行なわず、次の
鍵の処理に向かう。
【００４４】ステップＳ１５において、操作された鍵の
第１接点の状態Ｂ1n〔ｉ〕が“１”でない、すなわち第
１接点が開いた場合はＮＯの矢印にしたがってステップ
Ｓ１８に進む。
第１接点の状態Ｂ1n〔ｉ〕が“１”でない、すなわち第
１接点が開いた場合はＮＯの矢印にしたがってステップ
Ｓ１８に進む。
【００４５】ステップＳ１８では、ｉ番目のカウンタバ
ッファフラグＣＢＦ〔ｉ〕が“１”か否かを判定する。
なお、カウンタバッファフラグＣＢＦは、ステップＳ１
６で示すように、第１接点が閉じたとき“０”を収容
し、後述するように第２接点が開いたとき“１”を収容
する。すなわち、ＣＢＦが“１”か否かを判定すること
は、第２接点が開いているかどうかを判定することであ
る。
ッファフラグＣＢＦ〔ｉ〕が“１”か否かを判定する。
なお、カウンタバッファフラグＣＢＦは、ステップＳ１
６で示すように、第１接点が閉じたとき“０”を収容
し、後述するように第２接点が開いたとき“１”を収容
する。すなわち、ＣＢＦが“１”か否かを判定すること
は、第２接点が開いているかどうかを判定することであ
る。
【００４６】ＣＢＦ〔ｉ〕＝１で、第２接点が開いてい
るときは、ステップＳ１５で判定した第１接点の開放
は、対応する鍵の離鍵を表すので、ＹＥＳの矢印にした
がってステップＳ１９に進む。ステップＳ１９では、番
号を順次指定するシリアルアウトカウンタＳＯＣをイン
クリメントする。
るときは、ステップＳ１５で判定した第１接点の開放
は、対応する鍵の離鍵を表すので、ＹＥＳの矢印にした
がってステップＳ１９に進む。ステップＳ１９では、番
号を順次指定するシリアルアウトカウンタＳＯＣをイン
クリメントする。
【００４７】次にステップＳ２０において、現在のラン
ニングカウンタＲＣの値からｉ番目の鍵に関して記憶し
ているカウンタバッファＣＢ〔ｉ〕の値を差引き、その
差をタッチカウントレジスタＴＣＮＴに格納する。な
お、カウンタバッファＣＢ〔ｉ〕には、第２接点が開い
たときのランニングカウンタＲＣの値が記憶されてお
り、ＲＣ−ＣＢ〔ｉ〕は第２接点開放から第１接点開放
に到るまでのカウント数を表す。すなわち、ＴＣＮＴに
は離鍵速度に対応する数値が記憶される。
ニングカウンタＲＣの値からｉ番目の鍵に関して記憶し
ているカウンタバッファＣＢ〔ｉ〕の値を差引き、その
差をタッチカウントレジスタＴＣＮＴに格納する。な
お、カウンタバッファＣＢ〔ｉ〕には、第２接点が開い
たときのランニングカウンタＲＣの値が記憶されてお
り、ＲＣ−ＣＢ〔ｉ〕は第２接点開放から第１接点開放
に到るまでのカウント数を表す。すなわち、ＴＣＮＴに
は離鍵速度に対応する数値が記憶される。
【００４８】ステップＳ２１においては、ＳＯＣ番目の
シリアルアウトバッファのノートナンバＳＯＢＮ〔ＳＯ
Ｃ〕に対応する鍵の番号であるｉを収容し、同じＳＯＣ
番目のシリアルアウトバッファのタイマ部ＳＯＢＴ〔Ｓ
ＯＣ〕にタッチカウントＴＣＮＴを格納する。このよう
にして、何番目の鍵がどのような速度で離鍵されたかが
記憶される。
シリアルアウトバッファのノートナンバＳＯＢＮ〔ＳＯ
Ｃ〕に対応する鍵の番号であるｉを収容し、同じＳＯＣ
番目のシリアルアウトバッファのタイマ部ＳＯＢＴ〔Ｓ
ＯＣ〕にタッチカウントＴＣＮＴを格納する。このよう
にして、何番目の鍵がどのような速度で離鍵されたかが
記憶される。
【００４９】続いてステップＳ２２において、ＳＯＣ番
目のシリアルアウトバッファのノート部ＳＯＢＮ〔ＳＯ
Ｃ〕の最上位ビットＭＳＢをリセットし、キーオフイベ
ントがあったことを記憶する。
目のシリアルアウトバッファのノート部ＳＯＢＮ〔ＳＯ
Ｃ〕の最上位ビットＭＳＢをリセットし、キーオフイベ
ントがあったことを記憶する。
【００５０】これらの処理の後、ステップＳ２３におい
てｉをインクリメントし、次の鍵の第１接点をスキャン
する。ステップＳ２４においては、ｉ＝６１か否かを判
定する。本実施例においては、図４（Ａ）に示すよう
に、鍵番号は０〜６０であり、ｉ＝６１は最終鍵の処理
が終了しているか否かを判定していることになる。最終
鍵の処理が終わっていなければ、ＮＯの矢印にしたがっ
てステップＳ１４に戻る。
てｉをインクリメントし、次の鍵の第１接点をスキャン
する。ステップＳ２４においては、ｉ＝６１か否かを判
定する。本実施例においては、図４（Ａ）に示すよう
に、鍵番号は０〜６０であり、ｉ＝６１は最終鍵の処理
が終了しているか否かを判定していることになる。最終
鍵の処理が終わっていなければ、ＮＯの矢印にしたがっ
てステップＳ１４に戻る。
【００５１】最終鍵であれば、ＹＥＳの矢印にしたがっ
てステップＳ２５に進み、バッファレジスタＢ1nのｎを
反転し、現在の第１接点の状態を表すバッファを前回の
第１接点の状態を表すバッファに変更し、役割を交代さ
せる。その後、フローはリターンする。
てステップＳ２５に進み、バッファレジスタＢ1nのｎを
反転し、現在の第１接点の状態を表すバッファを前回の
第１接点の状態を表すバッファに変更し、役割を交代さ
せる。その後、フローはリターンする。
【００５２】図７は、第２接点のスキャンのフローチャ
ートを示す。フローがスタートすると、ステップＳ３１
において、第２接点をスキャンするための第２駆動ライ
ンを活性化するため、レジスタＤｒｖ１に“０”を収容
し、レジスタＤｒｖ２に“１”を収容し、対応する信号
を出力する。
ートを示す。フローがスタートすると、ステップＳ３１
において、第２接点をスキャンするための第２駆動ライ
ンを活性化するため、レジスタＤｒｖ１に“０”を収容
し、レジスタＤｒｖ２に“１”を収容し、対応する信号
を出力する。
【００５３】次にステップＳ３２において、全第２接点
のＯＮ／ＯＦＦ状態を検出し、第２接点用バッファメモ
リＢ2mに第２接点の操作状態を取り込む。続いてステッ
プＳ３３において、レジスタｉに“０”を収容し、第２
接点スキャンの準備を行なう。
のＯＮ／ＯＦＦ状態を検出し、第２接点用バッファメモ
リＢ2mに第２接点の操作状態を取り込む。続いてステッ
プＳ３３において、レジスタｉに“０”を収容し、第２
接点スキャンの準備を行なう。
【００５４】ステップＳ３４においては、ｉ番目の鍵の
第２接点の前回の状態と今回の状態との間に変化が生じ
たか否かを判定する。すなわち、バッファメモリＢ
2m〔ｉ〕とＢ2m' 〔ｉ〕の排他的論理和を取り、その値
が“１”か否かを判定する。排他的論理和が“１”であ
れば、前回の第２接点の状態と今回の第２接点の状態と
が異なることを表しており、第２接点のイベントがあっ
たことを示す。
第２接点の前回の状態と今回の状態との間に変化が生じ
たか否かを判定する。すなわち、バッファメモリＢ
2m〔ｉ〕とＢ2m' 〔ｉ〕の排他的論理和を取り、その値
が“１”か否かを判定する。排他的論理和が“１”であ
れば、前回の第２接点の状態と今回の第２接点の状態と
が異なることを表しており、第２接点のイベントがあっ
たことを示す。
【００５５】排他的論理和が“１”のときは、ＹＥＳの
矢印にしたがってステップＳ３５に進む。ステップＳ３
５では、ｉ番目の第２接点の状態Ｂ2m〔ｉ〕が“１”、
すなわち閉じている、か否かを判定する。
矢印にしたがってステップＳ３５に進む。ステップＳ３
５では、ｉ番目の第２接点の状態Ｂ2m〔ｉ〕が“１”、
すなわち閉じている、か否かを判定する。
【００５６】第２接点イベントがあり、現在第２接点が
閉じている場合はＢ2m〔ｉ〕＝１であるので、ＹＥＳの
矢印にしたがってステップＳ３６に進む。ステップＳ３
６においては、ｉ番目のカウントバッファフラグＣＢＦ
〔ｉ〕が“０”か否かを判定する。
閉じている場合はＢ2m〔ｉ〕＝１であるので、ＹＥＳの
矢印にしたがってステップＳ３６に進む。ステップＳ３
６においては、ｉ番目のカウントバッファフラグＣＢＦ
〔ｉ〕が“０”か否かを判定する。
【００５７】図６のステップＳ１６で示すように、カウ
ントバッファフラグＣＢＦは、第１接点が閉成されたと
き“０”を収容している。したがって、ステップＳ３６
においてカウントバッファフラグＣＢＦ〔ｉ〕が“０”
であれば、第１接点に続いて第２接点が閉成されたこと
を表している。
ントバッファフラグＣＢＦは、第１接点が閉成されたと
き“０”を収容している。したがって、ステップＳ３６
においてカウントバッファフラグＣＢＦ〔ｉ〕が“０”
であれば、第１接点に続いて第２接点が閉成されたこと
を表している。
【００５８】この場合は、ＹＥＳの矢印にしたがってス
テップＳ３７に進み、レジスタＳＯＣをインクリメント
する。続いてステップＳ３８において、ランニングカウ
ンタＲＣの現在の値からｉ番目のカウントバッファＣＢ
〔ｉ〕に記憶された第１接点閉成時のランニングカウン
トの値を差引き、その差をタッチカウントＴＣＮＴに格
納する。したがって、タッチカウントＴＣＮＴには第１
接点閉成から第２接点閉成までに要した時間に対応する
カウント値が記憶される。
テップＳ３７に進み、レジスタＳＯＣをインクリメント
する。続いてステップＳ３８において、ランニングカウ
ンタＲＣの現在の値からｉ番目のカウントバッファＣＢ
〔ｉ〕に記憶された第１接点閉成時のランニングカウン
トの値を差引き、その差をタッチカウントＴＣＮＴに格
納する。したがって、タッチカウントＴＣＮＴには第１
接点閉成から第２接点閉成までに要した時間に対応する
カウント値が記憶される。
【００５９】ステップＳ３９においては、現在検出中で
ある鍵に対応する番号ｉを、シリアルアウトバッファの
ノート部ＳＯＢＮ〔ＳＯＣ〕に格納し、ステップＳ３８
で得られたタッチカウントの値をシリアルアウトバッフ
ァのタイマ部ＳＯＢＴ〔ＳＯＣ〕に格納する。
ある鍵に対応する番号ｉを、シリアルアウトバッファの
ノート部ＳＯＢＮ〔ＳＯＣ〕に格納し、ステップＳ３８
で得られたタッチカウントの値をシリアルアウトバッフ
ァのタイマ部ＳＯＢＴ〔ＳＯＣ〕に格納する。
【００６０】また、押鍵を表すため、ＳＯＢＮ〔ＳＯ
Ｃ〕の最上位ビットＭＳＢをセットする。その後、ステ
ップＳ４２において、ｉをインクリメントする。ステッ
プＳ３４において、排他的論理和が“１”でないとき
は、ｉ番目の第２接点に変化が生じていないことを示し
ているので、ＮＯの矢印にしたがって直ちにステップＳ
４２に移る。
Ｃ〕の最上位ビットＭＳＢをセットする。その後、ステ
ップＳ４２において、ｉをインクリメントする。ステッ
プＳ３４において、排他的論理和が“１”でないとき
は、ｉ番目の第２接点に変化が生じていないことを示し
ているので、ＮＯの矢印にしたがって直ちにステップＳ
４２に移る。
【００６１】また、ステップＳ３５において、Ｂ
2m〔ｉ〕が“１”でないときは、第２接点が開放されて
いることを示しているため、ＮＯの矢印にしたがってス
テップＳ４０に進み、カウントバッファフラグＣＢＦ
〔ｉ〕に“１”を収容し、離鍵動作が開始したことを記
憶する。
2m〔ｉ〕が“１”でないときは、第２接点が開放されて
いることを示しているため、ＮＯの矢印にしたがってス
テップＳ４０に進み、カウントバッファフラグＣＢＦ
〔ｉ〕に“１”を収容し、離鍵動作が開始したことを記
憶する。
【００６２】次にステップＳ４１において、第２接点が
開放されたときのランニングカウントＲＣの値をカウン
トバッファＣＢ〔ｉ〕に格納し、離鍵速度検出の準備を
する。続いてステップＳ４２に進む。
開放されたときのランニングカウントＲＣの値をカウン
トバッファＣＢ〔ｉ〕に格納し、離鍵速度検出の準備を
する。続いてステップＳ４２に進む。
【００６３】また、ステップＳ３６において、カウント
バッファフラグＣＤＦ〔ｉ〕が“０”でないときは、第
１接点が閉成されていないのに第２接点が閉成されたこ
とを示すため、この第２接点閉成は無視して、ＮＯの矢
印にしたがって直ちにステップＳ４２に進む。
バッファフラグＣＤＦ〔ｉ〕が“０”でないときは、第
１接点が閉成されていないのに第２接点が閉成されたこ
とを示すため、この第２接点閉成は無視して、ＮＯの矢
印にしたがって直ちにステップＳ４２に進む。
【００６４】ステップＳ４２においては、鍵番号ｉをイ
ンクリメントして次の鍵のスキャンの準備をする。続い
てステップＳ４３においては、鍵番号を示すレジスタｉ
の数値が６１か否かを判定する。すなわち最終鍵か否か
が判定される。最終鍵でないときは、ＮＯの矢印にした
がってステップＳ３４に戻る。
ンクリメントして次の鍵のスキャンの準備をする。続い
てステップＳ４３においては、鍵番号を示すレジスタｉ
の数値が６１か否かを判定する。すなわち最終鍵か否か
が判定される。最終鍵でないときは、ＮＯの矢印にした
がってステップＳ３４に戻る。
【００６５】最終鍵であればＹＥＳの矢印にしたがって
ステップＳ４４に進み、バッファメモリＢ2mのｍを反転
し、第２接点用の２つのバッファメモリの役割を交代さ
せる。
ステップＳ４４に進み、バッファメモリＢ2mのｍを反転
し、第２接点用の２つのバッファメモリの役割を交代さ
せる。
【００６６】続いてステップＳ４５において、シリアル
アウトカウントＳＯＣの値が正か否かを判定する。ＳＯ
Ｃが正であればイベントバッファにデータがあることを
示しているので、ＹＥＳの矢印にしたがってステップＳ
４６に進み、割り込み要求フラグをセットする。ＳＯＣ
が“０”であれば送るべきデータが存在しないので、ス
テップＳ４６はバイパスする。その後、フローはリター
ンする。
アウトカウントＳＯＣの値が正か否かを判定する。ＳＯ
Ｃが正であればイベントバッファにデータがあることを
示しているので、ＹＥＳの矢印にしたがってステップＳ
４６に進み、割り込み要求フラグをセットする。ＳＯＣ
が“０”であれば送るべきデータが存在しないので、ス
テップＳ４６はバイパスする。その後、フローはリター
ンする。
【００６７】図８は、鍵盤側ＣＰＵの割り込み処理を示
すフローチャートである。処理がスタートすると、ステ
ップＳ５１において、発生した割り込み要求フラグをリ
セットする。続いてステップＳ５２においてシリアルデ
ータ出力ポートにスタートビットを出力する。
すフローチャートである。処理がスタートすると、ステ
ップＳ５１において、発生した割り込み要求フラグをリ
セットする。続いてステップＳ５２においてシリアルデ
ータ出力ポートにスタートビットを出力する。
【００６８】ステップＳ５３においては、スタートビッ
トに続いてシリアルデータ出力ポートにノートナンバと
してＳＯＢＮ〔ＳＯＣ〕とタイマカウントとしてＳＯＢ
Ｔ〔ＳＯＣ〕のデータを出力する。
トに続いてシリアルデータ出力ポートにノートナンバと
してＳＯＢＮ〔ＳＯＣ〕とタイマカウントとしてＳＯＢ
Ｔ〔ＳＯＣ〕のデータを出力する。
【００６９】ステップＳ５４においては、１つのデータ
を送信したことを記録するため、カウンタＳＯＣをデク
リンメントする。次にステップＳ５５において、カウン
タＳＯＣが“０”になったか否かを判定する。カウンタ
ＳＯＣが“０”でなければ、ＮＯの矢印にしたがってス
テップＳ５３に戻り、データの出力を続ける。
を送信したことを記録するため、カウンタＳＯＣをデク
リンメントする。次にステップＳ５５において、カウン
タＳＯＣが“０”になったか否かを判定する。カウンタ
ＳＯＣが“０”でなければ、ＮＯの矢印にしたがってス
テップＳ５３に戻り、データの出力を続ける。
【００７０】カウンタＳＯＣが“０”になったときは、
ステップＳ５５からＹＥＳの矢印にしたがってステップ
Ｓ５６に進み、シリアルデータ出力ポートにストップビ
ットを出力し、データ送信が終了したことを表す。その
後、割り込み復帰を行なう。
ステップＳ５５からＹＥＳの矢印にしたがってステップ
Ｓ５６に進み、シリアルデータ出力ポートにストップビ
ットを出力し、データ送信が終了したことを表す。その
後、割り込み復帰を行なう。
【００７１】このようにして、鍵盤側ＣＰＵから電子楽
器本体側ＣＰＵに第１接点および第２接点の走査結果を
示すデータが送信される。図９は、電子楽器本体側のＣ
ＰＵのメインフローを示すフローチャートである。
器本体側ＣＰＵに第１接点および第２接点の走査結果を
示すデータが送信される。図９は、電子楽器本体側のＣ
ＰＵのメインフローを示すフローチャートである。
【００７２】処理がスタートすると、ステップＳ６１に
おいてイニシャライズ処理が行なわれ、レジスタ類の準
備がなされる。続いてステップＳ６２において、鍵割り
込み処理が行なわれる。すなわち、鍵盤側ＣＰＵが鍵操
作を検出し、鍵割り込みが発生したときは本体側ＣＰＵ
からシリアルポートの監視が行なわれる。
おいてイニシャライズ処理が行なわれ、レジスタ類の準
備がなされる。続いてステップＳ６２において、鍵割り
込み処理が行なわれる。すなわち、鍵盤側ＣＰＵが鍵操
作を検出し、鍵割り込みが発生したときは本体側ＣＰＵ
からシリアルポートの監視が行なわれる。
【００７３】次にステップＳ６３において、鍵操作に対
応する発音処理が行なわれる。続いてステップＳ６４に
おいて、操作子の操作に対応する操作子処理が行なわ
れ、ステップＳ６５においてパネルの操作に対応するパ
ネル処理が行なわれる。続いて処理はステップＳ６２に
リターンする。
応する発音処理が行なわれる。続いてステップＳ６４に
おいて、操作子の操作に対応する操作子処理が行なわ
れ、ステップＳ６５においてパネルの操作に対応するパ
ネル処理が行なわれる。続いて処理はステップＳ６２に
リターンする。
【００７４】図１０は、本体側ＣＰＵにおける鍵割り込
み処理を示すフローチャートである。処理がスタートす
ると、ステップＳ７１においてシリアル入力ポートを監
視する。ステップＳ７２において、シリアル入力ポート
にスタートビットが検出されたか否かを判定する。スタ
ートビットが検出されたときは、ＹＥＳの矢印にしたが
ってステップＳ７３に進み、割り込み要求フラグをセッ
トする。
み処理を示すフローチャートである。処理がスタートす
ると、ステップＳ７１においてシリアル入力ポートを監
視する。ステップＳ７２において、シリアル入力ポート
にスタートビットが検出されたか否かを判定する。スタ
ートビットが検出されたときは、ＹＥＳの矢印にしたが
ってステップＳ７３に進み、割り込み要求フラグをセッ
トする。
【００７５】スタートビットが検出されないときは、ス
テップＳ７３はバイパスする。その後、処理はリターン
する。図１１は、本体側ＣＰＵの発音処理を示すフロー
チャートである。処理がスタートすると、ステップＳ８
１においてバッファカウンタＢＣが正か否かを判定す
る。バッファカウンタＢＣには押鍵、離鍵等のデータが
存在するとき、その数が記憶されている。したがって、
ＢＣ＝０は鍵イベントがないことを示す。
テップＳ７３はバイパスする。その後、処理はリターン
する。図１１は、本体側ＣＰＵの発音処理を示すフロー
チャートである。処理がスタートすると、ステップＳ８
１においてバッファカウンタＢＣが正か否かを判定す
る。バッファカウンタＢＣには押鍵、離鍵等のデータが
存在するとき、その数が記憶されている。したがって、
ＢＣ＝０は鍵イベントがないことを示す。
【００７６】バッファカウンタＢＣが正のときは、鍵イ
ベントが存在するためＹＥＳの矢印にしたがってステッ
プＳ８２に進み、鍵イベントのノートナンバを示すレジ
スタＥＶＮ〔ＢＣ〕の最上位ビットＭＳＢが“１”か否
かを判定する。ＭＳＢが“１”であることは、キーオン
がされていることを示す。
ベントが存在するためＹＥＳの矢印にしたがってステッ
プＳ８２に進み、鍵イベントのノートナンバを示すレジ
スタＥＶＮ〔ＢＣ〕の最上位ビットＭＳＢが“１”か否
かを判定する。ＭＳＢが“１”であることは、キーオン
がされていることを示す。
【００７７】ＥＶＮ〔ＢＣ〕のＭＳＢが“１”のとき
は、ＹＥＳの矢印にしたがってステップＳ８３に進み、
ノートオン処理を行なう。ＭＳＢが“１”でないとき
は、キーオフイベントを示しているため、ＮＯの矢印に
したがってステップＳ８４に進み、ノートオフ処理を行
なう。
は、ＹＥＳの矢印にしたがってステップＳ８３に進み、
ノートオン処理を行なう。ＭＳＢが“１”でないとき
は、キーオフイベントを示しているため、ＮＯの矢印に
したがってステップＳ８４に進み、ノートオフ処理を行
なう。
【００７８】これらの処理の後、ステップＳ８５に進
み、バッファカウンタＢＣをデクリメントする。続いて
ステップＳ８６において、バッファカウンタＢＣが
“０”になったか否かを判定する。バッファカウンタＢ
Ｃが“０”でなければ、データが残っているため、ステ
ップＳ８２にリターンする。バッファカウンタＢＣが
“０”であれば、ＹＥＳの矢印にしたがってリターンす
る。なお、ステップＳ８１において、バッファカウンタ
ＢＣが“０”の場合はＮＯの矢印にしたがって直ちにリ
ターンする。
み、バッファカウンタＢＣをデクリメントする。続いて
ステップＳ８６において、バッファカウンタＢＣが
“０”になったか否かを判定する。バッファカウンタＢ
Ｃが“０”でなければ、データが残っているため、ステ
ップＳ８２にリターンする。バッファカウンタＢＣが
“０”であれば、ＹＥＳの矢印にしたがってリターンす
る。なお、ステップＳ８１において、バッファカウンタ
ＢＣが“０”の場合はＮＯの矢印にしたがって直ちにリ
ターンする。
【００７９】図１２は、電子楽器本体側ＣＰＵの割り込
み処理を示すフローチャートである。処理がスタートす
ると、ステップＳ９１において、割り込み要求フラグを
リセットする。
み処理を示すフローチャートである。処理がスタートす
ると、ステップＳ９１において、割り込み要求フラグを
リセットする。
【００８０】続いてステップＳ９２において、バッファ
カウンタＢＣに“０”を収容し、次回の準備を行なう。
続いてステップＳ９３において、シリアルデータ入力ポ
ートを監視する。
カウンタＢＣに“０”を収容し、次回の準備を行なう。
続いてステップＳ９３において、シリアルデータ入力ポ
ートを監視する。
【００８１】ステップＳ９４において、シリアルデータ
入力ポートにストップビットを検出したか否かを判定す
る。ストップビットを検出したときは、ＹＥＳの矢印に
したがって直ちに割り込み復帰する。ストップビットを
検出しなかったときは、ＮＯの矢印にしたがってステッ
プＳ９５に進む。
入力ポートにストップビットを検出したか否かを判定す
る。ストップビットを検出したときは、ＹＥＳの矢印に
したがって直ちに割り込み復帰する。ストップビットを
検出しなかったときは、ＮＯの矢印にしたがってステッ
プＳ９５に進む。
【００８２】ステップＳ９５においては、シリアルデー
タ入力ポートより次のデータのノートナンバＮＮおよび
タイマカウントＴＣＮＴを得る。ノートナンバＮＮは発
音すべき音の音高を示し、タイマカウントＴＣＮＴはタ
ッチ速度に対応するカウント値を示す。これらのデータ
に基づいて、本体側ＣＰＵはどのような音を発生させる
かの処理を行なう。
タ入力ポートより次のデータのノートナンバＮＮおよび
タイマカウントＴＣＮＴを得る。ノートナンバＮＮは発
音すべき音の音高を示し、タイマカウントＴＣＮＴはタ
ッチ速度に対応するカウント値を示す。これらのデータ
に基づいて、本体側ＣＰＵはどのような音を発生させる
かの処理を行なう。
【００８３】続いてステップＳ９６において、バッファ
カウントＢＣをインクリメントし、ステップＳ９７に進
む。ステップＳ９７においては、ノートナンバＮＮをイ
ベントのノートナンバを収容するレジスタＥＶＮ〔Ｂ
Ｃ〕に収容し、タッチカウントＴＣＮＴをイベントのカ
ウンタナンバを表すレジスタＥＶＴ〔ＢＣ〕に収納す
る。続いてステップＳ９３にリターンする。
カウントＢＣをインクリメントし、ステップＳ９７に進
む。ステップＳ９７においては、ノートナンバＮＮをイ
ベントのノートナンバを収容するレジスタＥＶＮ〔Ｂ
Ｃ〕に収容し、タッチカウントＴＣＮＴをイベントのカ
ウンタナンバを表すレジスタＥＶＴ〔ＢＣ〕に収納す
る。続いてステップＳ９３にリターンする。
【００８４】このようにして、鍵盤側ＣＰＵから割り込
み要求が発生したときは、電子楽器本体側ＣＰＵが割り
込み処理を行ない、対応する楽音を発生させる。なお、
割り込み要求が生じたときは、直ちに割り込み処理を行
なうフローを示したが、鍵盤側ＣＰＵから割り込み要求
があったとき、電子楽器本体側ＣＰＵがその動作状態に
応じた応答を行ない、割り込み処理を行なえるタイミン
グで割り込み処理を行なうようにしてもよい。
み要求が発生したときは、電子楽器本体側ＣＰＵが割り
込み処理を行ない、対応する楽音を発生させる。なお、
割り込み要求が生じたときは、直ちに割り込み処理を行
なうフローを示したが、鍵盤側ＣＰＵから割り込み要求
があったとき、電子楽器本体側ＣＰＵがその動作状態に
応じた応答を行ない、割り込み処理を行なえるタイミン
グで割り込み処理を行なうようにしてもよい。
【００８５】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
音色選択スイッチ等に適用しても同様の効果を得ること
ができる。また、種々の変更、改良、組み合わせ等が可
能なことは当業者に自明であろう。
本発明はこれらに制限されるものではない。たとえば、
音色選択スイッチ等に適用しても同様の効果を得ること
ができる。また、種々の変更、改良、組み合わせ等が可
能なことは当業者に自明であろう。
【００８６】
【発明の効果】以上説明したように、本発明によれば、
それぞれが接点スイッチを有する多数の鍵を有する鍵盤
の操作状態を検出する回路からダイオードを省略するこ
とができる。
それぞれが接点スイッチを有する多数の鍵を有する鍵盤
の操作状態を検出する回路からダイオードを省略するこ
とができる。
【００８７】このため、接点スイッチの操作状態を検出
する回路の部品点数を減少し、取付け工程を簡単化する
ことができる。
する回路の部品点数を減少し、取付け工程を簡単化する
ことができる。
【図１】 本発明の実施例による電子楽器用鍵盤装置を
示す。
示す。
【図２】 従来の技術による電子楽器の鍵盤用装置の接
点スイッチ検出回路の例を示す。
点スイッチ検出回路の例を示す。
【図３】 本発明の実施例による電子楽器のハードウエ
ア構成を示すブロック図である。
ア構成を示すブロック図である。
【図４】 図３に示すハードウエア構成のＲＡＭに収容
されるレジスタ類の構成を示す概略図である。
されるレジスタ類の構成を示す概略図である。
【図５】 鍵盤側ＣＰＵで行なわれるメインフローを示
すフローチャートである。
すフローチャートである。
【図６】 鍵盤側ＣＰＵで行なう第１接点スキャンのフ
ローチャートである。
ローチャートである。
【図７】 鍵盤側ＣＰＵで行なう第２接点スキャンのフ
ローチャートである。
ローチャートである。
【図８】 鍵盤側ＣＰＵで行なう割り込み処理のフロー
チャートである。
チャートである。
【図９】 電子楽器本体側ＣＰＵのメインフローチャー
トを示すフローチャートである。
トを示すフローチャートである。
【図１０】 本体側ＣＰＵで行なう鍵割り込み処理を示
すフローチャートである。
すフローチャートである。
【図１１】 本体側ＣＰＵで行なう発音処理のフローチ
ャートである。
ャートである。
【図１２】 本体側ＣＰＵで行なう割り込み処理のフロ
ーチャートである。
ーチャートである。
１ 白鍵、 ２ 支点、 ３ アクチュエータ、 ４
ストッパ、 ５ リミッタ、 ６ 鍵回路ユニット、
７ 接点スイッチ、 ８ ゴム部材、 ９、１０可動接
点、 １１、１２ 固定接点、 １３ プルアップ抵
抗、 １５ 鍵盤用マイコン、 ２０ プリント基板、
２１ 鍵盤、 ２２ 鍵盤インターフェイス、 ２３
バス、 ２５ 操作子、 ２６ 操作子インターフェ
イス、２７ 操作パネル、 ２８ パネルインターフェ
イス、 ３１ ＣＰＵ、 ３２ＲＯＭ、 ３３ ＲＡ
Ｍ、 ３５ 楽音合成回路、 ３６ サウンドシステ
ム、 ３７ スピーカ
ストッパ、 ５ リミッタ、 ６ 鍵回路ユニット、
７ 接点スイッチ、 ８ ゴム部材、 ９、１０可動接
点、 １１、１２ 固定接点、 １３ プルアップ抵
抗、 １５ 鍵盤用マイコン、 ２０ プリント基板、
２１ 鍵盤、 ２２ 鍵盤インターフェイス、 ２３
バス、 ２５ 操作子、 ２６ 操作子インターフェ
イス、２７ 操作パネル、 ２８ パネルインターフェ
イス、 ３１ ＣＰＵ、 ３２ＲＯＭ、 ３３ ＲＡ
Ｍ、 ３５ 楽音合成回路、 ３６ サウンドシステ
ム、 ３７ スピーカ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 雅彦 静岡県浜松市中沢町10番１号 ヤマハ株 式会社内 (56)参考文献 特開 平３−48180（ＪＰ，Ａ) 特開 昭60−245022（ＪＰ，Ａ) 特開 昭55−79495（ＪＰ，Ａ) 実開 平２−88697（ＪＰ，Ｕ) 特公 昭63−11691（ＪＰ，Ｂ２) 特公 昭58−26039（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】 複数の鍵を有する鍵盤と、 鍵の動きを検出するための中央演算処理装置と、 前記複数の鍵の各鍵毎に設けられている第１および第２
のスイッチ手段とプルアップ抵抗であって、該第１およ
び第２のスイッチ手段の各一端と該プルアップ抵抗の一
端とが相互接続されたものと、 前記各鍵毎に設けられたプルアップ抵抗の他端に接続さ
れた電源ラインと、前記中央演算処理装置から前記複数
の鍵の各第１のスイッチ手段の他端に対して共通に接続
された第１の駆動ラインと、 前記中央演算処理装置から前記複数の鍵の各第２のスイ
ッチ手段の他端に対して共通に接続された第２の駆動ラ
インと、 前記第１および第２のスイッチ手段とプルアップ抵抗と
の相互接続点を各鍵毎に前記中央演算処理装置に接続す
る複数の検出ラインとを有する電子楽器用鍵盤装置。 - 【請求項２】 さらに、鍵盤に取り付けたプリント基板
を有し、前記中央演算処理装置と前記複数のプルアップ
抵抗は前記プリント基板上に配置されている請求項１記
載の電子楽器用鍵盤装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03351061A JP3142016B2 (ja) | 1991-12-11 | 1991-12-11 | 電子楽器用鍵盤装置 |
| US07/988,170 US5883327A (en) | 1991-12-11 | 1992-12-09 | Keyboard system for an electric musical instrument in which each key is provided with an independent output to a processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03351061A JP3142016B2 (ja) | 1991-12-11 | 1991-12-11 | 電子楽器用鍵盤装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05165475A JPH05165475A (ja) | 1993-07-02 |
| JP3142016B2 true JP3142016B2 (ja) | 2001-03-07 |
Family
ID=18414782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03351061A Expired - Fee Related JP3142016B2 (ja) | 1991-12-11 | 1991-12-11 | 電子楽器用鍵盤装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5883327A (ja) |
| JP (1) | JP3142016B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040173085A1 (en) * | 2003-03-04 | 2004-09-09 | Seow Phoei Min | Musical keyboard system for electronic musical instrument |
| JP4270177B2 (ja) * | 2005-07-21 | 2009-05-27 | ヤマハ株式会社 | 鍵盤装置 |
| KR100971289B1 (ko) * | 2008-03-04 | 2010-07-20 | 주식회사 팬택 | 키 입력의 오감지 방지를 위한 키 입력 장치 |
| JP2011018066A (ja) * | 2010-08-27 | 2011-01-27 | Kawai Musical Instr Mfg Co Ltd | 電子楽器の鍵情報検出装置 |
| JP5771924B2 (ja) * | 2010-09-09 | 2015-09-02 | ヤマハ株式会社 | 電子鍵盤楽器のスイッチ体 |
| JP5771923B2 (ja) * | 2010-09-09 | 2015-09-02 | ヤマハ株式会社 | 電子鍵盤楽器のスイッチ体 |
| DE102012217468B4 (de) * | 2011-09-28 | 2022-11-03 | Kabushiki Kaisha Kawai Gakki Seisakusho | Tastenschalter für ein elektronisches Klavier |
| JP5652415B2 (ja) | 2012-03-19 | 2015-01-14 | カシオ計算機株式会社 | タッチ検出装置、タッチ検出方法及び電子楽器 |
| JP5821824B2 (ja) | 2012-11-14 | 2015-11-24 | ヤマハ株式会社 | 音声合成装置 |
| CN104251971A (zh) * | 2013-06-28 | 2014-12-31 | 深圳富泰宏精密工业有限公司 | 按键检测电路 |
| JP6728755B2 (ja) * | 2015-03-25 | 2020-07-22 | ヤマハ株式会社 | 歌唱音発音装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2555083B2 (de) * | 1975-12-06 | 1979-11-22 | Wersi - Electronic Gmbh & Co Kg Fuer Elektronische Geraete Und Elektronische Bauelemente, 5401 Halsenbach | Registriereinrichtung für elektronische Musikinstrumente |
| US4194425A (en) * | 1977-08-24 | 1980-03-25 | Kabushiki Kaisha Kawai Gakki Seisakusho | Key code generator |
| US4416182A (en) * | 1981-09-24 | 1983-11-22 | Allen Organ Company | Keyboard instrument teaching device |
| US4599930A (en) * | 1984-05-25 | 1986-07-15 | Casio Computer Co., Ltd. | Electronic musical instrument with touch response function |
| JPS62159183A (ja) * | 1985-12-31 | 1987-07-15 | ヤマハ株式会社 | 電子楽器におけるスイツチ動作検出装置 |
| JPS6311691A (ja) * | 1986-06-30 | 1988-01-19 | Nippon Steel Corp | めつき密着性に優れたＺｎ系合金電気めつき鋼板の製造法 |
| JP2751178B2 (ja) * | 1988-02-04 | 1998-05-18 | ヤマハ株式会社 | 電子楽器のタツチレスポンス装置 |
| JPH0348180A (ja) * | 1989-04-27 | 1991-03-01 | Casio Comput Co Ltd | スイッチ状態高速検出装置 |
-
1991
- 1991-12-11 JP JP03351061A patent/JP3142016B2/ja not_active Expired - Fee Related
-
1992
- 1992-12-09 US US07/988,170 patent/US5883327A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05165475A (ja) | 1993-07-02 |
| US5883327A (en) | 1999-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142016B2 (ja) | 電子楽器用鍵盤装置 | |
| US4768412A (en) | Low profile keyboard device and system for recording and scoring music | |
| US4881440A (en) | Electronic musical instrument with editor | |
| EP0347593A2 (en) | String fretting detection apparatus, and electronic musical instruments provided therewith | |
| US4339978A (en) | Electronic musical instrument with programmed accompaniment function | |
| US4974482A (en) | Keyboard for an electronic music system | |
| JPH0222396B2 (ja) | ||
| US4472992A (en) | Electronic musical instrument | |
| JP2629891B2 (ja) | 楽音信号発生装置 | |
| US4193038A (en) | Key input apparatus | |
| US3503297A (en) | Electronic keying system | |
| US5319152A (en) | Chord information output apparatus and automatic accompaniment apparatus | |
| JP2768233B2 (ja) | 電子楽器 | |
| US4620469A (en) | Key assignor for a touch responsive electronic musical instrument | |
| JP2604259B2 (ja) | 電子楽器のデータ選択装置 | |
| US5198605A (en) | Key touch data generation circuit of an electronic musical instrument | |
| JP2513014B2 (ja) | 電子楽器の自動演奏装置 | |
| JP2007316397A (ja) | 操作検出装置 | |
| KR102442903B1 (ko) | 디지털 피아노의 슬레이브 보드의 자동 인식 시스템 및 방법 | |
| JP3210582B2 (ja) | 自動演奏装置および該自動演奏装置を備えた電子楽器 | |
| JPH0417986Y2 (ja) | ||
| JPH09114461A (ja) | 電子楽器 | |
| JPH05165472A (ja) | 電子楽器の操作速度検出装置 | |
| JP4457201B2 (ja) | 電子楽器のロック装置 | |
| JP2543743Y2 (ja) | 電子楽器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981215 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |