JP3141384B2 - 垂直同期分離回路 - Google Patents

垂直同期分離回路

Info

Publication number
JP3141384B2
JP3141384B2 JP02141971A JP14197190A JP3141384B2 JP 3141384 B2 JP3141384 B2 JP 3141384B2 JP 02141971 A JP02141971 A JP 02141971A JP 14197190 A JP14197190 A JP 14197190A JP 3141384 B2 JP3141384 B2 JP 3141384B2
Authority
JP
Japan
Prior art keywords
signal
circuit
vertical
vertical synchronization
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02141971A
Other languages
English (en)
Other versions
JPH0435574A (ja
Inventor
光俊 真貝
正孝 向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02141971A priority Critical patent/JP3141384B2/ja
Publication of JPH0435574A publication Critical patent/JPH0435574A/ja
Application granted granted Critical
Publication of JP3141384B2 publication Critical patent/JP3141384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
A産業上の利用分野 B発明の概要 C従来の技術(第4図及び第5図) D発明が解決しようとする課題(第4図〜第6図) E課題を解決するための手段(第1図) F作用(第1図) G実施例(第1図〜第3図) H発明の効果 A産業上の利用分野 本発明は垂直同期分離回路に関し、特にデイジタル信
号処理回路構成で種々のテレビジヨン信号の垂直同期信
号を分離するものに適用し得る。
B発明の概要 本発明は、垂直同期分離回路において、所望のテレビ
ジヨン信号に応じて第1、第2及び第3のカウント値を
設定し、テレビジヨン信号に含まれる同期パルスに応じ
てクロツクを第1のカウント値までカウントして垂直同
期パルスを検出すると共に、先頭の垂直同期パルスのタ
イミングから第2のカウント値までカウントして垂直同
期期間を検出し、この垂直同期期間の垂直同期パルス数
を第3のカウント値までカウントするようにしたことに
より、種々のテレビジヨン信号の垂直同期信号を検出し
得る。
C従来の技術 従来、テレビジヨン受像機やビデオテープレコーダの
テレビジヨン受像部においては、垂直同期分離回路を用
いてテレビジヨン信号に含まれる垂直同期信号を分離す
るようになされている。
かかる垂直同期分離回路として、一般にアナログ信号
処理回路構成のものが用いられている。
すなわちアナログ型の垂直同期分離回路においては、
第4図(A)に示すように、例えばNTSCテレビジヨン方
式のテレビジヨン放送信号を反転したテレビジヨン信号
VDNTSCに含まれる映像信号SVD以外の同期パルスPHS、P
VSを順次積分し、この結果得られる積分信号ISYNC(第
4図(B))が所定値VTH以下になるタイミングで垂直
同期信号VSYNC(第4図(C))を検出するようになさ
れている。
ところがこのような垂直同期分離回路は、積分回路や
比較回路等多くのアナログ信号処理回路が必要なため部
品点数が多く、また垂直同期信号の分離タイミング精度
が悪い問題があつた。
このためアナログ型の垂直同期分離回路に代え、デイ
ジタル信号処理回路構成の垂直同期分離回路を用い、部
品点数を少なくかつ分離タイミング精度を向上し得るよ
うになされたものがある。
実際上このデイジタル型の垂直同期分離回路は例えば
2個のカウンタ回路で構成され、第1のカウンタ回路は
第5図(A)に示すようにテレビジヨン信号VDNTSCに含
まれる同期パルスPHS、PVSが立ち下がるタイミングでカ
ウント動作を開始すると共に、同期パルスPHS、PVSが立
ち上がるタイミングでリセツトされる。
またこの第1のカウンタ回路は水平同期パルスPHS
立ち下がり期間より所定分短い周期でなるクロツクSCK
(第5図(B))でカウント動作を実行し、所定のカウ
ント値までカウントしたタイミングで垂直同期パルス検
出信号SVS(第5図(C))を第2のカウンタ回路に送
出する。
この第2のカウンタ回路は入力される垂直同期パルス
検出信号SVSを順次カウントし、所定のカウント値まで
カウントしたタイミングで垂直同期信号検出パルスV
SYNC(第5図(D))を送出し、このようにして比較的
簡易な回路構成かつ高い分離タイミング精度で垂直同期
信号を分離し得るようになされている。
D発明が解決しようとする課題 ところで一般にNTSCテレビジヨン方式のテレビジヨン
放送信号VDNTSC1(VDNTSC2)においては、第6図(A)
に示すように水平同期期間(1H)の3倍の垂直同期期間
(3H)を有し、当該垂直同期期間の前3H分とフイールド
毎に相違する後3H又は3.5H分(第6図(B))に等化パ
ルスが形成されている。
これに対してPALテレビジヨン方式のテレビジヨン放
送信号VDPALにおいては、第6図(C)に示すように同
期パルスPHS1、PVS1が水平同期期間(1H)の2.5倍の垂
直同期期間(2.5H)を有し、当該垂直同期期間の前2.5H
分と後3H又は3.5H分に等化パルスが形成されている。
またこれと別にスタジオ規格の高品位テレビジヨン方
式のテレビジヨン放送信号VDHDにおいては、第6図
(D)に示すように3値の同期パルスPHS10、PVS10でな
り、水平同期期間(1H)の5倍の垂直同期期間(5H)を
有すると共に、水平同期パルスPHS10自体の周波数もNTS
Cテレビジヨン方式に比較して倍程度の周波数を有す
る。
このように種々のテレビジヨン方式のテレビジヨン放
送信号VDNTSC、VDPAL、VDHDから垂直同期信号を分離す
る場合、上述のアナログ型の垂直同期分離回路を用いれ
ば、積分信号ISYNCに対する比較電圧VTHを任意に設定す
ればよいと考えられる。
ところが同様の場合上述のデイジタル型の垂直同期分
離回路においては、水平同期パルスPHSの周波数や垂直
同期パルスPVSの立ち下がり期間に応じて第1のカウン
タ回路のクロツク周波数やカウント値を変更したり、垂
直同期期間中の垂直同期パルスPVSの個数に応じて第2
のカンウタ回路のカウント値を変更する等回路構成自体
を変える必要があり、汎用性の点で未だ不十分であつ
た。
本発明は以上の点を考慮してなされたもので、汎用性
を格段的に向上し得ると共に比較的簡易な回路構成かつ
高い分離タイミング精度で垂直同期信号を分離し得る垂
直同期分離回路を提案しようとするものである。
E課題を解決するための手段 かかる課題を解決するため本発明においては、所望の
テレビジヨン信号VD0に応じて、当該テレビジヨン信号V
D0の水平同期パルスPHSより長くかつ垂直同期パルスPVS
より短い期間に応じた第1のカウント値DREF1、テレビ
ジヨン信号VD0の垂直同期期間に応じた第2のカウント
値DREF2及び垂直同期期間に含まれる垂直同期パルスPVS
数に応じた第3のカウント値DREF3を任意に設定するカ
ウント値設定手段4、10、12、21と、テレビジヨン信号
VD0に含まれる水平同期パルスPHS及び垂直同期パルスP
VSの前エツジを検出したタイミングから、水平同期パル
スPHSより短い周期のクロツクSCKを第1のカウント値D
REF1までカウントして垂直同期パルス検出信号SVS1を送
出するか又は水平同期パルスPHSの後エツジを検出した
タイミングでリセツトする第1のカウント手段3と、先
頭の垂直同期パルス検出信号SVS1のタイミングからクロ
ツクSCK1を第2のカウント値DREF2までカウントして垂
直同期期間SVを検出する第2のカウント手段7と、垂直
同期期間SVの間、垂直同期パルス検出信号SVS1を第3の
カウント値DREF3までカウントしてテレビジヨン信号VD0
の垂直同期信号VSYNCを検出する第3のカウント手段11
とを設けるようにした。
F作用 所望のテレビジヨン信号VD0に応じて第1、第2及び
第3のカウント値DREF1、DREF2及びDREF3を設定し、テ
レビジヨン信号VD0に含まれる同期パルスPHS、PVSに応
じてクロツクSCKを第1のカウント値DREF1までカウント
して垂直同期パルスPVSを検出すると共に、先頭の垂直
同期パルスPVSのタイミングから第2のカウント値DREF2
までカウントして垂直同期期間SVを検出し、この垂直同
期期間SVの間垂直同期パルスPVS数を第3のカウント値D
REF3までカウントするようにしたことにより、種々のテ
レビジヨン信号VD0の垂直同期信号VSYNCを検出し得る。
G実施例 以下図面について、本発明の一実施例を詳述する。
第1図において1は全体として本発明によるデイジタ
ル型の垂直同期分離回路を示し、例えばNTSCテレビジヨ
ン方式のテレビジヨン放送信号を反転したテレビジヨン
信号VD0が所定のクロツク信号SCKと共にクロツク同期回
路2に入力され、この結果クロツク信号SCKに位相合わ
せされたテレビジヨン信号VD1が垂直同期パルス検出回
路3に入力される。
この垂直同期パルス検出回路3はカウンタ回路3A及び
比較回路3Bでなり、テレビジヨン信号VD1がカウンタ回
路3Aのクリア入力端に入力され、クロツク信号SCKがカ
ウント入力端に入力されている。
これによりこのカウンタ回路3Aはテレビジヨン信号VD
1に含まれる映像信号SVD以外の同期パルスPHS、PVSの立
ち下がり期間の間クロツク信号SCKをカウントし、この
結果得られるカウント値DCNT1が続く比較回路3Bに入力
される。
比較回路3Bはカウンタ回路3Aから入力されるカウント
値DCNT1と第1のレジスタ回路4に設定された第1の基
準値データDREF1の値を比較し、カウント値DCNT1が第1
の基準値データDREF1と等しいタイミングで立ち上がる
と共に立ち下がる垂直同期パルス検出信号SVS1を発生
し、これを連続検出回路5及び第1のラツチ回路6に送
出する。
ここで第1の基準値データDREF1はカウント値DCNT1
水平同期パルスPHSの立ち下がり期間より長く、垂直同
期パルスPHSの立ち下がり期間より短くなる所定の値が
選定され、これにより垂直同期パルスPHSを検出して垂
直同期パルス検出信号SVS1を得るようになされている。
また第1のラツチ回路6でラツチされ、リセツトされ
るまでの間立ち上がるようになされた垂直同期パルスラ
ツチ信号RVSは、垂直同期期間検出回路7及び併設され
たフレーミング処理回路8のフレームウインドウカウン
ト回路9に入力されている。
垂直同期期間検出回路7はカウンタ回路7A及び比較回
路7Bでなり、垂直同期パルスラツチ信号RVSが反転され
てカウンタ回路7Aのクリア入力端に入力され、これによ
り先頭の垂直同期パルス検出信号SVS1のタイミングから
クロツク信号SCKをカウントし、このカウント値DCNT2
続く比較回路7Bに送出する。
比較回路7Bはカウンタ回路7Aから入力されるカウント
値DCNT2と第2のレジスタ回路10に設定された第2の基
準値データDREF2の値を比較し、カウント開始からカウ
ント値DCNT2が第2の基準値データDREF2と等しくなる期
間の間立ち上がる垂直同期期間検出信号SVを連続検出回
路5に送出する。
ここで第2の基準値データDREF2は垂直同期期間に応
じたカウント値DCNT2が選定され、これにより垂直同期
パルス検出信号SVS1の先頭からの垂直同期期間を検出す
る。
ここで連続検出回路5はゲート回路構成でなり、垂直
同期期間検出信号SVの立ち上がりに応じて垂直同期パル
ス検出信号SVS1をゲートして続く垂直同期信号検出回路
11に送出する。
垂直同期信号検出回路11はカウンタ回路11A及び比較
回路11Bでなり、連続検出回路5でゲートされた垂直同
期パルス検出信号SVS1がカウンタ回路11Aに入力され、
これによりカウンタ回路11Aは垂直同期パルス検出信号S
VS1をカウントし、このカウント値DCNT3を続く比較回路
11Bに送出する。
比較回路11Bはカウンタ回路11Aから入力されるカウン
ト値DCNT3と第3のレジスタ回路12に設定された第3の
基準値データDREF3の値を比較し、カウント開始からカ
ウント値DCNT3が第3の基準値データDREF3と等しくなる
タイミングで所定期間の間立ち上がる垂直同期信号検出
パルスVSYNCをセレクタ回路13に送出する。
ここで第3の基準値データDREF3は垂直同期期間に含
まれる垂直同期パルスPVSの数に選定され、これにより
垂直同期信号VSYNCを検出し得るようになされている。
このセレクタ回路13には垂直同期信号パルスPVSに加
えて、クロツク同期回路2から送出されるテレビジヨン
信号VD1が入力され、値「0」検出回路14から入力され
るセレクタ制御信号CSELによつて、垂直同期信号検出パ
ルスVSYNC又はテレビジヨン信号VD1の何れかが垂直同期
分離回路1の出力として外部に送出される。
この垂直同期分離回路1の場合、第1のレジスタ回路
4に設定された第1の基準値データDREF1は垂直同期パ
ルス検出回路3の比較回路3Bに加えて値「0」検出回路
14に入力されており、値「0」検出回路14は第1の基準
値データDREF1が値「0」であることを検出したとき、
セレクタ回路13に対してテレビジヨン信号VD1を出力す
るセレクタ制御信号CSELを送出するようになされてい
る。
ここで垂直同期分離回路1に併設されたフレーミング
処理回路8のフレームウインドウカウント回路9におい
ては、第1のラツチ回路6から入力される垂直同期パル
スラツチ信号RVSが反転されてクリア入力端に入力され
ている。
これによりフレームウインドウカウント回路9は先頭
の垂直同期パルス検出信号SVS1のタイミングからクロツ
ク信号SCKをカウントし、このカウント値DCNT4を続くフ
レームウインドウ前縁比較回路15及びフレームウインド
ウ後縁比較回路16に送出する。
フレームウインドウ前縁比較回路15には第4のレジス
タ回路17に設定されている第4の基準値データDREF4
入力され、これによりカウント値DCNT4が第4の基準値
データDREF4に一致したタイミングで立ち上がるウイン
ドウ前縁検出信号SWFをフレーミング検出回路19に送出
する。
またフレームウインドウ後縁比較回路16には第5のレ
ジスタ回路18に設定されている第5の基準値データD
REF5が入力され、これによりカウント値DCNT4が第5の
基準値データDREF5に一致したタイミングで立ち上がる
ウインドウ後縁検出信号SWBをフレーミング検出回路19
に送出する。
なおウインドウ後縁検出信号SWBはフレーミング検出
回路19に加えて、第1のラツチ回路6及び垂直同期信号
検出回路11のクリア入力端に入力され、これによりウイ
ンドウ後縁検出信号SWBが立ち上がるタイミングで垂直
同期信号の検出動作を終了する。
ここでフレーミング検出回路19にはウインドウ前縁検
出信号SWF及びウインドウ後縁検出信号SWBに加えて、ク
ロツク同期回路2から送出されるテレビジヨン信号VD1
が入力されている。
これによりフレーミング検出回路19は垂直同期期間に
続く1フイールド分の先頭の水平同期パルスPHSが、ウ
インドウ前縁検出信号SWFの立ち上がりからウインドウ
後縁検出信号SWBの立ち上がりまでの間に存在するか否
かに応じて、続く1フイールド分が奇数フイールドか又
は偶数フイールドかを表すフレーミング検出信号SFR
発生し、これを第2のラツチ回路20に送出する。
この第2のラツチ回路20は垂直同期信号検出パルスV
SYNCが立ち上がるタイミングでラツチ動作を実行し、こ
れによりラツチされたフレーミング検出信号SFR1がフレ
ーミング処理回路8の出力として送出される。
なおこの実施例の垂直同期分離回路1及びフレーミン
グ処理回路8の各レジスタ回路4、10、12、17及び18に
は電源投入時、第2図に示す垂直同期分離制御回路21に
よつてテレビジヨン信号SVDにそれぞれ対応する基準値
データDREF1、DREF2、DREF3、DREF4、DREF5が設定され
る。
すなわちこの垂直同期分離制御回路21は中央処理ユニ
ツト(CPU)22を有し、このCPU22から導出されるアドレ
スバス23、データバス24に対して垂直同期分離回路定数
データが記憶されたROM(read only memory)25が接続
されている。
またアドレスバス23にはアドレスデコーダ26が接続さ
れ、各レジスタ回路4、10、12、17及び18に対するアド
レス指定データが入力されると、これをデコードして第
1〜第5のアンドゲート回路27A〜27Eに送出する。
第1〜第5のアンドゲート回路27A〜27EにはCPU22か
ら書込み線28を通じて書き込み命令が入力され、かくし
て各レジスタ回路4、10、12、17及び18に対して順次書
き込み命令WA、WB、WC、WD、WEが入力される。
これにより各レジスタ回路4、10、12、17及び18に
は、書き込み命令WA、WB、WC、WD、WEに応じたタイミン
グでデータバス24の内容が書き込まれる。
実際上ROM25には垂直同期分離回路定数データとし
て、第3図に示すように、テレビジヨン信号VDに応じて
垂直同期パルスPVSの立ち下がり期間のカウント数C1
垂直同期期間の長さを表すカウント数C2、垂直同期パル
スPVSの立ち下がり期間の数C3が記憶されている。
またこれに加えてこの垂直同期分離回路定数データと
しては、垂直同期期間に続く例えば偶数フイールド分の
先頭の水平同期パルスPHSを検出するためのウインドウ
前縁及び後縁までのカウント数C4及びC5が記憶され、こ
れによりフレーミング検出処理を実行し得るようになさ
れている。
このようにしてこの実施例による垂直同期分離回路1
の場合、ROM25にテレビジヨン信号SVDに応じた垂直同期
分離回路定数データC1、C2、C3、C4、C5を予め設定し記
憶することにより、電源投入時に垂直同期分離回路1に
必要な定数が設定され、テレビジヨン信号が第6図
(A)〜(C)に示すようにNTSCテレビジヨン方式、PA
Lテレビジヨン方式の場合にも垂直同期信号を検出する
ことができる。
またクロツク信号SCKに対して所定倍の周波数でなる
クロツク信号を与えるようにすれば、上述と同様にテレ
ビジヨン信号が第6図(D)に示す高品位テレビジヨン
方式の場合にも垂直同期信号を検出することができる。
以上の構成によれば、テレビジヨン信号SVDに応じた
垂直同期分離回路定数データを予め設定し記憶すること
により、電源投入時に必要な定数が設定され所望のテレ
ビジヨン信号の垂直同期信号を検出し得るデイジタル型
の垂直同期分離回路を実現できる。
さらにこのような垂直同期分離回路を1チツプの集積
回路化すれば、外部から垂直同期分離回路定数データを
設定するのみで、種々のテレビジヨン方式に対応でき、
汎用性を一段と向上し得る垂直同期分離回路を実現でき
る。
なお上述の実施例においては、所望のテレビジヨン信
号に応じた垂直同期分離回路定数データがROMに記憶さ
れている場合について述べたが、これに代え、複数のテ
レビジヨン信号に応じた垂直同期分離回路定数データを
ROMに記憶し、外部から設定されたコマンドによつて所
望のテレビジヨン信号に応じた垂直同期分離回路定数デ
ータを読み出すようにしても良い。
なお上述の実施例においては、テレビジヨン方式とし
てNTSCテレビジヨン方式やPALテレビジヨン方式又は高
品位テレビジヨン方式に対応させる場合について述べた
が、これに限らず、レントゲン用VTRや簡易テレビジヨ
ン方式等他の種々のテレビジヨン信号の場合にも、上述
の実施例と同様に垂直同期信号を検出し得る。
H発明の効果 上述のように本発明によれば、所望のテレビジヨン信
号に応じて第1、第2及び第3のカウント値を設定し、
テレビジヨン信号に含まれる同期パルスに応じてクロツ
クを第1のカウント値までカウントして垂直同期パルス
を検出すると共に、先頭の垂直同期パルスのタイミング
から第2のカウント値までカウントして垂直同期期間を
検出し、この垂直同期期間の間垂直同期パルス数を第3
のカウント値までカウントするようにしたことにより、
汎用性を格段的に向上し得ると共に比較的簡易な回路構
成かつ高い分離タイミング精度で、種々のテレビジヨン
信号の垂直同期信号を検出し得る垂直同期分離回路を実
現できる。
【図面の簡単な説明】
第1図は本発明による垂直同期分離回路の一実施例を示
すブロツク図、第2図はその制御回路を示すブロツク
図、第3図は垂直同期分離回路に設定される定数データ
の説明に供する信号波形図、第4図はアナログ型垂直同
期分離回路の動作を示す信号波形図、第5図はデイジタ
ル型垂直同期分離回路の動作を示す信号波形図、第6図
は種々のテレビジヨン信号の垂直同期期間を示す信号波
形図である。 1……垂直同期分離回路、3……垂直同期パルス検出回
路、4、10、12、17、18……レジスタ回路、7……垂直
同期期間検出回路、8……フレーミング処理回路、11…
…垂直同期信号検出回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−82121(JP,A) 特開 昭55−147077(JP,A) 特開 昭57−52269(JP,A) 特開 昭62−136972(JP,A) 特開 昭63−305673(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04N 5/04 - 5/12 H04N 5/46 H04N 9/00 H04N 9/44 - 9/78 H04N 11/00 - 11/22

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】テレビジヨン信号に含まれる垂直同期信号
    を分離する垂直同期分離回路において、 所望のテレビジヨン信号に応じて、当該テレビジヨン信
    号の水平同期パルスより長くかつ垂直同期パルスより短
    い期間に応じた第1のカウント値、上記テレビジヨン信
    号の垂直同期期間に応じた第2のカウント値及び上記垂
    直同期期間に含まれる上記垂直同期パルス数に応じた第
    3のカウント値を任意に設定するカウント値設定手段
    と、 上記テレビジヨン信号に含まれる上記水平同期パルス及
    び上記垂直同期パルスの前エツジを検出したタイミング
    から、上記水平同期パルスより短い周期のクロツクを上
    記第1のカウント値までカウントして垂直同期パルス検
    出信号を送出するか又は上記水平同期パルスの後エツジ
    を検出したタイミングでリセツトする第1のカウント手
    段と、 先頭の上記垂直同期パルス検出信号のタイミングから上
    記クロツクを第2のカウント値までカウントして上記垂
    直同期期間を検出する第2のカウント手段と、 上記垂直同期期間の間、上記垂直同期パルス検出信号を
    上記第3のカウント値までカウントして上記テレビジヨ
    ン信号の垂直同期信号を検出する第3のカウント手段と を具えることを特徴とする垂直同期分離回路。
JP02141971A 1990-05-31 1990-05-31 垂直同期分離回路 Expired - Fee Related JP3141384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02141971A JP3141384B2 (ja) 1990-05-31 1990-05-31 垂直同期分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02141971A JP3141384B2 (ja) 1990-05-31 1990-05-31 垂直同期分離回路

Publications (2)

Publication Number Publication Date
JPH0435574A JPH0435574A (ja) 1992-02-06
JP3141384B2 true JP3141384B2 (ja) 2001-03-05

Family

ID=15304386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02141971A Expired - Fee Related JP3141384B2 (ja) 1990-05-31 1990-05-31 垂直同期分離回路

Country Status (1)

Country Link
JP (1) JP3141384B2 (ja)

Also Published As

Publication number Publication date
JPH0435574A (ja) 1992-02-06

Similar Documents

Publication Publication Date Title
US5808722A (en) Apparatus for extending and reproducing video and audio data and a video and audio synchronization controller
US4984082A (en) Circuit for displaying picture of multiple channels
US6144410A (en) Telecine signal conversion method and an up-converter
US4768095A (en) Apparatus for processing image
KR890016839A (ko) 픽처-인-픽처에 있어서 복수화면 회전 이동 간격 제어회로 및 제어방법
JP2975796B2 (ja) 文字表示装置
JPS63258173A (ja) ピクチャーインピクチャーのビデオ信号発生回路
USRE37508E1 (en) Fast video multiplexing system
JP3141384B2 (ja) 垂直同期分離回路
US20070162168A1 (en) Audio signal delay apparatus and method
JPH0817008B2 (ja) 映像信号時間軸補正装置
JPH01264381A (ja) 画像処理装置
US5309233A (en) Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period
US5887114A (en) Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal
US6717624B1 (en) Line memory in which reading of a preceding line from a first memory and writing of a current line to a second memory are performed in the same time period
US6819363B2 (en) Video signal processing device
JPS6242555B2 (ja)
JPS6160626B2 (ja)
JPS6154774A (ja) テレビジヨン同期信号波形処理装置
JPH0721012Y2 (ja) 子画面形成回路
JP3218375B2 (ja) スーパーインポーズ回路
JPS6367083A (ja) 映像縮小表示回路
JPH1155588A (ja) 映像信号ラインカウンタ制御回路及び映像信号処理装置
JPH07114505B2 (ja) 映像記憶装置
JP2808600B2 (ja) 同期分離回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees