JP3140686B2 - ダブル・フィードフォワードハッシュ関数を有する暗号装置 - Google Patents
ダブル・フィードフォワードハッシュ関数を有する暗号装置Info
- Publication number
- JP3140686B2 JP3140686B2 JP08191594A JP19159496A JP3140686B2 JP 3140686 B2 JP3140686 B2 JP 3140686B2 JP 08191594 A JP08191594 A JP 08191594A JP 19159496 A JP19159496 A JP 19159496A JP 3140686 B2 JP3140686 B2 JP 3140686B2
- Authority
- JP
- Japan
- Prior art keywords
- bytes
- input
- byte
- input data
- ciphertext
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
Description
に,暗号プロセッサの入力での反転がその出力で検出可
能であるような相補性を有する記号化アルゴリズムを実
行するためのダブルフィードフォワード装置に関する。
バ以外のすべてのレシーバに対し,それを解読不能にす
るようにメッセージを変換するのに使用される。例え
ば,ケーブル及び衛星テレビシステムにおいて,記号化
はサービスの盗視聴を防止するために使用される。コン
ピュータ通信において,データ記号化はメッセージが偽
造されていないという確認を受信者に与えると同時に,
該メッセージを解読不能にするために使用される。記号
化によって,受信者は第三者に対し,メッセージが偽造
されていないことを証明することができる。これらのさ
まざまな機能は,それぞれ通信セキュリティ,確認及び
デジタルサインと呼ばれる。
換は記号化アルゴリズム及びキーを使用する。キー情報
は秘密保持される。メッセージを暗号化するために,記
号化アルゴリズムが該メッセージに適用され,キーが暗
号化を制御するための補助的入力として使用される。逆
暗号化作業は逆の操作であり,同様にして実行される。
いキー情報の量に依存する。理論的に,これらの装置は
解読可能である。しかし,記号を解読しようとする者
は,記号解読のために実行不可能な量の計算資源を使用
しなければならないため,実際にそれらは役に立つので
ある。言い換えれば,記号を解読するために必要なワー
クファクタの量は,解読の成功を妨げるのに十分であ
る。
データ記号化規格(DES)であり,それは米国規格標準局
により1976年に承認された。DESアルゴリズムは,64ビ
ットの暗号文を生成するべく56ビットキーの制御の下で
64ビットメッセージブロックを暗号化する。DESアルゴ
リズムの詳細はFIPS出版46,"Specifications for theD
ata Encryption Standard," January 15,1977及びFIPS
出版74, "Guidelines for Implementing and Using the
NBS Data Encryption Standard, April 1, 1981,に示
され,両者とも米国商務省,国家技術情報サービスから
入手可能である。
ズムは,入力信号の確認が暗号キーにより該入力信号を
処理することにより与えられるところのハッシュ関数(h
ash function)の一部として使用される。従来の信号フ
ィードフォーワード・ハッシュ関数(SFFH)においては,
当該関数の入力での信号の反転は,当該関数の出力にお
いて検出することができなかった。もし,保護プロセッ
サへ入力されるデータに変更が加えられるとその変更を
検出するための手段がなければ安全は保証されないた
め,多くの場合これは問題である。もし保護を破壊しよ
うとする者が装置に検知されることなく該装置がいかに
入力データの変化に応答するかについて情報を得ること
ができれば,比較的長時間にわたって実験するチャンス
を与えられセキュリティを突破することができるかもし
れない。
転のような変化をその出力で検出することができるよう
なハッシュ関数を実行する装置を与えることが有利であ
る。そのような動作はハッシュ関数に対し相補的性質を
与える。
使用する装置において相補性をもたらす装置を与えるこ
とが有利である。その装置は,関数の入力での反転がそ
の出力で検出できるような相補性を保証するような方法
で生成される入力キーを各連続ステージに与える。
ものである。
暗号プロセッサが,第1入力データの8つの並列バイト
F1〜F8を受信するための第1入力と,第2入力データの
8つの並列バイトS1〜S8を受信するための第2入力と,
第1及び第2入力を暗号化処理して生成した暗号文の8
つの並列バイトC1〜C8を出力するための出力とを有する
ところの暗号装置が与えられる。8つの並列バイトFD1
〜FD8から成る第1暗号文導関数を生成するべく,暗号
文及び第1入力データを処理するための第1手段が与え
られる。第2暗号文導関数SD1〜SD8を出力するために,
第2手段は第1暗号文導関数及び第2入力データを処理
する。第1手段は,第1暗号文導関数を生成するべく,
各暗号文バイトC1〜C8を同じ番号の第1入力データバイ
トF1〜F8と排他的論理和をとる。第2手段は,第2暗号
文導関数を生成するべく,各第1暗号文導関数バイトFD
1〜FD8を同じ番号の第2入力データバイトS1〜S8と排他
的論理和をとる。排他的論理和を使用する代わりに,第
1及び第2暗号文導関数を生成するべく,第1及び第2
手段によって非線形関数が与えられる。該非線形関数
は,入力ビットの半分を出力するタイプのものである。
を出力するべく,第1入力データ及び暗号文によりアド
レスされるルックアップテーブルから成る。同様に,第
2手段は同番号バイトの排他的論理和を出力するべく,
第2入力データ及び第1暗号文導関数によりアドレスさ
れるルックアップテーブルから成る。他に,第1及び第
2手段は従来の排他論理和ゲートから成ることもでき
る。
る。このステージは第1ステージと類似し,第3入力デ
ータの8つの並列バイトを受信するための第1入力と,
先行ステージから第2暗号文導関数を受信するための第
2入力を有する。第2暗号プロセッサもまた,第3入力
データ及び第2暗号文導関数を暗号処理して生成された
第2暗号文の8つの並列バイトを出力するための出力を
有する。図示された実施例において,暗号プロセッサは
DESプロセッサである。
タの8つの並列バイトF1〜F8を受信するための第1入力
を有するところの暗号装置を与える。キーとして第1入
力データの並列バイトF2〜F8を受信するべく,第2入力
が与えられる。入力データ及びキーを暗号処理して生成
された暗号文の7つの並列バイトC1〜C7を出力するべ
く,出力が与えられる。第1手段は,フィードフォーワ
ードデータFF1〜FF7の7バイトを生成するべく,各最初
の7つの入力データバイトF1〜F7を続く入力データバイ
トF2〜F8とそれぞれ排他的論理和をとるかまたは非線形
関数を適用する。7つの並列バイトD1〜D7から成る暗号
文導関数を生成するべく,各フィードフォーワードデー
タバイトFF1〜FF7を同番号の暗号文バイトC1〜C7と排他
的論理和をとるかまたは非線形関数を適用するための第
2手段が与えられる。
初の7つ及び次の入力データバイトによりアドレスされ
るルックアップテーブルから成る。同様に,第2手段は
排他的論理和を出力するべくフィードフォーワードデー
タバイト及び同番号の暗号文バイトによりアドレスされ
るルックアップテーブルから成る。他に,排他的論理和
関数は従来の排他論理和ゲートにより与えられ得る。暗
号プロセッサはDESプロセッサから成る。
し情報を確認するために使用される。ひとつの応用とし
て,衛星を通じた契約テレビサービスの通信が上げられ
る。そのような装置は,Gilhousenらによる米国特許第
4,613,901号の「Signal Encryption and Distribution
System for Controlling Scrambling and Selective Re
mote Descrambling of Television Signal」に開示され
ている。Gilhousenらの装置において,暗号化されたテ
レビ信号を与える際に使用するためのさまざまな暗号キ
ーがもたらされる。開示されたキーの中には,各々が契
約者デスクランブラの異なるサブセットに対しては普通
であるカテゴリーキー,及び許可された契約者が特定の
番組信号を解読できるように各異なるテレビ番組に対し
て特別のプログラムキーが存在する。
の識別過誤を防止するべく信頼性の高い形で実行され
る。特に,番組コストのような要素を含むチャネル識別
情報がその交換を防止するべく確認済みの形で送られ
る。確認は,所望の番組を解読するのに必要な操作キー
を生成するのに使用される実際の番組キーを生成するた
めに,チャネル識別情報により番組プレキーをハッシン
グすることにより実行される。
術により採用されたハッシュ関数は,フィードフォーワ
ードDESとして知られ,図1に示されている。確認され
るべき情報("原文"(plaintext))は,端子10を通じてD
ESプロセッサ14に入力される。該原文は,8バイト(64
ビット)部分としてライン16を通じてDESプロセッサ14
及び排他的論理和(XOR)ゲート18の両方へ入力される。
暗号化された番組プレキーの7バイト(56ビット)は端
子12を通じてDESプロセッサ14に入力される。XORゲート
18により原文でXORされる暗号文の8バイト(64ビッ
ト)を与えるべく,当該原文はDESアルゴリズムに従っ
て入力キーを使って処理される。XORゲート18は64ビッ
トを出力するが,その内56ビットはライン22を通じて次
のカスケードされたフィードフォーワードDESステージ
への入力キーとして出力される。ライン20の残りの8つ
の暗号文ビットは使用されない。したがって,暗号文の
ひとつの完全バイトが各ハッシュステージから落とされ
る。さらに,図1のハッシュ関数は相補性の利点を与え
ない。したがって,入力反転(入力データに加えられる
変化)は下流で検出されない。
を有するダブル・フィードフォーワードハッシュ関数を
与える。原文は端子30を通じてDESプロセッサ34に入力
され,ライン36を通じてXORゲート38に入力される。原
文は8バイト(64ビット)部分に処理される。8バイト
(64ビット)の入力キーは端子32を通じて与えられる。
これら8つの内7バイトがDESプロセッサ34により処理
され,残りの1バイトが排他的論理和ゲート35に入力さ
れる。入力キーはまたライン42を通じてXORゲート44へ
接続される。ゲート44は,ライン45に56ビットを与える
べくXORゲート38から出力された64ビットの内の56ビッ
トを64ビットの入力キーの56ビットと排他的論理和をと
る。ライン40のXORゲート38から出力された暗号文の残
り8ビットは,XORゲート35内において,64ビット入力
キーの残りの8ビットと排他的論理和をとられる。XOR
ゲート35の出力はライン46に64ビット出力を形成するべ
く56ビットライン45と統合される。
的XORゲート44及び35に送ることにより,本願発明は相
補性をもたらし,従来技術の欠点を克服したことを保証
する。
適当な非線形関数を与えるルックアップテーブルにより
置換可能である。例として,出力が入力の半分サイズで
あるところの非線形関数が使用される。これらは,f=x+
xy+yの関係を有する2ビット入力(x,y)及び1ビット出力
(f)と,f1=w+x+y+z+wx+wy+wz+xy+xz+yz+wxy+wxz+wyz+xy
z+wxyz、f2=wx+wy+wz+xy+xz+yz+wxy+wxz+wyz+xyzの関係
を有する4ビット入力(w,x,y,z)及び2ビット出力(f1,f2)
と,x=a+b+c+d+e+f+abc+bcd+cde+def+efa+fab+abcdef、
y=abc+def+abd+cef+abcd+bcde+ace+abcef、 z=abcde+ab
cdf+abcef+abdef+acdef+bcdefの関係を有する6ビット入
力(a,b,c,d,e,f)及び3ビット出力(x,y,z)とを含む。
リ(ROM)内で実行される。XORゲート35と置換されたルッ
クアップテーブルはエレメント38から出力された第1暗
号文導関数の8ビット及びライン43の64ビット入力キー
の8ビットによりアドレスされる。XORゲート38と置換さ
れたルックアップテーブルはDESプロセッサ34から出力
された暗号文及びライン36で運ばれる原文によりアドレ
スされる。XORゲート44と置換されたルックアップテー
ブルは,エレメント38から出力された第1暗号文導関数
の56ビット及びライン42に存在する64ビット入力キーの
56ビットによりアドレスされる。応答して,エレメント
44はライン46を通じて次ぎのハッシングステージへ入力
するための64ビット第2暗号文導関数の56ビットを出力
する。第2暗号文導関数の残りの8ビットは関数XOR35の
出力で得られる。
た2つのDESハッシュ関数を表す。第1ステージ80は図
2で示されたダブル・フィードフォーワードDESハッシ
ュ関数と類似であって,端子30に64ビット第1入力(原
文1)及び端子32’に64ビット第2入力を有する。ライ
ン47に出力された64ビットの第2暗号文導関数は第2ハ
ッシュ関数ステージ82への入力キーとして使用される。
このステージは,端子31を通じて入力された(原文2)
第2の64ビット原文を受信するDESプロセッサ70を含
む。原文2入力は,DESプロセッサ70から出力された暗
号文で処理されるところのXORまたは非線形関数74へラ
イン72を通じて送られる。ライン76から出力される合成
64ビットはオリジナルの原文入力に対応する確認情報か
ら成る。図3には2つのハッシュ関数ステージしか示さ
れていないが,最終ステージの前の各ステージがダブル
・フィードフォーワード構造から成るようなあらゆる個
数のステージが,本願発明にしたがって与えられ得る点
に注意すべきである。
2つのDESハッシュ関数を表し,その第1ステージは図
2に示されたダブル・フィードフォーワードDESハッシ
ュ関数ステージと同一であり,端子30に第1の64ビット
入力と端子32に第2の64ビット入力を有する。ライン45
に出力される56ビットの第2暗号文導関数は,XORまた
は非線形関数35と統合され,第2ハッシュ関数ステージ
82への入力としてライン46に64ビットキーを形成する。
このステージは端子31を通じて第2の64ビット原文入力
(原文2)を受信するDESプロセッサ70を含む。原文2入
力はライン72を通じてXORまたは非線形関数74に送ら
れ,そこでDESプロセッサ70から出力された暗号文によ
り処理される。ライン76から出力される合成64ビット
は,オリジナルの原文入力に対応する確認情報から成
り,次のステージへの56ビットを生成するべくその内の
56ビットがXORまたは非線形関数75へ入力される。図3
の実施例と同様にあらゆる数のステージが付加可能であ
り,最終ステージの前の各ステージは図2に示されるよ
うなダブル・フィードフォーワード構造を有する。
のである。DESプロセッサ90は暗号化データ96の8バイト
を出力するべく入力データ92の8バイト及び暗号キー94
を受信する。入力データは入力端子100を通じて並列8バ
イトF1〜F8として与えられる。第2入力端子101は第2
入力データの並列8バイトS1〜S8を受信し,そのうち最
初の7バイトが暗号キーとして使用される。DESプロセッ
サ90は暗号文の並列8バイトC1〜C8から成る出力データ9
6を与えるべく入力データ92及びキー94を処理する。
第1暗号文導関数(derivative)を生成するべく排他的論
理和をとられる。特に,各暗号文C1〜C8は第1暗号文導
関数を生成するべく同番号の第1入力データバイトF1〜
F8と排他的論理和をとられる。すなわち,暗号文バイト
C1は第1暗号文導関数バイトFD1を生成するべく排他的
論理和ゲート103内で入力データバイトF1と排他的論理
和をとられる。暗号文バイトC2は第1暗号文導関数バイ
トFD2を生成するべく排他的論理和ゲート105内で入力デ
ータバイトF2と排他的論理和をとられる。以下同様の方
法で処理が続けられ,最後に暗号文バイトC8が第1暗号
文導関数バイトFD8を生成するべく排他的論理和ゲート1
17内で入力データバイトF8と排他的論理和をとられる。
列8バイトSD1〜SD8から成る第2暗号文導関数を出力す
るべく処理される。特に,各第1暗号文導関数バイトFD
1〜FD8は第2暗号文導関数を生成するべく同番号の第2
入力データバイトS1〜S8と排他的論理和をとられる。す
なわち,第1暗号文導関数FD1は第2暗号文導関数SD1を
生成するべく排他的論理和ゲート119を通じて第2入力
データバイトS1と排他的論理和をとられる。第1暗号文
導関数FD2は第2暗号文導関数SD2を生成するべく排他的
論理和ゲート121を通じて第2入力データバイトS2と排
他的論理和をとられる。同様の方法で処理が続けられ,
最後に第1暗号文導関数FD8が第2暗号文導関数SD8を生
成するべく排他的論理和ゲート133を通じて第2入力デ
ータバイトS8と排他的論理和をとられる。
トキー94が,入力データ92のバイトF2〜F8に与えられる
ところの実施例を表したものである。付加的に,出力デ
ータ96の最初の7バイトのみが使用される。
力データバイトF1〜F7がフィードフォーワードデータFF
1〜FF7の7バイトを生成するべく続く入力データバイトF
2〜F8とそれぞれ排他的論理和をとられる。すなわち,
入力データバイトF1はフィードフォーワードデータFF1
を生成するべく排他的論理和ゲート102内で入力データ
バイトF2と排他的論理和をとられる。同様に,入力デー
タバイトF2はフィードフォーワードデータFF2を生成す
るべく排他的論理和ゲート104内で入力データバイトF3
と排他的論理和をとられる。以下,同様の処理が残りの
排他的論理和ゲート106,108,110及び112を通じて実行さ
れ,残りのフィードフォーワードデータが生成される。
〜FF7は並列7バイトD1〜D7から成る暗号文導関数を生成
するべく,同番号の暗号文バイトC1〜C7と排他的論理和
をとられる。すなわち例えば,フォードフォーワードバ
イトFF1は暗号文導関数バイトD1を生成するべく排他的
論理和ゲート120内で暗号文バイトC1と排他的論理和を
とられる。残りのデータ出力バイトは,残りの暗号文導
関数バイトD2〜D7を生成するべく排他的論理和ゲート12
2,124,126,128,130及び132を通じてそれぞれ残りの
フィードフォーワードデータバイトと排他的論理和をと
られる。
排他的論理和を生成するべくそれぞれの入力によりアド
レス可能なルックアップテーブルと置換可能である点に
注意すべきである。
ら生じるセキュリティの問題を解決した暗号装置を与え
る。
きたが,特許請求の範囲に記載された発明の思想及び態
様から離れることなくさまざまな付加及び修正が可能で
あることは当業者の知るところである。
シュ関数のブロック図を示したものである。
ハッシュ関数のブロック図を示したものである。
ードハッシュ関数とカスケード実行して,ダブル・フィ
ードフォーワードハッシュ関数を使用したブロック図を
示したものである。
フォーワードハッシュ関数とカスケード実行して,ダブ
ル・フィードフォーワードハッシュ関数を使用したブロ
ック図を示したものである。
ワードハッシュ関数を実行する特定の接続を略示したも
のである。
ワードハッシュ関数の他の特定の接続例を略示したもの
である。
Claims (9)
- 【請求項1】 暗号装置であって, 入力データの並列8バイトF1〜F8を受信するための第1
入力と,第1入力データの並列バイトF2〜F8をキーとし
て受信するための第2入力と,前記入力データ及びキー
を暗号化処理することにより生成された暗号文の並列7
バイトC1〜C7を出力するための出力とを有する暗号プロ
セッサと, 7バイトのフィードフォーワードデータFF1〜FF7を生成
するべく,最初の7つの入力データバイトF1〜F7を続く
入力データバイトF2〜F8とそれぞれ論理処理するための
第1手段と, 並列7バイトD1〜D7から成る暗号文導関数を生成するべ
く前記フィードフォーワードデータFF1〜FF7の各々を同
番号の暗号文バイトC1〜C7と論理処理するための第2手
段と, から成る装置。 - 【請求項2】請求項1に記載の暗号装置であって, 前記第1手段は,前記7バイトのフィードフォーワード
データFF1〜FF7を生成するべく最初の7つの入力データ
バイトF1〜F7を続く入力データバイトF2〜F8とそれぞれ
論理処理するための非線形関数から成り, 前記第2手段は,並列7バイトD1〜D7から成る暗号文導
関数を生成するべく前記フィードフォーワードデータFF
1〜FF7の各々を同番号の暗号文バイトC1〜C7と論理処理
するための非線形関数から成る, ところの装置。 - 【請求項3】請求項2に記載の暗号装置であって,前記
非線形関数は入力ビット数の半分のビット数を出力す
る, ところの装置。 - 【請求項4】請求項1に記載の暗号装置であって, 前記第1手段は,前記7バイトのフィードフォーワード
データFF1〜FF7を生成するべく最初の7つの入力データ
バイトF1〜F7を続く第1入力データバイトF2〜F8とそれ
ぞれ排他的論理和をとり, 前記第2手段は,前記7つの並列バイトD1〜D7から成る
前記暗号文導関数を生成するべく各フィードフォーワー
ドデータバイトFF1〜FF7を同番号の暗号文バイトC1〜C7
と排他的論理和をとる, ところの装置。 - 【請求項5】請求項4に記載の暗号装置であって,前記
第1手段はその排他的論理和を出力するよう前記最初の
7バイト及び続く入力データバイトによりアドレスされ
るルックアップテーブルから成る, ところの装置。 - 【請求項6】請求項5に記載の暗号装置であって,前記
第2手段はその排他的論理和を出力するよう前記フィー
ドフォーワードデータバイト及び同番号暗号文バイトに
よりアドレスされるルックアップテーブルから成る, ところの装置。 - 【請求項7】請求項4に記載の暗号装置であって,前記
第2手段はその排他的論理和を出力するよう前記フィー
ドフォーワードデータバイト及び同番号暗号文バイトに
よりアドレスされるルックアップテーブルから成る, ところの装置。 - 【請求項8】請求項1に記載の暗号装置であって,前記
暗号プロセッサはDESプロセッサである, ところの装置。 - 【請求項9】請求項2に記載の暗号装置であって,さら
に前記第1及び第2手段の非線形関数を実行するための
ルックアップテーブルから成る, ところの装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/497,880 US5606616A (en) | 1995-07-03 | 1995-07-03 | Cryptographic apparatus with double feedforward hash function |
US497,880 | 1995-07-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09127868A JPH09127868A (ja) | 1997-05-16 |
JP3140686B2 true JP3140686B2 (ja) | 2001-03-05 |
Family
ID=23978699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08191594A Expired - Fee Related JP3140686B2 (ja) | 1995-07-03 | 1996-07-03 | ダブル・フィードフォワードハッシュ関数を有する暗号装置 |
Country Status (12)
Country | Link |
---|---|
US (1) | US5606616A (ja) |
EP (1) | EP0752770B1 (ja) |
JP (1) | JP3140686B2 (ja) |
KR (1) | KR100284233B1 (ja) |
CN (2) | CN1092433C (ja) |
AU (1) | AU697818B2 (ja) |
CA (1) | CA2179691C (ja) |
DE (1) | DE69632707T2 (ja) |
ES (1) | ES2221932T3 (ja) |
MX (1) | MX9602587A (ja) |
NO (1) | NO318267B1 (ja) |
TW (1) | TW293222B (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933501A (en) | 1996-08-01 | 1999-08-03 | Harris Corporation | `Virtual` encryption scheme combining different encryption operators into compound-encryption mechanism |
US5949884A (en) * | 1996-11-07 | 1999-09-07 | Entrust Technologies, Ltd. | Design principles of the shade cipher |
US6144745A (en) * | 1997-04-07 | 2000-11-07 | Fujitsu Limited | Method of and apparatus for retaining and verifying of data on recording medium |
TW367465B (en) * | 1997-04-23 | 1999-08-21 | Matsushita Electric Ind Co Ltd | Cryptographic processing apparatus cryptographic processing method, and storage medium storing cryptographic processing program for improving security without greatly increasing hardware scale and processing time |
US6249582B1 (en) | 1997-12-31 | 2001-06-19 | Transcrypt International, Inc. | Apparatus for and method of overhead reduction in a block cipher |
US6215876B1 (en) | 1997-12-31 | 2001-04-10 | Transcrypt International, Inc. | Apparatus for and method of detecting initialization vector errors and maintaining cryptographic synchronization without substantial increase in overhead |
CA2332350C (en) | 1998-05-18 | 2015-07-07 | Giesecke & Devrient Gmbh | Access-protected data carrier |
US6266412B1 (en) * | 1998-06-15 | 2001-07-24 | Lucent Technologies Inc. | Encrypting speech coder |
US6275503B1 (en) | 1998-07-24 | 2001-08-14 | Honeywell International Inc. | Method for transmitting large information packets over networks |
US6351539B1 (en) | 1998-09-18 | 2002-02-26 | Integrated Device Technology, Inc. | Cipher mixer with random number generator |
JP3481470B2 (ja) * | 1998-10-19 | 2003-12-22 | 日本電気株式会社 | データ等の不正改竄防止システム及びそれと併用される暗号化装置 |
JP3679936B2 (ja) * | 1998-11-27 | 2005-08-03 | 東芝ソリューション株式会社 | 暗復号装置及び記憶媒体 |
DE60024941T8 (de) * | 1999-08-31 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verschlüsselungsverfahren und -Vorrichtung, Entschlüsselungsverfahren und -Vorrichtung |
AU2000263273A1 (en) * | 2000-04-10 | 2001-10-23 | Anatoly Viktorovich Klepov | Method for cryptographic protection of information in information technology anda device for performing said method |
US6829355B2 (en) | 2001-03-05 | 2004-12-07 | The United States Of America As Represented By The National Security Agency | Device for and method of one-way cryptographic hashing |
JP2003023421A (ja) * | 2001-07-09 | 2003-01-24 | C4 Technology Inc | 暗号方法、そのプログラム、そのプログラムを記録した記録媒体および暗号装置並びに復号方法および復号装置 |
JP3730926B2 (ja) * | 2002-03-14 | 2006-01-05 | 京セラ株式会社 | ヘリカル型アンテナの設計方法 |
GB2387088B (en) * | 2002-03-26 | 2005-06-01 | Gordon Geoffrey Hodson | Method and apparatus for data encryption/decryption |
US20040083296A1 (en) * | 2002-10-25 | 2004-04-29 | Metral Max E. | Apparatus and method for controlling user access |
US20050261970A1 (en) * | 2004-05-21 | 2005-11-24 | Wayport, Inc. | Method for providing wireless services |
WO2006084375A1 (en) * | 2005-02-11 | 2006-08-17 | Universal Data Protection Corporation | Method and system for microprocessor data security |
US7546461B2 (en) * | 2005-06-28 | 2009-06-09 | Microsoft Corporation | Strengthening secure hash functions |
EP2026530A1 (en) | 2007-07-12 | 2009-02-18 | Wayport, Inc. | Device-specific authorization at distributed locations |
US9020146B1 (en) | 2007-09-18 | 2015-04-28 | Rockwell Collins, Inc. | Algorithm agile programmable cryptographic processor |
US8204220B2 (en) * | 2008-09-18 | 2012-06-19 | Sony Corporation | Simulcrypt key sharing with hashed keys |
US8340343B2 (en) | 2008-10-31 | 2012-12-25 | General Instrument Corporation | Adaptive video fingerprinting |
KR101445339B1 (ko) | 2010-12-23 | 2014-10-01 | 한국전자통신연구원 | 기밀성과 무결성을 제공하는 통합 암호화 장치 및 그 방법 |
ES2523423B1 (es) | 2013-04-10 | 2015-11-24 | Crypto Solutions, S.L. | Dispositivo de cifrado simetrico y procedimiento empleado |
DE102013219105A1 (de) * | 2013-09-24 | 2015-03-26 | Robert Bosch Gmbh | Verfahren zur automatischen Erkennung von Steuergeräten in Batteriemanagementsystemen |
US9871786B2 (en) | 2015-07-23 | 2018-01-16 | Google Llc | Authenticating communications |
CN106610081B (zh) * | 2015-10-22 | 2019-08-20 | 上海三菱电机·上菱空调机电器有限公司 | 一种空调机连续运转的方法 |
US20220006791A1 (en) * | 2021-07-15 | 2022-01-06 | Mohammed Mujib Alshahrani | Secured Node Authentication and Access Control Model for IoT Smart City |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5005200A (en) * | 1988-02-12 | 1991-04-02 | Fischer Addison M | Public key/signature cryptosystem with enhanced digital signature certification |
US5307409A (en) * | 1992-12-22 | 1994-04-26 | Honeywell Inc | Apparatus and method for fault detection on redundant signal lines via encryption |
JP2576385B2 (ja) * | 1993-10-28 | 1997-01-29 | 日本電気株式会社 | データ保護装置 |
US5432848A (en) * | 1994-04-15 | 1995-07-11 | International Business Machines Corporation | DES encryption and decryption unit with error checking |
-
1995
- 1995-07-03 US US08/497,880 patent/US5606616A/en not_active Expired - Lifetime
-
1996
- 1996-04-05 TW TW085103957A patent/TW293222B/zh not_active IP Right Cessation
- 1996-06-21 CA CA002179691A patent/CA2179691C/en not_active Expired - Lifetime
- 1996-06-26 AU AU56193/96A patent/AU697818B2/en not_active Ceased
- 1996-06-26 ES ES96110265T patent/ES2221932T3/es not_active Expired - Lifetime
- 1996-06-26 EP EP96110265A patent/EP0752770B1/en not_active Expired - Lifetime
- 1996-06-26 DE DE69632707T patent/DE69632707T2/de not_active Expired - Lifetime
- 1996-07-02 NO NO19962786A patent/NO318267B1/no not_active IP Right Cessation
- 1996-07-03 CN CN96109144A patent/CN1092433C/zh not_active Expired - Fee Related
- 1996-07-03 CN CNB021161615A patent/CN1182677C/zh not_active Expired - Fee Related
- 1996-07-03 MX MX9602587A patent/MX9602587A/es not_active IP Right Cessation
- 1996-07-03 JP JP08191594A patent/JP3140686B2/ja not_active Expired - Fee Related
- 1996-07-03 KR KR1019960026799A patent/KR100284233B1/ko not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
Shoji Miyaguchi,Kazuo Ohta and Masahiko Iwata"128−bit Hash Function(N−Hash),"NTT Review,Vol.2,No.6,(1990),p.128−132 |
Xucjia Lai and James L.Massey,"Hash Functions Based on Block Ciphers,"Lecture Notes in Computer Science,Vol.658,(1993),p.55−70 |
Also Published As
Publication number | Publication date |
---|---|
DE69632707D1 (de) | 2004-07-22 |
ES2221932T3 (es) | 2005-01-16 |
KR100284233B1 (ko) | 2001-03-02 |
US5606616A (en) | 1997-02-25 |
NO962786D0 (no) | 1996-07-02 |
AU5619396A (en) | 1997-01-16 |
KR970008912A (ko) | 1997-02-24 |
EP0752770A2 (en) | 1997-01-08 |
CN1182677C (zh) | 2004-12-29 |
NO318267B1 (no) | 2005-02-28 |
CN1398122A (zh) | 2003-02-19 |
AU697818B2 (en) | 1998-10-15 |
CN1146032A (zh) | 1997-03-26 |
EP0752770A3 (en) | 1998-05-20 |
EP0752770B1 (en) | 2004-06-16 |
CN1092433C (zh) | 2002-10-09 |
DE69632707T2 (de) | 2005-07-07 |
CA2179691C (en) | 2000-12-19 |
TW293222B (ja) | 1996-12-11 |
MX9602587A (es) | 1997-03-29 |
JPH09127868A (ja) | 1997-05-16 |
NO962786L (no) | 1997-01-06 |
CA2179691A1 (en) | 1997-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3140686B2 (ja) | ダブル・フィードフォワードハッシュ関数を有する暗号装置 | |
EP0725511B1 (en) | Method for data encryption/decryption using cipher block chaining (CBC) and message authentication codes (MAC) | |
US6948067B2 (en) | Efficient encryption and authentication for data processing systems | |
US7623656B2 (en) | Stream cipher encryption and message authentication | |
US6950517B2 (en) | Efficient encryption and authentication for data processing systems | |
US8687800B2 (en) | Encryption method for message authentication | |
US5195136A (en) | Method and apparatus for data encryption or decryption | |
US5483598A (en) | Message encryption using a hash function | |
US7305084B2 (en) | Fast encryption and authentication for data processing systems | |
AU683325B2 (en) | System and apparatus for blockwise encryption/decryption of data | |
US6697490B1 (en) | Automatic resynchronization of crypto-sync information | |
US7415109B2 (en) | Partial encryption and full authentication of message blocks | |
US20020044651A1 (en) | Method and apparatus for improving the security of cryptographic ciphers | |
US5768390A (en) | Cryptographic system with masking | |
US7254233B2 (en) | Fast encryption and authentication for data processing systems | |
US6553120B1 (en) | Method for data decorrelation | |
JP2001016197A (ja) | 自己同期型ストリーム暗号システム及びこれを用いたmac生成方法 | |
JPH09200196A (ja) | 暗号通信方式 | |
US6418224B1 (en) | Methods and apparatus for self-inverting multiple-iteration CMEA crypto-processing for improved security for wireless telephone messages | |
KR20070063713A (ko) | 아리아 알고리즘을 이용한 블록 암호화 장치 | |
Jindal et al. | Simplified Compression Crypto System using PGP | |
Verma et al. | Digital Right Management Model based on Cryptography for Text Contents | |
JPS62244088A (ja) | 暗号装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |