KR20070063713A - 아리아 알고리즘을 이용한 블록 암호화 장치 - Google Patents

아리아 알고리즘을 이용한 블록 암호화 장치 Download PDF

Info

Publication number
KR20070063713A
KR20070063713A KR1020050123801A KR20050123801A KR20070063713A KR 20070063713 A KR20070063713 A KR 20070063713A KR 1020050123801 A KR1020050123801 A KR 1020050123801A KR 20050123801 A KR20050123801 A KR 20050123801A KR 20070063713 A KR20070063713 A KR 20070063713A
Authority
KR
South Korea
Prior art keywords
key
round
encryption
bit
decryption
Prior art date
Application number
KR1020050123801A
Other languages
English (en)
Inventor
정석훈
송창규
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1020050123801A priority Critical patent/KR20070063713A/ko
Publication of KR20070063713A publication Critical patent/KR20070063713A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 아리아 알고리즘을 이용한 블록 암호화 장치에 관한 것이다.
본 발명은 암호화 혹은 복호화를 수행하기 위한 카운팅 신호를 출력하는 카운터와; 블록 암호 알고리즘인 아리아(ARIA, Academy Research Institute Agency) 알고리즘에 의해 구동되되, 홀수, 짝수 및 최종 라운드 함수를 저장하고 상기 카운터의 카운팅 신호에 따라 암호화 및 복호화에 따른 키 스케줄을 조절하며, 암호화 키 및 단문을 입력받아, 암호화 및 복호화 라운드 키를 이용하여 단문을 암호화하거나 복호화하는 제어부와; '3-라운드 256비트 Feistel 알고리즘'에 따라, 상기 제어부의 암호화 키와 각 라운드 함수를 이용하여 네 개의 128비트의 키값을 생성하는 키확장 초기화부와; 상기 키확장 초기화부에서 생성된 128비트의 키값에 소정의 연산을 수행하여 암호화 라운드 키와 복호화 라운드 키를 생성하는 라운드 키 생성부를 포함하는 장치를 구비하여 구성된다.
따라서, 본 발명은 아리아 알고리즘을 하나의 칩(chip) 내에 하드웨어적으로 구현함으로써, 이동통신 단말기, PDA(Personal Digital Assistants), 기타 통신기기를 이용하여 아날로그 혹은 디지털 방식의 데이터통신을 수행하는 경우, 각 기기 내에서 데이터의 암호화 및 복호화를 수행하고 물리 계층으로는 암호화된 데이터가 전달되도록 하여, 암호화 및 복호화에 필요한 연산을 고속의 프로세서에서 담당함으로 인해 암호화 및 복호화에 소요되는 시간을 단축하고, 암호화 키(key)가 외부로 공개되는 것을 방지할 수 있어 보안성을 개선하는 효과가 있다.

Description

아리아 알고리즘을 이용한 블록 암호화 장치{BLOCK ENCRYPTION APPARATUS FOR USING THE ARIA ALGORITHM}
도 1은 본 발명 아리아 알고리즘을 이용한 블록 암호화 장치의 구성을 보인 블록도.
도 2는 본 발명 아리아 알고리즘을 이용한 블록 암호화 장치에서, 암호화 및 복호화 과정을 보인 예시도.
도 3은 본 발명을 적용하여 하나의 칩(chip)으로 구현한 예를 보인 예시도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 키입력 버퍼 11 : 단문입력 버퍼
12 : 출력 버퍼 20 : 카운터
30 : 제어부 40 : 키확장 초기화부
50 : 라운드 키 생성부
본 발명은 암호화 장치에 관한 것으로, 특히 아리아(ARIA, Academy Research Institute Agency) 알고리즘을 하나의 칩(chip) 내에 하드웨어적으로 구현함으로써, 이동통신 단말기, PDA(Personal Digital Assistants), 기타 통신기기를 이용하여 아날로그 혹은 디지털 방식의 데이터통신을 수행하는 경우, 각 기기 내에서 데이터의 암호화 및 복호화를 수행하고 물리 계층으로는 암호화된 데이터가 전달되도록 하여, 암호화 및 복호화에 필요한 연산을 고속의 프로세서에서 담당함으로 인해 암호화 및 복호화에 소요되는 시간을 단축하고, 암호화 키(key)가 외부로 공개되는 것을 방지할 수 있어 보안성을 개선하는 아리아 알고리즘을 이용한 블록 암호화 장치에 관한 것이다.
최근 인터넷을 기반으로 하는 사회 및 경제적 활동이 늘어나면서, 전자 거래의 안전성과 신뢰성, 사용자 프라이버시 보호에 관한 수요가 급증하고 있다. 특히, 전자 정부 구현 등으로 국가기관과 민간(G2C, Government to Citizen) 사이에 자료 소통의 필요성이 커지게 되어, 정보보호를 목적으로 국가안보기술연구소(정부기관)에서 민관겸용 블록 암호 알고리즘 아리아(ARIA)를 발표하였다.
아리아(ARIA)는 Academy(학계), Research Institute(연구소), Agency(정부 기관) 등을 나타내는 영어 단어의 첫 글자를 조합한 것으로, 학·연·관이 공동으로 개발한 정보보호의 핵심 기술이라는 의미를 함축하고 있다.
아리아(ARIA)는 'Involution SPN(Substitution Permutation Network) 구조'를 갖는 암호화와 복호화 과정이 동일한 대칭키 암호 알고리즘으로서, AES(Advanced Encryption Standard)의 규격을 따르며, 다양한 각종 환경의 구현에 적합하도록 설계되어 초경량 환경 및 하드웨어 구현에 최적화하여 적용할 수 있고, 고정 길이의 입출력(128비트), 가변 길이의 키(key) 길이 지원(128/192/256비트 키), 간단한 연산의 사용, 바이트 단위의 연산 등의 특징을 가진다. 그리고 아리아(ARIA)의 입출력 크기와 사용 가능한 키 크기는 미국 표준 블록 암호인 AES(Advanced Encryption Standard)의 그것과 동일하다.
그런데, 종래 아리아(ARIA) 알고리즘의 경우 소프트웨어적으로만 구현되어 있어, 인터넷 등과 같이 개방된 네트워크 시스템에 응용되는 경우 암호화, 복호화 등의 과정에 필요한 연산을 인해 암호화 및 복호화를 수행할 시 속도 저하가 발생하고, 키(key)가 공개될 수 있어 보안에 취약하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 아리아(ARIA, Academy Research Institute Agency) 알고리즘을 하나의 칩(chip) 내에 하드웨어적으로 구현하는 장치를 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 암호화 혹은 복호화를 수행하기 위한 카운팅 신호를 출력하는 카운터와; 블록 암호 알고리즘인 아리아(ARIA, Academy Research Institute Agency) 알고리즘에 의해 구동되되, 홀수, 짝수 및 최종 라운드 함수를 저장하고 상기 카운터의 카운팅 신호에 따라 암호화 및 복호화에 따른 키 스케줄을 조절하며, 암호화 키 및 단문을 입력받아, 암호화 및 복호화 라운드 키를 이용하여 단문을 암호화하거나 복호화하는 제어부와; '3-라운드 256비트 Feistel 알고리즘'에 따라, 상기 제어부의 암호화 키와 각 라운드 함수를 이용하여 네 개의 128비트의 키값을 생성하는 키확장 초기화부와; 상기 키확장 초기화부에서 생성된 128비트의 키값에 소정의 연산을 수행하여 암호화 라운드 키와 복호화 라운드 키를 생성하는 라운드 키 생성부를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명 아리아 알고리즘을 이용한 블록 암호화 장치의 구성을 보인 블록도로서, 이에 도시한 바와 같이, 암호화 키(key)를 입력받아 임시 저장하는 키입력 버퍼(10)와; 암호화 혹은 복호화 처리를 하고자 하는 단문(data_in)을 입력받아 임시 저장하는 단문입력 버퍼(11)와; 암호화 혹은 복호화를 수행하기 위한 카운팅 신호를 출력하는 카운터(20)와; 블록 암호 알고리즘인 아리아(ARIA, Academy Research Institute Agency) 알고리즘에 의해 구동되되, 홀수, 짝수 및 최종 라운드 함수를 저장하고 상기 카운터(20)의 카운팅 신호에 따라 암호화 및 복호화에 따른 키 스케줄을 조절하며, 상기 키입력 버퍼(10)와 단문입력 버퍼(11)로부터 암호화 키 및 단문을 입력받아, 암호화 및 복호화 라운드 키를 이용하여 단문을 암호화하거나 복호화하는 제어부(30)와; '3-라운드 256비트 Feistel 알고리즘'에 따라, 상기 제어부(30)의 암호화 키와 각 라운드 함수를 이용하여 네 개의 128비트의 키 값을 생성하는 키확장 초기화부(40)와; 상기 키확장 초기화부(40)에서 생성된 128비트의 키값에 소정의 연산을 수행하여 암호화 라운드 키와 복호화 라운드 키를 생성하는 라운드 키 생성부(50)와; 상기 제어부(30)로부터 출력된 암호화 혹은 복호화된 출력(data_out)을 임시 저장하는 출력 버퍼(12)로 구성한다.
본 발명이 적용되는 아리아(ARIA) 알고리즘은, 고정된 128비트의 입력(단문)에 대하여 128비트의 출력(암호문)을 출력하고, 반대로 암호문을 입력하면 다시 단문을 출력하는 암호시스템으로, 하기의 표와 같이, 마스터 키(master key)에 의해 암호화되는 회수(round)를 변경하도록 하는 가변 키(128, 192, 256 비트 중 어느 하나를 선택 가능함)를 지원한다.
키 크기 입출력 블록 크기 입력키 블록 크기 라운드 수
128비트 16 16 12
192비트 16 24 14
256비트 16 32 16
이에, 본 발명에서는 128비트(고정입출력크기비트)와 키 크기(128비트)에 대하여 구현한 것으로 가정하고, 그에 따라 라운드 키 크기가 128비트(고정)와 12라운드의 암호화 과정을 거쳐 128비트의 암호문을 출력하는 것을 예로 들어 설명한다.
따라서, 본 발명은 블록 암호 알고리즘인 아리아(ARIA, Academy Research Institute Agency) 알고리즘에 따라 구동되고 하나의 칩(chip)(본 발명에서는 '아리아 칩'으로 명함)으로 구현하며, 상기 아리아 칩은 암호화 혹은 복호화 과정에서 각 라운드에서 사용되는 홀수, 짝수 및 최종 라운드 함수를 저장하여, 암호화 키와 단문을 입력받아, 암호화 및 복호화에 따른 키 스케줄을 조절하면서 라운드 키의 생성을 제어하고, 상기 각 라운드 함수를 이용하여 상기 생성된 라운드 키로 단문을 암호화하거나 복호화하는 역할을 한다. 이하에서, 상기 아리아 칩의 세부적인 구성을 설명한다.
도 1에서, 키입력 버퍼(10)는 128비트의 마스터 키(master key), 즉 암호화 키를 입력받아 임시 저장하고, 단문입력 버퍼(11)는 암호화 혹은 복호화 처리를 하고자 하는 데이터에 해당하는 128비트 단위의 단문(data_in)을 입력받아 임시 저장하며, 카운터(20)는 데이터의 암호화 혹은 복호화를 수행하기 위한 카운팅 신호를 각 부(10,30∼50)로 출력한다. 이때, 상기 키입력 버퍼(10) 및 단문입력 버퍼(11)는 상기 카운터(20)의 카운팅 신호에 따라 각기 임시 저장된 암호화 키 및 단문을 제어부(50)로 전달한다.
제어부(30)는 암호화 혹은 복호화 과정에서 각 라운드에서 사용되는 홀수, 짝수 및 최종 라운드 함수를 저장하여, 암호화 키를 라운드 키(실제 암호화과정에서 사용되는 키)로 생성하거나 암호화 혹은 복호화 과정에 사용하며, 상기 카운터(20)의 카운팅 신호에 따라 상기 키입력 버퍼(10) 및 단문입력 버퍼(11)로부터 암호화 키 및 단문을 전달받아, 암호화 및 복호화에 따른 키 스케줄을 조절하면서 상기 각 라운드 함수를 이용하여 암호화 및 복호화 라운드 키를 생성하여 단문을 암호화하거나 복호화하는 과정을 제어한다.
여기서, 블록 암호의 각 라운드에서 사용되는 라운드 함수는 홀수 라운드, 짝수 라운드 및 최종 라운드로 구분되는데, 이에 상기 제어부(30)는, 도 2의 암호화 및 복호화 과정의 예시도에 도시한 바와 같이, 홀수 라운드 함수 처리부(31), 짝수 라운드 함수 처리부(32), 최종 라운드 함수 처리부(33)를 포함하여, 상기 각 처리부(31∼33)를 통해 블록 암호의 각 라운드에서 사용되는 함수를 처리한다.
그리고 상기 각 처리부(31∼33)에 저장된 홀수 라운드 함수, 짝수 라운드 함수 및 최종 라운드 함수는, 행과 열을 섞는 바이트(Byte) 치환을 수행하는 8비트의 비선형 치환 테이블인 'S-box'와 'S-1 box'로 이루어져 입력 32비트를 출력 32비트로 처리하는 LT 함수를 구비하고 있으며, 상기 각 라운드 함수는 각기 다른 연산을 수행하면서, 암호화 키를 라운드 키로 생성하는 과정과 실제적인 암호화 혹은 복호화 과정에서 제어부(30)의 제어에 의해 각 처리부(31∼33)가 구동됨으로써 실행되어, 도 2에 도시한 바와 같이, 128비트의 입력에 대해 128 비트의 라운드 키와의 행렬곱(비트별 EXOR 연산), 각 라운드의 LT 과정(행과 열을 섞는 과정), Involution 구조의 16×16 이진 행렬을 이용하여 바이트들을 섞는 확산 함수 등의 처리를 수행한다.
여기서, 각 라운드 함수에서 사용되기 위해 초기 입력된 암호화 키는 키 확장 초기화 과정(KL-128, KR-0)과 라운드 키 생성 과정을 통하여 매 라운드에서 키로 사용된다.
한편, 제어부(30)는 암호화 및 복호화에 따른 키 스케줄을 수행함에 있어서, 키 초기화 과정을 거친 후 키 생성 과정에서 각 라운드의 키를 얻는 구조를 가지는데, 키확장 초기화부(40)는 '3-라운드 256비트 Feistel 알고리즘'에 따라, 마스터 키(Master Key, MK)(즉, 암호화 키 )와 상기 제어부(30)에서 전달된 홀수, 짝수, 최종 라운드 함수를 이용하여 네 개의 128비트의 키값(W0∼W3)을 생성하며, 상기 마스터 키는 128, 192 혹은 256비트가 될 수 있고, 도 2에서는 마스터 키의 128비트가 'KL'이고, 128비트 이후의 남은 부분에 '0'을 추가한 128비트가 'KR'이다.
여기서, 상기 128비트의 키값(W0∼W3)은 라운드 키 생성부(50)의 라운드 키 생성 과정을 통하여 매 라운드에서 키로 사용된다.
그리고 라운드 키 생성부(50)의 라운드 키 연산부(51)에서 상기 키확장 초기화부(40)에서 생성된 128비트의 키값(W0∼W3)을 비트별 EXOR 연산, n비트 오른쪽 rotation(>>>n) 등의 소정의 연산을 통해 조합하여, 암호화 라운드 키와 복호화 라운드 키를 생성하고, 라운드 레지스터(52)에서 상기 생성된 암호화 라운드 키(ek1∼ek17)와 복호화 라운드 키를 임시 저장한 후 제어부(30)로 출력한다.
여기서, 128, 192, 256비트 키에 대하여 라운드 수로 12, 14, 16 라운드를 제안하므로, 상기 라운드 키 연산부(51)는 각 비트 키에 따라 13, 15, 17개의 라운드 키를 생성하게 되고, 상기 복호화 라운드 키는, 도 2에서, 암호화 라운드 키의 순서를 뒤집고 첫 라운드와 마지막 라운드를 제외한 모든 라운드의 키에 확산 함수를 적용하여 얻을 수 있으며, 상기 라운드 레지스터(52)는 상기 라운드 키 연산부(51)로부터 먼저 생성되는 라운드 키에 해당하는 라운드는 먼저 수행하고, 다음 키가 나오는 대로 대기한 후 다음 과정을 곧바로 수행하게 된다.
따라서, 제어부(30)에서 상기 라운드 레지스터(52)로부터 암호화 라운드 키와 복호화 라운드 키를 전달받으면, 상기 제어부(30)는 상기 카운터(20)의 카운팅 신호에 따라 단문입력 버퍼(11)로부터 전달된 평문(암호문이 아닌 문자열, 본 발명에서는 '단문(128비트)'이라 함)를, 각 라운드 함수 처리부(31∼33)의 라운드 함수를 통해 상기 라운드 레지스터(52)의 암호화 라운드 키와 연산을 수행하여 128비트의 암호문을 출력하는 암호화를 수행하거나, 암호문이 단문으로 입력된 경우에는 상기 암호문과 복호화 라운드 키를 라운드 함수를 통해 연산을 수행하여 128비트의 평문을 출력하는 복호화를 수행한다.
즉, 상기 제어부(30)에서 복호화 과정은 암호화 과정과 동일한 알고리즘(대칭키 알고리즘)으로 수행하며, 이때 사용되는 복호화 라운드 키는 라운드 레지스터(52)로부터 암호화 라운드 키를 역순으로 전달받아 사용하게 된다.
그리고 상기 제어부(30)에서 암호화 혹은 복호화된 출력(data_out)은 출력 버퍼(12)에 임시 저장된 후 외부로 출력된다.
도 3은 본 발명을 적용하여 하나의 칩(chip)으로 구현한 예를 보인 것으로, 그에 따른 아리아 칩(100)은, 입력단에는 클럭, 인에이블, 암호화/복호화 선택, 리셋을 위한 각기 하나의 핀(pin), 단문(data_in)의 입력을 위한 128핀, 키(key) 입력을 위한 128핀 등이 필요하고, 출력단에는 암호화 혹은 복호화된 출력(data_out)을 위한 128핀, 데이터의 출력을 알리는 신호(done)를 위한 하나의 핀 등이 필요하여, 총 389핀이 필요하게 되나, 입력단에 키입력 버퍼(10) 및 단문입력 버퍼(11)를 사용하고 출력단에 출력 버퍼(12)를 사용함으로 인해, 상기 입력단과 출력단을 각 핀이 8비트씩 데이터를 입력받을 수 있도록 'data_in', 'key', 'data_out'을 각기 16핀으로 구성하는 것이 가능하여, 직렬(serial)로 입출력되는 데이터를 상기 각 버퍼(10∼12)에 임시 저장한 후 처리함으로써, 전체적으로는 53핀으로 구현할 수 있게 된다.
또한, 본 발명에 따라 아리아 칩(100)을 이동통신 단말기, PDA(Personal Digital Assistants), 기타 통신기기에 적용하는 경우, 아날로그 통신을 수행할 시 전송하고자 하는 기저대역의 디지털 신호를 상기 아리아 칩(100)을 통해 암호화한 후 아날로그 신호로 변환한 다음, 대역변환, 변조, 증폭 등의 처리를 통해 외부로 전송하거나, 반대로 외부로부터 수신된 아날로그 신호를 대역변환, 복조, 증폭 등으로 처리하고 디지털 신호로 변환한 다음, 상기 아리아 칩(100)을 통해 복호화하여 내부에서 처리함으로써, 암호화된 데이터의 송수신으로 인해 안전한 데이터 통신을 수행하며, 디지털을 사용하는 시스템, 네트워크 기반의 시스템, USB 메모리의 사용 등 디지털 통신을 수행할 시에는 데이터 링크 계층에서 물리계층으로 전달되는 과정에서 암호화 및 복호화가 이루어지도록 하여, 안전한 데이터 통신을 수행할 수 있도록 구성할 수 있다.
따라서, 상기 아리아 칩(100)의 탑재로 인해 암호화 및 복호화에 소요되는 시간을 단축하고 통신 과정에서 키가 노출되어 발생하는 보안의 취약점을 개선할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명은 아리아(ARIA, Academy Research Institute Agency) 알고리즘을 하나의 칩(chip) 내에 하드웨어적으로 구현함으로써, 이동통신 단말기, PDA(Personal Digital Assistants), 기타 통신기기를 이용하여 아날로그 혹은 디지털 방식의 데이터통신을 수행하는 경우, 각 기기 내에서 데이터의 암호화 및 복호화를 수행하고 물리 계층으로는 암호화된 데이터가 전달되도록 하여, 암호화 및 복호화에 필요한 연산을 고속의 프로세서에서 담당함으로 인해 암호화 및 복호화에 소요되는 시간을 단축하고, 암호화 키(key)가 외부로 공개되는 것을 방지할 수 있어 보안성을 개선하는 효과가 있다.

Claims (3)

  1. 암호화 혹은 복호화를 수행하기 위한 카운팅 신호를 출력하는 카운터와; 블록 암호 알고리즘인 아리아(ARIA, Academy Research Institute Agency) 알고리즘에 의해 구동되되, 홀수, 짝수 및 최종 라운드 함수를 저장하고 상기 카운터의 카운팅 신호에 따라 암호화 및 복호화에 따른 키 스케줄을 조절하며, 암호화 키 및 단문을 입력받아, 암호화 및 복호화 라운드 키를 이용하여 단문을 암호화하거나 복호화하는 제어부와; '3-라운드 256비트 Feistel 알고리즘'에 따라, 상기 제어부의 암호화 키와 각 라운드 함수를 이용하여 네 개의 128비트의 키값을 생성하는 키확장 초기화부와; 상기 키확장 초기화부에서 생성된 128비트의 키값에 소정의 연산을 수행하여 암호화 라운드 키와 복호화 라운드 키를 생성하는 라운드 키 생성부를 포함하는 것을 특징으로 하는 아리아 알고리즘을 이용한 블록 암호화 장치.
  2. 제1항에 있어서, 상기 제어부는, 직렬(serial)로 입출력되는 데이터를 임시 저장한 후 처리하기 위하여, 입력단에 암호화 키(key)를 입력받아 임시 저장하는 키입력 버퍼와, 암호화 혹은 복호화 처리를 하고자 하는 단문(data_in)을 입력받아 임시 저장하는 단문입력 버퍼를, 출력단에 암호화 혹은 복호화된 출력(data_out)을 임시 저장하는 출력 버퍼를 더 포함하는 것을 특징으로 하는 아리아 알고리즘을 이용한 블록 암호화 장치.
  3. 제1항에 있어서, 상기 라운드 키 생성부는, 키확장 초기화부에서 생성된 128비트의 키값을 비트별 EXOR 연산 및 n비트 오른쪽 rotation 연산(>>>n)을 통해 조합하여, 암호화 및 복호화 라운드 키를 생성하는 라운드 키 연산부와; 상기 생성된 암호화 및 복호화 라운드 키를 임시 저장한 후 제어부로 출력하는 라운드 레지스터를 포함하는 것을 특징으로 하는 아리아 알고리즘을 이용한 블록 암호화 장치.
KR1020050123801A 2005-12-15 2005-12-15 아리아 알고리즘을 이용한 블록 암호화 장치 KR20070063713A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123801A KR20070063713A (ko) 2005-12-15 2005-12-15 아리아 알고리즘을 이용한 블록 암호화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123801A KR20070063713A (ko) 2005-12-15 2005-12-15 아리아 알고리즘을 이용한 블록 암호화 장치

Publications (1)

Publication Number Publication Date
KR20070063713A true KR20070063713A (ko) 2007-06-20

Family

ID=38363575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123801A KR20070063713A (ko) 2005-12-15 2005-12-15 아리아 알고리즘을 이용한 블록 암호화 장치

Country Status (1)

Country Link
KR (1) KR20070063713A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933312B1 (ko) * 2007-08-29 2009-12-22 (주) 임베디드 솔루션 데이터 암호화와 인증이 가능한 아리아 암호화 방법 및이를 수행하기 위한 시스템
WO2022107972A1 (ko) * 2020-11-23 2022-05-27 부산대학교 산학협력단 Aria의 암호화 및 복호화를 지원하는 프로세서용 32bit 확장 명령어 체계를 갖는 하드웨어 모듈 및 이의 제어 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933312B1 (ko) * 2007-08-29 2009-12-22 (주) 임베디드 솔루션 데이터 암호화와 인증이 가능한 아리아 암호화 방법 및이를 수행하기 위한 시스템
WO2022107972A1 (ko) * 2020-11-23 2022-05-27 부산대학교 산학협력단 Aria의 암호화 및 복호화를 지원하는 프로세서용 32bit 확장 명령어 체계를 갖는 하드웨어 모듈 및 이의 제어 방법
KR20220071048A (ko) * 2020-11-23 2022-05-31 부산대학교 산학협력단 ARIA의 암호화 및 복호화를 지원하는 프로세서용 32bit 확장 명령어 체계를 갖는 하드웨어 모듈 및 이의 제어 방법

Similar Documents

Publication Publication Date Title
US6014446A (en) Apparatus for providing improved encryption protection in a communication system
US8660265B2 (en) Cipher implementation
US7623656B2 (en) Stream cipher encryption and message authentication
KR100331863B1 (ko) 네트워크암호화장치및방법
JP3140686B2 (ja) ダブル・フィードフォワードハッシュ関数を有する暗号装置
US6385316B1 (en) Method and apparatus for encrypting data in a wireless communication system
EP2197144A1 (en) Methods and devices for a chained encryption mode
Masoodi et al. Symmetric Algorithms I
El_Deen Design and implementation of hybrid encryption algorithm
Patil et al. An enhancement in international data encryption algorithm for increasing security
EP2413305B1 (en) Data processing device and data processing method
Vadaviya et al. Study of avalanche effect in AES
KR100551992B1 (ko) 어플리케이션 데이터의 암호화 및 복호화 방법
KR20070063713A (ko) 아리아 알고리즘을 이용한 블록 암호화 장치
Mohan et al. Revised aes and its modes of operation
Kadry et al. An improvement of RC4 cipher using vigenère cipher
Ahmad et al. Energy efficient sensor network security using Stream cipher mode of operation
CN116635923A (zh) 结合aes和sm4加密和解密的高速电路
EP1001398B1 (en) Ciphering apparatus
Landge et al. VHDL based Blowfish implementation for secured embedded system design
KR100933312B1 (ko) 데이터 암호화와 인증이 가능한 아리아 암호화 방법 및이를 수행하기 위한 시스템
Ahmad et al. Comparative study between stream cipher and block cipher using RC4 and Hill Cipher
US20230299940A1 (en) Single stream one time pad with encryption with expanded entropy
Shrivas et al. Added Advanced Encryption Standard (A-Aes): With 512 Bits Data Block And 512, 768 And 1024 Bits Encryption Key
Dash et al. A survey on symmetric text encryption techniques

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination