JP3138060B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3138060B2 JP3138060B2 JP04144619A JP14461992A JP3138060B2 JP 3138060 B2 JP3138060 B2 JP 3138060B2 JP 04144619 A JP04144619 A JP 04144619A JP 14461992 A JP14461992 A JP 14461992A JP 3138060 B2 JP3138060 B2 JP 3138060B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- power supply
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明はスイッチングレギュレ
ータ等に使用するスイッチングトランジスタの駆動回路
に関するものである。
ータ等に使用するスイッチングトランジスタの駆動回路
に関するものである。
【０００２】近年、急速に普及している携帯用電子機器
では電源として使用されるバッテリー電圧からスイッチ
ングレギュレータにより種々の電圧が生成されている。
このような携帯用電子機器では小型化及び軽量化の要請
に基づいてバッテリーの本数削減が重要な課題となって
いるため、スイッチングレギュレータに使用するスイッ
チングトランジスタの駆動回路において低電圧で高効率
な動作を可能とすることが要請されている。
では電源として使用されるバッテリー電圧からスイッチ
ングレギュレータにより種々の電圧が生成されている。
このような携帯用電子機器では小型化及び軽量化の要請
に基づいてバッテリーの本数削減が重要な課題となって
いるため、スイッチングレギュレータに使用するスイッ
チングトランジスタの駆動回路において低電圧で高効率
な動作を可能とすることが要請されている。
【０００３】
【従来の技術】従来のスイッチングトランジスタ駆動回
路を図２に従って説明すると、駆動回路１は入力信号Ｖ
inがＮＰＮトランジスタＴr1，Ｔr2のベースに入力さ
れ、両トランジスタＴr1，Ｔr2のコレクタはＰＮＰトラ
ンジスタＴr9とともにカレントミラー回路を構成するＰ
ＮＰトランジスタＴr10 ，Ｔr11 のコレクタにそれぞれ
接続され、エミッタはグランドＧＮＤに接続されてい
る。
路を図２に従って説明すると、駆動回路１は入力信号Ｖ
inがＮＰＮトランジスタＴr1，Ｔr2のベースに入力さ
れ、両トランジスタＴr1，Ｔr2のコレクタはＰＮＰトラ
ンジスタＴr9とともにカレントミラー回路を構成するＰ
ＮＰトランジスタＴr10 ，Ｔr11 のコレクタにそれぞれ
接続され、エミッタはグランドＧＮＤに接続されてい
る。
【０００４】トランジスタＴr1のコレクタはトランジス
タＴr3のベースに接続され、そのトランジスタＴr3のコ
レクタは抵抗Ｒ１を介して電源Ｖccに接続され、エミッ
タはグランドＧＮＤに接続されている。
タＴr3のベースに接続され、そのトランジスタＴr3のコ
レクタは抵抗Ｒ１を介して電源Ｖccに接続され、エミッ
タはグランドＧＮＤに接続されている。
【０００５】トランジスタＴr2のコレクタはトランジス
タＴr4のベースに接続され、同トランジスタＴr4のエミ
ッタはトランジスタＴr5のベースに接続され、両トラン
ジスタＴr4，Ｔr5のコレクタは互いに接続されて出力端
子ｔ１に接続されて両トランジスタＴr4，Ｔr5はダーリ
ントン構成となっている。
タＴr4のベースに接続され、同トランジスタＴr4のエミ
ッタはトランジスタＴr5のベースに接続され、両トラン
ジスタＴr4，Ｔr5のコレクタは互いに接続されて出力端
子ｔ１に接続されて両トランジスタＴr4，Ｔr5はダーリ
ントン構成となっている。
【０００６】トランジスタＴr5のエミッタは外部素子を
接続するための端子ｔ２に接続され、同端子ｔ２とグラ
ンドＧＮＤとの間には外部素子として抵抗ＲE が接続さ
れている。
接続するための端子ｔ２に接続され、同端子ｔ２とグラ
ンドＧＮＤとの間には外部素子として抵抗ＲE が接続さ
れている。
【０００７】前記トランジスタＴr4のベースはダイオー
ドＤ１を介してＰＮＰトランジスタＴr6のエミッタに接
続され、同トランジスタＴr6のベースには基準電圧ＶR
が入力され、コレクタはグランドＧＮＤに接続されてい
る。従って、前記トランジスタＴr2がオフされるとトラ
ンジスタＴr4のベース電位は基準電圧ＶR よりダイオー
ド２段分のしきい値分高い電位となり、端子ｔ２の電位
ＶE はほぼ基準電圧ＶR となる。
ドＤ１を介してＰＮＰトランジスタＴr6のエミッタに接
続され、同トランジスタＴr6のベースには基準電圧ＶR
が入力され、コレクタはグランドＧＮＤに接続されてい
る。従って、前記トランジスタＴr2がオフされるとトラ
ンジスタＴr4のベース電位は基準電圧ＶR よりダイオー
ド２段分のしきい値分高い電位となり、端子ｔ２の電位
ＶE はほぼ基準電圧ＶR となる。
【０００８】前記トランジスタＴr3のコレクタには抵抗
Ｒ２を介してトランジスタＴr7のエミッタに接続される
とともに同抵抗Ｒ２及びダイオードＤ２を介して同トラ
ンジスタＴr7のベースに接続され、同トランジスタＴr7
のコレクタは電源Ｖccに接続されている。また、トラン
ジスタＴr7のエミッタは前記トランジスタＴr4，Ｔr5の
コレクタ及び出力端子ｔ１に接続されている。
Ｒ２を介してトランジスタＴr7のエミッタに接続される
とともに同抵抗Ｒ２及びダイオードＤ２を介して同トラ
ンジスタＴr7のベースに接続され、同トランジスタＴr7
のコレクタは電源Ｖccに接続されている。また、トラン
ジスタＴr7のエミッタは前記トランジスタＴr4，Ｔr5の
コレクタ及び出力端子ｔ１に接続されている。
【０００９】前記出力端子ｔ１には外部素子であるＰＮ
Ｐ型スイッチングトランジスタＴr8のベースが接続さ
れ、同スイッチングトランジスタＴr8のエミッタは電源
Ｖccに接続され、コレクタから出力電流Ｉout が出力さ
れる。
Ｐ型スイッチングトランジスタＴr8のベースが接続さ
れ、同スイッチングトランジスタＴr8のエミッタは電源
Ｖccに接続され、コレクタから出力電流Ｉout が出力さ
れる。
【００１０】前記トランジスタＴr3のコレクタには端子
ｔ３が接続され、前記トランジスタＴr7のベースには端
子ｔ４が接続されている。そして、端子ｔ３，ｔ４間に
は外部素子としてブートストラップコンデンサＣBSが接
続されている。
ｔ３が接続され、前記トランジスタＴr7のベースには端
子ｔ４が接続されている。そして、端子ｔ３，ｔ４間に
は外部素子としてブートストラップコンデンサＣBSが接
続されている。
【００１１】このように構成された駆動回路１では、入
力信号ＶinがＬレベルからＨレベルに立ち上がるとトラ
ンジスタＴr1，Ｔr2がオンされ、これにともなってトラ
ンジスタＴr3，Ｔr4，Ｔr5，Ｔr6がオフされ、スイッチ
ングトランジスタＴr8のベース電流ＩB が遮断されて同
スイッチングトランジスタＴr8もオフされる。
力信号ＶinがＬレベルからＨレベルに立ち上がるとトラ
ンジスタＴr1，Ｔr2がオンされ、これにともなってトラ
ンジスタＴr3，Ｔr4，Ｔr5，Ｔr6がオフされ、スイッチ
ングトランジスタＴr8のベース電流ＩB が遮断されて同
スイッチングトランジスタＴr8もオフされる。
【００１２】このとき、それまでオン状態にあったトラ
ンジスタＴr3がオフされると、端子ｔ３の電位が電源Ｖ
ccレベルまで瞬間的に上昇し、ブートストラップコンデ
ンサＣBSの充電電荷に基づいてトランジスタＴr7のベー
ス電位が電源Ｖccより高いレベルまで瞬間的に上昇する
ことにより、同トランジスタＴr7が瞬間的にオンされて
出力端子ｔ１の電位が電源Ｖccのレベル近傍まで急激に
引き上げられる。
ンジスタＴr3がオフされると、端子ｔ３の電位が電源Ｖ
ccレベルまで瞬間的に上昇し、ブートストラップコンデ
ンサＣBSの充電電荷に基づいてトランジスタＴr7のベー
ス電位が電源Ｖccより高いレベルまで瞬間的に上昇する
ことにより、同トランジスタＴr7が瞬間的にオンされて
出力端子ｔ１の電位が電源Ｖccのレベル近傍まで急激に
引き上げられる。
【００１３】従って、スイッチングトランジスタＴr8が
速やかにオフされてターンオフ損失が低減されている。
一方、入力信号ＶinがＨレベルからＬレベルに立ち下が
るとトランジスタＴr1，Ｔr2がオフされ、これにともな
ってトランジスタトランジスタＴr3，Ｔr4，Ｔr5，Ｔr6
がオンされ、スイッチングトランジスタＴr8にベース電
流ＩB が流れて同スイッチングトランジスタＴr8がオン
され、出力電流Ｉout が出力される。
速やかにオフされてターンオフ損失が低減されている。
一方、入力信号ＶinがＨレベルからＬレベルに立ち下が
るとトランジスタＴr1，Ｔr2がオフされ、これにともな
ってトランジスタトランジスタＴr3，Ｔr4，Ｔr5，Ｔr6
がオンされ、スイッチングトランジスタＴr8にベース電
流ＩB が流れて同スイッチングトランジスタＴr8がオン
され、出力電流Ｉout が出力される。
【００１４】そして、スイッチングトランジスタＴr8が
オンされた後は抵抗ＲE で設定される一定のベース電流
ＩB でスイッチングトランジスタＴr8が飽和状態で駆動
され、電源Ｖccに依存しない一定の駆動状態が得られ
る。
オンされた後は抵抗ＲE で設定される一定のベース電流
ＩB でスイッチングトランジスタＴr8が飽和状態で駆動
され、電源Ｖccに依存しない一定の駆動状態が得られ
る。
【００１５】
【発明が解決しようとする課題】上記のような駆動回路
ではスイッチングトランジスタＴr8のオン動作時におい
て同トランジスタＴr8を確実にオンさせるためには、ト
ランジスタＴr6のベース・エミッタ間電圧をＶBE1 、ダ
イオードＤ１の順方向電圧降下をＶBE2 、トランジスタ
Ｔr11 のコレクタ・エミッタ間電圧をＶCE1 とした時、
電源Ｖccの電圧レベルを、
ではスイッチングトランジスタＴr8のオン動作時におい
て同トランジスタＴr8を確実にオンさせるためには、ト
ランジスタＴr6のベース・エミッタ間電圧をＶBE1 、ダ
イオードＤ１の順方向電圧降下をＶBE2 、トランジスタ
Ｔr11 のコレクタ・エミッタ間電圧をＶCE1 とした時、
電源Ｖccの電圧レベルを、
【００１６】
【数１】Ｖcc＞ＶR ＋ＶBE1 ＋ＶBE2 ＋ＶCE1 とする必要がある。
【００１７】すなわち、ＶR ＋ＶBE1 ＋ＶBE2 ＋ＶCE1
は約２．４Ｖとなるため、電源Ｖccは少なくとも２．４
Ｖ以上の電圧が必要となる。一方、前記スイッチングト
ランジスタＴr8を速やかにオフ動作させるためには、同
トランジスタＴr8のオン動作時に前記ブートストラップ
コンデンサＣBSに充分な電荷を充電する必要がある。こ
のため、トランジスタＴr8のベース・エミッタ間電圧を
ＶBE3 、トランジスタＴr7のベース・エミッタ間電圧を
ＶBE4 、ブートストラップコンデンサＣBSの充電電圧を
ＶC 、トランジスタＴr3のコレクタ・エミッタ間電圧を
ＶCE2 とした時、電源Ｖccの電圧レベルを、
は約２．４Ｖとなるため、電源Ｖccは少なくとも２．４
Ｖ以上の電圧が必要となる。一方、前記スイッチングト
ランジスタＴr8を速やかにオフ動作させるためには、同
トランジスタＴr8のオン動作時に前記ブートストラップ
コンデンサＣBSに充分な電荷を充電する必要がある。こ
のため、トランジスタＴr8のベース・エミッタ間電圧を
ＶBE3 、トランジスタＴr7のベース・エミッタ間電圧を
ＶBE4 、ブートストラップコンデンサＣBSの充電電圧を
ＶC 、トランジスタＴr3のコレクタ・エミッタ間電圧を
ＶCE2 とした時、電源Ｖccの電圧レベルを、
【００１８】
【数２】Ｖcc＞ＶBE3 ＋ＶBE4 ＋ＶC ＋ＶCE2 とする必要がある。
【００１９】すなわち、ＶBE3 ＋ＶBE4 ＋ＶC ＋ＶCE2
は約２．４Ｖとなるため、電源Ｖccは少なくとも２．４
Ｖ以上の電圧が必要となる。ところが、通常電源バッテ
リーとして使用されるＮi −Ｃd 電池は一本当たりの出
力電圧は１．２Ｖであるため、このようなＮi −Ｃd 電
池を電源として使用すると、前記駆動回路を長時間安定
して動作させるためには少なくとも３本の電池が必要と
なる。
は約２．４Ｖとなるため、電源Ｖccは少なくとも２．４
Ｖ以上の電圧が必要となる。ところが、通常電源バッテ
リーとして使用されるＮi −Ｃd 電池は一本当たりの出
力電圧は１．２Ｖであるため、このようなＮi −Ｃd 電
池を電源として使用すると、前記駆動回路を長時間安定
して動作させるためには少なくとも３本の電池が必要と
なる。
【００２０】従って、上記駆動回路では電源Ｖccとして
必要な電圧が高くなって必要となるバッテリーの本数が
多くなるため、機器の小型化及び軽量化を図る上での障
害となっている。
必要な電圧が高くなって必要となるバッテリーの本数が
多くなるため、機器の小型化及び軽量化を図る上での障
害となっている。
【００２１】この発明の目的は、高効率化を図りながら
電源電圧を低電圧化してシステムの小型化を図り得る半
導体集積回路を提供することにある。
電源電圧を低電圧化してシステムの小型化を図り得る半
導体集積回路を提供することにある。
【００２２】
【課題を解決するための手段】図１に示すように、定電
流を出力するカレントミラー回路と、前記カレントミラ
ー回路の出力電流がコレクタに供給され、２値入力信号
Ｖinの入力に基づいてオンオフ動作して、オン動作時に
は前記カレントミラー回路の出力電流をコレクタ電流と
して吸収する第一のＮＰＮトランジスタＴr12とを備え
た入力回路と、前記入力回路の出力信号に基づいて外部
素子として接続されるＰＮＰスイッチングトランジスタ
Ｔr8をスイッチング動作させる制御部と、前記ＰＮＰス
イッチングトランジスタＴr8のターンオフ損失を低減す
るために、前記制御部に対し外部素子として接続される
ブートストラップコンデンサＣBSと、前記ＰＮＰスイッ
チングトランジスタＴr8のオン動作時の出力電流を定電
流化するために、前記制御部に対し外部素子として接続
される出力電流設定用抵抗ＲEとを備える。前記制御部
は、前記第一のＮＰＮトランジスタＴr12のコレクタに
ベースが接続されて、該第一のＮＰＮトランジスタＴr1
2のオン動作時にオフ動作となるとともに、オフ動作時
にオン動作となる第二及び第三のＮＰＮトランジスタＴ
r14，Ｔr15と、前記第二のＮＰＮトランジスタＴr14の
エミッタにベースが接続され、エミッタが低電位側電源
ＧＮＤに接続されて、前記第二のＮＰＮトランジスタＴ
r14のオン動作時にオン動作となる第四のＮＰＮトラン
ジスタＴr17と、前記第二のＮＰＮトランジスタＴr14の
コレクタにベースが接続され、コレクタが高電位側電源
Ｖccに接続され、エミッタが第一の抵抗Ｒ５を介して前
記第四のＮＰＮトランジスタＴr17のコレクタに接続さ
れるとともに、前記ブートストラップコンデンサＣBSの
一方の端子に接続される第五のＮＰＮトランジスタＴr1
6と、前記第二のＮＰＮトランジスタＴr14のコレクタに
第二及び第三の抵抗Ｒ３，Ｒ６を介してベースが接続さ
れ、コレクタが高電位側電源Vccに接続され、エミッタ
が前記ＰＮＰスイッチングトランジスタＴr8のベースに
接続されるとともに、前記第三のＮＰＮトランジスタＴ
r15のコレクタに接続される第六のＮＰＮトランジスタ
Ｔr18と、アノードが高電位側電源Ｖccに接続されると
ともに、カソードが前記第二及び第三の抵抗Ｒ３，Ｒ６
間及び前記ブートストラップコンデンサＣBSの他端に接
続されるダイオードＤ３と、前記第六のＮＰＮトランジ
スタＴr18のコレ クタ・エミッタ間に並列に接続される
第四の抵抗Ｒ７とから構成し、前記ＰＮＰスイッチング
トランジスタＴr8のエミッタを高電位側電源Ｖccに接続
し、前記出力電流設定用抵抗ＲEは、前記第三のＮＰＮ
トランジスタＴr15のエミッタと、低電位側電源ＧＮＤ
との間に接続した。
流を出力するカレントミラー回路と、前記カレントミラ
ー回路の出力電流がコレクタに供給され、２値入力信号
Ｖinの入力に基づいてオンオフ動作して、オン動作時に
は前記カレントミラー回路の出力電流をコレクタ電流と
して吸収する第一のＮＰＮトランジスタＴr12とを備え
た入力回路と、前記入力回路の出力信号に基づいて外部
素子として接続されるＰＮＰスイッチングトランジスタ
Ｔr8をスイッチング動作させる制御部と、前記ＰＮＰス
イッチングトランジスタＴr8のターンオフ損失を低減す
るために、前記制御部に対し外部素子として接続される
ブートストラップコンデンサＣBSと、前記ＰＮＰスイッ
チングトランジスタＴr8のオン動作時の出力電流を定電
流化するために、前記制御部に対し外部素子として接続
される出力電流設定用抵抗ＲEとを備える。前記制御部
は、前記第一のＮＰＮトランジスタＴr12のコレクタに
ベースが接続されて、該第一のＮＰＮトランジスタＴr1
2のオン動作時にオフ動作となるとともに、オフ動作時
にオン動作となる第二及び第三のＮＰＮトランジスタＴ
r14，Ｔr15と、前記第二のＮＰＮトランジスタＴr14の
エミッタにベースが接続され、エミッタが低電位側電源
ＧＮＤに接続されて、前記第二のＮＰＮトランジスタＴ
r14のオン動作時にオン動作となる第四のＮＰＮトラン
ジスタＴr17と、前記第二のＮＰＮトランジスタＴr14の
コレクタにベースが接続され、コレクタが高電位側電源
Ｖccに接続され、エミッタが第一の抵抗Ｒ５を介して前
記第四のＮＰＮトランジスタＴr17のコレクタに接続さ
れるとともに、前記ブートストラップコンデンサＣBSの
一方の端子に接続される第五のＮＰＮトランジスタＴr1
6と、前記第二のＮＰＮトランジスタＴr14のコレクタに
第二及び第三の抵抗Ｒ３，Ｒ６を介してベースが接続さ
れ、コレクタが高電位側電源Vccに接続され、エミッタ
が前記ＰＮＰスイッチングトランジスタＴr8のベースに
接続されるとともに、前記第三のＮＰＮトランジスタＴ
r15のコレクタに接続される第六のＮＰＮトランジスタ
Ｔr18と、アノードが高電位側電源Ｖccに接続されると
ともに、カソードが前記第二及び第三の抵抗Ｒ３，Ｒ６
間及び前記ブートストラップコンデンサＣBSの他端に接
続されるダイオードＤ３と、前記第六のＮＰＮトランジ
スタＴr18のコレ クタ・エミッタ間に並列に接続される
第四の抵抗Ｒ７とから構成し、前記ＰＮＰスイッチング
トランジスタＴr8のエミッタを高電位側電源Ｖccに接続
し、前記出力電流設定用抵抗ＲEは、前記第三のＮＰＮ
トランジスタＴr15のエミッタと、低電位側電源ＧＮＤ
との間に接続した。
【００２３】
【作用】ＰＮＰトランジスタＴr8をオンさせるために
は、ＮＰＮトランジスタＴr15 のベース電位はグランド
ＧＮＤよりＮＰＮトランジスタＴr15 ，Ｔr17 のベース
・エミッタ間電圧だけ高い電位であればよく、ブートス
トラップコンデンサＣBSの動作によりＰＮＰトランジス
タＴr8を速やかにオフさせるためには、電源Ｖccはダイ
オードＤ３の順方向電圧降下とブートストラップコンデ
ンサＣBSの充電電圧と、ＮＰＮトランジスタＴr17 のコ
レクタ・エミッタ間電圧との和より高い電圧であればよ
い。
は、ＮＰＮトランジスタＴr15 のベース電位はグランド
ＧＮＤよりＮＰＮトランジスタＴr15 ，Ｔr17 のベース
・エミッタ間電圧だけ高い電位であればよく、ブートス
トラップコンデンサＣBSの動作によりＰＮＰトランジス
タＴr8を速やかにオフさせるためには、電源Ｖccはダイ
オードＤ３の順方向電圧降下とブートストラップコンデ
ンサＣBSの充電電圧と、ＮＰＮトランジスタＴr17 のコ
レクタ・エミッタ間電圧との和より高い電圧であればよ
い。
【００２４】
【実施例】以下、この発明を具体化した一実施例を図１
に従って説明する。なお、前記従来例と同一構成部分は
同一符号を付して説明する。
に従って説明する。なお、前記従来例と同一構成部分は
同一符号を付して説明する。
【００２５】入力信号Ｖinは駆動回路２のＮＰＮトラン
ジスタＴr12 のベースに入力され、そのトランジスタＴ
r12 のコレクタは電流源としてのカレントミラー回路を
構成するＰＮＰトランジスタＴr13 のコレクタに接続さ
れ、エミッタはグランドＧＮＤに接続されている。
ジスタＴr12 のベースに入力され、そのトランジスタＴ
r12 のコレクタは電流源としてのカレントミラー回路を
構成するＰＮＰトランジスタＴr13 のコレクタに接続さ
れ、エミッタはグランドＧＮＤに接続されている。
【００２６】前記トランジスタＴr12 のコレクタはＮＰ
ＮトランジスタＴr14 ，Ｔr15 のベースに接続されてい
る。前記トランジスタＴr14 のコレクタには電源Ｖccが
ダイオードＤ３及び抵抗ＲＲ３を介して供給され、同コ
レクタはＮＰＮトランジスタＴr16 のベースに接続され
ている。
ＮトランジスタＴr14 ，Ｔr15 のベースに接続されてい
る。前記トランジスタＴr14 のコレクタには電源Ｖccが
ダイオードＤ３及び抵抗ＲＲ３を介して供給され、同コ
レクタはＮＰＮトランジスタＴr16 のベースに接続され
ている。
【００２７】前記トランジスタＴr14 のエミッタは抵抗
Ｒ４を介してグランドＧＮＤに接続されるとともに、Ｎ
ＰＮトランジスタＴr17 のベースに接続されている。前
記トランジスタＴr16 のコレクタには電源Ｖccが供給さ
れ、同トランジスタＴr16 のエミッタは抵抗Ｒ５を介し
て前記トランジスタＴr17 のコレクタに接続されてい
る。また、前記トランジスタＴr17 のコレクタには端子
ｔ４が接続されている。
Ｒ４を介してグランドＧＮＤに接続されるとともに、Ｎ
ＰＮトランジスタＴr17 のベースに接続されている。前
記トランジスタＴr16 のコレクタには電源Ｖccが供給さ
れ、同トランジスタＴr16 のエミッタは抵抗Ｒ５を介し
て前記トランジスタＴr17 のコレクタに接続されてい
る。また、前記トランジスタＴr17 のコレクタには端子
ｔ４が接続されている。
【００２８】前記ダイオードＤ３のカソードには端子ｔ
３が接続されるとともに、抵抗Ｒ６を介してＮＰＮトラ
ンジスタＴr18 のベースに接続されている。そして、端
子ｔ３，ｔ４間には外部素子であるブートストラップコ
ンデンサＣBSが接続されている。
３が接続されるとともに、抵抗Ｒ６を介してＮＰＮトラ
ンジスタＴr18 のベースに接続されている。そして、端
子ｔ３，ｔ４間には外部素子であるブートストラップコ
ンデンサＣBSが接続されている。
【００２９】前記トランジスタＴr18 のコレクタには電
源Ｖccが供給され、エミッタは出力端子ｔ１及び前記ト
ランジスタＴr15 のコレクタに接続されている。また、
前記トランジスタＴr18 のコレクタ・エミッタ間には抵
抗Ｒ７が接続されている。
源Ｖccが供給され、エミッタは出力端子ｔ１及び前記ト
ランジスタＴr15 のコレクタに接続されている。また、
前記トランジスタＴr18 のコレクタ・エミッタ間には抵
抗Ｒ７が接続されている。
【００３０】前記出力端子ｔ１は外部素子である出力ト
ランジスタＴr8のベースに接続され、同トランジスタＴ
r8のエミッタには電源Ｖccが供給され、コレクタから出
力電流Ｉout が出力される。
ランジスタＴr8のベースに接続され、同トランジスタＴ
r8のエミッタには電源Ｖccが供給され、コレクタから出
力電流Ｉout が出力される。
【００３１】前記端子ｔ２とグランドＧＮＤとの間には
外部素子である抵抗ＲE が接続されている。さて、上記
のように構成された駆動回路２では入力信号ＶinがＨレ
ベルとなると、トランジスタＴr12 がオンされ、これに
ともなってトランジスタＴr14 ，Ｔr15 ，Ｔr17 がオフ
される。
外部素子である抵抗ＲE が接続されている。さて、上記
のように構成された駆動回路２では入力信号ＶinがＨレ
ベルとなると、トランジスタＴr12 がオンされ、これに
ともなってトランジスタＴr14 ，Ｔr15 ，Ｔr17 がオフ
される。
【００３２】すると、電源ＶccからダイオードＤ３及び
抵抗Ｒ３を介してトランジスタＴr16 にベース電流が供
給されて同トランジスタＴr16 がオンされ、電源Ｖccか
らダイオードＤ３及び抵抗Ｒ６を介してトランジスタＴ
r18 にベース電流が供給されて同トランジスタＴr18 が
オンされる。
抵抗Ｒ３を介してトランジスタＴr16 にベース電流が供
給されて同トランジスタＴr16 がオンされ、電源Ｖccか
らダイオードＤ３及び抵抗Ｒ６を介してトランジスタＴ
r18 にベース電流が供給されて同トランジスタＴr18 が
オンされる。
【００３３】この結果、出力端子ｔ１はほぼ電源Ｖccの
レベルまで上昇してトランジスタＴr8はオフされる。こ
のとき、それまで端子ｔ３側が高電位となるように充電
されていたブートストラップコンデンサＣBSにより、ト
ランジスタＴr16 がオンされると端子ｔ３の電位が急激
に引き上げられ、同ブートストラップコンデンサＣBSか
らトランジスタＴr18 に充分なベース電流が供給されて
トランジスタＴr18 が速やかにオンされる。
レベルまで上昇してトランジスタＴr8はオフされる。こ
のとき、それまで端子ｔ３側が高電位となるように充電
されていたブートストラップコンデンサＣBSにより、ト
ランジスタＴr16 がオンされると端子ｔ３の電位が急激
に引き上げられ、同ブートストラップコンデンサＣBSか
らトランジスタＴr18 に充分なベース電流が供給されて
トランジスタＴr18 が速やかにオンされる。
【００３４】従って、トランジスタＴr8は速やかにオフ
されてターンオフ損失が低減される。一方、入力信号Ｖ
inがＬレベルとなると、トランジスタＴr12 がオフさ
れ、これにともなってトランジスタＴr14 ，Ｔr15 ，Ｔ
r17 がオンされる。
されてターンオフ損失が低減される。一方、入力信号Ｖ
inがＬレベルとなると、トランジスタＴr12 がオフさ
れ、これにともなってトランジスタＴr14 ，Ｔr15 ，Ｔ
r17 がオンされる。
【００３５】すると、トランジスタＴr16 ，Ｔr18 のベ
ース電流がトランジスタＴr14 に吸収されて同トランジ
スタＴr16 ，Ｔr18 がオフされる。この結果、抵抗Ｒ７
と抵抗ＲE との分圧に基づいて出力端子ｔ１の電位が低
下して、トランジスタＴr8がオンされる。そして、端子
ｔ２の電位ＶE は前記トランジスタＴr17 のベース電位
とほぼ等しくなるため、その電位ＶE と抵抗ＲE により
設定される定電流に基づいてトランジスタＴr8が駆動さ
れる。
ース電流がトランジスタＴr14 に吸収されて同トランジ
スタＴr16 ，Ｔr18 がオフされる。この結果、抵抗Ｒ７
と抵抗ＲE との分圧に基づいて出力端子ｔ１の電位が低
下して、トランジスタＴr8がオンされる。そして、端子
ｔ２の電位ＶE は前記トランジスタＴr17 のベース電位
とほぼ等しくなるため、その電位ＶE と抵抗ＲE により
設定される定電流に基づいてトランジスタＴr8が駆動さ
れる。
【００３６】このとき、端子ｔ４の電位はほぼグランド
ＧＮＤのレベルまで低下するので、ブートストラップコ
ンデンサＣBSはその両端子の電位差がほぼ電源Ｖccとグ
ランドＧＮＤの電位差となるまで充電される。
ＧＮＤのレベルまで低下するので、ブートストラップコ
ンデンサＣBSはその両端子の電位差がほぼ電源Ｖccとグ
ランドＧＮＤの電位差となるまで充電される。
【００３７】上記のような駆動回路２ではトランジスタ
Ｔr8をオン動作時において同トランジスタＴr8を確実に
オンさせるためには、トランジスタＴr17 のベース・エ
ミッタ間電圧をＶBE5 、トランジスタＴr14 のベース・
エミッタ間電圧をＶBE6 、トランジスタＴr13 のコレク
タ・エミッタ間電圧をＶCE3 とした時、電源Ｖccの電圧
レベルを、
Ｔr8をオン動作時において同トランジスタＴr8を確実に
オンさせるためには、トランジスタＴr17 のベース・エ
ミッタ間電圧をＶBE5 、トランジスタＴr14 のベース・
エミッタ間電圧をＶBE6 、トランジスタＴr13 のコレク
タ・エミッタ間電圧をＶCE3 とした時、電源Ｖccの電圧
レベルを、
【００３８】
【数３】Ｖcc＞ＶBE5 ＋ＶBE6 ＋ＶCE3 とする必要がある。
【００３９】すなわち、ＶBE5 ＋ＶBE6 ＋ＶCE3 は約
１．７Ｖとなるため、電源Ｖccは１．７Ｖ以上であれば
よい。一方、前記スイッチングトランジスタＴr8を速や
かにオフ動作させるためには、同トランジスタＴr8のオ
ン動作時に前記ブートストラップコンデンサＣBSに充分
な電荷を充電する必要がある。このため、ダイオードＤ
３の順方向電圧降下をＶBE7 、ブートストラップコンデ
ンサＣBSの充電電圧をＶC 、トランジスタＴr17 のコレ
クタ・エミッタ間電圧をＶCE4 とした時、電源Ｖccの電
圧レベルを、
１．７Ｖとなるため、電源Ｖccは１．７Ｖ以上であれば
よい。一方、前記スイッチングトランジスタＴr8を速や
かにオフ動作させるためには、同トランジスタＴr8のオ
ン動作時に前記ブートストラップコンデンサＣBSに充分
な電荷を充電する必要がある。このため、ダイオードＤ
３の順方向電圧降下をＶBE7 、ブートストラップコンデ
ンサＣBSの充電電圧をＶC 、トランジスタＴr17 のコレ
クタ・エミッタ間電圧をＶCE4 とした時、電源Ｖccの電
圧レベルを、
【００４０】
【数４】Ｖcc＞ＶBE7 ＋ＶC ＋ＶCE4 とする必要がある。
【００４１】すなわち、ＶBE7 ＋ＶC ＋ＶCE4 は約１．
７Ｖとなるため、電源Ｖccは少なくとも１．７Ｖ以上で
あればよい。従って、この駆動回路２では電源Ｖccを低
電圧化することができるので、バッテリーの本数を削減
することができ、動作効率を低下させることはない。
７Ｖとなるため、電源Ｖccは少なくとも１．７Ｖ以上で
あればよい。従って、この駆動回路２では電源Ｖccを低
電圧化することができるので、バッテリーの本数を削減
することができ、動作効率を低下させることはない。
【００４２】
【発明の効果】以上詳述したように、この発明は高効率
化を図りながら電源電圧を低電圧化してシステムの小型
化を図り得る半導体集積回路を提供することができる優
れた効果を発揮する。
化を図りながら電源電圧を低電圧化してシステムの小型
化を図り得る半導体集積回路を提供することができる優
れた効果を発揮する。
【図１】本発明の一実施例を示す回路図である。
【図２】従来例を示す回路図である。
Ｖin ２値入力信号 ＣBS ブートストラップコンデンサ ＲE 抵抗 Ｔr8 ＰＮＰトランジスタ Ｔr15 ＮＰＮトランジスタ Ｔr17 ＮＰＮトランジスタ ＶBE5 ベース・エミッタ間電圧 Ｖcc 電源 Ｄ３ ダイオード
フロントページの続き (72)発明者 清水 勝哉 愛知県春日井市高蔵寺町２丁目1844番２ 富士通ヴィエルエスアイ株式会社内 (56)参考文献 特開 平２−280662（ＪＰ，Ａ) 特開 平５−153768（ＪＰ，Ａ) 特開 平５−235721（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155 H03K 17/66
Claims (1)
- 【請求項１】 定電流を出力するカレントミラー回路
と、前記カレントミラー回路の出力電流がコレクタに供
給され、２値入力信号（Ｖin）の入力に基づいてオンオ
フ動作して、オン動作時には前記カレントミラー回路の
出力電流をコレクタ電流として吸収する第一のＮＰＮト
ランジスタ（Ｔr12）とを備えた入力回路と、 前記入力回路の出力信号に基づいて外部素子として接続
されるＰＮＰスイッチングトランジスタ（Ｔr8）をスイ
ッチング動作させる制御部と、 前記ＰＮＰスイッチングトランジスタ（Ｔr8）のターン
オフ損失を低減するために、前記制御部に対し外部素子
として接続されるブートストラップコンデンサ（ＣBS）
と、 前記ＰＮＰスイッチングトランジスタ（Ｔr8）のオン動
作時の出力電流を定電流化するために、前記制御部に対
し外部素子として接続される出力電流設定用抵抗（Ｒ
E）とを備えた半導体集積回路であって、 前記制御部は、 前記第一のＮＰＮトランジスタ（Ｔr12）のコレクタに
ベースが接続されて、該第一のＮＰＮトランジスタ（Ｔ
r12）のオン動作時にオフ動作となるとともに、オフ動
作時にオン動作となる第二及び第三のＮＰＮトランジス
タ（Ｔr14，Ｔr15）と、 前記第二のＮＰＮトランジスタ（Ｔr14）のエミッタに
ベースが接続され、エミッタが低電位側電源（ＧＮＤ）
に接続されて、前記第二のＮＰＮトランジスタ（Ｔr1
4）のオン動作時にオン動作となる第四のＮＰＮトラン
ジスタ（Ｔr17）と、 前記第二のＮＰＮトランジスタ（Ｔr14）のコレクタに
ベースが接続され、コレクタが高電位側電源（Ｖcc）に
接続され、エミッタが第一の抵抗（Ｒ５）を介して前記
第四のＮＰＮトランジスタ（Ｔr17）のコレクタに接続
されるとともに、前記ブートストラップコンデンサ（Ｃ
BS）の一方の端子に接続される第五のＮＰＮトランジス
タ（Ｔr16）と、 前記第二のＮＰＮトランジスタ（Ｔr14）のコレクタに
第二及び第三の抵抗（Ｒ３，Ｒ６）を介してベースが接
続され、コレクタが高電位側電源（Ｖcc）に接続され、
エミッタが前記ＰＮＰスイッチングトランジスタ（Ｔr
8）のベースに接続されるとともに、前記第三のＮＰＮ
トランジスタ（Ｔr15）のコレクタに接続される第六の
ＮＰＮトランジスタ（Ｔr18）と、 アノードが高電位側電源（Ｖcc）に接続されるととも
に、カソードが前記第二及び第三の抵抗（Ｒ３，Ｒ６）
間及び前記ブートストラップコンデンサ（ＣBS）の他端
に接続されるダイオード（Ｄ３）と、 前記第六のＮＰＮトランジスタ（Ｔr18）のコレクタ・
エミッタ間に並列に接続される第四の抵抗（Ｒ７）とか
ら構成し、 前記ＰＮＰスイッチングトランジスタ（Ｔr8）のエミッ
タを高電位側電源（Ｖcc）に接続し、前記出力電流設定
用抵抗（ＲE）は、前記第三のＮＰＮトランジスタ（Ｔr
15）のエミッタと、低電位側電源（ＧＮＤ）との間に接
続した ことを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04144619A JP3138060B2 (ja) | 1992-06-04 | 1992-06-04 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04144619A JP3138060B2 (ja) | 1992-06-04 | 1992-06-04 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05344711A JPH05344711A (ja) | 1993-12-24 |
| JP3138060B2 true JP3138060B2 (ja) | 2001-02-26 |
Family
ID=15366253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04144619A Expired - Fee Related JP3138060B2 (ja) | 1992-06-04 | 1992-06-04 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138060B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6210542B1 (en) | 1995-07-20 | 2001-04-03 | Olympus Optical Co., Ltd. | Process for producing thin film, thin film and optical instrument including the same |
-
1992
- 1992-06-04 JP JP04144619A patent/JP3138060B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6210542B1 (en) | 1995-07-20 | 2001-04-03 | Olympus Optical Co., Ltd. | Process for producing thin film, thin film and optical instrument including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05344711A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243413B2 (ja) | ||
| US5942881A (en) | Constant-voltage power supply circuit with a current limiting circuit | |
| US4574232A (en) | Rapid turn-on voltage regulator | |
| US4536702A (en) | Constant current source or voltage source transistor circuit | |
| JP3138060B2 (ja) | 半導体集積回路 | |
| JPH09215219A (ja) | 充電装置、電流検出回路、及び、電圧検出回路 | |
| JPH03788B2 (ja) | ||
| JP3035401B2 (ja) | 半導体集積回路 | |
| CN212723720U (zh) | 一种摩托车闪光驱动开关控制电路 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JP2003317495A (ja) | 差動回路、ピークホールド回路及びコンパレータ | |
| EP0079128A1 (en) | Regulator for a dynamo | |
| JPH0413692Y2 (ja) | ||
| SU1131006A1 (ru) | Устройство дл управлени двигателем посто нного тока | |
| JP2853278B2 (ja) | 駆動回路 | |
| JPS6342748Y2 (ja) | ||
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS5843436Y2 (ja) | 駆動回路 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JP3525611B2 (ja) | 定電圧回路 | |
| JPH0834420B2 (ja) | パワ−オン・リセツト回路 | |
| JPS595746A (ja) | コイル駆動回路 | |
| JPH0522970Y2 (ja) | ||
| SU1265746A1 (ru) | Стабилизатор посто нного напр жени | |
| JPS6145625Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001128 |
|
| LAPS | Cancellation because of no payment of annual fees |