JP3124513B2 - 電力半導体スイッチ装置 - Google Patents
電力半導体スイッチ装置Info
- Publication number
- JP3124513B2 JP3124513B2 JP09161699A JP16169997A JP3124513B2 JP 3124513 B2 JP3124513 B2 JP 3124513B2 JP 09161699 A JP09161699 A JP 09161699A JP 16169997 A JP16169997 A JP 16169997A JP 3124513 B2 JP3124513 B2 JP 3124513B2
- Authority
- JP
- Japan
- Prior art keywords
- reverse bias
- drive circuit
- power semiconductor
- semiconductor switch
- control electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Thyristors (AREA)
- Electronic Switches (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、制御電極でオン
・オフ制御を行うゲートターンオフ形の電力半導体スイ
ッチ装置の改良に関するものである。
・オフ制御を行うゲートターンオフ形の電力半導体スイ
ッチ装置の改良に関するものである。
【０００２】
【従来の技術】大電流の遮断に適した電力半導体素子と
してゲートターンオフサイリスタや静電誘導形トランジ
スタ素子など（以下、ＧＴＯ等という）がある。図１０
は、これらＧＴＯ等の従来の電力半導体スイッチ装置の
回路構成図である。図において、１はアノード電極Ａと
カソード電極Ｋとゲート電極（制御電極）Ｇとを備えた
ＧＴＯ等の素子、２０は逆バイアス駆動回路、２はＧＴ
Ｏ等の素子１のゲート電極Ｇとカソード電極Ｋとの間を
逆バイアスする逆バイアス用の電気エネルギを蓄電する
キャパシタなどの蓄電手段、３は導通状態に制御される
ことにより、前記蓄電手段２に蓄電されている電気エネ
ルギをカソード電極Ｋとゲート電極Ｇとの間に逆方向に
印加してＧＴＯ等の素子１をオフ状態に移行させる逆バ
イアススイッチである。
してゲートターンオフサイリスタや静電誘導形トランジ
スタ素子など（以下、ＧＴＯ等という）がある。図１０
は、これらＧＴＯ等の従来の電力半導体スイッチ装置の
回路構成図である。図において、１はアノード電極Ａと
カソード電極Ｋとゲート電極（制御電極）Ｇとを備えた
ＧＴＯ等の素子、２０は逆バイアス駆動回路、２はＧＴ
Ｏ等の素子１のゲート電極Ｇとカソード電極Ｋとの間を
逆バイアスする逆バイアス用の電気エネルギを蓄電する
キャパシタなどの蓄電手段、３は導通状態に制御される
ことにより、前記蓄電手段２に蓄電されている電気エネ
ルギをカソード電極Ｋとゲート電極Ｇとの間に逆方向に
印加してＧＴＯ等の素子１をオフ状態に移行させる逆バ
イアススイッチである。
【０００３】Ｓｏｎは順バイアス信号が供給される順バ
イアス信号端子、Ｓｏｆｆは逆バイアス信号が供給され
る逆バイアス信号端子、Ｖｓは逆バイアス電源端子、Ｂ
は逆バイアス電源、ＣＯＭはカソード電位の共通端子を
それぞれ示す。
イアス信号端子、Ｓｏｆｆは逆バイアス信号が供給され
る逆バイアス信号端子、Ｖｓは逆バイアス電源端子、Ｂ
は逆バイアス電源、ＣＯＭはカソード電位の共通端子を
それぞれ示す。
【０００４】次に、この電力半導体スイッチ装置の動作
について説明する。蓄電手段２には、逆バイアス電源Ｂ
からゲート電極Ｇとカソード電極Ｋとの間を逆バイアス
する逆バイアス用の電気エネルギが蓄電される。この電
気エネルギは、逆バイアススイッチ３が非導通状態に制
御されている場合には、ＧＴＯ等の素子１のゲート電極
Ｇとカソード電極Ｋとの間を逆バイアスしない。ＧＴＯ
等の素子１が最初オフ状態に制御されているとすると、
共通端子ＣＯＭを基準に順バイアス信号端子Ｓｏｎから
供給される順バイアス信号によりＧＴＯ等の素子１はオ
フ状態からオン状態に移行する。
について説明する。蓄電手段２には、逆バイアス電源Ｂ
からゲート電極Ｇとカソード電極Ｋとの間を逆バイアス
する逆バイアス用の電気エネルギが蓄電される。この電
気エネルギは、逆バイアススイッチ３が非導通状態に制
御されている場合には、ＧＴＯ等の素子１のゲート電極
Ｇとカソード電極Ｋとの間を逆バイアスしない。ＧＴＯ
等の素子１が最初オフ状態に制御されているとすると、
共通端子ＣＯＭを基準に順バイアス信号端子Ｓｏｎから
供給される順バイアス信号によりＧＴＯ等の素子１はオ
フ状態からオン状態に移行する。
【０００５】オン状態に移行したＧＴＯ等の素子１をオ
フの状態へ移行させるには、順バイアス信号を順バイア
ス信号端子Ｓｏｎへ供給していない状態でアノード電流
を所定の期間、零にするか、またはゲート電極Ｇとカソ
ード電極間を逆バイアスすることにより実現する。この
ため、逆バイアス信号端子Ｓｏｆｆから逆バイアス信号
を逆バイアススイッチ３へ供給することで逆バイアスス
イッチ３を導通状態に制御し、蓄電手段２に蓄電されて
いる逆バイアス用の電気エネルギによりゲート電極Ｇと
カソード電極間を逆バイアスする。
フの状態へ移行させるには、順バイアス信号を順バイア
ス信号端子Ｓｏｎへ供給していない状態でアノード電流
を所定の期間、零にするか、またはゲート電極Ｇとカソ
ード電極間を逆バイアスすることにより実現する。この
ため、逆バイアス信号端子Ｓｏｆｆから逆バイアス信号
を逆バイアススイッチ３へ供給することで逆バイアスス
イッチ３を導通状態に制御し、蓄電手段２に蓄電されて
いる逆バイアス用の電気エネルギによりゲート電極Ｇと
カソード電極間を逆バイアスする。
【０００６】このような電力半導体スイッチ装置では、
通常、アノード電極Ａとカソード電極Ｋとの間の通電性
を制御する制御駆動手段とＧＴＯ等の素子１との接続
は、カソード電極Ｋからリードアウトされたリード線と
ゲート電極Ｇからリードアウトされたリード線とを介し
て行われる。前記制御駆動手段により電力半導体スイッ
チ装置の導通性の制御を応答性や信頼性の点で良好に実
現する必要があるが、この際に前記リード線のインピー
ダンスが障害になり、十分大きな逆バイアスゲート電流
および十分大きい変化速度（−ｄＩｇ／ｄｔ）を有した
逆バイアスゲート電流を流すことが困難であった。この
ため、ＧＴＯ等の素子１の遮断能力が制限され、遮断能
力を向上させることが困難であった。
通常、アノード電極Ａとカソード電極Ｋとの間の通電性
を制御する制御駆動手段とＧＴＯ等の素子１との接続
は、カソード電極Ｋからリードアウトされたリード線と
ゲート電極Ｇからリードアウトされたリード線とを介し
て行われる。前記制御駆動手段により電力半導体スイッ
チ装置の導通性の制御を応答性や信頼性の点で良好に実
現する必要があるが、この際に前記リード線のインピー
ダンスが障害になり、十分大きな逆バイアスゲート電流
および十分大きい変化速度（−ｄＩｇ／ｄｔ）を有した
逆バイアスゲート電流を流すことが困難であった。この
ため、ＧＴＯ等の素子１の遮断能力が制限され、遮断能
力を向上させることが困難であった。
【０００７】これに対し、従来の電力半導体スイッチ装
置としてヨーロッパ特許ＥＰ０３２８７７８Ｂ１号公報
に電力半導体デバイスのパッケージング概念が開示され
ている。図１１は、従来の電力半導体スイッチ装置とし
て示された電力半導体デバイスのパッケージング概念を
示す構成図である。図において、Ｗは電力半導体ウェ
ハ、Ａａはアノード側銅ブロック電極、Ｋａはカソード
側銅ブロック電極、Ｋｂ，Ｋｃはカソード側銅ブロック
電極Ｋａに電気的に接続されたカソード拡張電極、Ｇａ
は電力半導体ウェハＷのゲート面に接触させた円筒形ゲ
ート電極である。図１１に示された電力半導体デバイス
のパッケージング概念では、逆バイアス駆動回路が多数
のキャパシタ２ａと逆バイアススイッチ３ａとの直列回
路からなり、円筒形ゲート電極Ｇａと円筒状のカソード
拡張電極Ｋｃとの間に前記直列回路群を配列する概念が
示されている。すなわち、電力半導体ウェハＷとともに
同一パッケージ内に多数のキャパシタ２ａと逆バイアス
スイッチ３ａとの直列回路からなる逆バイアス駆動回路
を実装する概念が示されている。
置としてヨーロッパ特許ＥＰ０３２８７７８Ｂ１号公報
に電力半導体デバイスのパッケージング概念が開示され
ている。図１１は、従来の電力半導体スイッチ装置とし
て示された電力半導体デバイスのパッケージング概念を
示す構成図である。図において、Ｗは電力半導体ウェ
ハ、Ａａはアノード側銅ブロック電極、Ｋａはカソード
側銅ブロック電極、Ｋｂ，Ｋｃはカソード側銅ブロック
電極Ｋａに電気的に接続されたカソード拡張電極、Ｇａ
は電力半導体ウェハＷのゲート面に接触させた円筒形ゲ
ート電極である。図１１に示された電力半導体デバイス
のパッケージング概念では、逆バイアス駆動回路が多数
のキャパシタ２ａと逆バイアススイッチ３ａとの直列回
路からなり、円筒形ゲート電極Ｇａと円筒状のカソード
拡張電極Ｋｃとの間に前記直列回路群を配列する概念が
示されている。すなわち、電力半導体ウェハＷとともに
同一パッケージ内に多数のキャパシタ２ａと逆バイアス
スイッチ３ａとの直列回路からなる逆バイアス駆動回路
を実装する概念が示されている。
【０００８】このようなパッケージング概念による電力
半導体スイッチ装置の場合、ゲート電極のリード線によ
るインダクタンスが除去されるので、逆バイアスゲート
電流の変化速度−Ｉｇ／ｄｔが大きくなり、遮断能力の
向上が期待できる。
半導体スイッチ装置の場合、ゲート電極のリード線によ
るインダクタンスが除去されるので、逆バイアスゲート
電流の変化速度−Ｉｇ／ｄｔが大きくなり、遮断能力の
向上が期待できる。
【０００９】
【発明が解決しようとする課題】従来の電力半導体スイ
ッチ装置は以上のように構成されているので、逆バイア
ス駆動回路の部品が高い温度（１２５℃）の電力半導体
ウェハＷを包むパッケージ内に配置されるので、逆バイ
アススイッチ（例えばＭＯＳＦＥＴ）の電圧降下が増え
るとともに、その通電能力も低下する課題があった。さ
らに、キャパシタ２ａの耐熱性が前記高温に耐えられな
いか、または寸法制約から静電容量が不足して必要な逆
バイアス電流（またはスイープアウト電流の時間積分値
である電荷）を流すこと自体が困難になる課題があっ
た。例えば、電解キャパシタや有機半導体キャパシタは
寿命を考慮すると耐熱性不足で使用できず、積層セラミ
ックキャパシタは単位体積当たりの静電容量が小さいだ
けでなく高温で静電容量が著しく低下するため前記高い
温度の環境下では使えない。さらに、無理に使用すると
これら逆バイアス駆動回路を構成する部品の信頼性が低
下する。
ッチ装置は以上のように構成されているので、逆バイア
ス駆動回路の部品が高い温度（１２５℃）の電力半導体
ウェハＷを包むパッケージ内に配置されるので、逆バイ
アススイッチ（例えばＭＯＳＦＥＴ）の電圧降下が増え
るとともに、その通電能力も低下する課題があった。さ
らに、キャパシタ２ａの耐熱性が前記高温に耐えられな
いか、または寸法制約から静電容量が不足して必要な逆
バイアス電流（またはスイープアウト電流の時間積分値
である電荷）を流すこと自体が困難になる課題があっ
た。例えば、電解キャパシタや有機半導体キャパシタは
寿命を考慮すると耐熱性不足で使用できず、積層セラミ
ックキャパシタは単位体積当たりの静電容量が小さいだ
けでなく高温で静電容量が著しく低下するため前記高い
温度の環境下では使えない。さらに、無理に使用すると
これら逆バイアス駆動回路を構成する部品の信頼性が低
下する。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、遮断能力の向上と高信頼化との両
立を実現でき、さらに実装性の向上を図ることのできる
電力半導体スイッチ装置を得ることを目的とする。
めになされたもので、遮断能力の向上と高信頼化との両
立を実現でき、さらに実装性の向上を図ることのできる
電力半導体スイッチ装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の発明に係
る電力半導体スイッチ装置は、リング状にリードアウト
された制御電極の外周に配置されるところの直列接続さ
れた蓄電手段と逆バイアススイッチ手段とからなる逆バ
イアス駆動回路を有した制御駆動手段と、前記逆バイア
ス駆動回路を実装し、平形パッケージに収容され主電流
を通電する第１電極と第２電極とからなる少なくとも一
対の平形主電極の一方を貫通させるとともに、前記制御
電極との接触面を備えて前記平形パッケージに近接し、
かつ、当該平形パッケージ外周に装設された実装基板と
を備えるようにしたものである。
る電力半導体スイッチ装置は、リング状にリードアウト
された制御電極の外周に配置されるところの直列接続さ
れた蓄電手段と逆バイアススイッチ手段とからなる逆バ
イアス駆動回路を有した制御駆動手段と、前記逆バイア
ス駆動回路を実装し、平形パッケージに収容され主電流
を通電する第１電極と第２電極とからなる少なくとも一
対の平形主電極の一方を貫通させるとともに、前記制御
電極との接触面を備えて前記平形パッケージに近接し、
かつ、当該平形パッケージ外周に装設された実装基板と
を備えるようにしたものである。
【００１２】請求項２記載の発明に係る電力半導体スイ
ッチ装置は、平形主電極の一方を貫通させるとともに制
御電極との接触面を備えて平形パッケージに接近させ、
かつ、前記平形パッケージにより分割された実装基板の
両側の各領域へ、リング状にリードアウトされた制御電
極の両側に分割されて配置された各逆バイアス駆動回路
をそれぞれ実装する形態で、前記平形パッケージ外周に
装設された実装基板を備えるようにしたものである。
ッチ装置は、平形主電極の一方を貫通させるとともに制
御電極との接触面を備えて平形パッケージに接近させ、
かつ、前記平形パッケージにより分割された実装基板の
両側の各領域へ、リング状にリードアウトされた制御電
極の両側に分割されて配置された各逆バイアス駆動回路
をそれぞれ実装する形態で、前記平形パッケージ外周に
装設された実装基板を備えるようにしたものである。
【００１３】請求項３記載の発明に係る電力半導体スイ
ッチ装置は、制御電極と対をなす平形主電極の一方の平
形面に圧接される良導電性金属板と良導電性押えリング
とを備え、前記良導電性金属板と前記良導電性押えリン
グは、当該良導電性金属板と当該良導電性押えリングと
の間に前記制御電極と実装基板とを挟み込む構造を備え
るようにしたものである。
ッチ装置は、制御電極と対をなす平形主電極の一方の平
形面に圧接される良導電性金属板と良導電性押えリング
とを備え、前記良導電性金属板と前記良導電性押えリン
グは、当該良導電性金属板と当該良導電性押えリングと
の間に前記制御電極と実装基板とを挟み込む構造を備え
るようにしたものである。
【００１４】請求項４記載の発明に係る電力半導体スイ
ッチ装置は、制御駆動手段の内の制御電極を順バイアス
する順バイアス駆動回路と、前記制御電極を逆バイアス
するための電気エネルギーを蓄電手段へ蓄電する逆バイ
アス電源回路とを前記逆バイアス駆動回路に対し離して
実装するようにしたものである。
ッチ装置は、制御駆動手段の内の制御電極を順バイアス
する順バイアス駆動回路と、前記制御電極を逆バイアス
するための電気エネルギーを蓄電手段へ蓄電する逆バイ
アス電源回路とを前記逆バイアス駆動回路に対し離して
実装するようにしたものである。
【００１５】請求項５記載の発明に係る電力半導体スイ
ッチ装置は、逆バイアス駆動回路が実装されている実装
基板と分離された別の基板上に前記順バイアス駆動回路
を実装配置したものである。
ッチ装置は、逆バイアス駆動回路が実装されている実装
基板と分離された別の基板上に前記順バイアス駆動回路
を実装配置したものである。
【００１６】請求項６記載の発明に係る電力半導体スイ
ッチ装置は、逆バイアス駆動回路が実装されている実装
基板と分離された別の基板上に逆バイアス電源回路を配
置するようにしたものである。
ッチ装置は、逆バイアス駆動回路が実装されている実装
基板と分離された別の基板上に逆バイアス電源回路を配
置するようにしたものである。
【００１７】請求項７記載の発明に係る電力半導体スイ
ッチ装置は、逆バイアス駆動回路が実装されている実装
基板上に設けられ、前記逆バイアス駆動回路の逆バイア
ススイッチ手段を駆動する前置駆動回路を前記逆バイア
ス駆動回路に接近させて備えるようにしたものである。
ッチ装置は、逆バイアス駆動回路が実装されている実装
基板上に設けられ、前記逆バイアス駆動回路の逆バイア
ススイッチ手段を駆動する前置駆動回路を前記逆バイア
ス駆動回路に接近させて備えるようにしたものである。
【００１８】請求項８記載の発明に係る電力半導体スイ
ッチ装置は、平形パッケージにより分割された実装基板
の各領域にそれぞれ実装された各逆バイアス駆動回路の
逆バイアススイッチ手段を駆動する前置駆動回路を、そ
れぞれ前記逆バイアス駆動回路毎に前記実装基板の前記
各領域へ実装するようにしたものである。
ッチ装置は、平形パッケージにより分割された実装基板
の各領域にそれぞれ実装された各逆バイアス駆動回路の
逆バイアススイッチ手段を駆動する前置駆動回路を、そ
れぞれ前記逆バイアス駆動回路毎に前記実装基板の前記
各領域へ実装するようにしたものである。
【００１９】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１． 図１は、この発明の実施の形態１の電力半導体スイッチ
装置を示す構成配置概念図であり、図において、１１は
平形パッケージに収納されたゲートターンオフ形等の電
力半導体スイッチ素子（以下、ＧＴＯ等の素子とい
う）、１１０はＧＴＯ等の素子１１に必要な各種回路を
実装する実装基板、２０はゲート逆バイアス用のキャパ
シタなどの蓄電手段２および当該蓄電手段２に直列接続
された逆バイアススイッチ（逆バイアススイッチ手段）
３からなる逆バイアス駆動回路、１６は逆バイアス駆動
回路２０の逆バイアススイッチ３を制御する前置駆動回
路である。これら逆バイアス駆動回路２０および前置駆
動回路１６は制御駆動手段の一部を構成している。Ｇは
平形パッケージ式のＧＴＯ等の素子１１の外周を取り囲
むようリードアウトされたリング状のゲート電極（制御
電極）、１７は前記リング状のゲート電極Ｇを押さえて
逆バイアス駆動回路２０のゲート駆動出力面に前記ゲー
ト電極Ｇを導電的に圧着させる良導電性の押えリング
（良導性押えリング）、１８は押えリング１７のねじ穴
である。
説明する。 実施の形態１． 図１は、この発明の実施の形態１の電力半導体スイッチ
装置を示す構成配置概念図であり、図において、１１は
平形パッケージに収納されたゲートターンオフ形等の電
力半導体スイッチ素子（以下、ＧＴＯ等の素子とい
う）、１１０はＧＴＯ等の素子１１に必要な各種回路を
実装する実装基板、２０はゲート逆バイアス用のキャパ
シタなどの蓄電手段２および当該蓄電手段２に直列接続
された逆バイアススイッチ（逆バイアススイッチ手段）
３からなる逆バイアス駆動回路、１６は逆バイアス駆動
回路２０の逆バイアススイッチ３を制御する前置駆動回
路である。これら逆バイアス駆動回路２０および前置駆
動回路１６は制御駆動手段の一部を構成している。Ｇは
平形パッケージ式のＧＴＯ等の素子１１の外周を取り囲
むようリードアウトされたリング状のゲート電極（制御
電極）、１７は前記リング状のゲート電極Ｇを押さえて
逆バイアス駆動回路２０のゲート駆動出力面に前記ゲー
ト電極Ｇを導電的に圧着させる良導電性の押えリング
（良導性押えリング）、１８は押えリング１７のねじ穴
である。
【００２０】２４は順バイアス駆動回路、２５は逆バイ
アス電源回路、２８は順バイアス駆動回路２４へ接続さ
れた電源用の入力線、２９は逆バイアス電源回路２５へ
接続された逆バイアス駆動用電源の入力線、３０は制御
信号の入力線、３３は逆バイアスを行うための前記制御
信号をもとに前置駆動回路１６へ信号を送出するバッフ
ァ回路、ＣＮ１およびＣＮ２はコネクタ、１００は電源
類や順バイアス駆動回路等を収容したシャーシである。
これら順バイアス駆動回路２４、逆バイアス電源回路２
５およびバッファ回路３３は制御駆動手段の一部を構成
している。
アス電源回路、２８は順バイアス駆動回路２４へ接続さ
れた電源用の入力線、２９は逆バイアス電源回路２５へ
接続された逆バイアス駆動用電源の入力線、３０は制御
信号の入力線、３３は逆バイアスを行うための前記制御
信号をもとに前置駆動回路１６へ信号を送出するバッフ
ァ回路、ＣＮ１およびＣＮ２はコネクタ、１００は電源
類や順バイアス駆動回路等を収容したシャーシである。
これら順バイアス駆動回路２４、逆バイアス電源回路２
５およびバッファ回路３３は制御駆動手段の一部を構成
している。
【００２１】次に、図１における実装基板１１０上に実
装される逆バイアス駆動回路２０の構成について詳細に
説明する。図２および図３は、実装基板１１０上に実装
された逆バイアス駆動回路２０の構成を示す平面図であ
る。図２において、Ｄ１はＧＴＯ等の素子１１の平形の
カソード側第２主電極である銅ブロック部を貫通させる
穴径を示す。４１は前記リング状のゲート電極Ｇと電気
的に接続した状態で圧着させるゲート駆動出力面（制御
電極との接触面）である。Ｄ３は前記ゲート駆動出力面
４１の外径である。Ｄ４ａ〜Ｄ４ｃは実装基板１１０に
形成されたゲート駆動出力面４１の外側の周辺領域に配
置される逆バイアス駆動回路２０の蓄電手段２の位置を
示すセンタ径、Ｄ５は逆バイアス駆動回路２０の逆バイ
アススイッチ３の配置位置を示すセンタ径である。
装される逆バイアス駆動回路２０の構成について詳細に
説明する。図２および図３は、実装基板１１０上に実装
された逆バイアス駆動回路２０の構成を示す平面図であ
る。図２において、Ｄ１はＧＴＯ等の素子１１の平形の
カソード側第２主電極である銅ブロック部を貫通させる
穴径を示す。４１は前記リング状のゲート電極Ｇと電気
的に接続した状態で圧着させるゲート駆動出力面（制御
電極との接触面）である。Ｄ３は前記ゲート駆動出力面
４１の外径である。Ｄ４ａ〜Ｄ４ｃは実装基板１１０に
形成されたゲート駆動出力面４１の外側の周辺領域に配
置される逆バイアス駆動回路２０の蓄電手段２の位置を
示すセンタ径、Ｄ５は逆バイアス駆動回路２０の逆バイ
アススイッチ３の配置位置を示すセンタ径である。
【００２２】一方、図３に示す実装基板１１０上に実装
された逆バイアス駆動回路２０の構成では、蓄電手段２
が実装基板１１０に形成されたゲート駆動出力面４１の
外側のセンタ径Ｄ４の円周上の周辺領域に配置されてい
る。
された逆バイアス駆動回路２０の構成では、蓄電手段２
が実装基板１１０に形成されたゲート駆動出力面４１の
外側のセンタ径Ｄ４の円周上の周辺領域に配置されてい
る。
【００２３】この実施の形態１の電力半導体スイッチ装
置では、図１、図２、図３より理解できるように、電力
半導体ウェハが平形パッケージに収められている形式で
あり、この平形パッケージ内に逆バイアス駆動回路２０
が構成されていないので、図１０に示す平形パッケージ
内に逆バイアス駆動回路が構成されている従来の電力半
導体スイッチ装置のように電力半導体ウェハの発熱によ
る熱的な悪影響を逆バイアス駆動回路は受けず、高い信
頼性を維持できる。
置では、図１、図２、図３より理解できるように、電力
半導体ウェハが平形パッケージに収められている形式で
あり、この平形パッケージ内に逆バイアス駆動回路２０
が構成されていないので、図１０に示す平形パッケージ
内に逆バイアス駆動回路が構成されている従来の電力半
導体スイッチ装置のように電力半導体ウェハの発熱によ
る熱的な悪影響を逆バイアス駆動回路は受けず、高い信
頼性を維持できる。
【００２４】さらに、逆バイアス駆動回路２０がリング
状のゲート電極Ｇの外周に配置されていることから、Ｇ
ＴＯ等の素子１１のゲート回路および逆バイアス駆動回
路２０よりなる回路のループインピーダンス（蓄電手段
２→ＧＴＯ等の素子１１のカソード側第２主電極→ゲー
ト電極Ｇ→逆バイアススイッチ３→蓄電手段２のループ
インピーダンス）が極めて小さくなり、限られた逆バイ
アス電圧でも高速（高い−ｄＩｇ／ｄｔ）かつ大電流に
よるゲート逆バイアスが実現できる。この作用により、
ゲート逆バイアス電流がアノード電流と等しくなるかア
ノード電流よりやや大きくなると、アノード電流の流出
先がカソードからゲートへ転流し、ゲート・カソード間
が完全に逆バイアスされる。このゲート層（Ｐｂ）とカ
ソード層（Ｎｋ）との間が完全に逆バイアスされる条件
の下でターンオフするので、ターンオフ時に許容される
電流が高くなり遮断可能電流が向上する。また、高い−
ｄＩｇ／ｄｔひいては大電流でゲート・カソード間が逆
バイアスされるので、蓄積時間（キャリアのスイープア
ウト時間）Ｔｓが極めて短くなる。従って、高速スイッ
チングが実現され遮断性能や遮断能力が向上する。
状のゲート電極Ｇの外周に配置されていることから、Ｇ
ＴＯ等の素子１１のゲート回路および逆バイアス駆動回
路２０よりなる回路のループインピーダンス（蓄電手段
２→ＧＴＯ等の素子１１のカソード側第２主電極→ゲー
ト電極Ｇ→逆バイアススイッチ３→蓄電手段２のループ
インピーダンス）が極めて小さくなり、限られた逆バイ
アス電圧でも高速（高い−ｄＩｇ／ｄｔ）かつ大電流に
よるゲート逆バイアスが実現できる。この作用により、
ゲート逆バイアス電流がアノード電流と等しくなるかア
ノード電流よりやや大きくなると、アノード電流の流出
先がカソードからゲートへ転流し、ゲート・カソード間
が完全に逆バイアスされる。このゲート層（Ｐｂ）とカ
ソード層（Ｎｋ）との間が完全に逆バイアスされる条件
の下でターンオフするので、ターンオフ時に許容される
電流が高くなり遮断可能電流が向上する。また、高い−
ｄＩｇ／ｄｔひいては大電流でゲート・カソード間が逆
バイアスされるので、蓄積時間（キャリアのスイープア
ウト時間）Ｔｓが極めて短くなる。従って、高速スイッ
チングが実現され遮断性能や遮断能力が向上する。
【００２５】また、図２、図３に示した逆バイアス駆動
回路２０の多数の逆バイアススイッチ３に対し、図１に
示すように、前記多数の逆バイアススイッチ３を駆動す
る前置駆動回路１６を逆バイアス駆動回路２０が実装さ
れた実装基板１１０上に実装し、さらに、当該前置駆動
回路１６を逆バイアス駆動回路２０の近くに配置する。
このため、逆バイアススイッチ３のゲートと前置駆動回
路とからなる回路のループインピーダンスが低くなる。
従って、逆バイアススイッチ３のゲート電圧を安定化で
き、前置駆動回路１６と逆バイアススイッチ３との間に
ノイズが入って逆バイアススイッチ３が誤動作するのを
防止できる。すなわち、逆バイアス駆動回路２０の逆バ
イアススイッチ３が高圧大電流の流れるＧＴＯ等の素子
１１からノイズを受けて誤動作するのを防止する効果が
得られる。
回路２０の多数の逆バイアススイッチ３に対し、図１に
示すように、前記多数の逆バイアススイッチ３を駆動す
る前置駆動回路１６を逆バイアス駆動回路２０が実装さ
れた実装基板１１０上に実装し、さらに、当該前置駆動
回路１６を逆バイアス駆動回路２０の近くに配置する。
このため、逆バイアススイッチ３のゲートと前置駆動回
路とからなる回路のループインピーダンスが低くなる。
従って、逆バイアススイッチ３のゲート電圧を安定化で
き、前置駆動回路１６と逆バイアススイッチ３との間に
ノイズが入って逆バイアススイッチ３が誤動作するのを
防止できる。すなわち、逆バイアス駆動回路２０の逆バ
イアススイッチ３が高圧大電流の流れるＧＴＯ等の素子
１１からノイズを受けて誤動作するのを防止する効果が
得られる。
【００２６】また、前記制御駆動手段の内の順バイアス
駆動回路２４は逆バイアス駆動回路２０に対して離れた
位置に配置されているので、高いｄＩｇ／ｄｔかつ大電
流の逆バイアス電流からの誘導ノイズを受けにくく、ま
た、ＧＴＯ等の素子１１から離すことによって実装上の
自由度が向上する。
駆動回路２４は逆バイアス駆動回路２０に対して離れた
位置に配置されているので、高いｄＩｇ／ｄｔかつ大電
流の逆バイアス電流からの誘導ノイズを受けにくく、ま
た、ＧＴＯ等の素子１１から離すことによって実装上の
自由度が向上する。
【００２７】また、前記制御駆動手段の内の逆バイアス
電源回路２５も逆バイアス駆動回路２０に対し離れた位
置に実装してあるので実装上の自由度が向上する。
電源回路２５も逆バイアス駆動回路２０に対し離れた位
置に実装してあるので実装上の自由度が向上する。
【００２８】実施の形態２．図４は、前記実施の形態１
の電力半導体スイッチ装置の構造を詳細に示す構成図で
あり、図４（ａ）は上面図、図４（ｂ）は側面図であ
る。図４において、図１から図３と同一または相当の部
分については同一の符号を付し説明を省略する。図４に
おいて、Ｄ２は押えリング１７のねじ穴１８の配置セン
タ径を示している。前置駆動回路１６は、キャパシタ、
ＭＯＳＦＥＴなどのトランジスタＴｒ、信号処理用ＩＣ
やバッファ用ＩＣ、抵抗Ｒなどの電子部品からなる。こ
の前置駆動回路１６の逆バイアス駆動回路２０への近接
配置により、逆バイアススイッチ３のゲート回路のルー
プインピーダンスが低くなり、逆バイアススイッチ３の
ゲート電圧を安定化でき、前置駆動回路１６と逆バイア
ススイッチ３との間にノイズが入って逆バイアススイッ
チが誤動作するのを防止できる。
の電力半導体スイッチ装置の構造を詳細に示す構成図で
あり、図４（ａ）は上面図、図４（ｂ）は側面図であ
る。図４において、図１から図３と同一または相当の部
分については同一の符号を付し説明を省略する。図４に
おいて、Ｄ２は押えリング１７のねじ穴１８の配置セン
タ径を示している。前置駆動回路１６は、キャパシタ、
ＭＯＳＦＥＴなどのトランジスタＴｒ、信号処理用ＩＣ
やバッファ用ＩＣ、抵抗Ｒなどの電子部品からなる。こ
の前置駆動回路１６の逆バイアス駆動回路２０への近接
配置により、逆バイアススイッチ３のゲート回路のルー
プインピーダンスが低くなり、逆バイアススイッチ３の
ゲート電圧を安定化でき、前置駆動回路１６と逆バイア
ススイッチ３との間にノイズが入って逆バイアススイッ
チが誤動作するのを防止できる。
【００２９】また、図４（ｂ）において、１２０は押え
リング１７とともにリング状のゲート電極Ｇと実装基板
１１０とを挟み込み固定する良導電性金属板であり、Ｇ
ＴＯ等の素子１１のカソード側第２主電極の底面に対し
圧接される。この良導電性金属板１２０はシャーシ１０
０と電気的に接続され、かつ機械的に連結されている。
５１は実装基板１１０のゲート駆動出力面４１とゲート
電極Ｇとの間に挟まれたリング状の金属スペーサ、５２
は実装基板１１０の裏面に形成された逆バイアス駆動回
路２０のカソードコンタクト面と良導電性金属板１２０
との間に挟まれた金属スペーサである。金属スペーサ５
１，５２はカソード側第２主電極の底面とリング状のゲ
ート電極Ｇとの距離に合わせて適宜寸法関係を合わせる
ものである。
リング１７とともにリング状のゲート電極Ｇと実装基板
１１０とを挟み込み固定する良導電性金属板であり、Ｇ
ＴＯ等の素子１１のカソード側第２主電極の底面に対し
圧接される。この良導電性金属板１２０はシャーシ１０
０と電気的に接続され、かつ機械的に連結されている。
５１は実装基板１１０のゲート駆動出力面４１とゲート
電極Ｇとの間に挟まれたリング状の金属スペーサ、５２
は実装基板１１０の裏面に形成された逆バイアス駆動回
路２０のカソードコンタクト面と良導電性金属板１２０
との間に挟まれた金属スペーサである。金属スペーサ５
１，５２はカソード側第２主電極の底面とリング状のゲ
ート電極Ｇとの距離に合わせて適宜寸法関係を合わせる
ものである。
【００３０】このように、ゲート電極Ｇと対を成す前記
カソード側第２主電極の底面に圧接される良導電性金属
板１２０と押えリング１７との間に、ゲート電極Ｇと実
装基板１１０とを挟み込み、ゲート電極Ｇを金属スペー
サ５１により実装基板１１０表面に形成されているゲー
ト駆動出力面４１と電気的に導通した状態にする。また
カソード側第２主電極は、その底面を良導電性金属板１
２０に対し圧接することで電気的に導通させる。この場
合、前記ゲート電極Ｇとカソード側第２主電極とは電気
的に絶縁された状態にあることはいうまでもない。
カソード側第２主電極の底面に圧接される良導電性金属
板１２０と押えリング１７との間に、ゲート電極Ｇと実
装基板１１０とを挟み込み、ゲート電極Ｇを金属スペー
サ５１により実装基板１１０表面に形成されているゲー
ト駆動出力面４１と電気的に導通した状態にする。また
カソード側第２主電極は、その底面を良導電性金属板１
２０に対し圧接することで電気的に導通させる。この場
合、前記ゲート電極Ｇとカソード側第２主電極とは電気
的に絶縁された状態にあることはいうまでもない。
【００３１】従って、良導電性金属板１２０と良導電性
の押えリング１７との間にゲート電極Ｇと逆バイアス駆
動回路２０を実装した実装基板１１０とを挟み込むので
高い機械的強度が得られる。しかも、前記押えリング１
７やリング状の金属スペーサ５１が全周のゲート電位を
均一化するように作用するので、平形パッケージ内部の
電力半導体ウェハのゲート電極も全周にわたってより均
一に逆バイアスされ、遮断能力が向上する。
の押えリング１７との間にゲート電極Ｇと逆バイアス駆
動回路２０を実装した実装基板１１０とを挟み込むので
高い機械的強度が得られる。しかも、前記押えリング１
７やリング状の金属スペーサ５１が全周のゲート電位を
均一化するように作用するので、平形パッケージ内部の
電力半導体ウェハのゲート電極も全周にわたってより均
一に逆バイアスされ、遮断能力が向上する。
【００３２】図５は、図４に示した電力半導体スイッチ
装置におけるＧＴＯ等の素子１１の取付構造の詳細を示
す構造図である。図５（ａ）はＧＴＯ等の素子１１の外
観を示す側面図、図５（ｂ）はＧＴＯ等の素子１１の取
付構造部の詳細を示す断面図である。図５（ａ）におい
て、ＣｅはＧＴＯ等の素子１１のセラミックパッケージ
（平形パッケージ）であり、押えリング１７および金属
スペーサ５１は断面により示す。図５（ｂ）において、
５４は押えリング１７と金属スペーサ５１との間にゲー
ト電極Ｇを挟み込むためのネジ、５７は実装基板１１０
を貫通して金属スペーサ５２と金属スペーサ５１との間
で実装基板１１０を挟み込むネジである。５６はネジ５
７を介してゲート電極Ｇとカソード側第２主電極Ｋとが
短絡するのを防止する絶縁ブッシュ、５５は良導電性金
属板１２０へ金属スペーサ５２を固定するネジである。
装置におけるＧＴＯ等の素子１１の取付構造の詳細を示
す構造図である。図５（ａ）はＧＴＯ等の素子１１の外
観を示す側面図、図５（ｂ）はＧＴＯ等の素子１１の取
付構造部の詳細を示す断面図である。図５（ａ）におい
て、ＣｅはＧＴＯ等の素子１１のセラミックパッケージ
（平形パッケージ）であり、押えリング１７および金属
スペーサ５１は断面により示す。図５（ｂ）において、
５４は押えリング１７と金属スペーサ５１との間にゲー
ト電極Ｇを挟み込むためのネジ、５７は実装基板１１０
を貫通して金属スペーサ５２と金属スペーサ５１との間
で実装基板１１０を挟み込むネジである。５６はネジ５
７を介してゲート電極Ｇとカソード側第２主電極Ｋとが
短絡するのを防止する絶縁ブッシュ、５５は良導電性金
属板１２０へ金属スペーサ５２を固定するネジである。
【００３３】ネジ５４は金属スペーサ５１と螺合し、ま
たネジ５７も金属スペーサ５２に対し絶縁された状態で
金属スペーサ５２および実装基板１１０を貫通して金属
スペーサ５１と螺合しており、この結果、実装基板１１
０に対する金属スペーサ５１の取り付け位置が規定され
る。また、金属スペーサ５１の取り付け位置が規定され
る結果、押えリング１７とＧＴＯ等の素子１１の取り付
け位置も規定される。また、良導電性金属板１２０に固
定された金属スペーサ５２の実装基板１１０に対する取
り付け位置も規定される。
たネジ５７も金属スペーサ５２に対し絶縁された状態で
金属スペーサ５２および実装基板１１０を貫通して金属
スペーサ５１と螺合しており、この結果、実装基板１１
０に対する金属スペーサ５１の取り付け位置が規定され
る。また、金属スペーサ５１の取り付け位置が規定され
る結果、押えリング１７とＧＴＯ等の素子１１の取り付
け位置も規定される。また、良導電性金属板１２０に固
定された金属スペーサ５２の実装基板１１０に対する取
り付け位置も規定される。
【００３４】実装基板１１０の裏面にはＧＴＯ等の素子
１１のカソード側第２主電極Ｋと電気的に接続されたカ
ソードコンタクトが形成されており、このカソードコン
タクトとＧＴＯ等の素子１１のカソード側第２主電極Ｋ
との電気的な接続は、カソード側第２主電極Ｋに圧接し
た良導電性金属板１２０と金属スペーサ５２とを介して
行われる。
１１のカソード側第２主電極Ｋと電気的に接続されたカ
ソードコンタクトが形成されており、このカソードコン
タクトとＧＴＯ等の素子１１のカソード側第２主電極Ｋ
との電気的な接続は、カソード側第２主電極Ｋに圧接し
た良導電性金属板１２０と金属スペーサ５２とを介して
行われる。
【００３５】以上のように、この実施の形態２では、ゲ
ート電極Ｇと対をなすカソード側第２主電極Ｋの底面に
圧接される良導電性金属板１２０と押えリング１７とを
備え、これら良導電性金属板１２０と押えリング１７と
の間にゲート電極Ｇと実装基板１１０とを挟み込む構成
であるから高い機械的強度が得られる。しかも、前記押
えリング１７が全周のゲート電位を均一化するように作
用するので、平形パッケージ内部の電力半導体ウェハの
ゲート電極も全周にわたってより均一に逆バイアスさ
れ、遮断能力が向上する。
ート電極Ｇと対をなすカソード側第２主電極Ｋの底面に
圧接される良導電性金属板１２０と押えリング１７とを
備え、これら良導電性金属板１２０と押えリング１７と
の間にゲート電極Ｇと実装基板１１０とを挟み込む構成
であるから高い機械的強度が得られる。しかも、前記押
えリング１７が全周のゲート電位を均一化するように作
用するので、平形パッケージ内部の電力半導体ウェハの
ゲート電極も全周にわたってより均一に逆バイアスさ
れ、遮断能力が向上する。
【００３６】実施の形態３．図６は、この発明の実施の
形態３の電力半導体スイッチ装置の構成を示す平面図で
あり、図において、２０ａ，２０ｂは２分されてそれぞ
れ配置された逆バイアス駆動回路、１６ａ，１６ｂは前
記２分されて配置された逆バイアス駆動回路２０ａ，２
０ｂにそれぞれ対応する前置駆動回路、６１ａ，６１ｂ
および６３ａ，６３ｂは逆バイアス駆動回路２０ａ，２
０ｂと制御駆動手段の順バイアス駆動回路２４、逆バイ
アス電源回路２５、バッファ回路３３などとの間を接続
するコネクタ、６２はコネクタ６１ａとコネクタ６３ａ
との間を接続するケーブル、２００は前記順バイアス駆
動回路２４、逆バイアス電源回路２５、バッファ回路３
３などを実装した基板であり、実装基板１１０に対し分
離されている。
形態３の電力半導体スイッチ装置の構成を示す平面図で
あり、図において、２０ａ，２０ｂは２分されてそれぞ
れ配置された逆バイアス駆動回路、１６ａ，１６ｂは前
記２分されて配置された逆バイアス駆動回路２０ａ，２
０ｂにそれぞれ対応する前置駆動回路、６１ａ，６１ｂ
および６３ａ，６３ｂは逆バイアス駆動回路２０ａ，２
０ｂと制御駆動手段の順バイアス駆動回路２４、逆バイ
アス電源回路２５、バッファ回路３３などとの間を接続
するコネクタ、６２はコネクタ６１ａとコネクタ６３ａ
との間を接続するケーブル、２００は前記順バイアス駆
動回路２４、逆バイアス電源回路２５、バッファ回路３
３などを実装した基板であり、実装基板１１０に対し分
離されている。
【００３７】この実施の形態３では、ＧＴＯ等の素子１
１の周囲全体に逆バイアス駆動回路を配置するのではな
く、逆バイアス駆動回路２０ａおよび逆バイアス駆動回
路２０ｂに２分割し、ＧＴＯ等の素子１１の直径より多
少大きめの幅を有した実装基板１１０上のＧＴＯ等の素
子１１により分割される当該実装基板両側の各領域に逆
バイアス駆動回路２０ａおよび逆バイアス駆動回路２０
ｂをそれぞれ配置する。このためＧＴＯ等の素子１１の
周囲全体に逆バイアス駆動回路を配置する構成に比べて
実装基板１１０の幅を狭くできる。従ってＧＴＯ等の素
子１１のスタッキングに際して、その共締めボルトや共
締めベルトを通す幅（間隔）を狭くできる。さらに、前
記共締めボルトや共締めベルトを通す幅が狭くできるの
でスタッキングの機械的強度が得られやすく、かつ、コ
ンパクトにできる。
１の周囲全体に逆バイアス駆動回路を配置するのではな
く、逆バイアス駆動回路２０ａおよび逆バイアス駆動回
路２０ｂに２分割し、ＧＴＯ等の素子１１の直径より多
少大きめの幅を有した実装基板１１０上のＧＴＯ等の素
子１１により分割される当該実装基板両側の各領域に逆
バイアス駆動回路２０ａおよび逆バイアス駆動回路２０
ｂをそれぞれ配置する。このためＧＴＯ等の素子１１の
周囲全体に逆バイアス駆動回路を配置する構成に比べて
実装基板１１０の幅を狭くできる。従ってＧＴＯ等の素
子１１のスタッキングに際して、その共締めボルトや共
締めベルトを通す幅（間隔）を狭くできる。さらに、前
記共締めボルトや共締めベルトを通す幅が狭くできるの
でスタッキングの機械的強度が得られやすく、かつ、コ
ンパクトにできる。
【００３８】また、前記制御駆動手段の順バイアス駆動
回路２４は、逆バイアス駆動回路２０ａ，２０ｂを実装
する実装基板１１０とは異なる分離された基板２００に
実装される構成であることから、順バイアス駆動回路２
４は、高いｄＩｇ／ｄｔかつ大電流の逆バイアス電流か
らの干渉（ノイズ）を受けにくい。また、実装スペース
が限られるＧＴＯ等の素子１１から離すことによって、
実装上の自由度が向上する。
回路２４は、逆バイアス駆動回路２０ａ，２０ｂを実装
する実装基板１１０とは異なる分離された基板２００に
実装される構成であることから、順バイアス駆動回路２
４は、高いｄＩｇ／ｄｔかつ大電流の逆バイアス電流か
らの干渉（ノイズ）を受けにくい。また、実装スペース
が限られるＧＴＯ等の素子１１から離すことによって、
実装上の自由度が向上する。
【００３９】また、前記２分割されて配置された逆バイ
アス駆動回路２０ａ，２０ｂの逆バイアススイッチ３を
それぞれ駆動する前置駆動回路１６ａ，１６ｂも、それ
ぞれ逆バイアス駆動回路２０ａ，２０ｂ毎に実装基板１
１０に実装するため、逆バイアス駆動回路２０ａ，２０
ｂそれぞれについて逆バイアススイッチ３のゲート回路
のループインピーダンスが低くなる。従って、逆バイア
ススイッチ３のゲート電圧を安定させることができ、前
置駆動回路と当該前置駆動回路により駆動される逆バイ
アススイッチ３との間にノイズが入っても逆バイアスス
イッチ３の誤動作を防止できる。
アス駆動回路２０ａ，２０ｂの逆バイアススイッチ３を
それぞれ駆動する前置駆動回路１６ａ，１６ｂも、それ
ぞれ逆バイアス駆動回路２０ａ，２０ｂ毎に実装基板１
１０に実装するため、逆バイアス駆動回路２０ａ，２０
ｂそれぞれについて逆バイアススイッチ３のゲート回路
のループインピーダンスが低くなる。従って、逆バイア
ススイッチ３のゲート電圧を安定させることができ、前
置駆動回路と当該前置駆動回路により駆動される逆バイ
アススイッチ３との間にノイズが入っても逆バイアスス
イッチ３の誤動作を防止できる。
【００４０】また、逆バイアス駆動回路２０ａ，２０ｂ
の逆バイアス電源回路２５は、逆バイアス駆動回路２０
ａ，２０ｂを実装する実装基板１１０とは異なる分離さ
れた基板２００上に実装されているので、実装スペース
が限られるＧＴＯ等の素子１１から離すことによって実
装上の自由度が向上する。
の逆バイアス電源回路２５は、逆バイアス駆動回路２０
ａ，２０ｂを実装する実装基板１１０とは異なる分離さ
れた基板２００上に実装されているので、実装スペース
が限られるＧＴＯ等の素子１１から離すことによって実
装上の自由度が向上する。
【００４１】さらにまた、前記制御駆動手段の順バイア
ス駆動回路２４も実装基板１１０とは異なる分離された
基板２００上に実装されているので、実装上の自由度が
向上する。
ス駆動回路２４も実装基板１１０とは異なる分離された
基板２００上に実装されているので、実装上の自由度が
向上する。
【００４２】実施の形態４．図７は、図６に示した前記
実施の形態３の電力半導体スイッチ装置の詳細な構造を
示す構成図、図８は図６に示した電力半導体スイッチ装
置の基板２００および当該基板２００を収容するシャー
シ１００の詳細な構造を示す構成図である。図７および
図８において、図６と同一または相当の部分については
同一の符号を付し説明を省略する。図８において、７１
は制御駆動手段の順バイアス駆動回路２４や逆バイアス
電源回路２５が実装された基板２００を収納したシャー
シ１００を固定するための取付足、７２は取付足７１に
形成された孔であり、この孔７２を利用してシャーシ１
００をネジにより所望の箇所へ固定する。
実施の形態３の電力半導体スイッチ装置の詳細な構造を
示す構成図、図８は図６に示した電力半導体スイッチ装
置の基板２００および当該基板２００を収容するシャー
シ１００の詳細な構造を示す構成図である。図７および
図８において、図６と同一または相当の部分については
同一の符号を付し説明を省略する。図８において、７１
は制御駆動手段の順バイアス駆動回路２４や逆バイアス
電源回路２５が実装された基板２００を収納したシャー
シ１００を固定するための取付足、７２は取付足７１に
形成された孔であり、この孔７２を利用してシャーシ１
００をネジにより所望の箇所へ固定する。
【００４３】図９は、この実施の形態４の電力半導体ス
イッチ装置におけるＧＴＯ等の素子１１を実装基板１１
０へ取り付けるための構造を示す構成図であり、図５と
同一または相当の部分については同一の符号を付して説
明を省略するが、図５に示した良導電性金属板１２０の
代りに、金属スペーサ５２へネジ５５により固定される
良導電性金属板１３０を備えている。この良導電性金属
板１３０は、良導電性金属板１２０と同様にＧＴＯ等の
素子１１のカソード側第２主電極Ｋの底面に圧接され
る。また、この良導電性金属板１３０は良導電性金属板
１２０のように直接、シャーシ１００に連結されてはい
ない。
イッチ装置におけるＧＴＯ等の素子１１を実装基板１１
０へ取り付けるための構造を示す構成図であり、図５と
同一または相当の部分については同一の符号を付して説
明を省略するが、図５に示した良導電性金属板１２０の
代りに、金属スペーサ５２へネジ５５により固定される
良導電性金属板１３０を備えている。この良導電性金属
板１３０は、良導電性金属板１２０と同様にＧＴＯ等の
素子１１のカソード側第２主電極Ｋの底面に圧接され
る。また、この良導電性金属板１３０は良導電性金属板
１２０のように直接、シャーシ１００に連結されてはい
ない。
【００４４】以上のように構成されたこの実施の形態４
の電力半導体スイッチ装置では、コネクタ６１ｂ、コネ
クタ６３ｂ、さらにこれらコネクタ間を接続するケーブ
ルを介して実装基板１１０と基板２００とが電気的に接
続され、基板２００は実装基板１１０から離して応用装
置の中に自由に実装できる。このため、ＧＴＯ等の素子
１１のスタッキングに際してスナッバ・クランパ・電圧
クランパ・冷却機構・良導電性金属板（または良導電性
金属条・ＢＵＳ）による配線などを配置実装する際に、
それぞれの最適条件・制約条件・優先順位に合わせた最
適配置が可能となり、実装を行う際の自由度が向上す
る。
の電力半導体スイッチ装置では、コネクタ６１ｂ、コネ
クタ６３ｂ、さらにこれらコネクタ間を接続するケーブ
ルを介して実装基板１１０と基板２００とが電気的に接
続され、基板２００は実装基板１１０から離して応用装
置の中に自由に実装できる。このため、ＧＴＯ等の素子
１１のスタッキングに際してスナッバ・クランパ・電圧
クランパ・冷却機構・良導電性金属板（または良導電性
金属条・ＢＵＳ）による配線などを配置実装する際に、
それぞれの最適条件・制約条件・優先順位に合わせた最
適配置が可能となり、実装を行う際の自由度が向上す
る。
【００４５】また、図７および図９に示すように、逆バ
イアス駆動回路２０ａ，２０ｂおよび前置駆動回路１６
ａ，１６ｂを実装する実装基板１１０とリング状のゲー
ト電極Ｇとを、押えリング１７と良導電性金属板１３０
との間に挟み込む構成である。従って、実装基板１１０
を高い機械的強度で実装できる。しかも、押えリング１
７がゲート電極Ｇの全周のゲート電位を均一化するよう
に作用するので、ゲート電極Ｇは均一に逆バイアスさ
れ、遮断能力が向上する。
イアス駆動回路２０ａ，２０ｂおよび前置駆動回路１６
ａ，１６ｂを実装する実装基板１１０とリング状のゲー
ト電極Ｇとを、押えリング１７と良導電性金属板１３０
との間に挟み込む構成である。従って、実装基板１１０
を高い機械的強度で実装できる。しかも、押えリング１
７がゲート電極Ｇの全周のゲート電位を均一化するよう
に作用するので、ゲート電極Ｇは均一に逆バイアスさ
れ、遮断能力が向上する。
【００４６】
【発明の効果】以上のように、請求項１記載の発明によ
れば、平形主電極の一方を貫通させるとともに制御電極
との接触面を備えて平形パッケージに近接させ、かつ、
当該平形パッケージの外周に装設された実装基板へ逆バ
イアス駆動回路を実装し、当該逆バイアス駆動回路の直
列接続された蓄電手段と逆バイアススイッチ手段とがリ
ング状にリードアウトされた前記制御電極の外周に配置
されるように構成したので、前記逆バイアス駆動回路が
電力半導体ウェハから受ける熱的な悪影響を軽減するこ
とができ、信頼性を向上させることができる効果があ
る。また、前記逆バイアス駆動回路は、リング状にリー
ドアウトされた制御電極の外周に配置されるので、前記
制御電極全体に均等に逆バイアスを加えることができる
だけでなく、逆バイアス駆動回路のループインピーダン
スが小さくなり、限られた逆バイアス電圧でも高速かつ
大電流による逆バイアスを前記制御電極へ加え遮断能力
を向上できる効果がある。
れば、平形主電極の一方を貫通させるとともに制御電極
との接触面を備えて平形パッケージに近接させ、かつ、
当該平形パッケージの外周に装設された実装基板へ逆バ
イアス駆動回路を実装し、当該逆バイアス駆動回路の直
列接続された蓄電手段と逆バイアススイッチ手段とがリ
ング状にリードアウトされた前記制御電極の外周に配置
されるように構成したので、前記逆バイアス駆動回路が
電力半導体ウェハから受ける熱的な悪影響を軽減するこ
とができ、信頼性を向上させることができる効果があ
る。また、前記逆バイアス駆動回路は、リング状にリー
ドアウトされた制御電極の外周に配置されるので、前記
制御電極全体に均等に逆バイアスを加えることができる
だけでなく、逆バイアス駆動回路のループインピーダン
スが小さくなり、限られた逆バイアス電圧でも高速かつ
大電流による逆バイアスを前記制御電極へ加え遮断能力
を向上できる効果がある。
【００４７】請求項２記載の発明によれば、平形主電極
の一方を貫通させ、制御電極との接触面を備え、さらに
平形パッケージへ接近させるとともに、前記平形パッケ
ージにより分割された領域を有した実装基板へ、分割し
た各逆バイアス駆動回路のそれぞれを実装し、実装され
た前記各逆バイアス駆動回路がリング状にリードアウト
された制御電極の両側の前記各領域に配置されるように
構成したので、前記実装基板の幅は平形パッケージのみ
を収容できる幅であればよく、制御電極の外周全体に逆
バイアス駆動回路を配置する構成に比べて実装基板の幅
を小さくすることができ、スタッキングに際して、その
共締めボルトや共締めベルトを通す幅や間隔を狭くする
ことができ、スタッキングの機械的強度が得られ、コン
パクトに構成できる効果がある。
の一方を貫通させ、制御電極との接触面を備え、さらに
平形パッケージへ接近させるとともに、前記平形パッケ
ージにより分割された領域を有した実装基板へ、分割し
た各逆バイアス駆動回路のそれぞれを実装し、実装され
た前記各逆バイアス駆動回路がリング状にリードアウト
された制御電極の両側の前記各領域に配置されるように
構成したので、前記実装基板の幅は平形パッケージのみ
を収容できる幅であればよく、制御電極の外周全体に逆
バイアス駆動回路を配置する構成に比べて実装基板の幅
を小さくすることができ、スタッキングに際して、その
共締めボルトや共締めベルトを通す幅や間隔を狭くする
ことができ、スタッキングの機械的強度が得られ、コン
パクトに構成できる効果がある。
【００４８】請求項３記載の発明によれば、制御電極と
対をなす平形主電極の一方の平形面に圧接される良導電
性金属板と良導電性押えリングとを備え、前記良導電性
金属板と前記良導電性押えリングが前記制御電極と実装
基板とを挟み込むように構成したので、高い機械的強度
が得られ、さらに前記良導電性押えリングが全周のゲー
ト電位を均一化するように作用するので、制御電極もよ
り均一に逆バイアスされ、遮断能力が向上し、機械的な
信頼性が向上する効果がある。
対をなす平形主電極の一方の平形面に圧接される良導電
性金属板と良導電性押えリングとを備え、前記良導電性
金属板と前記良導電性押えリングが前記制御電極と実装
基板とを挟み込むように構成したので、高い機械的強度
が得られ、さらに前記良導電性押えリングが全周のゲー
ト電位を均一化するように作用するので、制御電極もよ
り均一に逆バイアスされ、遮断能力が向上し、機械的な
信頼性が向上する効果がある。
【００４９】請求項４記載の発明によれば、順バイアス
駆動回路を逆バイアス駆動回路に対し離して実装するよ
うに構成したので、変化が大きく、かつ大電流の逆バイ
アス電流により順バイアス駆動回路が受ける誘導ノイズ
の影響を軽減でき、また、電力半導体スイッチ素子と順
バイアス駆動回路とが離れていることによって電力半導
体スイッチ装置としての実装上の自由度が向上する効果
がある。
駆動回路を逆バイアス駆動回路に対し離して実装するよ
うに構成したので、変化が大きく、かつ大電流の逆バイ
アス電流により順バイアス駆動回路が受ける誘導ノイズ
の影響を軽減でき、また、電力半導体スイッチ素子と順
バイアス駆動回路とが離れていることによって電力半導
体スイッチ装置としての実装上の自由度が向上する効果
がある。
【００５０】請求項５記載の発明によれば、逆バイアス
駆動回路が実装されている実装基板と分離された別の基
板上に順バイアス駆動回路を配置するように構成したの
で、変化が大きく、かつ大電流の逆バイアス電流により
順バイアス駆動回路が受ける誘導ノイズの影響を軽減で
き、また、電力半導体スイッチ素子と順バイアス駆動回
路とがそれぞれ分離された基板上に実装される構成であ
るから、電力半導体スイッチ素子および順バイアス駆動
回路の実装上の自由度が向上する効果がある。
駆動回路が実装されている実装基板と分離された別の基
板上に順バイアス駆動回路を配置するように構成したの
で、変化が大きく、かつ大電流の逆バイアス電流により
順バイアス駆動回路が受ける誘導ノイズの影響を軽減で
き、また、電力半導体スイッチ素子と順バイアス駆動回
路とがそれぞれ分離された基板上に実装される構成であ
るから、電力半導体スイッチ素子および順バイアス駆動
回路の実装上の自由度が向上する効果がある。
【００５１】請求項６記載の発明によれば、逆バイアス
駆動回路が実装されている実装基板と分離された別の基
板上に逆バイアス電源回路を配置するように構成したの
で、電力半導体スイッチ素子および逆バイアス電源回路
の実装上の自由度が向上する効果がある。
駆動回路が実装されている実装基板と分離された別の基
板上に逆バイアス電源回路を配置するように構成したの
で、電力半導体スイッチ素子および逆バイアス電源回路
の実装上の自由度が向上する効果がある。
【００５２】請求項７記載の発明によれば、逆バイアス
駆動回路が実装されている実装基板上に、前記逆バイア
ス駆動回路の逆バイアススイッチ手段を駆動する前置駆
動回路を当該逆バイアス駆動回路に接近させて備えるよ
うに構成したので、カソード側の平形主電極と制御電極
とを含む逆バイアス駆動回路のループインピーダンスを
低くすることができ、前記逆バイアススイッチ手段のゲ
ート電圧を安定化でき、前記前置駆動回路と前記逆バイ
アススイッチ手段との間にノイズが入って当該逆バイア
ススイッチ手段が誤動作するのを防止でき、信頼性を向
上できる効果がある。
駆動回路が実装されている実装基板上に、前記逆バイア
ス駆動回路の逆バイアススイッチ手段を駆動する前置駆
動回路を当該逆バイアス駆動回路に接近させて備えるよ
うに構成したので、カソード側の平形主電極と制御電極
とを含む逆バイアス駆動回路のループインピーダンスを
低くすることができ、前記逆バイアススイッチ手段のゲ
ート電圧を安定化でき、前記前置駆動回路と前記逆バイ
アススイッチ手段との間にノイズが入って当該逆バイア
ススイッチ手段が誤動作するのを防止でき、信頼性を向
上できる効果がある。
【００５３】請求項８記載の発明によれば、平形パッケ
ージにより分割された実装基板の各領域にそれぞれ実装
された各逆バイアス駆動回路の逆バイアススイッチ手段
を駆動する前置駆動回路を、それぞれ前記逆バイアス駆
動回路毎に前記実装基板の前記各領域へ実装するように
構成したので、制御電極の外周全体に逆バイアス駆動回
路を配置する構成に比べて実装基板の幅を小さくするこ
とができ、スタッキングに際して、その共締めボルトや
共締めベルトを通す幅や間隔を狭くすることができ、ス
タッキングの機械的強度が得られ、コンパクトに構成で
きる効果に加え、カソード側の平形主電極と制御電極と
を含む前記各逆バイアス駆動回路のループインピーダン
スを低くすることができ、前記各逆バイアス駆動回路の
逆バイアススイッチ手段のゲート電圧を安定化でき、前
置駆動回路と逆バイアススイッチ手段との間にノイズが
入って当該逆バイアススイッチ手段が誤動作するのを防
止でき、信頼性を向上できる効果がある。
ージにより分割された実装基板の各領域にそれぞれ実装
された各逆バイアス駆動回路の逆バイアススイッチ手段
を駆動する前置駆動回路を、それぞれ前記逆バイアス駆
動回路毎に前記実装基板の前記各領域へ実装するように
構成したので、制御電極の外周全体に逆バイアス駆動回
路を配置する構成に比べて実装基板の幅を小さくするこ
とができ、スタッキングに際して、その共締めボルトや
共締めベルトを通す幅や間隔を狭くすることができ、ス
タッキングの機械的強度が得られ、コンパクトに構成で
きる効果に加え、カソード側の平形主電極と制御電極と
を含む前記各逆バイアス駆動回路のループインピーダン
スを低くすることができ、前記各逆バイアス駆動回路の
逆バイアススイッチ手段のゲート電圧を安定化でき、前
置駆動回路と逆バイアススイッチ手段との間にノイズが
入って当該逆バイアススイッチ手段が誤動作するのを防
止でき、信頼性を向上できる効果がある。
【図１】 この発明の実施の形態１による電力半導体ス
イッチ装置を示す構成配置概念図である。
イッチ装置を示す構成配置概念図である。
【図２】 この発明の実施の形態１による電力半導体ス
イッチ装置の実装基板上に実装された逆バイアス駆動回
路の構成を示す平面図である。
イッチ装置の実装基板上に実装された逆バイアス駆動回
路の構成を示す平面図である。
【図３】 この発明の実施の形態１による電力半導体ス
イッチ装置の実装基板上に実装された逆バイアス駆動回
路の構成を示す平面図である。
イッチ装置の実装基板上に実装された逆バイアス駆動回
路の構成を示す平面図である。
【図４】 図１に示した電力半導体スイッチ装置の構造
を詳細に示す構成図である。
を詳細に示す構成図である。
【図５】 図４に示した電力半導体スイッチ装置の構造
を詳細に示す構成図である。
を詳細に示す構成図である。
【図６】 この発明の実施の形態３による電力半導体ス
イッチ装置の構成を示す平面図である。
イッチ装置の構成を示す平面図である。
【図７】 図６に示した電力半導体スイッチ装置の詳細
な構造を示す構成図である。
な構造を示す構成図である。
【図８】 図６に示した電力半導体スイッチ装置のシャ
ーシおよび当該シャーシに収容された基板の詳細な構造
を示す構成図である。
ーシおよび当該シャーシに収容された基板の詳細な構造
を示す構成図である。
【図９】 この発明の実施の形態４による電力半導体ス
イッチ装置におけるＧＴＯを実装基板へ取り付けるため
の構造を示す構成図である。
イッチ装置におけるＧＴＯを実装基板へ取り付けるため
の構造を示す構成図である。
【図１０】 ＧＴＯ等の従来の電力半導体スイッチ装置
の回路構成図である。
の回路構成図である。
【図１１】 従来の電力半導体スイッチ装置として示さ
れた電力半導体デバイスのパッケージング概念を示す構
成図である。
れた電力半導体デバイスのパッケージング概念を示す構
成図である。
２ 蓄電手段、３ 逆バイアススイッチ（逆バイアスス
イッチ手段）、１１ＧＴＯ等の素子（電力半導体スイッ
チ素子）、１６，１６ａ，１６ｂ 前置駆動回路、１７
抑えリング（良導電性押えリング）、２０，２０ａ，
２０ｂ 逆バイアス駆動回路、２４ 順バイアス駆動回
路（制御駆動手段）、２５ 逆バイアス電源回路（制御
駆動手段）、３３ バッファ回路（制御駆動手段）、４
１ ゲート駆動出力面（制御電極との接触面）、１１０
実装基板、１２０，１３０良導電性金属板、Ｇ ゲー
ト電極（制御電極）、Ｃｅ セラミックパッケージ（平
形パッケージ）、２００ 基板。
イッチ手段）、１１ＧＴＯ等の素子（電力半導体スイッ
チ素子）、１６，１６ａ，１６ｂ 前置駆動回路、１７
抑えリング（良導電性押えリング）、２０，２０ａ，
２０ｂ 逆バイアス駆動回路、２４ 順バイアス駆動回
路（制御駆動手段）、２５ 逆バイアス電源回路（制御
駆動手段）、３３ バッファ回路（制御駆動手段）、４
１ ゲート駆動出力面（制御電極との接触面）、１１０
実装基板、１２０，１３０良導電性金属板、Ｇ ゲー
ト電極（制御電極）、Ｃｅ セラミックパッケージ（平
形パッケージ）、２００ 基板。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−237574（ＪＰ，Ａ) 特開 平７−58272（ＪＰ，Ａ) 特開 昭61−220525（ＪＰ，Ａ) 実開 昭60−163759（ＪＰ，Ｕ) 実開 昭59−180535（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H03K 17/72 - 17/735
Claims (8)
- 【請求項１】 平形パッケージに収容され主電流を通電
する第１電極と第２電極とからなる少なくとも一対の平
形主電極および当該平形主電極の一方と対を成して前記
平形主電極間の通電性を制御する制御電極を有する電力
半導体スイッチ素子と、 前記制御電極を逆方向にバイアスするための電気エネル
ギを逆バイアス電源回路から供給されて蓄積する蓄電手
段と、 該蓄電手段に直列接続された逆バイアススイッチ手段に
より前記蓄電手段へ蓄積された電気エネルギにより前記
制御電極を逆バイアスしたり、前記制御電極を順バイア
スして、前記平形主電極間の通電性を制御する制御駆動
手段とを備え、前記電力半導体スイッチ素子の前記制御
電極が前記平形主電極の間にあって前記平形主電極の周
辺を取り囲む形態で前記平形パッケージの外にリング状
にリードアウトされた電力半導体スイッチ装置におい
て、 前記制御駆動手段は、前記リング状にリードアウトされ
た前記制御電極の外周に配置されるところの前記直列接
続された前記蓄電手段と前記逆バイアススイッチ手段と
からなる逆バイアス駆動回路を有し、 該逆バイアス駆動回路を実装し、前記平形主電極の一方
を貫通させるとともに、前記制御電極との接触面を備え
て前記平形パッケージに近接し、かつ、当該平形パッケ
ージ外周に装設された実装基板とを備えたことを特徴と
する電力半導体スイッチ装置。 - 【請求項２】 リング状にリードアウトされた制御電極
の両側に逆バイアス駆動回路を分割して配置し、さら
に、前記実装基板は、平形主電極の一方を貫通させると
ともに前記制御電極との接触面を備えて平形パッケージ
に接近させ、かつ、前記平形パッケージにより分割され
た前記実装基板の両側の領域に前記分割された各逆バイ
アス駆動回路をそれぞれ実装することを特徴とする請求
項１記載の電力半導体スイッチ装置。 - 【請求項３】 制御電極と対をなす平形主電極の一方の
平形面に圧接される良導電性金属板と良導電性押えリン
グとを備え、前記良導電性金属板と前記良導電性押えリ
ングは、当該良導電性金属板と当該良導電性押えリング
との間に前記制御電極と前記実装基板とを挟み込む構造
を有していることを特徴とする請求項１または請求項２
記載の電力半導体スイッチ装置。 - 【請求項４】 制御駆動手段は、制御電極を順バイアス
する順バイアス駆動回路および前記制御電極を逆バイア
スするための前記逆バイアス駆動回路を有し、前記順バ
イアス駆動回路は前記逆バイアス駆動回路に対し離して
実装されていることを特徴とする請求項１から請求項３
のうちのいずれか１項記載の電力半導体スイッチ装置。 - 【請求項５】 順バイアス駆動回路は、逆バイアス駆動
回路が実装されている実装基板と分離された別の基板上
に配置されていることを特徴とする請求項４記載の電力
半導体スイッチ装置。 - 【請求項６】 逆バイアス電源回路は、逆バイアス駆動
回路が実装されている実装基板と分離された別の基板上
に配置されていることを特徴とする請求項４または請求
項５記載の電力半導体スイッチ装置。 - 【請求項７】 制御駆動手段の逆バイアス駆動回路が実
装されている前記実装基板上に設けられ、前記逆バイア
ス駆動回路の逆バイアススイッチ手段を駆動する前置駆
動回路を前記逆バイアス駆動回路に接近させて備えるこ
とを特徴とする請求項１から請求項６のうちのいずれか
１項記載の電力半導体スイッチ装置。 - 【請求項８】 平形パッケージにより分割された実装基
板の各領域にそれぞれ実装された各逆バイアス駆動回路
の逆バイアススイッチ手段を駆動する前置駆動回路を、
それぞれ前記逆バイアス駆動回路毎に前記実装基板の前
記各領域へ実装することを特徴とする請求項７記載の電
力半導体スイッチ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09161699A JP3124513B2 (ja) | 1997-06-18 | 1997-06-18 | 電力半導体スイッチ装置 |
| US08/992,907 US6078066A (en) | 1997-06-18 | 1997-12-18 | Power semiconductor switching device |
| DE69815953T DE69815953T2 (de) | 1997-06-18 | 1998-01-07 | Leistungshalbleiter-Schaltvorrichtung |
| EP98100145A EP0886368B1 (en) | 1997-06-18 | 1998-01-07 | Power semiconductor switching device |
| CN98105571.0A CN1121722C (zh) | 1997-06-18 | 1998-03-13 | 电力半导体开关装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09161699A JP3124513B2 (ja) | 1997-06-18 | 1997-06-18 | 電力半導体スイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118539A JPH118539A (ja) | 1999-01-12 |
| JP3124513B2 true JP3124513B2 (ja) | 2001-01-15 |
Family
ID=15740193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09161699A Expired - Lifetime JP3124513B2 (ja) | 1997-06-18 | 1997-06-18 | 電力半導体スイッチ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6078066A (ja) |
| EP (1) | EP0886368B1 (ja) |
| JP (1) | JP3124513B2 (ja) |
| CN (1) | CN1121722C (ja) |
| DE (1) | DE69815953T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4129082B2 (ja) * | 1998-07-30 | 2008-07-30 | 三菱電機株式会社 | 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置 |
| DE10109329C1 (de) | 2001-02-27 | 2002-05-02 | Siemens Ag | Schaltungsanordnung |
| DE102005054543A1 (de) * | 2005-11-14 | 2007-05-31 | Peter Köllensperger | Halbleiterschalter mit integrierter Ansteuerschaltung |
| FR2900767A1 (fr) * | 2006-05-04 | 2007-11-09 | Converteam Sas Soc Par Actions | Macro-composant destine a etre monte dans un ensemble a empilement presse et ensemble comportant un tel macro-composant |
| EP2790217A1 (de) * | 2013-04-09 | 2014-10-15 | ABB Technology AG | Leistungshalbleitermodul |
| CN105006955B (zh) * | 2015-08-05 | 2017-07-14 | 无锡同方微电子有限公司 | Igto封装结构 |
| CN106373948B (zh) * | 2016-09-14 | 2019-03-05 | 无锡同方微电子有限公司 | 一种集成门极可关断晶闸管驱动电路板场效应管排布结构 |
| CN111564546A (zh) * | 2019-02-13 | 2020-08-21 | 株式会社辉元 | Led封装件及其制造方法以及具有其的led面板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3137408A1 (de) * | 1981-09-19 | 1983-04-07 | BBC Aktiengesellschaft Brown, Boveri & Cie., 5401 Baden, Aargau | Leistungshalbleiterbauelement fuer siedekuehlung oder fluessigkeitskuehlung |
| DE3869120D1 (de) * | 1988-01-26 | 1992-04-16 | Asea Brown Boveri | Hochleistungsschalter. |
| US4975825A (en) * | 1990-01-16 | 1990-12-04 | Sundstrand Corporation | Stacked power converter |
| US5519253A (en) * | 1993-09-07 | 1996-05-21 | Delco Electronics Corp. | Coaxial switch module |
| US5512790A (en) * | 1994-07-21 | 1996-04-30 | Delco Electronics Corporation | Triaxial double switch module |
| DE19708873A1 (de) * | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
-
1997
- 1997-06-18 JP JP09161699A patent/JP3124513B2/ja not_active Expired - Lifetime
- 1997-12-18 US US08/992,907 patent/US6078066A/en not_active Expired - Lifetime
-
1998
- 1998-01-07 EP EP98100145A patent/EP0886368B1/en not_active Expired - Lifetime
- 1998-01-07 DE DE69815953T patent/DE69815953T2/de not_active Expired - Lifetime
- 1998-03-13 CN CN98105571.0A patent/CN1121722C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69815953T2 (de) | 2004-05-27 |
| CN1121722C (zh) | 2003-09-17 |
| EP0886368A3 (en) | 1999-06-30 |
| DE69815953D1 (de) | 2003-08-07 |
| EP0886368A2 (en) | 1998-12-23 |
| JPH118539A (ja) | 1999-01-12 |
| CN1202735A (zh) | 1998-12-23 |
| EP0886368B1 (en) | 2003-07-02 |
| US6078066A (en) | 2000-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943956B2 (en) | Semiconductor device comprising a housing containing a triggering unit | |
| JP3124513B2 (ja) | 電力半導体スイッチ装置 | |
| US5027192A (en) | Fast power semiconductor circuit | |
| US5541453A (en) | Power semiconductor module | |
| US7019362B2 (en) | Power MOSFET with reduced dgate resistance | |
| EP1225634B1 (en) | Press-contact type semiconductor device | |
| JP2003219661A (ja) | サーボアンプ | |
| KR100679910B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| US4862239A (en) | Power semiconductor component | |
| US4929856A (en) | Heavy-duty circuit breaker | |
| JPH0671063B2 (ja) | 大電力半導体装置 | |
| JP3787037B2 (ja) | 半導体モジュール | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| US6232654B1 (en) | Semiconductor module | |
| JP2006270112A (ja) | パワー半導体素子及びパワーモジュール | |
| US20210265332A1 (en) | Semiconductor device module and method of assembly | |
| US11942452B2 (en) | Semiconductor module arrangement | |
| EP0305993A2 (en) | Power semiconductor device having electrode structures | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
| JP2809998B2 (ja) | 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ | |
| JP2002505525A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| US6707144B2 (en) | Insulated high speed semiconductor switching device | |
| JPH10290562A (ja) | ゲート抵抗器及びこれに接続される圧接型ｉｇｂｔ | |
| KR100344225B1 (ko) | 전력 반도체 모듈의 수분침투 방지장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |