JP3122168B2 - テストパターン作成装置 - Google Patents
テストパターン作成装置Info
- Publication number
- JP3122168B2 JP3122168B2 JP03176513A JP17651391A JP3122168B2 JP 3122168 B2 JP3122168 B2 JP 3122168B2 JP 03176513 A JP03176513 A JP 03176513A JP 17651391 A JP17651391 A JP 17651391A JP 3122168 B2 JP3122168 B2 JP 3122168B2
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- value
- values
- increase
- input value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＡＳＩＣ，ＰＣＢ等
の論理回路をシミュレーションするためにその論理回路
に入力させるテストパターンを作成するテストパターン
作成装置に関する。
の論理回路をシミュレーションするためにその論理回路
に入力させるテストパターンを作成するテストパターン
作成装置に関する。
【０００２】
【従来の技術】論理回路のシミュレーションは、目的と
する論理回路の入力信号端にテストパターンを入力し、
その入力したテストパターンにより論理回路を論理演算
して出力信号端で得られる信号の経時変化を確認し、そ
れが所定の結果であるか否かによって論理回路の検証を
行なうものであるが、そのテストパターンはテストパタ
ーン作成装置によって作成される。
する論理回路の入力信号端にテストパターンを入力し、
その入力したテストパターンにより論理回路を論理演算
して出力信号端で得られる信号の経時変化を確認し、そ
れが所定の結果であるか否かによって論理回路の検証を
行なうものであるが、そのテストパターンはテストパタ
ーン作成装置によって作成される。
【０００３】そのテストパターン作成装置はワークステ
ーション等のデータ処理装置を応用したものであり、グ
ラフィックで波形を表示させて所望のテストパターンを
視覚的に確認しながら作成することができる。
ーション等のデータ処理装置を応用したものであり、グ
ラフィックで波形を表示させて所望のテストパターンを
視覚的に確認しながら作成することができる。
【０００４】従来、このようなテストパターン作成装置
では、複数の信号の各値を１つ１つ定義する個別定義に
よってテストパターンを作成していたが、通常の論理回
路シミュレーションで入力されるテストパターンは数百
から数千サイクルの値を持つため、それを作成するのに
大変な時間と手間がかかり、テストパターン作成の能率
が悪かった。
では、複数の信号の各値を１つ１つ定義する個別定義に
よってテストパターンを作成していたが、通常の論理回
路シミュレーションで入力されるテストパターンは数百
から数千サイクルの値を持つため、それを作成するのに
大変な時間と手間がかかり、テストパターン作成の能率
が悪かった。
【０００５】そこで、ある程度定義した値を繰り返して
（リピートして）定義するようにして、複数の信号に対
してまとめて入力値を定義できるグループ化定義を備え
るテストパターン作成装置が提案された。これによれ
ば、例えば１本の信号の値を“０”と“１”の２通りで
定義するような所定のパターンを繰り返すテストパター
ンを作成するときは、その所定のパターンを一まとめに
して繰り返し定義することにより、上述したような個別
定義で作成するよりも短時間でテストパターンを作成す
ることができる。
（リピートして）定義するようにして、複数の信号に対
してまとめて入力値を定義できるグループ化定義を備え
るテストパターン作成装置が提案された。これによれ
ば、例えば１本の信号の値を“０”と“１”の２通りで
定義するような所定のパターンを繰り返すテストパター
ンを作成するときは、その所定のパターンを一まとめに
して繰り返し定義することにより、上述したような個別
定義で作成するよりも短時間でテストパターンを作成す
ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うなテストパターン作成装置を使用しても、例えば、複
数の信号をまとめたグループ化信号に対して“０”
“１”“２”“Ａ”“Ｂ”“３３”“４４４”等の多種
多様な各値がそれぞれ所定のルールに従って増加又は減
少するようなテストパターンを作成する場合には、やは
り全ての値を１つ１つ個別に定義しなければならず、大
変な手間と時間がかかるという問題があった。
うなテストパターン作成装置を使用しても、例えば、複
数の信号をまとめたグループ化信号に対して“０”
“１”“２”“Ａ”“Ｂ”“３３”“４４４”等の多種
多様な各値がそれぞれ所定のルールに従って増加又は減
少するようなテストパターンを作成する場合には、やは
り全ての値を１つ１つ個別に定義しなければならず、大
変な手間と時間がかかるという問題があった。
【０００７】この発明は上記の点に鑑みてなされたもの
であり、複数の信号又はその各信号内の複数の値が所定
のルールによって増加又は減少するようなテストパター
ンを効率良く作成できるようにすることを目的とする。
であり、複数の信号又はその各信号内の複数の値が所定
のルールによって増加又は減少するようなテストパター
ンを効率良く作成できるようにすることを目的とする。
【０００８】
【課題を解決するための手段】この発明は上記の目的を
達成するため、論理回路シミュレーション用のテストパ
ターンの入力値を定義する入力値定義手段と、その手段
によって定義された入力値によりテストパターンの波形
を作成して表示する波形表示手段とを備えたテストパタ
ーン作成装置において、入力値をまとめて定義する複数
の信号をグループ化信号として指定するグループ化信号
指定手段と、入力値に対する増減値を定義する増減値定
義手段と、入力値定義手段によって定義される初期入力
値に対して増減値を順次加算又は減算した値を数列とし
て展開し、各グループ化信号のテストパターンを作成す
る増減演算・数列形成手段とを設けたものである。
達成するため、論理回路シミュレーション用のテストパ
ターンの入力値を定義する入力値定義手段と、その手段
によって定義された入力値によりテストパターンの波形
を作成して表示する波形表示手段とを備えたテストパタ
ーン作成装置において、入力値をまとめて定義する複数
の信号をグループ化信号として指定するグループ化信号
指定手段と、入力値に対する増減値を定義する増減値定
義手段と、入力値定義手段によって定義される初期入力
値に対して増減値を順次加算又は減算した値を数列とし
て展開し、各グループ化信号のテストパターンを作成す
る増減演算・数列形成手段とを設けたものである。
【０００９】
【００１０】さらに、上記のようなテストパターン作成
装置において、入力値定義手段によって定義された複数
の値を対象領域として指定する対象領域指定手段を設
け、増減演算・数列形成手段が、指定された対象領域内
の複数の各値に対してそれぞれ増減値を順次加算又は減
算した値を複数の値の配列順に順次並べて数列として展
開して各グループ化信号のテストパターンを作成する手
段を設けるとよい。
装置において、入力値定義手段によって定義された複数
の値を対象領域として指定する対象領域指定手段を設
け、増減演算・数列形成手段が、指定された対象領域内
の複数の各値に対してそれぞれ増減値を順次加算又は減
算した値を複数の値の配列順に順次並べて数列として展
開して各グループ化信号のテストパターンを作成する手
段を設けるとよい。
【００１１】
【００１２】
【作用】この発明によるテストパターン作成装置は、グ
ループ化信号指定手段によって論理回路シミュレーショ
ン用のテストパターンの入力値をまとめて定義する複数
の信号をグループ化信号として指定し、その定義される
初期の入力値に対する増減値を増減値定義手段によって
定義し、増減演算・数列形成手段によって初期入力値に
対して増減値を順次加算又は減算した値を数列として展
開して各グループ化信号のテストパターンを作成するの
で、複数の信号に対して入力値を１つ１つ定義しなくて
もよい。
ループ化信号指定手段によって論理回路シミュレーショ
ン用のテストパターンの入力値をまとめて定義する複数
の信号をグループ化信号として指定し、その定義される
初期の入力値に対する増減値を増減値定義手段によって
定義し、増減演算・数列形成手段によって初期入力値に
対して増減値を順次加算又は減算した値を数列として展
開して各グループ化信号のテストパターンを作成するの
で、複数の信号に対して入力値を１つ１つ定義しなくて
もよい。
【００１３】また、入力値として定義された複数の値を
対象領域指定手段によって対象領域として指定し、その
指定された対象領域内の複数の各値に対して増減演算・
数列形成手段がそれぞれ増減値を順次加算又は減算した
値を複数の値の配列順に順次並べて数列として展開する
ようにすれば、対象領域内の複数の値がそれぞれ所定の
値ずつ増減しながら連続するような配列を持つ各グルー
プ化信号のテストパターンを手間なく作成することがで
きる。
対象領域指定手段によって対象領域として指定し、その
指定された対象領域内の複数の各値に対して増減演算・
数列形成手段がそれぞれ増減値を順次加算又は減算した
値を複数の値の配列順に順次並べて数列として展開する
ようにすれば、対象領域内の複数の値がそれぞれ所定の
値ずつ増減しながら連続するような配列を持つ各グルー
プ化信号のテストパターンを手間なく作成することがで
きる。
【００１４】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２はこの発明による論理回路シミュ
レーション用テストパターン作成装置の構成を示すブロ
ック図である。
体的に説明する。図２はこの発明による論理回路シミュ
レーション用テストパターン作成装置の構成を示すブロ
ック図である。
【００１５】このテストパターン作成装置は、各種の入
力キーを備えたキーボード１と位置データ入力に使用す
るマウス２の２つの入力装置と、フロッピディスク装置
やハードディスク装置等のメモリである記憶装置３と、
ＣＲＴやＬＣＤ等のディスプレイである表示装置４と、
ＣＰＵ，ＲＯＭ，ＲＡＭ等からなるマイクロプロセッサ
を備えた処理装置５からなる。
力キーを備えたキーボード１と位置データ入力に使用す
るマウス２の２つの入力装置と、フロッピディスク装置
やハードディスク装置等のメモリである記憶装置３と、
ＣＲＴやＬＣＤ等のディスプレイである表示装置４と、
ＣＰＵ，ＲＯＭ，ＲＡＭ等からなるマイクロプロセッサ
を備えた処理装置５からなる。
【００１６】そのキーボード１及びマウス２は、テスト
パターン作成の際の入力値や増減値等の数値の定義と対
象信号の指定や対象領域の指定等の入力を行ない、記憶
装置３は作成されたテストパターンを格納したりテスト
パターンの入力値を増減して展開する際の作業領域とし
ても使用される。
パターン作成の際の入力値や増減値等の数値の定義と対
象信号の指定や対象領域の指定等の入力を行ない、記憶
装置３は作成されたテストパターンを格納したりテスト
パターンの入力値を増減して展開する際の作業領域とし
ても使用される。
【００１７】表示装置４は作成したテストパターンの表
示やテストパターンを定義する際の各種の作業画面及び
メッセージ等を表示し、処理装置５はこの装置全体の制
御を司ると共に、テストパターンの定義上の処理と、後
に詳述する定義された入力値を自動展開する処理と、作
成されたテストパターンの波形を表示する際の処理等を
行なう。
示やテストパターンを定義する際の各種の作業画面及び
メッセージ等を表示し、処理装置５はこの装置全体の制
御を司ると共に、テストパターンの定義上の処理と、後
に詳述する定義された入力値を自動展開する処理と、作
成されたテストパターンの波形を表示する際の処理等を
行なう。
【００１８】図１はこのテストパターン作成装置のこの
発明にかかわる機能を示すブロック図である。このテス
トパターン作成装置は、論理回路シミュレーション用の
テストパターンの入力値を定義する入力値定義手段６
と、入力値をまとめて定義する複数の信号をグループ化
信号として指定するグループ化信号指定手段７と、入力
値に対する増減値を定義する増減値定義手段８を備えて
いる。
発明にかかわる機能を示すブロック図である。このテス
トパターン作成装置は、論理回路シミュレーション用の
テストパターンの入力値を定義する入力値定義手段６
と、入力値をまとめて定義する複数の信号をグループ化
信号として指定するグループ化信号指定手段７と、入力
値に対する増減値を定義する増減値定義手段８を備えて
いる。
【００１９】また、入力値定義手段６によって定義され
た複数の値を対象領域として指定する対象領域指定手段
９と、入力値定義手段６によって定義される初期入力値
に対して増減値を順次加算又は減算した値を数列として
展開したり、対象領域指定手段９によって指定された対
象領域内の複数の各値に対してそれぞれ増減値を順次加
算又は減算した値を複数の値の配列順に順次並べて数列
として展開したりして各グループ化信号のテストパター
ンを作成する増減演算・数列形成手段１０も備えてい
る。
た複数の値を対象領域として指定する対象領域指定手段
９と、入力値定義手段６によって定義される初期入力値
に対して増減値を順次加算又は減算した値を数列として
展開したり、対象領域指定手段９によって指定された対
象領域内の複数の各値に対してそれぞれ増減値を順次加
算又は減算した値を複数の値の配列順に順次並べて数列
として展開したりして各グループ化信号のテストパター
ンを作成する増減演算・数列形成手段１０も備えてい
る。
【００２０】さらに、入力値定義手段６によって個別に
定義される入力によるテストパターンの波形、あるいは
増減演算・数列形成手段１０によって作成されたテスト
パターンの波形を作成して、それを表示装置４に表示さ
せる波形表示手段１１を備えている。
定義される入力によるテストパターンの波形、あるいは
増減演算・数列形成手段１０によって作成されたテスト
パターンの波形を作成して、それを表示装置４に表示さ
せる波形表示手段１１を備えている。
【００２１】次に、この機能ブロック図によって図２に
示した論理回路シミュレーション用テストパターン作成
装置の機能について説明する。まず、表示装置４に表示
されているテストパターンの信号名の中から、グループ
化信号指定手段７に相当するマウス２によって、入力値
をまとめて定義するグループ化信号を順次指定する。
示した論理回路シミュレーション用テストパターン作成
装置の機能について説明する。まず、表示装置４に表示
されているテストパターンの信号名の中から、グループ
化信号指定手段７に相当するマウス２によって、入力値
をまとめて定義するグループ化信号を順次指定する。
【００２２】次に、入力値定義手段６に相当するキーボ
ード１によって入力値が定義されると、処理装置５の波
形表示手段１１によって表示装置４の波形上にその入力
値を表示させる。ここで、その入力値を初期値として自
動的に増減させる処理が選択されなければ、キーボード
１から入力された入力値を定義して表示装置４へ表示す
る処理を入力が終わるまで繰り返す。
ード１によって入力値が定義されると、処理装置５の波
形表示手段１１によって表示装置４の波形上にその入力
値を表示させる。ここで、その入力値を初期値として自
動的に増減させる処理が選択されなければ、キーボード
１から入力された入力値を定義して表示装置４へ表示す
る処理を入力が終わるまで繰り返す。
【００２３】しかし、その入力値を初期値として自動的
に増減させる処理が選択されて、増減値定義手段８に相
当するキーボード１によって増減値が定義されたら、処
理装置５の増減演算・数列形成手段１０が最初にキーボ
ード１から入力された初期入力値に対してその増減値を
順次加算又は減算し、その値を数列として記憶装置３に
展開させて波形表示手段１１によって表示装置４に波形
表示する。
に増減させる処理が選択されて、増減値定義手段８に相
当するキーボード１によって増減値が定義されたら、処
理装置５の増減演算・数列形成手段１０が最初にキーボ
ード１から入力された初期入力値に対してその増減値を
順次加算又は減算し、その値を数列として記憶装置３に
展開させて波形表示手段１１によって表示装置４に波形
表示する。
【００２４】また、入力値定義手段６によって既に定義
された複数の値が、対象領域指定手段９に相当するマウ
ス２によって対象領域に指定され、キーボード１によっ
て増減値が定義されると、処理装置５の増減演算・数列
形成手段１０が指定された対象領域内の複数の各値に対
してそれぞれ増減値を順次加算又は減算し、その値を複
数の値の配列順に順次並べて数列として記憶装置３に展
開させ、波形表示手段１１によって表示装置４に波形表
示する。
された複数の値が、対象領域指定手段９に相当するマウ
ス２によって対象領域に指定され、キーボード１によっ
て増減値が定義されると、処理装置５の増減演算・数列
形成手段１０が指定された対象領域内の複数の各値に対
してそれぞれ増減値を順次加算又は減算し、その値を複
数の値の配列順に順次並べて数列として記憶装置３に展
開させ、波形表示手段１１によって表示装置４に波形表
示する。
【００２５】次に、図３のフローチャートによって上述
したテストパターン作成の処理及び手順をより具体的に
説明する。始めに表示装置４に表示されているテストパ
ターンの複数の信号の信号名から、その入力値を１度に
入力させるためにグループ化する信号を選択してマウス
２によって順次指定する。
したテストパターン作成の処理及び手順をより具体的に
説明する。始めに表示装置４に表示されているテストパ
ターンの複数の信号の信号名から、その入力値を１度に
入力させるためにグループ化する信号を選択してマウス
２によって順次指定する。
【００２６】次に、キーボード１又はマウス２によって
表示装置４に表示させている波形中の入力値の定義を開
始させたい入力開始点（ポイント）を指定し、キーボー
ド１によって入力値を入力してこの値を自動的に増減さ
せる処理の選択指示がなければ、その入力値を表示装置
４の波形上に表示する。
表示装置４に表示させている波形中の入力値の定義を開
始させたい入力開始点（ポイント）を指定し、キーボー
ド１によって入力値を入力してこの値を自動的に増減さ
せる処理の選択指示がなければ、その入力値を表示装置
４の波形上に表示する。
【００２７】その後、連続して入力値を定義するものと
して操作を続ければ再び入力値の定義処理に戻って次の
入力値の定義をする。また、このような連続して入力値
を定義する処理を終えるなら、さらに対象のグループ化
信号の入力を終了するか否かの判断をして、入力開始点
を換えて入力を続けるときは再び入力値定義処理に戻る
が、入力終了の指示がされるとそのまま処理を終了す
る。
して操作を続ければ再び入力値の定義処理に戻って次の
入力値の定義をする。また、このような連続して入力値
を定義する処理を終えるなら、さらに対象のグループ化
信号の入力を終了するか否かの判断をして、入力開始点
を換えて入力を続けるときは再び入力値定義処理に戻る
が、入力終了の指示がされるとそのまま処理を終了す
る。
【００２８】一方、入力値を自動的に増減させる処理の
選択指示があって複数の値に対して増減させないのであ
れば、続けてキーボード１によって増減値を定義する。
例えば、入力値を２づつ増加させたいなら＋２を入力
し、１づつ減少させたいなら−１を入力する。
選択指示があって複数の値に対して増減させないのであ
れば、続けてキーボード１によって増減値を定義する。
例えば、入力値を２づつ増加させたいなら＋２を入力
し、１づつ減少させたいなら−１を入力する。
【００２９】このようにして増減値が定義されると、入
力値定義の処理で定義された入力値を初期入力値とし
て、その増減値で順次加算又は減算した値を数列として
記憶装置３に展開し、表示装置４に波形として表示す
る。
力値定義の処理で定義された入力値を初期入力値とし
て、その増減値で順次加算又は減算した値を数列として
記憶装置３に展開し、表示装置４に波形として表示す
る。
【００３０】例えば、８ビット信号の初期入力値“０
０”と増減値“＋２”が入力されると、その初期入力値
“００”に対して２づつ加算した数列“００，０２，０
４，０６，０８，０Ａ，０Ｃ，０Ｅ，１０，……，Ｆ
Ｅ，００”の数列を作成及び展開し、その波形を表示す
る。
０”と増減値“＋２”が入力されると、その初期入力値
“００”に対して２づつ加算した数列“００，０２，０
４，０６，０８，０Ａ，０Ｃ，０Ｅ，１０，……，Ｆ
Ｅ，００”の数列を作成及び展開し、その波形を表示す
る。
【００３１】また、４ビット信号の初期入力値“０”と
増減値“−１”が入力されると、その初期入力値“０”
に対して１づつ減算した数列“０，Ｆ，Ｅ，Ｄ，Ｃ，
Ｂ，Ａ，９，……，１，０”の数列を作成及び展開し、
その波形を表示する。そして、開始点を変えて入力を続
けるときは、入力値の定義処理に戻って新たな入力値定
義をし、そのままならこの処理を終了する。
増減値“−１”が入力されると、その初期入力値“０”
に対して１づつ減算した数列“０，Ｆ，Ｅ，Ｄ，Ｃ，
Ｂ，Ａ，９，……，１，０”の数列を作成及び展開し、
その波形を表示する。そして、開始点を変えて入力を続
けるときは、入力値の定義処理に戻って新たな入力値定
義をし、そのままならこの処理を終了する。
【００３２】次に、入力値を自動的に増減させる処理の
選択指示があって複数の値に対して増減させるのであれ
ば、マウス２によって既に定義された複数の値を対象領
域として指定し、キーボード１によってその増減値を定
義すると、対象領域に指定された複数の各値に対してそ
れぞれ増減値を順次加算又は減算した値を複数の値の配
列順に順次並べて数列として展開し、表示装置４に波形
として表示する。
選択指示があって複数の値に対して増減させるのであれ
ば、マウス２によって既に定義された複数の値を対象領
域として指定し、キーボード１によってその増減値を定
義すると、対象領域に指定された複数の各値に対してそ
れぞれ増減値を順次加算又は減算した値を複数の値の配
列順に順次並べて数列として展開し、表示装置４に波形
として表示する。
【００３３】例えば、図４の（ａ）に破線で囲んで示す
複数の値“０，５，Ａ，Ｆ”を対象領域として指定して
増減値を“＋３”と定義すると、その最初の数値“０”
に順次３を加算して“３，６，９，Ｃ，……”を算出
し、２番目から４番目の各数値“５”“Ａ”“Ｆ”に対
してもそれぞれ順次３を加算して“８，Ｂ，Ｅ，１，…
…”“Ａ，Ｄ，０，３，６，……”“Ｆ，２，５，８，
Ｂ，……”を算出する。
複数の値“０，５，Ａ，Ｆ”を対象領域として指定して
増減値を“＋３”と定義すると、その最初の数値“０”
に順次３を加算して“３，６，９，Ｃ，……”を算出
し、２番目から４番目の各数値“５”“Ａ”“Ｆ”に対
してもそれぞれ順次３を加算して“８，Ｂ，Ｅ，１，…
…”“Ａ，Ｄ，０，３，６，……”“Ｆ，２，５，８，
Ｂ，……”を算出する。
【００３４】そして、それらの数値を図４の（ｂ）に示
すように、領域定義された複数の値“０，５，Ａ，Ｆ”
の配列順に順次並べて数列“０，５，Ａ，Ｆ，３，８，
Ｄ，２，６，Ｂ，０，５，……”として展開し、それを
表示装置４に波形として表示する。
すように、領域定義された複数の値“０，５，Ａ，Ｆ”
の配列順に順次並べて数列“０，５，Ａ，Ｆ，３，８，
Ｄ，２，６，Ｂ，０，５，……”として展開し、それを
表示装置４に波形として表示する。
【００３５】このようにして、グループ化信号を指定し
てその増減値を定義すれば、各値を増減値で順次増減さ
せた値を数列として自動的に定義できるし、既に定義さ
れた複数の値を対象領域として指定してその増減値を定
義すれば、対象領域内の各値をそれぞれ増減させてその
配列順の数列を自動的に定義できるので、テストパター
ン作成の際の機械的な単純作業を省き、作成時間を短縮
することができる。
てその増減値を定義すれば、各値を増減値で順次増減さ
せた値を数列として自動的に定義できるし、既に定義さ
れた複数の値を対象領域として指定してその増減値を定
義すれば、対象領域内の各値をそれぞれ増減させてその
配列順の数列を自動的に定義できるので、テストパター
ン作成の際の機械的な単純作業を省き、作成時間を短縮
することができる。
【００３６】
【発明の効果】以上説明してきたように、この発明によ
るテストパターン作成装置によれば、複数の信号又はそ
の各信号内の複数の値が所定のルールによって増加又は
減少するようなテストパターンを効率良く作成できるよ
うになる。
るテストパターン作成装置によれば、複数の信号又はそ
の各信号内の複数の値が所定のルールによって増加又は
減少するようなテストパターンを効率良く作成できるよ
うになる。
【図１】図２に示すテストパターン作成装置のこの発明
にかかわる機能を示すブロック図である。
にかかわる機能を示すブロック図である。
【図２】この発明による論理回路シミュレーション用テ
ストパターン作成装置の構成を示すブロック図である。
ストパターン作成装置の構成を示すブロック図である。
【図３】図２に示すテストパターン作成装置によるテス
トパターンの作成の処理及び手順をより具体的に説明す
るフローチャートである。
トパターンの作成の処理及び手順をより具体的に説明す
るフローチャートである。
【図４】対象領域の複数の値に対して増減値を加算又は
減算して数列を展開する場合の一例を示す説明図であ
る。
減算して数列を展開する場合の一例を示す説明図であ
る。
１ キーボード ２ マウス ３ 記憶装置 ４ 表示装置 ５ 処理装置 ６ 入力値定義手段 ７ グループ化信号指定手段 ８ 増減値定義手段 ９ 対象領域指定手段 １０ 増減演算・数列
形成手段 １１ 波形表示手段
形成手段 １１ 波形表示手段
Claims (2)
- 【請求項１】 論理回路シミュレーション用のテストパ
ターンの入力値を定義する入力値定義手段と、該手段に
よって定義された入力値によりテストパターンの波形を
作成して表示する波形表示手段とを備えたテストパター
ン作成装置において、 入力値をまとめて定義する複数の信号をグループ化信号
として指定するグループ化信号指定手段と、入力値に対
する増減値を定義する増減値定義手段と、前記入力値定
義手段によって定義される初期入力値に対して前記増減
値を順次加算又は減算した値を数列として展開して前記
各グループ化信号のテストパターンを作成する増減演算
・数列形成手段とを設けたことを特徴とするテストパタ
ーン作成装置。 - 【請求項２】 請求項１記載のテストパターン作成装置
において、 入力値定義手段によって定義された複数の値を対象領域
として指定する対象領域指定手段を設け、増減演算・数
列形成手段が、前記指定された対象領域内の複数の各値
に対してそれぞれ前記増減値を順次加算又は減算した値
を前記複数の値の配列順に順次並べて数列として展開し
て前記各グループ化信号のテストパターンを作成する手
段を有することを特徴とするテストパターン作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03176513A JP3122168B2 (ja) | 1991-07-17 | 1991-07-17 | テストパターン作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03176513A JP3122168B2 (ja) | 1991-07-17 | 1991-07-17 | テストパターン作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520390A JPH0520390A (ja) | 1993-01-29 |
| JP3122168B2 true JP3122168B2 (ja) | 2001-01-09 |
Family
ID=16014939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03176513A Expired - Fee Related JP3122168B2 (ja) | 1991-07-17 | 1991-07-17 | テストパターン作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122168B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6217383B2 (ja) * | 2013-12-24 | 2017-10-25 | 富士通株式会社 | 試験方法、テストパターン生成方法、試験装置、テストパターン生成装置及びプログラム |
-
1991
- 1991-07-17 JP JP03176513A patent/JP3122168B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520390A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3122168B2 (ja) | テストパターン作成装置 | |
| JP3488315B2 (ja) | 波形発生装置 | |
| US20230298548A1 (en) | Musical element generation support device, musical element learning device, musical element generation support method, musical element learning method, non-transitory computer-readable medium storing musical element generation support program, and non-transitory computer-readable medium storing musical element learning program | |
| JPH05159013A (ja) | 論理回路シミュレーション用信号形成制御方式 | |
| JP2644719B2 (ja) | メッシュネットワークによる可視化面に平滑化曲線を生成する方法と装置 | |
| JPH07287622A (ja) | 任意波形発生装置のための波形表示方法 | |
| US5131056A (en) | Electronic airbrushing | |
| JPH11149561A (ja) | 非フラクタルなスカラ場の生成方法及び装置 | |
| JPH03244043A (ja) | テストデータ生成装置 | |
| JP3324831B2 (ja) | Ｃａｄ装置 | |
| JP2908868B2 (ja) | 形状設計装置 | |
| JPH04323773A (ja) | 部分シミュレータ | |
| JP2924176B2 (ja) | 論理シミュレーション・システム | |
| JPH04273579A (ja) | 部品ライブラリ流用設計方式 | |
| JP3002052B2 (ja) | プログラマブルコントローラのプログラム作成方法 | |
| JPH07175839A (ja) | Ｃａｄ装置 | |
| JPH05160642A (ja) | 任意波形発生方法 | |
| JPH08220195A (ja) | 検証用テストパタン設計方式 | |
| Giannetti | An Internet interactive client/server analog oscilloscope emulator | |
| JPH06139302A (ja) | 論理検証方式 | |
| JPH06223128A (ja) | 論理シミュレータのテストデータ作成装置およびテストデータ作成方法 | |
| JP2002333878A (ja) | リズム生成装置 | |
| JPH0535532A (ja) | テストデータ・ジエネレータ方式 | |
| JPH03224064A (ja) | 設計支援方法 | |
| JPH10132906A (ja) | 検証用テストパタン設計方法とその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071020 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |