JP3115679B2 - 双方向静電誘導サイリスタ - Google Patents
双方向静電誘導サイリスタInfo
- Publication number
- JP3115679B2 JP3115679B2 JP04035365A JP3536592A JP3115679B2 JP 3115679 B2 JP3115679 B2 JP 3115679B2 JP 04035365 A JP04035365 A JP 04035365A JP 3536592 A JP3536592 A JP 3536592A JP 3115679 B2 JP3115679 B2 JP 3115679B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- conductive type
- electrode
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、双方向静電誘導サイ
リスタに関する。
リスタに関する。
【０００２】
【従来の技術】従来、トライアック（双方向サイリス
タ）が交流制御半導体デバイスとして様々な用途に使わ
れている。図５はトライアックの要部構成をあらわし、
図６はトライアックの電圧−電流特性をあらわす。トラ
イアックでは、図５に示すように、第１導電型（例え
ば、ｎ型）半導体層からなるベース領域５１の表面部分
に第２導電型（例えば、ｐ型）半導体層からなるエミッ
タ領域５２とゲート領域５３が設けられ、ベース領域５
１の直下に第２導電型半導体層からなるベース領域５４
が設けられていて、さらに、その下に第１導電型半導体
層からなるアノード領域５５が設けられており、このア
ノード領域５５の表面部分には第２導電型のエミッタ領
域５６が設けられている。そして、ベース領域５１とエ
ミッタ領域５２にまたがってカソード電極６１が形成さ
れ、ゲート領域５３の上方にゲート電極６２が形成され
ていて、さらに、アノード領域５５とエミッタ領域５６
にまたがってアノード電極６３が形成されている。
タ）が交流制御半導体デバイスとして様々な用途に使わ
れている。図５はトライアックの要部構成をあらわし、
図６はトライアックの電圧−電流特性をあらわす。トラ
イアックでは、図５に示すように、第１導電型（例え
ば、ｎ型）半導体層からなるベース領域５１の表面部分
に第２導電型（例えば、ｐ型）半導体層からなるエミッ
タ領域５２とゲート領域５３が設けられ、ベース領域５
１の直下に第２導電型半導体層からなるベース領域５４
が設けられていて、さらに、その下に第１導電型半導体
層からなるアノード領域５５が設けられており、このア
ノード領域５５の表面部分には第２導電型のエミッタ領
域５６が設けられている。そして、ベース領域５１とエ
ミッタ領域５２にまたがってカソード電極６１が形成さ
れ、ゲート領域５３の上方にゲート電極６２が形成され
ていて、さらに、アノード領域５５とエミッタ領域５６
にまたがってアノード電極６３が形成されている。
【０００３】上記構造のトライアックには、各領域５
２，５１，５４，５５からなるサイリスタと、各領域５
６，５５，５４，５１からなるサイリスタが、互いに逆
の向きの形で構成されていることになる。その結果、図
６にみるように、電圧の極性が＋−いずれであっても動
作する、すなわち双方向においてスイッチ動作（オン・
オフ）動作することが出来、交流制御が可能となるので
ある。なお、図６においては、実線が導通状態の時の特
性を示し、点線が遮断状態の時の特性を示している。
２，５１，５４，５５からなるサイリスタと、各領域５
６，５５，５４，５１からなるサイリスタが、互いに逆
の向きの形で構成されていることになる。その結果、図
６にみるように、電圧の極性が＋−いずれであっても動
作する、すなわち双方向においてスイッチ動作（オン・
オフ）動作することが出来、交流制御が可能となるので
ある。なお、図６においては、実線が導通状態の時の特
性を示し、点線が遮断状態の時の特性を示している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
トライアックは、通常はオン電圧が小さく問題ないので
あるが、その動作メカニズムがバイポーラトランジスタ
をベースとするものであるから、温度が上昇するとオン
電圧が高くなり、発熱量が増えるため、比較的大きな放
熱板を必要とする。しかし、この大きな放熱板は、交流
電力をそのまま制御して消費するパワーエレクトロニク
ス機器の小型化の障害となっており、改善が望まれてい
る。
トライアックは、通常はオン電圧が小さく問題ないので
あるが、その動作メカニズムがバイポーラトランジスタ
をベースとするものであるから、温度が上昇するとオン
電圧が高くなり、発熱量が増えるため、比較的大きな放
熱板を必要とする。しかし、この大きな放熱板は、交流
電力をそのまま制御して消費するパワーエレクトロニク
ス機器の小型化の障害となっており、改善が望まれてい
る。
【０００５】この発明は、上記事情に鑑み、大きな放熱
板は必要としない低発熱タイプの交流制御可能な半導体
デバイスを提供することを課題とする。
板は必要としない低発熱タイプの交流制御可能な半導体
デバイスを提供することを課題とする。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、この発明にかかる双方向静電誘導サイリスタでは、
半導体基板におけるチャネル領域用の第１導電型半導体
領域の表面部分に、カソード領域用の第１導電型不純物
高密度領域とゲート領域用の第２導電型不純物高密度領
域およびカソード領域用の第２導電型不純物高密度領域
が、両第２導電型不純物高密度領域の間に第１導電型不
純物高密度領域が位置するように形成され、カソード領
域用の両第１，２導電型不純物高密度領域が表面で電極
により短絡されている静電誘導型セルが二つ、同じ第１
導電型半導体領域をチャネル領域にして前記半導体基板
に設けられているとともに、各静電誘導型セルにおける
前記電極を出力電極とする構成となっている。
め、この発明にかかる双方向静電誘導サイリスタでは、
半導体基板におけるチャネル領域用の第１導電型半導体
領域の表面部分に、カソード領域用の第１導電型不純物
高密度領域とゲート領域用の第２導電型不純物高密度領
域およびカソード領域用の第２導電型不純物高密度領域
が、両第２導電型不純物高密度領域の間に第１導電型不
純物高密度領域が位置するように形成され、カソード領
域用の両第１，２導電型不純物高密度領域が表面で電極
により短絡されている静電誘導型セルが二つ、同じ第１
導電型半導体領域をチャネル領域にして前記半導体基板
に設けられているとともに、各静電誘導型セルにおける
前記電極を出力電極とする構成となっている。
【０００７】この発明の双方向静電誘導サイリスタ（以
下、適宜「双方向サイリスタ」と言う）においては、第
１導電型がｎ型である場合は、第２導電型がｐ型であ
り、逆に、第１導電型がｐ型である場合は、第２導電型
がｎ型である。
下、適宜「双方向サイリスタ」と言う）においては、第
１導電型がｎ型である場合は、第２導電型がｐ型であ
り、逆に、第１導電型がｐ型である場合は、第２導電型
がｎ型である。
【０００８】
【作用】この発明の双方向サイリスタは、静電誘導型セ
ルを備えており、遮断時には、両セルにおけるゲート・
カソード間を逆バイアスする電圧信号をゲート電極に与
えるようにする。そうすると、ゲート領域からチャネル
領域内に空乏層が伸び、ビルトインポテンシャルによっ
てゲート領域と同じ導電型のカソード領域からの空乏層
とパンチスルーし、チャネルが閉じた状態となり、電流
は流れない。これに対し、導通時は、両静電誘導型セル
のゲート・カソード間を順バイアスする電圧信号をゲー
ト電極に与えるようにする。両セルともゲート領域から
チャネル領域内に広がる空乏層が消滅してチャネルが開
いた状態となる。その結果、制御対象の交流の極性に関
係なくいずれの方向にも電流が流れる。そのため、交流
制御が可能となる。
ルを備えており、遮断時には、両セルにおけるゲート・
カソード間を逆バイアスする電圧信号をゲート電極に与
えるようにする。そうすると、ゲート領域からチャネル
領域内に空乏層が伸び、ビルトインポテンシャルによっ
てゲート領域と同じ導電型のカソード領域からの空乏層
とパンチスルーし、チャネルが閉じた状態となり、電流
は流れない。これに対し、導通時は、両静電誘導型セル
のゲート・カソード間を順バイアスする電圧信号をゲー
ト電極に与えるようにする。両セルともゲート領域から
チャネル領域内に広がる空乏層が消滅してチャネルが開
いた状態となる。その結果、制御対象の交流の極性に関
係なくいずれの方向にも電流が流れる。そのため、交流
制御が可能となる。
【０００９】そして、この発明の双方向サイリスタで
は、導通時、基本的にｐ−ｉ−ｎの順方向導通状態に因
る電流経路が存在する形となるため、温度上昇に伴って
オン電圧が上昇することが抑えられることから、損失が
少なく、大きな放熱板を必要としなくなる。また、各静
電誘導型セルは、いずれも、遮断時にチャネル領域内に
残留するキャリア（普通は正孔）は、ゲート領域と同導
電型のカソード領域の方にも流れ、その分、ゲート領域
に流れるキャリアが減るため、遮断時のゲート駆動電力
が少なくて利用し易いという利点もある。
は、導通時、基本的にｐ−ｉ−ｎの順方向導通状態に因
る電流経路が存在する形となるため、温度上昇に伴って
オン電圧が上昇することが抑えられることから、損失が
少なく、大きな放熱板を必要としなくなる。また、各静
電誘導型セルは、いずれも、遮断時にチャネル領域内に
残留するキャリア（普通は正孔）は、ゲート領域と同導
電型のカソード領域の方にも流れ、その分、ゲート領域
に流れるキャリアが減るため、遮断時のゲート駆動電力
が少なくて利用し易いという利点もある。
【００１０】
【実施例】以下、この発明の実施例を図面を参照しなが
ら詳しく説明する。この発明は、下記の実施例に限らな
い。図１は、実施例にかかる双方向静電誘導サイリスタ
の要部構成をあらわす。図２は、このサイリスタの等価
回路図である。
ら詳しく説明する。この発明は、下記の実施例に限らな
い。図１は、実施例にかかる双方向静電誘導サイリスタ
の要部構成をあらわす。図２は、このサイリスタの等価
回路図である。
【００１１】実施例の双方向サイリスタ１は、実質的に
同じ構成の二つの静電誘導型セルを備えており、一方の
静電誘導型セルＡと他方の静電誘導型セルＢが一定距離
を隔てて同じｎ- 型半導体領域（ｎ- 型半導体基板）２
にある。一方の静電誘導型セルＡにおいては、チャネル
領域用のｎ- 型（不純物低密度）半導体領域２の表面部
分に、カソード領域用のｎ+ 領域１１とゲート領域用の
ｐ+ 領域１２およびカソード領域用のｐ+ 領域１３が、
両ｐ+ 領域１２，１３の間にｎ+ 領域１１が位置するよ
うに形成されている。そして、ｎ- 型半導体領域２の表
面においては、電極（ゲート電極）１５がゲート領域用
のｐ+ 領域１２にコンタクトし、電極（カソード電極）
１６がカソード領域用のｎ+ 領域１１とｐ + 領域１３に
渡ってコンタクトしていて、ｎ+ 領域１１とｐ+ 領域１
３は表面で電極１６により短絡されており、いわゆる短
絡ゲート型構造となっている。
同じ構成の二つの静電誘導型セルを備えており、一方の
静電誘導型セルＡと他方の静電誘導型セルＢが一定距離
を隔てて同じｎ- 型半導体領域（ｎ- 型半導体基板）２
にある。一方の静電誘導型セルＡにおいては、チャネル
領域用のｎ- 型（不純物低密度）半導体領域２の表面部
分に、カソード領域用のｎ+ 領域１１とゲート領域用の
ｐ+ 領域１２およびカソード領域用のｐ+ 領域１３が、
両ｐ+ 領域１２，１３の間にｎ+ 領域１１が位置するよ
うに形成されている。そして、ｎ- 型半導体領域２の表
面においては、電極（ゲート電極）１５がゲート領域用
のｐ+ 領域１２にコンタクトし、電極（カソード電極）
１６がカソード領域用のｎ+ 領域１１とｐ + 領域１３に
渡ってコンタクトしていて、ｎ+ 領域１１とｐ+ 領域１
３は表面で電極１６により短絡されており、いわゆる短
絡ゲート型構造となっている。
【００１２】他方の静電誘導型セルＢにおいても、チャ
ネル領域用のｎ- 型半導体領域２の表面部分に、カソー
ド領域用のｎ+ 領域２１とゲート領域用のｐ+ 領域２２
およびカソード領域用のｐ+ 領域２３が、両ｐ+ 領域２
２，２３の間にｎ+ 領域２１が位置するように形成され
ている。そして、ｎ- 型半導体領域２の表面において
は、電極（ゲート電極）２５がゲート領域用のｐ+ 領域
２２にコンタクトし、電極（カソード電極）２６がカソ
ード領域用のｎ+ 領域２１とｐ+ 領域２３に渡ってコン
タクトしていて、ｎ+ 領域２１とｐ+ 領域２３は表面で
電極２６により短絡されており、いわゆる短絡ゲート型
構造となっている。
ネル領域用のｎ- 型半導体領域２の表面部分に、カソー
ド領域用のｎ+ 領域２１とゲート領域用のｐ+ 領域２２
およびカソード領域用のｐ+ 領域２３が、両ｐ+ 領域２
２，２３の間にｎ+ 領域２１が位置するように形成され
ている。そして、ｎ- 型半導体領域２の表面において
は、電極（ゲート電極）２５がゲート領域用のｐ+ 領域
２２にコンタクトし、電極（カソード電極）２６がカソ
ード領域用のｎ+ 領域２１とｐ+ 領域２３に渡ってコン
タクトしていて、ｎ+ 領域２１とｐ+ 領域２３は表面で
電極２６により短絡されており、いわゆる短絡ゲート型
構造となっている。
【００１３】このように、二つの静電誘導型セルＡ，Ｂ
の各領域は同じ一つのチャネル領域用のｎ- 型半導体領
域２にあり、図２に示す等価回路図になっている。勿
論、この双方向サイリスタ１においては、制御信号が印
加される制御電極は電極１５，２５であり、制御対象の
交流がかかる出力電極は互いに独立の関係にある電極
（第１出力電極）１６および電極（第２出力電極）２６
であることは言うまでもない。
の各領域は同じ一つのチャネル領域用のｎ- 型半導体領
域２にあり、図２に示す等価回路図になっている。勿
論、この双方向サイリスタ１においては、制御信号が印
加される制御電極は電極１５，２５であり、制御対象の
交流がかかる出力電極は互いに独立の関係にある電極
（第１出力電極）１６および電極（第２出力電極）２６
であることは言うまでもない。
【００１４】続いて、実施例の双方向サイリスタ１の動
作を説明する。遮断時には、双方向サイリスタ１の電極
１５と電極１６および電極２５と電極２６を短絡する
か、あるいは、電極１５，電極２５に逆バイアス用の電
圧信号を与えるかして、チャネルＣＨ１やチャネルＣＨ
２を閉じるようにする。逆に、導通時には、電極１５，
電極２５には順バイアス用の電圧信号を与えるようにし
て、チャネルＣＨ１やチャネルＣＨ２を開くようにす
る。導通状態の場合、電極１６，２６間に制御対象の交
流がかかっており、電極１６側が電極２６側よりも高い
電圧となる期間はｐ+ 領域１３とｎ+ 領域２１の間にｐ
−ｉ−ｎの電流通路が成立し、電極２６側が電極１６側
よりも高い電圧となる期間はｐ+ 領域２３とｎ+ 領域１
１の間にｐ−ｉ−ｎの電流通路が成立し、温度上昇に伴
うオン電圧の増大を抑えられることは、前述した通りで
ある。
作を説明する。遮断時には、双方向サイリスタ１の電極
１５と電極１６および電極２５と電極２６を短絡する
か、あるいは、電極１５，電極２５に逆バイアス用の電
圧信号を与えるかして、チャネルＣＨ１やチャネルＣＨ
２を閉じるようにする。逆に、導通時には、電極１５，
電極２５には順バイアス用の電圧信号を与えるようにし
て、チャネルＣＨ１やチャネルＣＨ２を開くようにす
る。導通状態の場合、電極１６，２６間に制御対象の交
流がかかっており、電極１６側が電極２６側よりも高い
電圧となる期間はｐ+ 領域１３とｎ+ 領域２１の間にｐ
−ｉ−ｎの電流通路が成立し、電極２６側が電極１６側
よりも高い電圧となる期間はｐ+ 領域２３とｎ+ 領域１
１の間にｐ−ｉ−ｎの電流通路が成立し、温度上昇に伴
うオン電圧の増大を抑えられることは、前述した通りで
ある。
【００１５】また、遮断時には、チャネル領域であるｎ
- 型半導体領域２内に残留する正孔は、ｐ+ 領域１３，
２３にも流れ、その分、ゲート領域であるｐ+ 領域１
２，２２に流れる正孔が減るため、遮断時のゲート駆動
電力が少なくてすむということも、前述した通りであ
る。したがって、実施例の双方向サイリスタの導通時の
電極１６、２６の印加電圧と電流の関係は、図３の実線
の通りになり、遮断時の電極１６、２６の印加電圧と電
流の関係は、図３の破線の通りになる。勿論、導通時は
ダイオードの順方向降下分（ドロップ分）の電圧となる
ことは言うまでもない。
- 型半導体領域２内に残留する正孔は、ｐ+ 領域１３，
２３にも流れ、その分、ゲート領域であるｐ+ 領域１
２，２２に流れる正孔が減るため、遮断時のゲート駆動
電力が少なくてすむということも、前述した通りであ
る。したがって、実施例の双方向サイリスタの導通時の
電極１６、２６の印加電圧と電流の関係は、図３の実線
の通りになり、遮断時の電極１６、２６の印加電圧と電
流の関係は、図３の破線の通りになる。勿論、導通時は
ダイオードの順方向降下分（ドロップ分）の電圧となる
ことは言うまでもない。
【００１６】なお、放熱性について具体的に調べた結果
を図４に示す。図４は、交流ピーク電流３Ａ程度で放熱
板無しの場合の双方向静電誘導サイリスタとトライアッ
クの経過時間と温度上昇の関係をあらわすものである。
この発明の双方向サイリスタの場合は、実線で示すよう
に約５０℃程度に留まるのに対し、トライアックでは、
破線で示すように、約７０℃程度まで上昇してしまい、
この発明の双方向サイリスタの場合、約２０℃も低く抑
えておけるのである。
を図４に示す。図４は、交流ピーク電流３Ａ程度で放熱
板無しの場合の双方向静電誘導サイリスタとトライアッ
クの経過時間と温度上昇の関係をあらわすものである。
この発明の双方向サイリスタの場合は、実線で示すよう
に約５０℃程度に留まるのに対し、トライアックでは、
破線で示すように、約７０℃程度まで上昇してしまい、
この発明の双方向サイリスタの場合、約２０℃も低く抑
えておけるのである。
【００１７】
【発明の効果】以上に述べたように、この発明にかかる
双方向静電誘導サイリスタは、制御対象の交流のいずれ
の極性でも電流が流せるため交流制御可能であり、しか
も、その動作メカニズムがパイポーラトランジスタに因
らないため、発熱量が少なくて大きな放熱板を必要とせ
ず、パワーエレクトロニクス機器の小型化に適したもの
となっており、しかも、遮断時のゲート駆動電力が少な
いため、利用し易くて、非常に有用な半導体デバイスで
あると言うことができる。
双方向静電誘導サイリスタは、制御対象の交流のいずれ
の極性でも電流が流せるため交流制御可能であり、しか
も、その動作メカニズムがパイポーラトランジスタに因
らないため、発熱量が少なくて大きな放熱板を必要とせ
ず、パワーエレクトロニクス機器の小型化に適したもの
となっており、しかも、遮断時のゲート駆動電力が少な
いため、利用し易くて、非常に有用な半導体デバイスで
あると言うことができる。
【図１】実施例の双方向サイリスタの要部構成をあらわ
す断面図である。
す断面図である。
【図２】実施例の双方向サイリスタの等価回路図であ
る。
る。
【図３】実施例の双方向サイリスタの電圧−電流特性を
あらわすグラフである。
あらわすグラフである。
【図４】この発明の双方向サイリスタと従来のトライア
ックの動作時の温度上昇の経時特性を経過をあらわすグ
ラフである。
ックの動作時の温度上昇の経時特性を経過をあらわすグ
ラフである。
【図５】従来のトライアックの要部構成をあらわす断面
図である。
図である。
【図６】従来のトライアックの電圧−電流特性をあらわ
すグラフである。
すグラフである。
１ 双方向サイリスタ ２ ｎ- 型半導体領域（チャネル領域用の第１導電型半
導体領域） １１ ｎ+ 領域（カソード領域用の第１導電型不純物高
密度領域） １２ ｐ+ 領域（ゲート領域用の第２導電型不純物高密
度領域） １３ ｐ+ 領域（カソード領域用の第２導電型不純物高
密度領域） １６ （出力）電極 ２１ ｎ+ 領域（カソード領域用の第１導電型不純物高
密度領域） ２２ ｐ+ 領域（ゲート領域用の第２導電型不純物高密
度領域） ２３ ｐ+ 領域（カソード領域用の第２導電型不純物高
密度領域） ２６ （出力）電極 Ａ 静電誘導型セル Ｂ 静電誘導型セル
導体領域） １１ ｎ+ 領域（カソード領域用の第１導電型不純物高
密度領域） １２ ｐ+ 領域（ゲート領域用の第２導電型不純物高密
度領域） １３ ｐ+ 領域（カソード領域用の第２導電型不純物高
密度領域） １６ （出力）電極 ２１ ｎ+ 領域（カソード領域用の第１導電型不純物高
密度領域） ２２ ｐ+ 領域（ゲート領域用の第２導電型不純物高密
度領域） ２３ ｐ+ 領域（カソード領域用の第２導電型不純物高
密度領域） ２６ （出力）電極 Ａ 静電誘導型セル Ｂ 静電誘導型セル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/747 H01L 29/74
Claims (1)
- 【請求項１】 半導体基板におけるチャネル領域用の第
１導電型半導体領域の表面部分に、カソード領域用の第
１導電型不純物高密度領域とゲート領域用の第２導電型
不純物高密度領域およびカソード領域用の第２導電型不
純物高密度領域が、両第２導電型不純物高密度領域の間
に第１導電型不純物高密度領域が位置するように形成さ
れ、カソード領域用の両第１，２導電型不純物高密度領
域が表面で電極により短絡されている静電誘導型セルが
二つ、同じ第１導電型半導体領域をチャネル領域にして
前記半導体基板に設けられているとともに、各静電誘導
型セルにおける前記電極が出力電極となっている双方向
静電誘導サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04035365A JP3115679B2 (ja) | 1992-02-21 | 1992-02-21 | 双方向静電誘導サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04035365A JP3115679B2 (ja) | 1992-02-21 | 1992-02-21 | 双方向静電誘導サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235328A JPH05235328A (ja) | 1993-09-10 |
| JP3115679B2 true JP3115679B2 (ja) | 2000-12-11 |
Family
ID=12439878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04035365A Expired - Fee Related JP3115679B2 (ja) | 1992-02-21 | 1992-02-21 | 双方向静電誘導サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3115679B2 (ja) |
-
1992
- 1992-02-21 JP JP04035365A patent/JP3115679B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235328A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| US5357125A (en) | Power switching semiconductor device including SI thyristor and MOSFET connected in cascade | |
| JPS62296474A (ja) | 縦形ｍｏｓｆｅｔ | |
| US5357120A (en) | Compound semiconductor device and electric power converting apparatus using such device | |
| JPS62115765A (ja) | 半導体装置 | |
| US5294816A (en) | Unit cell arrangement for emitter switched thyristor with base resistance control | |
| US5144401A (en) | Turn-on/off driving technique for insulated gate thyristor | |
| US5378903A (en) | Semiconductor device with low on-voltage and large controllable turn-off current | |
| US5079607A (en) | Mos type semiconductor device | |
| JP2946750B2 (ja) | 半導体装置 | |
| US6137122A (en) | Latch-up controllable insulated gate bipolar transistor | |
| JP2653095B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH04261065A (ja) | 半導体装置 | |
| US7173290B2 (en) | Thyristor switch with turn-off current shunt, and operating method | |
| JP3115679B2 (ja) | 双方向静電誘導サイリスタ | |
| US5293054A (en) | Emitter switched thyristor without parasitic thyristor latch-up susceptibility | |
| US5296725A (en) | Integrated multicelled semiconductor switching device for high current applications | |
| US6965131B2 (en) | Thyristor switch with turn-off current shunt, and operating method | |
| EP0118336B1 (en) | High voltage mos/bipolar power transistor apparatus | |
| US5212396A (en) | Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations | |
| JPH08213618A (ja) | 半導体装置 | |
| JPS63104481A (ja) | 伝導度変調型たて型ｍｏｓｆｅｔ | |
| JPH0441501B2 (ja) | ||
| JP3200328B2 (ja) | 複合半導体装置 | |
| JP2700026B2 (ja) | 絶縁ゲートバイポーラ導通形トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |