JP3115259B2 - 絶対位相化同期捕捉回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶対位相化同期捕捉
回路に関し、さらに詳細には必要とするＣ／Ｎが異なる
複数の変調方式で伝送されてくるデジタル被変調波を受
信する受信機に用いられて、受信信号位相角を送信信号
位相角に一致させて絶対位相化する絶対位相化同期捕捉
回路に関する。

【０００２】

【従来の技術】必要とするＣ／Ｎが異なる複数の変調方
式で伝送されてくるデジタル被変調波、例えば８ＰＳＫ
変調、ＱＰＳＫ変調、ＢＰＳＫ変調が時間毎に組み合わ
され、フレーム毎に繰り返し伝送されてくる階層化伝送
方式によるデジタル被変調波を受信する放送受信機で
は、復調されたベースバンド信号（以下、ベースバンド
信号をシンボルストリームとも記す）からフレーム同期
信号を捕捉し、捕捉したフレーム同期信号の信号点配置
から現在の受信信号位相回転角を求め、求められた受信
信号位相回転角をもとに復調されたベースバンド信号を
逆位相回転させることによって送信信号位相角に一致さ
せる絶対位相化を絶対位相化同期捕捉回路によって行っ
ている。

【０００３】従来の絶対位相化同期捕捉回路は図１４に
示すように復調回路１、フレーム同期検出ブロック２、
フレーム同期信号発生器６、ＲＯＭからなるリマッパ
７、受信信号位相検出ブロック８を備えている。フレー
ム同期検出ブロック２はＢＰＳＫデマッパ３、同期検出
回路４０〜４７、フレーム同期回路５から構成されてい
る。受信信号位相検出ブロック８はディレイ回路８１、
８２、０°／１８０°位相回転回路８３、累積加算平均
回路８５、８６、受信位相判定回路８７から構成されて
いる。

【０００４】図１４に示す従来の絶対位相化同期捕捉回
路は、受信したデジタル被変調波を所定の中間周波数に
周波数変換し、周波数変換された中間周波信号を復調回
路１に供給して復調し、復調回路１から例えば量子化ビ
ット数８ビットの復調されたベースバンド信号Ｉ
（８）、Ｑ（８）(括弧内の数字はビット数を示し、以
下ビット数を省略して単にＩ、Ｑとも記す)を送出す
る。

【０００５】ベースバンド信号Ｉ（８）、Ｑ（８）は、
例えばＢＰＳＫ変調されたフレーム同期信号を捕捉する
ためフレーム同期検出ブロック２のＢＰＳＫデマッパ３
に入力され、ＢＰＳＫデマッピングされたビットストリ
ームＢ０が出力される。ＢＰＳＫデマッパ３は例えばＲ
ＯＭによって構成されている。

【０００６】ここで、送信側における各変調方式毎のマ
ッピングについて図１５を用いて説明する。図１５
（ａ）は変調方式に８ＰＳＫを用いた場合の信号点配置
を示す。８ＰＳＫ変調方式は３ビットのデジタル信号
（ａ、ｂ、ｃ）を１シンボルで伝送できて、１シンボル
を構成するビットの組み合わせは（０、０、０）、
（０、０、１）、〜（１、１、１）の８通りである。こ
れら３ビットのデジタル信号は図１５（ａ）の送信側Ｉ
−Ｑベクトル平面上における信号点配置０〜７に変換さ
れ、この変換を８ＰＳＫマッピングと呼んでいる。

【０００７】図１５（ａ）に示す例ではビット列（０、
０、０）を信号点配置〃０〃に、ビット列（０、０、
１）を信号点配置〃１〃に、ビット列（０、１、１）を
信号点配置〃２〃に、ビット列（０、１、０）を信号点
配置〃３〃に、ビット列（１、０、０）を信号点配置〃
４〃に、ビット列（１、０、１）を信号点配置〃５〃
に、ビット列（１、１、１）を信号点配置〃６〃に、ビ
ット列（１、１、０）を信号点配置〃７〃に変換してい
る。

【０００８】図１５（ｂ）は変調方式にＱＰＳＫを用い
た場合の信号点配置を示し、ＱＰＳＫ変調方式では２ビ
ットのデジタル信号（ｄ、ｅ）を1シンボルで伝送でき
て、該シンボルを構成するビットの組み合わせは（０、
０）、（０、１）、（１、０）、（１、１）の４通りで
ある。図１５（ｂ）の例では例えばビット列（１、１）
を信号点配置〃１〃に、ビット列（０、１）を信号点配
置〃３〃に、ビット列（０、０）を信号点配置〃５〃
に、ビット列（１、０）を信号点配置〃７〃に変換す
る。なお、各変調方式の信号点配置と配置番号の関係
は、８ＰＳＫを基準とし信号点配置と配置番号との関係
を同一にしてある。

【０００９】図１５（ｃ）は変調方式にＢＰＳＫを用い
た場合の信号点配置を示し、ＢＰＳＫ変調方式では１ビ
ットのデジタル信号（ｆ）を１シンボルで伝送する。デ
ジタル信号（ｆ）は例えば（１）を信号点配置〃０〃
に、（０）を信号点配置〃４〃に変換される。

【００１０】次にフレーム同期信号について説明する。
前記階層化伝送方式においては、フレーム同期信号は必
要とするＣ／Ｎが最も低いＢＰＳＫ変調されて伝送され
る。１６ビットで構成されるフレーム同期信号のビット
ストリームを（Ｓ０、Ｓ１、……、Ｓ１４、Ｓ１５）と
し、Ｓ０から順次送出されるものとすると、（０、０、
０、１、０、０、１、１、０、１、０、１、１、１、
１、０）、または後半８ビットが反転した（０、０、
０、１、０、０、１、１、１、０、１、０、０、０、
０、１）がフレーム毎に交互に送出される。以下、フレ
ーム同期信号のビットストリームを〃ＳＹＮＣＰＡＴ〃
また、後半８ビットが反転したビットストリームを〃ｎ
ＳＹＮＣＰＡＴ〃とも記す。このビットストリームは送
信側にて図１５（ｃ）に示すＢＰＳＫマッピングにより
信号点配置〃０〃または〃４〃に変換され、変換された
シンボルストリームが伝送される。

【００１１】ＢＰＳＫ変調されて伝送される１６ビッ
ト、すなわち１６シンボルのフレーム同期信号を捕捉す
るために、送信側にて変換されるマッピングとは逆に、
図１６（ａ）に示すＢＰＳＫデマッピングによって受信
シンボルをビットに変換する必要がある。このため、図
１６（ａ）に示すように受信Ｉ−Ｑベクトル平面上の斜
線のエリアに復調信号が受信された場合に〃１〃、また
斜線のない部分に受信した場合に〃０〃と判定する。す
なわち図１６（ａ）において太線で示すＢＰＳＫ判定境
界線によって分けられた２つの領域のどちらで受信した
かによって出力を〃１〃、または〃０〃とし、これをも
ってＢＰＳＫデマッパとしている。

【００１２】ベースバンド信号Ｉ、Ｑは前記のビット変
換を行うためＢＰＳＫデマッパ３に入力され、ＢＰＳＫ
デマッパ３においてＢＰＳＫデマッピングされたビット
ストリームＢ０が出力される。本明細書においてデマッ
パとはデマッピングする回路のことを示す。ビットスト
リームＢ０は同期検出回路４０に入力され、同期検出回
路４０においてビットストリームＢ０からフレーム同期
信号のビットストリームが捕捉される。

【００１３】次に、同期検出回路４０について図１７に
よって説明する。ビットストリームＢ０がシフトレジス
タＤ１５に入力され、逐次シフトレジスタＤ０までシフ
トアップされると同時にシフトレジスタＤ１５〜Ｄ０の
出力が所定のビットに対して論理反転が施された後アン
ドゲート５１とアンドゲート５２に入力される。アンド
ゲート５１ではシフトレジスタＤ１５〜Ｄ０の状態（Ｄ
０、Ｄ１、…、Ｄ１４、Ｄ１５）が（０、０、０、１、
０、０、１、１、０、１、０、１、１、１、１、０）と
なった場合にアンドゲート５１の出力ＳＹＮＡ０が高電
位となる。またアンドゲート５２においては（０、０、
０、１、０、０、１、１、１、０、１、０、０、０、
０、１）の場合にアンドゲート５２の出力ＳＹＮＢ０が
高電位となる。すなわち、ＳＹＮＣＰＡＴを捕捉した場
合ＳＹＮＡ０が高電位になり、ｎＳＹＮＣＰＡＴを捕捉
した場合はＳＹＮＢ０が高電位になる。

【００１４】同期検出回路４０の出力ＳＹＮＡ０および
ＳＹＮＢ０は、フレーム同期回路５に入力され、フレー
ム同期回路５においてこれら入力が一定のフレーム間隔
毎に交互に繰り返し受信されることが確認されたときフ
レーム同期がとれていると判別され、フレーム周期毎に
フレーム同期パルスが出力される。

【００１５】通常、必要とするＣ／Ｎの異なる複数の変
調方式が時間毎に組み合わされ、フレーム毎に繰り返し
伝送されてくる階層化伝送方式においては、それらの多
重構成を示すヘッダーデータが多重されており、フレー
ム同期がとれていると判別された後、フレーム同期回路
５から出力されるフレーム同期パルスによって生成され
るタイミング信号にて、多重構成を示すヘッダデータが
抽出される。この結果、フレーム多重構成を知って初め
て変調方式別の処理が可能となる。

【００１６】言い換えれば、フレーム同期と判断される
までは、復調回路１は８ＰＳＫ復調回路として動作する
ため、復調回路１における搬送波再生回路にて再生され
た復調用搬送波の位相状態によっては受信側のＩ−Ｑベ
クトル平面のＩ軸、Ｑ軸が送信側のそれと比べ、θ＝４
５°×ｎ（ｎ＝０〜７の整数）位相回転する。すなわ
ち、図１５（ｃ）においてビット〃１〃に対して信号点
配置〃０〃に、またビット〃０〃に対して信号点配置〃
４〃にＢＰＳＫマッピングされたフレーム同期信号のシ
ンボルストリームは、復調用搬送波の位相状態によって
は送信側と同じくθ＝０°である信号点配置〃０〃、〃
４〃に現れる場合と、θ＝４５°位相回転した信号点配
置〃１〃、〃５〃に現れる場合と、θ＝９０°位相回転
して信号点配置〃２〃、〃６〃に現れる場合と、という
ようにフレーム同期信号の復調される位相は８通りあ
る。このため、どのような位相においてフレーム同期信
号が復調された場合にもそれを捕捉できなくてはならな
い。

【００１７】したがって、ＢＰＳＫデマッパ３は図１８
に示すようにθ＝０°（ｎ＝０）、θ＝４５°（ｎ＝
１）、θ＝９０°（ｎ−２）、……、θ＝２７０°（ｎ
＝６）、θ＝３１５°（ｎ＝７）の位相回転に対応させ
たＢＰＳＫデマッパ３０〜３７にて構成されている。

【００１８】図１６（ｂ）は復調されたフレーム同期信
号のシンボルストリームがθ＝４５°位相回転し、ビッ
ト〃１〃が信号点配置〃１〃に、ビット〃０〃が"信号
点配置〃５〃に現れた場合に対するＢＰＳＫデマッピン
グを示している。図１６（ｂ）において太線で示したＢ
ＰＳＫ判定境界線は、送信側と同位相で受信した場合の
図１６（ａ）のＢＰＳＫデマッピングの太線で示すＢＰ
ＳＫ判定境界線に対し、反時計方向に４５°回転してい
る。このようなＢＰＳＫデマッパを用いることによりθ
＝４５°位相回転したフレーム同期信号を安定して捕捉
できる。ＢＰＳＫデマッパ３のこの出力が図１４に示し
たＢＰＳＫデマッパ３の出力Ｂ１ということになる。以
下、Ｂ２〜Ｂ７はθ＝４５°×ｎ（ｎ＝２〜７の整数）
の場合におけるＢＰＳＫデマッパ３の出力である。

【００１９】同期検出回路４１〜同期検出回路４７の回
路構成は同期検出回路４０と同様である。このように同
期検出回路４０〜４７を備えることにより、復調回路１
における搬送波再生回路にて再生された復調用搬送波の
位相状態によるベースバンド信号の位相回転にかかわら
ず、少なくとも一つ以上の同期検出回路４０〜４７にて
フレーム同期信号が捕捉され、フレーム同期信号が捕捉
された同期検出回路から、捕捉したフレーム同期信号の
パターン（ＳＹＮＣＰＡＴまたはｎＳＹＮＣＰＴ）に応
じてＳＹＮＡｎ、ＳＹＮＢｎ（ｎ＝０〜７の整数）が送
出される。

【００２０】フレーム同期回路５に設けられている図１
９（ａ）および図１９（ｂ）に示すオアゲート５３、５
４においてＳＹＮＡｎ、ＳＹＮＢｎの信号を受けて、オ
アゲート５３からＳＹＮＡｎの論理和出力ＳＹＮＡと、
オアゲート５４からＳＹＮＢｎの論理和出力ＳＹＮＢと
が一定のフレーム間隔毎に交互に繰り返し受信されるこ
とが確認されたときフレーム同期が取れていると判断さ
れ、フレーム周期毎にフレーム同期パルスが出力され
る。

【００２１】図１４に示すフレーム同期検出ブロック２
によりフレーム同期信号が捕捉され、フレーム同期検出
ブロック２からフレーム同期パルスが出力されるまでの
過程を説明した。次に捕捉したフレーム同期信号の信号
点配置から現在の受信信号位相回転角を求め、求められ
た位相回転角をもとに復調されたベースバンド信号を逆
位相回転させることによる絶対位相化について説明す
る。

【００２２】送信側にてＢＰＳＫマッピングされて伝送
され、復調回路１にてベースバンド信号に復調されたフ
レーム同期信号のシンボルストリームはＢＰＳＫデマッ
パ３によってビット〃１〃または〃０〃にデマッピング
されるが、このビット〃１〃または〃０〃にデマッピン
グされるそれぞれのフレーム同期信号のシンボルストリ
ームの位相差は１８０°である。そこで、ビット〃０〃
にデマッピングされるフレーム同期信号のシンボルスト
リームを１８０°位相回転することにより、すべてビッ
ト〃１〃にデマッピングされるシンボルストリームが得
られる。

【００２３】さらにそのすべてビット〃１〃にデマッピ
ングされるシンボルストリームの平均値を求めることに
よりＢＰＳＫのビット〃１〃に対する受信信号点配置が
求められる。したがって、求められたＢＰＳＫのビット
〃１〃に対する受信信号点と、送信側にてビット〃１〃
にマッピングされた信号点配置〃０〃との位相差を求
め、これを受信信号位相回転角θとし、復調されたベー
スバンド信号全体に逆位相回転を施すことによって、ベ
ースバンド信号の絶対位相化が図れる。

【００２４】さらに、従来例について説明する（図１４
参照）。フレーム同期回路５から出力されるフレーム同
期パルスを受けて、フレーム同期信号発生器６は捕捉し
たフレーム同期信号のパターンＳＹＮＣＰＡＴ、ｎＳＹ
ＮＣＰＡＴに対応したフレーム同期信号のビットストリ
ームを発生し、受信信号位相検出ブロック８における０
°／１８０°位相回転回路８３に供給される。０°／１
８０°位相回転回路８３は、供給されたビットストリー
ム中のビット〃０〃、または〃１〃をもとに、〃０〃の
場合は１８０°位相回転をさせ、〃１〃の場合は位相回
転させずにそのまま出力する。

【００２５】フレーム同期信号発生器６から送出される
再生フレーム同期信号のビットストリームとフレーム同
期信号のシンボルストリームとのタイミングがディレイ
回路８１、８２により０°／１８０°位相回転回路８３
の入力において一致させられ、またフレーム同期信号発
生器６から送出されるフレーム同期信号区間信号により
ゲートが開かれてディレイ回路８１、８２から出力され
るフレーム同期信号のシンボルストリームＤＩ（８）、
ＤＱ（８）はビットストリームが〃０〃の場合に、０°
／１８０°位相回転回路８３において、１８０°位相回
転され、累積加算平均回路８５、８６に送出される。

【００２６】図２０（ａ）は受信信号位相回転角θ＝０
°で受信した場合のフレーム同期信号の信号点配置を示
したものであり、図２０（ｂ）は０°／１８０°位相回
転回路８３において変換された後のシンボルストリーム
ＶＩ（８）、ＶＱ（８）の信号点配置を示したものであ
る。シンボルストリームＶＩ（８）、ＶＱ（８）はそれ
ぞれ累積加算平均回路８５、８６に送出され、所定区間
において累積加算平均回路８５、８６にて加算平均さ
れ、所定区間毎に加算平均されたシンボルストリームＡ
ＶＩ（８）、ＡＶＱ（８）が出力される。ここで、シン
ボルストリームＶＩ（８）、ＶＱ（８）に対して加算平
均を行うのは、受信Ｃ／Ｎの悪化による受信ベースバン
ド信号の微少な位相変化、振幅変動が生じた場合にも安
定して信号点配置が求められるようにするためである。

【００２７】累積加算平均回路８５、８６によってビッ
ト〃１〃に対するＢＰＳＫマッピングされた信号の受信
信号点〔ＡＶＩ（８）、ＡＶＱ（８）〕が求められる。
次にその受信信号点〔ＡＶＩ（８）、ＡＶＱ（８）〕が
ＲＯＭからなる受信信号位相判定回路８７に入力され、
図２１に示す受信信号位相判定テーブルによって位相回
転角に対応した３ビットの位相回転信号ＲＴ（３）が求
められる。図２１における〃０〃〜〃７〃は位相回転信
号ＲＴ（３）に基づく１０進数表示を示している。例え
ば図２０（ａ）に示される受信信号位相回転角θ＝０°
の場合、ＡＶＩ（８）、ＡＶＱ（８）の信号点を受信信
号位相判定テーブルによって判定した位相回転信号は〃
０〃である。したがって、位相回転信号ＲＴ（３）に
（０、０、０）が送出される。また、受信信号位相回転
角θ＝４５°の場合、同様にして位相回転信号ＲＴ
（３）は〃１〃、したがって位相回転信号ＲＴ（３）に
（０、０、１）が送出される。

【００２８】ＲＯＭからなるリマッパ７はこの位相回転
信号ＲＴ（３）を受けて、ベースバンド信号Ｉ（８）、
Ｑ（８）を位相回転信号ＲＴ（３）に応じて位相回転さ
せることにより絶対位相化が図られる。

【００２９】さらにリマッパ７の作用について説明す
る。リマッパ７は受信したベースバンド信号の信号点配
置を、送信側におけるそれと同一にするための位相変換
回路を構成している。受信信号位相検出ブロック８にお
いて受信信号位相回転角θが算出され、受信信号位相回
転角θに対応した位相回転信号ＲＴ（３）がリマッパ７
に供給される。ここで、位相回転信号ＲＴ（３）は０〜
７の整数であり、位相回転角θとの関係は、次の（１）
式に示すように定義する。

【００３０】 ＲＴ（３）＝θ／４５ ……（１） ただしθ＝ｎ・４５°であってｎは：０〜７の整数であ
る。

【００３１】ベースバンド信号の絶対位相化は、位相回
転角θに対して、逆回転すなわち（−θ）の位相回転を
施せばよい。したがって、リマッパ７は入力されたベー
スバンド信号Ｉ、Ｑを次の（２）式および（３）式にし
たがい角度φ（＝−θ）だけ位相回転して、絶対位相化
されたベースバンド信号Ｉ´（８）、Ｑ´（８）(以下
ビット数を省略してＩ´、Ｑ´とも記す)を出力する。

【００３２】 Ｉ´＝Ｉ cos（φ）−Ｑ sin(φ) ……（２） Ｑ´＝Ｉ sin（φ）＋Ｑ cos(φ) ……（３）

【００３３】

【発明が解決しようとする課題】しかしながら上記した
従来の絶対位相化同期捕捉回路によるときは、ＢＰＳＫ
デマッパを必要とし、ＢＰＳＫデマッパにＲＯＭによる
テーブル変換を用いた場合には６４Ｋバイト（２¹⁶×８
ビット）の記憶容量を必要とし、さらに８個の同期検出
回路に総数１２８個のレジスタを必要とするほか、大規
模な一致検出論理回路を必要とし、そのうえリマッパを
必要とし、リマッパにＲＯＭによるテーブル変換を用い
た場合には１Ｍバイト（２¹⁹×１６ビット）の記憶容量
を必要とするなど、回路が大規模となるという問題点が
あった。

【００３４】本発明は回路規模が小さくてすむ絶対位相
化同期捕捉回路を提供することを目的とする。

【００３５】

【課題を解決するための手段】本発明にかかる絶対位相
化同期捕捉回路は、ＢＰＳＫ変調された変調波を復調し
たベースバンド信号からフレーム同期信号を捕捉し、捕
捉したフレーム同期信号から送信信号位相角に対する受
信信号位相回転角を検出して受信信号位相角を送信信号
位相角に一致させて絶対位相化する絶対位相化同期捕捉
回路において、復調ベースバンド信号中からフレーム同
期信号区間にわたってフレーム同期信号のビットストリ
ームを抽出し、抽出したフレーム同期信号のビットスト
リームが論理〃１〃のとき加算処理し、抽出したフレー
ム同期信号のビットストリームが論理〃０〃のとき減算
処理し、加減算処理結果を平均する累積加減算平均処理
手段を備え、累積加減算平均処理手段の出力に基づき受
信信号の位相を判定し、判定した位相分だけ復調ベース
バンド信号を位相回転させることを特徴とする。

【００３６】本発明にかかる絶対位相化同期捕捉回路に
よれば、絶対位相化同期捕捉回路において、復調ベース
バンド信号中からフレーム同期信号区間にわたってフレ
ーム同期信号のビットストリームが抽出され、抽出され
たフレーム同期信号のビットストリームが、再生フレー
ム同期信号が論理〃１〃のとき累積加算処理され、抽出
されたフレーム同期信号のビットストリームが、再生フ
レーム同期信号が論理〃０〃のとき累積減算処理され、
累積加減算処理結果が平均されて、累積加減算平均処理
された出力に基づいて受信信号の位相が判定されて、判
定された位相分だけ復調ベースバンド信号が位相回転さ
せられる。

【００３７】そこで、記憶回路によるテーブル変換、ま
たは演算回路からなる従来必要とした０°／１８０°位
相回転回路が不要となり、回路規模が減少する。ちなみ
に０°／１８０°位相回転回路が記憶回路によるテーブ
ル変換によるときは、２¹⁶×１６ビットの記憶容量が削
減されることになって、回路規模が減少される。

【００３８】

【発明の実施の形態】以下、本発明にかかる絶対位相化
同期捕捉回路を実施の形態によって説明する。図１は本
発明の実施の一形態にかかる絶対位相化同期捕捉回路の
構成を示すブロック図である。

【００３９】本発明の実施の一形態にかかる絶対位相化
同期捕捉回路は、復調回路１、ＲＯＭからなるリマッパ
１１、論理変換回路１２、フレーム同期検出ブロック２
Ａ、フレーム同期信号発生器６、受信信号位相検出ブロ
ック８Ａを備えている。フレーム同期検出ブロック２Ａ
は、同期検出回路４０Ａ〜４３Ａ、フレーム同期回路５
Ａから構成され、受信信号位相検出ブロック８Ａは、デ
ィレイ回路８１、８２、累積加減算平均回路８５Ａ、８
６Ａ、受信信号位相判定回路８７から構成されている。

【００４０】復調回路１において復調されたベースバン
ド信号Ｉ（８）、Ｑ（８）は、リマッパ１１に供給して
ベースバンド信号Ｉ（８）、Ｑ（８）をθ＝４５°位相
回転させてベースバンド信号ｉ（８）、ｑ（８）として
送出させる。

【００４１】先ず、リマッパ１１について説明する。リ
マッパ１１はＲＯＭからなり、リマッパ１１に供給され
たベースバンド信号Ｉ（８）、Ｑ（８）をθ＝４５°の
位相回転のみをさせてベースバンド信号ｉ（８）、ｑ
（８）として出力する。

【００４２】すなわち、φ＝−４５°を（２）式および
（３）式に代入し、下記の（４）式および（５）式を求
め、演算すると下記の（６）式および（７）式が得られ
る。

【００４３】 ｉ（８）＝Ｉ cos（−４５°）−Ｑ sin(−４５°) ……（４） ｑ（８）＝Ｉ sin（−４５°）＋Ｑ cos(−４５°) ……（５）

【００４４】 ｉ（８）＝Ｉ（１／√２）−Ｑ（−１／√２）＝（１／√２）（Ｉ＋Ｑ) ……（６） ｑ（８）＝Ｉ（−１／√２）＋Ｑ（１／√２）＝（１／√２）（−Ｉ＋Ｑ) ……（７）

【００４５】すなわち、リマッパ１１において、入力さ
れたベースバンド信号Ｉ（８）およびＱ（８）は時計方
向に４５°位相回転させたベースバンド信号にリマッピ
ングされることになる。このように、リマッパ１１は位
相回転角信号ＲＴ（３）を入力として必要としないため
に、従来例のリマッパ７に対してＲＯＭの記憶容量が１
／８に削減されることになる。

【００４６】受信信号位相検出ブロック８Ａから出力さ
れる位相回転角信号ＲＴ（３）、復調回路１において復
調されたベースバンド信号Ｉ（８）、Ｑ（８）およびリ
マッパ１１においてリマッピングされたベースバンド信
号ｉ（８）、ｑ（８）が論理変換回路１２に入力され
る。

【００４７】これらが入力された論理変換回路１２にお
ける論理変換について説明する。図２（ａ）、（ｂ）お
よび図３は論理変換回路１２の作用を示す真理値表であ
り、図２（ａ）はｎ＝偶数、すなわちθ＝４５°×ｎ
（ｎ＝０、２、４、６）のときに対するものであり、図
２（ｂ）はｎ＝奇数、すなわちθ＝４５°×ｎ（ｎ＝
１、３、５、７）のときに対するものであり、図３はθ
＝４５°×ｎ（ｎ＝０、１、２、３、４、５、６、７）
の場合におけるＢＰＳＫデマッピング出力を示す真理値
表である。

【００４８】位相回転角信号ＲＴ（３）に基づき、ｎ＝
偶数のとき、絶対位相化されたベースバンド復調信号 I
´（８）、Ｑ´（８）は入力されるベースバンド信号Ｉ
（８）、Ｑ（８）を位相回転角信号ＲＴ（３）に基づき
図２（ａ）にしたがって論理変換する。例えば位相回転
角信号ＲＴ（３）＝〃０００〃の場合は絶対位相で受信
しているのでベースバンド信号 I´（８）＝ベースバン
ド信号 I（８）、ベースバンド信号Ｑ´（８）＝ベース
バンド信号Ｑ（８）である。位相回転角信号ＲＴ（３）
＝〃０１０〃の場合は、位相回転角θ＝９０°である。
従来は（２）式、（３）式により、下記の（８）式およ
び（９）式のように変換していた。

【００４９】 Ｉ´＝Ｉ cos（−９０°）−Ｑ sin(−９０°)＝Ｑ（８） ……（８） Ｑ´＝Ｉ sin（−９０°）＋Ｑ cos(−９０°)＝−Ｉ（８） ……（９）

【００５０】しかしこの変換は、論理変換回路１２に入
力されたベースバンド信号Ｉ（８）を符号反転し、符号
反転したベースバンド信号Ｉ（８）とベースバンド信号
Ｑ（８）を交換することで簡単に得られる。位相回転角
信号ＲＴ（３）＝〃１００〃、ＲＴ（３）＝〃１１０〃
の場合についても同様に図２（ａ）にしたがって変換す
ることで得られる。

【００５１】位相回転角信号ＲＴ（３）に基づき、ｎ＝
奇数のとき、絶対位相化されたベースバンド復調信号
Ｉ´（８）、Ｑ´（８）は入力されるベースバンド復調
信号ｉ（８）、ｑ（８）を位相回転角信号ＲＴ（３）に
基づき図２（ｂ）にしたがって論理変換することで得ら
れる。例えば位相回転角信号ＲＴ（３）＝〃００１〃の
場合は位相回転角θ＝４５°であり、ベースバンド信号
I´（８）＝ベースバンド信号 ｉ（８）、ベースバン
ド信号Ｑ´（８）＝ベースバンド信号ｑ（８）であっ
て、リマッパ１１から出力されたベースバンド信号ｉ
（８）、ベースバンド信号ｑ（８）をそのままベースバ
ンド信号 I´（８）、ベースバンド信号 Ｑ´（８）信
号として出力すればよい。

【００５２】次に位相回転角信号ＲＴ（３）＝〃０１１
〃の場合は、位相回転角θ＝１３５°である。位相回転
角θ＝４５°に対する位相回転されたベースバンド信号
ｉ（８）、ベースバンド信号ｑ（８）をさらに位相回転
角θ＝９０°の位相回転を行うのと等しい。したがっ
て、次の（１０）式および（１１）式に示すごとくであ
る。

【００５３】 Ｉ´＝ｉ cos（−９０°）−ｑ sin(−９０°)＝ｑ（８） ……（１０） Ｑ´＝ｉ sin（−９０°）＋ｑ cos(−９０°)＝−ｉ（８） ……（１１）

【００５４】したがって、論理変換回路１２に入力され
たベースバンド信号ｉ（８）を符号反転し、符号反転し
たベースバンド信号ｉ（８）とベースバンド信号ｑ
（８）を交換することで簡単に得られる。位相回転角信
号ＲＴ（３）＝〃１０１〃、ＲＴ（３）＝〃１１１〃の
場合についても同様に図２（ｂ）にしたがって変換する
ことで得られる。

【００５５】さらに入力された、位相回転角θに基づい
く位相回転角信号ＲＴ（３）、ベースバンド信号Ｉ
（８）、Ｑ（８）、リマッパ１１によってリマッピング
されたベースバンド信号ｉ（８）、ｑ（８）に対し、論
理変換回路１２において、図３に示す変換を行ってＢＰ
ＳＫデマッピングされた出力として同期検出回路４０
Ａ、４１Ａ、４２Ａ、４３Ａへ送出する。

【００５６】ここで、論理変換回路１２について具体的
にＢＰＳＫデマッピングも含めて図４に基づいて説明す
る。論理変換回路１２は反転器１２１〜１２４によりベ
ースバンド信号Ｉ（８）、Ｑ（８）、リマッパ出力であ
るθ＝４５°の場合に対する位相回転を施されたベース
バンド信号ｉ（８）、ｑ（８）を反転し、ベースバンド
信号Ｉ（８）、Ｑ（８）、ｉ（８）、ｑ（８）と反転さ
れたベースバンド信号Ｉ（８）、Ｑ（８）、ｉ（８）、
ｑ（８）とを位相回転角信号ＲＴ（３）に基づいてマル
チプレクサ１２５において選択して、選択されたベース
バンド信号を出力ベースバンド信号Ｉ´（８）、Ｑ´
（８）として送出する。この選択は図２（ａ）および図
２（ｂ）に示すとおりであって、ベースバンド信号Ｉ´
（８）、Ｑ´（８）が得られる。

【００５７】さらに、マルチプレクサ１２５の入力ベー
スバンド信号中から、図４において実線にて示したよう
に、Ｉ（８）のＭＳＢを抽出して出力Ｂ０とし、ｉ
（８）のＭＳＢを抽出して出力Ｂ１とし、Ｑ（８）のＭ
ＳＢを抽出して出力Ｂ２とし、ｑ（８）のＭＳＢを抽出
して出力Ｂ３として、それぞれ同期検出回路４０Ａ〜４
３Ａへ送出する。したがって、ＢＰＳＫデマッピングの
ために特別の回路を必要とせず、従来必要としたＢＰＳ
Ｋデマッパ３は不要となって、ＢＰＳＫデマッパ３がＲ
ＯＭによるテーブル変換で構成されているときはそのＲ
ＯＭは不要となって２¹⁶×８ビット分のメモリが削減で
きることになる。

【００５８】これは、図１６に示したＢＰＳＫデマッピ
ングについてみると明らかである。すなわち、図１６
（ａ）において、ベースバンド信号の信号点をビット〃
１〃またはビット〃０〃に判定した結果は、その信号点
のＩ軸つまりベースバンド信号Ｉ（８）のＭＳＢに等し
い。また、図１２（ｂ）に示したθ＝４５°の場合の判
定結果は、リマッパ１１の出力であるベースバンド信号
ｉ（８）のＭＳＢに等しい。その他の位相回転角の場合
も同様であって、これらから、上記のように従来必要と
したＢＰＳＫデマッパ３を省略することができるのであ
る。

【００５９】また、マルチプレクサ１２５の入力ベース
バンド信号中から、図４において破線で示した、反転し
たＩ（８）のＭＳＢを抽出して出力Ｂ０とし、反転した
ｉ（８）のＭＳＢを抽出して出力Ｂ１とし、反転したＱ
（８）のＭＳＢを抽出して出力Ｂ２とし、反転したｑ
（８）のＭＳＢを抽出して出力Ｂ３として、それぞれ同
期検出回路４０Ａ〜４３Ａへ送出してもよい。

【００６０】これは、受信位相回転角θに対して、θ＝
０°とθ＝１８０°に対する出力、また、θ＝４５°と
θ＝２２５°に対する出力、θ＝９０°とθ＝２７０°
に対する出力、また、θ＝１３５°とθ＝３１５°に対
する出力の関係は、それぞれ論理反転の関係にあること
から明らかである。

【００６１】次に同期検出回路４０Ａ〜４３Ａのそれぞ
れについて、同期検出回路４０Ａを代表として説明す
る。同期検出回路における同期検出に際しても、受信位
相回転角θに対して、θ＝０°とθ＝１８０°に対する
出力、また、θ＝４５°とθ＝２２５°に対する出力、
θ＝９０°とθ＝２７０°に対する出力、また、θ＝１
３５°とθ＝３１５°に対する出力の関係は、それぞれ
論理反転の関係にあることを利用し、〃ＳＹＮＣＰＡＴ
〃、〃ｎＳＹＮＣＰＡＴ〃とさらにこれを論理反転した
ビットストリームを検出できるように同期検出回路を構
成する。

【００６２】図５は同期検出回路４０Ａの実施例を示
し、シフトレジスタＤ０〜Ｄ１５と、シフトレジスタＤ
１５、Ｄ１０およびＤ８の出力を入力とするアンドゲー
ト５５、シフトレジスタＤ１５、Ｄ１０およびＤ８の反
転出力を入力とするアンドゲート５５Ａ、シフトレジス
タＤ１４〜Ｄ１１およびＤ９の出力を入力とするアンド
ゲート５６、シフトレジスタＤ１４〜Ｄ１１およびＤ９
の反転出力を入力とするアンドゲート５６Ａ、シフトレ
ジスタＤ７、Ｄ６およびＤ３の出力を入力とするアンド
ゲート５７、シフトレジスタＤ７、Ｄ６およびＤ３の反
転出力を入力とするアンドゲート５７Ａ、シフトレジス
タＤ５、Ｄ４およびＤ２〜Ｄ０の出力を入力とするアン
ドゲート５８、シフトレジスタＤ５、Ｄ４およびＤ２〜
Ｄ０の反転出力を入力とするアンドゲート５８Ａを備え
ている。

【００６３】同期検出回路４０Ａにおいて捕捉できるフ
レーム同期信号のビットストリームは前記したように〃
ＳＹＮＣＰＡＴ〃、〃ｎＳＹＮＣＰＡＴ〃に加えて、こ
れらをすべて論理反転したフレーム同期信号のビットス
トリーム（１、１、１、０、１、１、０、０、１、０、
１、０、０、０、０、１）と、その後半８ビットが反転
したビットストリーム（１、１、１、０、１、１、０、
０、０、１、０、１、１、１、１、０）である。この前
者を〃ＳＹＮＣＮＰＡＴ〃、後者を〃ｎＳＹＮＣＮＰＡ
Ｔ〃とも記す。

【００６４】〃ＳＹＮＣＰＡＴ〃の後半８ビットと〃ｎ
ＳＹＮＣＮＰＡＴ〃の後半８ビットが等しい、また〃ｎ
ＳＹＮＣＰＡＴ〃の後半８ビットと、〃ｎＳＹＮＣＰＡ
Ｔ〃の後半８ビットが等しい。このことから、フレーム
同期信号の前半８ビットと、後半８ビットを分割し、同
期検出回路４０Ａでは、アンドゲート５５〜５８の出力
ＲＲＬ０、ＲＦＨ０、ＦＲＨ０、ＦＦＬ０、アンドゲー
ト５５Ａ〜５８Ａの出力ＲＲＨ０、ＲＦＬ０、ＦＲＬ
０、ＦＦＨ０を図６に示す論理積演算を行うことによっ
てフレーム同期信号のビットストリーム〃ＳＹＮＣＰＡ
Ｔ〃、〃ｎＳＹＮＣＰＡＴ〃、〃ＳＹＮＣＮＰＡＴ〃、
〃ｎＳＹＮＣＮＰＡＴ〃が捕捉される。

【００６５】このように論理積演算出力に基づいて図６
に示した論理演算を行うことによってフレーム同期信号
のビットストリーム〃ＳＹＮＣＰＡＴ〃、〃ｎＳＹＮＣ
ＰＡＴ〃、〃ＳＹＮＣＮＰＡＴ〃、〃ｎＳＹＮＣＮＰＡ
Ｔ〃が捕捉でき、さらに図７に示すように〃ＳＹＮＣＰ
ＡＴ〃と〃ＳＹＮＣＮＰＡＴ〃との論理和演算をするこ
とによって同期検出出力ＳＹＮＡ０が得られ、〃ｎＳＹ
ＮＣＰＡＴ〃と〃ｎＳＹＮＣＮＰＡＴ〃とを論理和演算
をすることによって同期検出出力ＳＹＮＢ０が得られ
る。

【００６６】同期検出回路４１Ａ、４２Ａ、４３Ａにつ
いても同様であって、同期検出回路４１Ａ、４２Ａ、４
３Ａのアンドゲートの出力を出力ＲＲＨ１〜３、ＲＦＬ
１〜３、ＦＲＬ１〜３、ＦＦＨ１〜３として、図６およ
び図７に示す論理積演算および論理和演算を行うことに
よって、同期検出出力ＳＹＮＡ１、同期検出出力ＳＹＮ
Ｂ１、同期検出出力ＳＹＮＡ２、同期検出出力ＳＹＮＢ
２、同期検出出力ＳＹＮＡ３、同期検出出力ＳＹＮＢ３
が得られる。

【００６７】上記のように、同期検出回路４０Ａによっ
て従来の同期検出回路４０と４４とを兼ねることがで
き、論理変換回路１２から出力されるθ＝０°、θ＝４
５°、θ＝９０°、θ＝１３５°に対応したＢＰＳＫデ
マッピング出力Ｂ０〜Ｂ３を入力とする同期検出回路４
０Ａ〜同期検出回路４３Ａによって、全ての受信位相回
転角に対するフレーム同期信号を捕捉することができ
る。

【００６８】したがって、従来必要とした同期検出回路
の数が１／２に減少し、シフトレジスタの全数も１／２
に減少して回路規模が小さくなる。

【００６９】同期検出回路４０Ａの出力〜同期検出回路
４３Ａの出力は、図８に示す論理和回路６１および６２
を備えたフレーム同期回路５Ａに送出され、ＳＹＮＡα
（α＝０〜３）の論理和出力ＳＹＮＡと、ＳＹＮＢα
（α＝０〜３）の論理和出力ＳＹＮＢが一定のフレーム
間隔毎に交互に繰り返し受信されることが確認されたと
きフレーム同期が取れていると判断され、フレーム周期
毎にフレーム同期パルスが出力される。これは従来の場
合と同様である。

【００７０】次に、フレーム同期回路５Ａ、フレーム同
期信号発生器６および受信信号位相検出ブロック８Ａに
ついて説明する。復調されたベースバンド信号Ｉ
（８）、Ｑ（８）は受信信号位相検出ブロック８Ａに供
給して位相回転角信号ＲＴ（３）を検出する。

【００７１】フレーム同期信号発生器６はフレーム同期
回路５Ａから出力されるフレーム同期パルスを受けて、
再生フレーム同期信号およびフレーム同期信号区間信号
を受信信号位相検出ブロック８Ａに供給する。

【００７２】ディレイ回路８１、８２を介して復調され
たベースバンド信号Ｉ（８）、Ｑ（８）中のフレーム同
期信号のシンボルストリームが累積加減算平均回路８５
Ａ、８６Ａへ供給され、累積加減算平均回路８５Ａ、８
６Ａにおける入力タイミングがフレーム同期信号発生器
６から出力される再生フレーム同期信号との入力タイミ
ングに一致させるようにディレイ回路８１、８２にて遅
延され、フレーム同期信号発生器６から出力されるフレ
ーム同期信号区間信号によって累積加減算平均回路８５
Ａ、８６Ａの入力ゲートが開かれて、ディレイ回路８
１、８２から出力されるフレーム同期信号のシンボルス
トリームＤＩ（８）、ＤＱ（８）は累積加減算平均回路
８５Ａ、８６Ａにおいて加減算処理される。

【００７３】累積加減算平均回路８５Ａ、８６Ａにおけ
る加減算処理は、再生フレーム同期信号が〃１〃の場合
に、フレーム同期信号のシンボルストリームＤＩ
（８）、ＤＱ（８）が累積加算処理され、再生フレーム
同期信号が〃０〃の場合に、フレーム同期信号のシンボ
ルストリームＤＩ（８）、ＤＱ（８）が累積減算処理さ
れ、所定区間の演算後、その平均処理がなされて、平均
処理がなされた受信点信号ＡＶＩ（８）、ＡＶＱ（８）
が累積加減算平均回路８５Ａ、８６Ａから出力される。

【００７４】累積加減算平均回路８５Ａ、８６Ａから出
力される受信点信号ＡＶＩ（８）、ＡＶＱ（８）は、Ｒ
ＯＭからなる受信信号位相判定回路８７に入力されて、
受信位相判定テーブルによって受信信号の位相回転角に
対応した３ビットの位相回転角信号ＲＴ（３）が論理変
換回路１２へ出力される。位相回転角信号ＲＴ（３）を
受けた論理変換回路１２から後段の作用は既に説明した
とおりである。

【００７５】ここで、受信信号位相検出ブロック８Ａに
おいて、受信信号位相検出ブロック８における０°／１
８０°位相回転回路８３および累積加算平均回路８５、
８６に代わって累積加算平均回路８５Ａ、８６Ａを用い
ている。これは、０°／１８０°位相回転回路８３の動
作である１８０°位相回転は、それぞれの軸における符
号反転に等しい。したがって、１８０°位相回転した受
信シンボルのそれぞれの軸における累積加算は、それぞ
れの軸における累積減算に等しい。

【００７６】したがって０°／１８０°位相回転回路８
３と累積加算平均回路８５、８６とを累積加減算平均回
路８５Ａ、８６Ａに置き換えることができる。仮に、０
°／１８０°位相回転回路８３がＲＯＭによる変換テー
ブルによって構成されているときは、１２８ｋバイト
（＝２¹⁶×１６ビット）の記憶容量を削減することがで
きる。そこで、図１４に示した従来の絶対位相化同期捕
捉回路における受信信号位相検出ブロック８に代わっ
て、受信信号位相検出ブロック８Ａを用いても差し支え
なく、この場合においても０°／１８０°位相回転回路
８３がＲＯＭによる変換テーブルによって構成されてい
るときは、１２８ｋバイトの記憶容量を削減させること
ができる。

【００７７】なお、上記した本発明の実施の一形態にか
かる絶対位相化同期捕捉回路において、リマッパ１１に
よってベースバンド信号ｉ（８）、ｑ（８）信号を、θ
＝４５°の場合に対する位相回転を行う場合を例示した
が、θ＝１３５°、θ＝２２５°、θ＝３１５°の位相
回転を行わせてもよい。

【００７８】この場合は、ＢＰＳＫデマッピング出力を
得るための論理変換回路１２において、論理変換回路１
２においてｎ＝奇数の場合、すなわちθ＝４５°×ｎ
（ｎ＝１、３、５、７）の場合に、図２（ａ）に示す変
換はそのままで、図２（ｂ）に代わってθ＝１３５°の
位相回転させた場合は図９（ａ）に示す論理変換を行
い、θ＝２２５°の位相回転させた場合は図９（ｂ）に
示す論理変換を行い、θ＝３１５°の位相回転をさせた
場合は図９（ｃ）に示す論理変換を行い、かつ図３に示
す論理変換に代わって、図９（ａ）、図９（ｂ）、また
は図９（ｃ）の論理変換に対応して図１０（ａ）、図１
０（ｂ）、または図１０（ｃ）の論理変換を行ってもよ
い。

【００７９】次に、上記した本発明の実施の一形態にか
かる絶対位相化同期捕捉回路の第１変形例について説明
する。図１１は本発明の実施の一形態にかかる絶対位相
化同期捕捉回路の第１変形例の構成を示すブロック図で
ある。

【００８０】本発明の実施の一形態にかかる絶対位相化
同期捕捉回路の第１変形例は、図１４に示す従来例の絶
対位相化同期捕捉回路中のフレーム同期検出ブロック２
に代わって、フレーム同期検出ブロック２´を用いたも
のである。その他の構成は従来例の絶対位相化同期捕捉
回路の構成と同一である。

【００８１】フレーム同期検出ブロック２´は、ＢＰＳ
Ｋデマッパとして図１２に示すＢＰＳＫデマッパ３０、
３１、３２からなるＢＰＳＫデマッパ３Ａの出力Ｂ０、
Ｂ１、Ｂ２、Ｂ３を格別に、図５に示す構成を有し、か
つ図６および図７の論理演算を処理をする同期検出回路
４０Ａ、４１Ａ、４２Ａ、４３Ａに供給し、同期検出回
路４０Ａの出力ＳＹＮＡ０およびＳＹＮＢ０、同期検出
回路４１Ａの出力ＳＹＮＡ１およびＳＹＮＢ１、同期検
出回路４２Ａの出力ＳＹＮＡ２およびＳＹＮＢ２、同期
検出回路４３Ａの出力ＳＹＮＡ３およびＳＹＮＢ３を、
図８に示す論理和回路を備えたフレーム同期検出回路５
Ａへ供給するように構成してある。

【００８２】上記のように構成された本発明の実施の一
形態にかかる絶対位相化同期捕捉回路の第１変形例にお
いて、フレーム同期検出ブロック２´では、復調された
ベースバンド信号Ｉ（８）、Ｑ（８）を受けてＢＰＳＫ
デマッパ３ＡによってＢＰＳＫデマッピングが行われて
出力Ｂ０、Ｂ１、Ｂ２、Ｂ３が得られ、本発明の実施の
一形態にかかる絶対位相化同期捕捉回路と同様に同期検
出回路４０Ａ〜４３Ａによって出力ＳＹＮＡα、ＳＹＮ
Ｂαが得られてフレーム同期回路５Ａに送出され、フレ
ーム同期回路５Ａからフレーム同期パルスが出力され
る。

【００８３】本発明の実施の一形態にかかる絶対位相化
同期捕捉回路の第１変形例によれば、ＢＰＳＫデマッパ
３Ａの規模はＢＰＳＫデマッパ３の規模の１／２です
み、さらに同期検出回路の数は同期検出回路４０Ａ〜４
３Ａの４つですみその規模も従来の場合に比較して１／
２ですむことになる。

【００８４】次に、上記した本発明の実施の一形態にか
かる絶対位相化同期捕捉回路の第２変形例について説明
する。図１３は本発明の実施の一形態にかかる絶対位相
化同期捕捉回路の第２変形例の構成を示すブロック図で
ある。

【００８５】本発明の実施の一形態にかかる絶対位相化
同期捕捉回路の第２変形例は、図１に示す本発明の実施
の一形態にかかる絶対位相化同期捕捉回路中におけるフ
レーム同期検出ブロック２Ａに代わってフレーム同期検
出ブロック２Ａ´を用いたものである。なお、受信信号
位相検出ブロックは従来のままである。

【００８６】フレーム同期検出ブロック２Ａ´は、同期
検出回路４０Ａ〜４３Ａに代わって従来の同期検出回路
４０〜４７を用いたものである。図６に示す論理変換回
路１２から、さらに図６において破線で示した反転した
Ｉ（８）のＭＳＢ、反転したｉ（８）のＭＳＢ、反転し
たＱ（８）のＭＳＢ、反転したｑ（８）のＭＳＢを取り
出して出力Ｂ４、Ｂ５、Ｂ６、Ｂ７とし、それぞれ同期
検出回路４０〜４７へ送出し、同期検出回路４０〜４７
からの出力ＳＹＮＡ０〜ＳＹＮＡ７、ＳＹＮＢ０〜ＳＹ
ＮＢ７をフレーム同期回路５へ送出させるように構成し
てある。

【００８７】論理変換回路１２Ａによって生成されたＢ
ＰＳＫデマッピング出力である出力Ｂ０〜Ｂ７に基づい
てフレーム同期が検出される。この場合に従来必要とし
たＢＰＳＫデマッパ３は不要であって、構成の簡単な規
模の小さい論理変換回路１２Ａによってすむことなっ
て、絶対位相化同期捕捉回路の規模が小さくてすむ。

【００８８】

【発明の効果】以上説明したように、本発明にかかる絶
対位相化同期捕捉回路によれば、回路規模が大幅に低減
できて、絶対位相化同期捕捉回路をＩＣ化する場合チッ
プ面積を有効に使用することができるという効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路の構成を示すブロック図である。

【図２】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における論理変換回路の真理値表を示す図であ
る。

【図３】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における論理変換回路の真理値表を示す図であ
る。

【図４】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における論理変換回路の構成を示すブロック図
である。

【図５】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における同期検出回路の一部の構成を示すブロ
ック図である。

【図６】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における同期検出回路で実施される論理演算の
真理値表を示す図である。

【図７】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における同期検出回路で実施される論理演算の
真理値表を示す図である。

【図８】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路におけるフレーム同期回路の一部の構成を示す
ブロック図である。

【図９】本発明の実施の一形態にかかる絶対位相化同期
捕捉回路における論理変換回路の真理値表を示す図であ
る。

【図１０】本発明の実施の一形態にかかる絶対位相化同
期捕捉回路における論理変換回路の真理値表を示す図で
ある。

【図１１】本発明の実施の一形態にかかる絶対位相化同
期捕捉回路の第１変形例の構成を示すブロック図であ
る。

【図１２】本発明の実施の一形態にかかる絶対位相化同
期捕捉回路の第１変形例におけるＢＰＳＫデマッパの構
成を示すブロック図である。

【図１３】本発明の実施の一形態にかかる絶対位相化同
期捕捉回路の第１変形例の構成を示すブロック図であ
る。

【図１４】従来の絶対位相化同期捕捉回路の構成を示す
ブロック図である。

【図１５】ＢＰＳＫマッピングの説明に供する信号点配
置図である。

【図１６】ＢＰＳＫデマッピングの説明に供する説明図
である。

【図１７】従来の絶対位相化同期捕捉回路における同期
検出回路の一部の構成を示すブロック図である。

【図１８】従来の絶対位相化同期捕捉回路におけるＢＰ
ＳＫデマッパの構成を示すブロック図である。

【図１９】従来の絶対位相化同期捕捉回路におけるフレ
ーム同期回路の一部の構成を示すブロック図である。

【図２０】従来の絶対位相化同期捕捉回路における０°
／１８０°位相回転回路通過後のフレーム同期信号の信
号点配置図である。

【図２１】受信位相判定テーブルの説明に供する図であ
る。

【符号の説明】

１ 復調回路 ２Ａ フレーム同期検出ブロック ３および３Ａ ＢＰＳＫデマッパ ４０〜４７、４０Ａ〜４３Ａ 同期検出回路 ５および５Ａ フレーム同期回路 ６ フレーム同期信号発生回路 ７および１１ リマッパ ８および８Ａ 受信信号位相検出ブロック １２ 論理変換回路 ８５Ａおよび８６Ａ 累積加減算平均回路 ８７ 受信信号位相判定回路 １２５ マルチプレクサ １２１〜１２４ 反転器

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/22 H04L 7/00 H04L 7/08

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ＢＰＳＫ変調された変調波を復調したベー
   スバンド信号からフレーム同期信号を捕捉し、捕捉した
   フレーム同期信号から送信信号位相角に対する受信信号
   位相回転角を検出して受信信号位相角を送信信号位相角
   に一致させて絶対位相化する絶対位相化同期捕捉回路に
   おいて、復調ベースバンド信号中からフレーム同期信号
   区間にわたってフレーム同期信号のビットストリームを
   抽出し、抽出したフレーム同期信号のビットストリーム
   が論理〃１〃のとき加算処理し、抽出したフレーム同期
   信号のビットストリームが論理〃０〃のとき減算処理
   し、加減算処理結果を平均する累積加減算平均処理手段
   を備え、累積加減算平均処理手段の出力に基づき受信信
   号の位相を判定し、判定した位相分だけ復調ベースバン
   ド信号を位相回転させることを特徴とする絶対位相化同
   期捕捉回路。