JP3112395B2 - Dry etching apparatus and dry etching method - Google Patents

Dry etching apparatus and dry etching method

Info

Publication number
JP3112395B2
JP3112395B2 JP07156444A JP15644495A JP3112395B2 JP 3112395 B2 JP3112395 B2 JP 3112395B2 JP 07156444 A JP07156444 A JP 07156444A JP 15644495 A JP15644495 A JP 15644495A JP 3112395 B2 JP3112395 B2 JP 3112395B2
Authority
JP
Japan
Prior art keywords
conductive film
voltage
etching
dry etching
plasma discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07156444A
Other languages
Japanese (ja)
Other versions
JPH093666A (en
Inventor
哲史 薮田
勝博 川合
昌也 岡本
幹雄 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP07156444A priority Critical patent/JP3112395B2/en
Publication of JPH093666A publication Critical patent/JPH093666A/en
Application granted granted Critical
Publication of JP3112395B2 publication Critical patent/JP3112395B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ガラス、合成樹脂およ
び半導体サブストレートなどの基板上に形成された金属
またはその他の導電性材料から成る導電膜をいわゆるリ
アクティブイオンエッチング(略称RIE)の手法で選
択的に除去するためのドライエッチング装置および方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of so-called reactive ion etching (RIE) for a conductive film made of metal or other conductive material formed on a substrate such as glass, synthetic resin and semiconductor substrate. Dry etching apparatus and method for selective removal by using

【0002】[0002]

【従来の技術】典型的な先行技術は図8に示されてい
る。容器2内には、被加工物3が載置されるターゲット
電極4と、プラズマ放電空間5を介して配置される対向
電極6との間に、高周波電源7がインピーダンス整合の
ためのマッチング回路8を介して接続され、こうして平
行平板形エッチングを行うリアクティブイオンエッチン
グ装置が構成される。被加工物3は、ガラスなどから成
る電気絶縁性基板9上にたとえばTaなどの金属膜10
が形成されており、この金属膜10は、選択的に物理的
および化学的エッチングされる。金属膜10のエッチン
グ速度およびエッチング速度の分布の均一性は、プラズ
マ放電の状態に依存しており、従来ではそのプラズマ放
電の状態を変化するために、高周波電源7の投入電力、
容器2内のガス種、ガス圧力、ガス流量および電極4,
6間の距離であるパラメータによってのみ、制御可能で
ある。
2. Description of the Related Art A typical prior art is shown in FIG. A high-frequency power source 7 is provided between a target electrode 4 on which the workpiece 3 is placed and a counter electrode 6 disposed via a plasma discharge space 5 in a matching circuit 8 for impedance matching. And a reactive ion etching apparatus for performing parallel plate etching in this manner. The workpiece 3 is made of a metal film 10 such as Ta on an electrically insulating substrate 9 made of glass or the like.
Is formed, and the metal film 10 is selectively physically and chemically etched. The etching rate of the metal film 10 and the uniformity of the distribution of the etching rate depend on the state of the plasma discharge. Conventionally, in order to change the state of the plasma discharge, the input power of the high-frequency power source 7,
Gas type, gas pressure, gas flow rate and electrode 4 in the container 2
It can only be controlled by a parameter that is the distance between six.

【0003】図9は、図8に示される先行技術による被
加工物3のエッチング状態を示す断面図である。エッチ
ング前においては、図9(1)に示されるように金属膜
10の上にたとえばエッチング速度が零であるエッチン
グ選択性を有するホトレジスト層11がパターニングし
て形成される。エッチング中では、図9(2)に示され
るようにプラズマ中にできたエッチャントであるイオン
12と励起活性種であるラジカルが同時に被加工物3に
作用し、物理的かつ化学的な異方性エッチングが行わ
れ、金属膜10のホトレジスト層11から露出した部分
10aが除去されてエッチングが進行していく。
FIG. 9 is a sectional view showing an etched state of the workpiece 3 according to the prior art shown in FIG. Before the etching, as shown in FIG. 9A, a photoresist layer 11 having an etching selectivity with an etching rate of zero, for example, is formed on the metal film 10 by patterning. During etching, as shown in FIG. 9 (2), ions 12 which are etchants formed in the plasma and radicals which are excited active species act on the workpiece 3 at the same time, resulting in physical and chemical anisotropy. Etching is performed, and the portion 10a of the metal film 10 exposed from the photoresist layer 11 is removed, and the etching proceeds.

【0004】図9(3)に示されるいわゆるジャストエ
ッチングの状態では、ホトレジスト層11がパターニン
グされていない金属膜10の部分のエッチングが完了し
て、電気絶縁性基板9の一部分9aが露出する。金属膜
10の側部10bを、希望する目的の形状であるテーパ
を有する形状にしてジャストエッチングすることは、狭
い領域内では、容易である。
In the so-called just etching state shown in FIG. 9 (3), the etching of the portion of the metal film 10 where the photoresist layer 11 is not patterned is completed, and a portion 9a of the electrically insulating substrate 9 is exposed. It is easy to make the side portion 10b of the metal film 10 into a shape having a taper, which is a desired target shape, and to perform just etching in a narrow region.

【0005】しかしながら大型のたとえば液晶表示パネ
ルを製造するために、大面積にわたって基板9上に、細
長い多数の各電極をエッチングして形成する際には、す
べての各電極を図9(3)のようにジャストエッチング
して形成することは困難である。その理由は、金属膜1
0が除去されて電気絶縁性基板9の一部分9aが露出す
ると、急激なエッチング面積の変化に伴うエッチングレ
ートの変化(ローディング効果)と合わせて、その基板
9の露出した部分9aが急激に、すなわち短時間で帯電
してチャージアップして、図9(4)に過度に進行した
いわゆるオーバエッチング状態が示されるように、金属
膜10の側部10cにプラズマ中のイオン12が集中し
て、その側部10cのエッチング形状がごく短時間に変
化してしまう。こうしてエッチング分布の均一性が保た
れず、図9(4)のオーバエッチング状態となり、テー
パ角θ1が小さくなる。したがって広い面積にわたっ
て、図9(3)の側部10bに示される緩やかな形状を
有するテーパを得るようにするエッチングの制御が困難
となる。図9(4)に示されるようにテーパ角θ1が小
さくなって過度に進行したオーバエッチング状態になる
と、その金属膜10の上に、電気絶縁層を介してさらに
電極を交差して形成したとき、そのオーバエッチングの
部分で、前記電極の断線を生じやすくなり、不良品の発
生が多くなってしまうという問題がある。
However, in order to manufacture a large liquid crystal display panel, for example, when a large number of elongated electrodes are formed on the substrate 9 by etching over a large area, all the electrodes are formed as shown in FIG. It is difficult to form by just etching. The reason is that the metal film 1
When 0 is removed and a portion 9a of the electrically insulating substrate 9 is exposed, the exposed portion 9a of the substrate 9 is sharply changed, that is, in accordance with a change in etching rate (loading effect) caused by a sudden change in the etching area. The ions 12 in the plasma are concentrated on the side portions 10c of the metal film 10 as shown in FIG. The etching shape of the side portion 10c changes in a very short time. Thus, the uniformity of the etching distribution is not maintained, and the over-etching state shown in FIG. 9D is obtained, and the taper angle θ1 decreases. Therefore, it becomes difficult to control the etching to obtain a taper having a gentle shape shown in the side portion 10b of FIG. 9C over a wide area. As shown in FIG. 9 (4), when the taper angle θ1 becomes small and the over-etching state progresses excessively, the electrode is further formed on the metal film 10 with the electric insulating layer interposed therebetween. In addition, there is a problem that disconnection of the electrode is apt to occur in the over-etched portion, thereby increasing the number of defective products.

【0006】先行技術では、広い面積を有する基板9に
おいて金属膜10のエッチングを行うときエッチングの
均一性の問題から、エッチング速度の遅い領域までエッ
チングを完了すると、エッチングの遅い領域ではオーバ
エッチ状態となってしまう。さらにその基板9の全面の
エッチングを完了するには、金属膜が残らないようにす
るためオーバエッチングは不可欠である。その結果、広
い面積にわたってエッチングを完了するには、上述のよ
うにオーバエッチングが不可欠である。ただし、図9
(4)の過度のオーバエッチングまでは進行しないよう
にしなければならない。また非常に均一性のよいエッチ
ングができたとしても、量産でのばらつきを考慮する
と、このオーバエッチングは必要である。このようにオ
ーバエッチングでのエッチング速度の急激な変化に対し
て迅速な応答性でエッチング速度を制御するパラメータ
は、従来では、存在せず、その結果、金属膜10の側部
10b,10cの希望する形状の供給が困難であり、オ
ーバエッチングの許容時間が短すぎてその許容時間のマ
ージン確保が困難である。
In the prior art, when etching is performed on a metal film 10 in a substrate 9 having a large area, the etching is completed up to a region having a low etching rate due to a problem of etching uniformity. turn into. Further, in order to complete the etching of the entire surface of the substrate 9, over-etching is indispensable so that the metal film does not remain. As a result, in order to complete etching over a wide area, over-etching is indispensable as described above. However, FIG.
It is necessary not to proceed until excessive overetching of (4). Even if etching with very good uniformity can be performed, this over-etching is necessary in consideration of variations in mass production. As described above, conventionally, there is no parameter for controlling the etching rate with a quick response to a rapid change in the etching rate in over-etching, and as a result, it is desired that the side portions 10b and 10c of the metal film 10 It is difficult to supply such a shape, and the allowable time for over-etching is too short, and it is difficult to secure a margin for the allowable time.

【0007】[0007]

【発明が解決しようとする課題】本発明の目的は、電気
絶縁性基板上に形成されている金属膜などの導電膜のエ
ッチング速度を正確に制御することを容易に行うことが
できるようにして、その導電膜の側部のエッチング形状
を希望する形状に安定に供給することができるようにし
たドライエッチング装置およびドライエッチング方法を
提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to make it possible to easily control the etching rate of a conductive film such as a metal film formed on an electrically insulating substrate accurately. It is another object of the present invention to provide a dry etching apparatus and a dry etching method capable of stably supplying an etching shape of a side portion of the conductive film to a desired shape.

【0008】[0008]

【課題を解決するための手段】本発明は、プラズマ放電
空間に臨んで配置されるターゲット電極と、そのターゲ
ット電極に対向する対向電極とに高周波電源が接続され
てリアクティブイオンエッチングを行うドライエッチン
グ装置において、ターゲット電極上に載置される電気絶
縁性基板のプラズマ放電空間に臨む表面に形成された導
電膜に、対向電極に対して正の直流電圧を印加する直流
電源手段を含み、前記直流電圧は、導電膜を有する前記
電気絶縁性基板のプラズマ放電空間側の導電膜に前記直
流電圧を印加しないときの平衡状態におけるフローティ
ング電圧を超える予め定める値に選ばれることを特徴と
するドライエッチング装置である。また本発明は、直流
電源手段は、プラズマ放電空間の発光輝度を検出する検
出手段と、検出手段の出力に応答し、その発光輝度を、
導電膜の予め定める除去された状態に対応した弁別レベ
ルでレベル弁別する発光輝度レベル弁別手段と、前記予
め定める値を有する直流電圧を、対向電極との間で出力
する直流電源と、発光輝度レベル弁別手段の出力に応答
して、発光輝度が前記弁別レベルに到達したとき、直流
電源の出力電圧を前記導電膜に与えるように導出するス
イッチング手段を含むことを特徴とする。また本発明
は、スイッチング手段の導通時間W2を設定するタイマ
と、タイマの出力に応答し、タイマの設定時間W2が経
過したとき、高周波電源からターゲット電極への高周波
電力を遮断するとともに、スイッチング手段を遮断する
制御手段とを含むことを特徴とする。また本発明は、タ
イマの設定時間W2は、導電膜の部分的な除去が行われ
る時間W1の約2〜30%に選ばれることを特徴とす
る。また本発明は、電気絶縁性基板上に導電膜が形成さ
れて構成される被加工物の前記導電膜上に導電膜よりも
エッチング選択性が大きいホトレジスト層を部分的に形
成し、被加工物をターゲット電極上に載置し、ターゲッ
ト電極と、そのターゲット電極に対向する対向電極との
間に、高周波電源を接続して導電膜のホトレジスト層か
ら露出した部分のリアクティブイオンエッチングを行
い、導電膜のホトレジスト層から露出した部分がエッチ
ングされて除去される予め定める状態になった時点で、
その導電膜に、導電膜を有する電気絶縁性基板のプラズ
マ放電空間側の導電膜に外部から直流電圧を印加しない
ときの平衡状態におけるフローティング電圧を超える予
め定める値の直流電圧を印加することを特徴とするドラ
イエッチング方法である。また本発明は、前記直流電圧
の印加時間W2は、導電膜のホトマスク層から露出した
部分がエッチングされて除去される前記予め定める状態
になるまでの時間W1の約2〜30%に選ばれることを
特徴とする。
According to the present invention, there is provided a dry etching method in which a high-frequency power source is connected to a target electrode arranged facing a plasma discharge space and a counter electrode facing the target electrode to perform reactive ion etching. The apparatus comprises: a DC power supply unit for applying a positive DC voltage to a counter electrode on a conductive film formed on a surface facing a plasma discharge space of an electrically insulating substrate mounted on a target electrode; The voltage is selected to be a predetermined value exceeding a floating voltage in an equilibrium state when the DC voltage is not applied to the conductive film on the plasma discharge space side of the electrically insulating substrate having a conductive film. It is. Further, according to the present invention, the DC power supply means is a detecting means for detecting the light emission luminance of the plasma discharge space, and in response to the output of the detection means, the light emission luminance,
A light emission luminance level discriminating means for discriminating a level at a discrimination level corresponding to a predetermined removed state of the conductive film, a DC power supply for outputting a DC voltage having the predetermined value between the counter electrode, and a light emission luminance level In response to an output of the discriminating means, a switching means is provided for deriving an output voltage of a DC power supply so as to be applied to the conductive film when the light emission luminance reaches the discrimination level. The present invention also provides a timer for setting the conduction time W2 of the switching means, and a high-frequency power supply from the high-frequency power supply to the target electrode when the timer setting time W2 has elapsed in response to the output of the timer. And control means for shutting off. Further, the present invention is characterized in that the set time W2 of the timer is selected to be about 2 to 30% of the time W1 in which the conductive film is partially removed. Further, according to the present invention, a photoresist is formed on an electrically insulative substrate by forming a photoresist layer having higher etching selectivity than the conductive film on the conductive film. Is placed on a target electrode, and a high-frequency power source is connected between the target electrode and a counter electrode facing the target electrode to perform reactive ion etching on a portion of the conductive film exposed from the photoresist layer, thereby performing conductive ion etching. At the point where the portion of the film exposed from the photoresist layer has been etched and removed to a predetermined state,
A DC voltage having a predetermined value exceeding a floating voltage in an equilibrium state when no DC voltage is externally applied to the conductive film on the plasma discharge space side of the electrically insulating substrate having the conductive film is applied to the conductive film. Dry etching method. Further, in the present invention, the DC voltage application time W2 is selected to be about 2 to 30% of the time W1 until the predetermined portion is removed by etching and removing a portion of the conductive film exposed from the photomask layer. It is characterized by.

【0009】[0009]

【作用】本発明に従えば、リアクティブイオンエッチン
グ法によって、平行平板形エッチング構造で電気絶縁性
基板上のプラズマ放電空間に臨む金属膜などの導電膜の
物理的および化学的エッチングを行い、このエッチング
中において、導電膜は、ターゲット電極とは前記基板を
介して離間しており、この導電膜に、たとえば接地され
た対向電極に対して正の直流電圧を直流電源手段によっ
て印加することによって、その導電膜のエッチング速度
を容易に制御することができる。
According to the present invention, physical and chemical etching of a conductive film such as a metal film facing a plasma discharge space on an electrically insulating substrate is performed by a reactive ion etching method in a parallel plate type etching structure. During the etching, the conductive film is separated from the target electrode via the substrate, and a positive DC voltage is applied to the conductive film, for example, with respect to a grounded counter electrode by DC power supply means. The etching rate of the conductive film can be easily controlled.

【0010】本発明に従えば、この導電膜に印加する直
流電圧は、導電膜が形成されている、または形成されて
いない電気絶縁性基板を、ターゲット電極に載置した状
態で、その基板へのプラズマ中のイオンおよび電子の入
射量が或る平衡状態になって、その基板のプラズマ放電
空間側の表面が一定の電位を有して、対向電極に対して
正のフローティング電圧を有するとき、そのフローティ
ング電圧を超える値に選ばれる。基板上に導電膜がある
とき、その導電膜は、どこにも接続されない。
According to the present invention, a DC voltage applied to the conductive film is applied to an electrically insulating substrate on which a conductive film is formed or not formed, while the substrate is placed on a target electrode. When the incident amounts of ions and electrons in the plasma in a certain equilibrium state, the surface of the substrate on the plasma discharge space side has a constant potential, and has a positive floating voltage with respect to the counter electrode, The value is selected to exceed the floating voltage. When there is a conductive film on the substrate, the conductive film is not connected anywhere.

【0011】したがって導電膜がエッチングによって部
分的に除去されて基板が露出して予め定めるエッチング
状態になったとき、エッチャントであるイオンの加速電
界を小さくすることができ、エッチング速度を低減する
ことができるようになる。またプラズマ中の電子は、導
電膜に引き込まれることになり、基板の電荷の蓄積が抑
制されてチャージアップが低減されて改善される。これ
によってプラズマ放電が不均一になることが抑制され
る。こうして被加工物である基板上の導電膜に前記正の
直流電圧を印加することによって、エッチング速度の低
減と、チャージアップの改善を図ることができるように
なる。したがってホトレジスト層の周辺付近における導
電膜の側部での希望するエッチング形状を容易に達成す
ることができ、そのオーバエッチング状態での急激なエ
ッチング形状の変化を抑制し、時間のマージン確保が容
易となり、希望する加工形状の安定供給を可能にするこ
とができる。
Therefore, when the conductive film is partially removed by etching and the substrate is exposed to a predetermined etching state, the accelerating electric field of ions serving as an etchant can be reduced, and the etching rate can be reduced. become able to. In addition, electrons in the plasma are drawn into the conductive film, so that the accumulation of electric charge on the substrate is suppressed, and charge-up is reduced and improved. This suppresses the plasma discharge from becoming non-uniform. In this manner, by applying the positive DC voltage to the conductive film on the substrate as the workpiece, the etching rate can be reduced and the charge-up can be improved. Therefore, a desired etching shape on the side of the conductive film near the periphery of the photoresist layer can be easily achieved, and a rapid change in the etching shape in the over-etching state can be suppressed, and a time margin can be easily secured. Thus, a stable supply of a desired processing shape can be made possible.

【0012】なおエッチングにはイオンだけでなく、励
起活性種であるラジカルも同時に寄与するけれども、こ
のラジカルは、電気的に中性であるので、導電膜に上述
のように電圧を印加しても、そのラジカルの速度が変化
することはなく、また基板における電荷の移動はない。
こうして被加工物が載置されるターゲット電極の電位と
は独立に、外部から被加工物の基板上のプラズマ放電空
間に臨む導電膜に電位を与えてクランプして、上述のよ
うにエッチング速度を制御するとともに、基板のチャー
ジアップを抑制する。
Although not only ions but also radicals, which are excited active species, simultaneously contribute to etching, these radicals are electrically neutral, so that even if a voltage is applied to the conductive film as described above, The speed of the radicals does not change, and there is no charge transfer on the substrate.
In this manner, independently of the potential of the target electrode on which the workpiece is placed, a potential is applied to the conductive film facing the plasma discharge space on the substrate of the workpiece from the outside, and the potential is clamped to reduce the etching rate as described above. Control and suppress the charge-up of the substrate.

【0013】本発明に従えば、導電膜のエッチングによ
って基板がプラズマ放電空間に露出すると、そのエッチ
ング状態に応じて、プラズマ放電空間の発光輝度がスペ
クトルに応じて増大または減少して変化し、したがって
その発光輝度が発光輝度レベル弁別手段のしきい値であ
る予め定める弁別レベルに到達したとき、図9(3)の
ように滑らかな側部10bが形成されたジャストエッチ
ング状態がほぼ達成されたものと判断して、直流電源に
よって導電膜に前記直流電圧を、スイッチング手段を介
して印加し、エッチング速度の低減を行う。
According to the present invention, when the substrate is exposed to the plasma discharge space by etching the conductive film, the emission luminance of the plasma discharge space increases or decreases according to the spectrum according to the etching state. When the light emission luminance reaches a predetermined discrimination level which is a threshold value of the light emission luminance level discriminating means, the just-etched state in which the smooth side portions 10b are formed as shown in FIG. Then, the DC voltage is applied to the conductive film by a DC power supply through a switching unit to reduce the etching rate.

【0014】また本発明に従えば、エッチング手段を導
通してほぼジャストエッチング状態となった後、そのス
イッチング手段を導通したままにする導通時間W2は、
たとえばタイマによって設定し、導電膜の部分的な除去
が行われて基板が露出するまでの時間W1の約2〜30
%に選び、好ましくは約5〜10%に選ぶ。この時間W
2が、前記時間W1の約2%未満では、比較的広い面積
を有する液晶表示パネルなどの基板におけるすべての電
極の均一なジャストエッチングが困難となり、電極幅の
不均一が生じやすい。また約30%を超えると、図9
(4)のようにテーパ角が小さくなり過ぎてオーバエッ
チングが過度に進行し、したがってたとえばその導電膜
上に電気絶縁層を介して新たな電極を交差して形成する
際に、その電極の断線を生じやすくなってしまう。
According to the present invention, the conduction time W2 for keeping the switching means conductive after the etching means has been made conductive and almost in the just-etched state is:
For example, the time W1 is set by a timer and is about 2 to 30 of the time W1 until the substrate is exposed after the conductive film is partially removed.
%, Preferably about 5-10%. This time W
2 is less than about 2% of the time W1, it is difficult to perform uniform just etching of all the electrodes on a substrate such as a liquid crystal display panel having a relatively large area, and the electrode width is likely to be non-uniform. In addition, when it exceeds about 30%, FIG.
As shown in (4), the taper angle becomes too small and over-etching proceeds excessively. Therefore, for example, when a new electrode is crossed over the conductive film via an electrical insulating layer, the electrode is disconnected. Tends to occur.

【0015】[0015]

【実施例】図1は、本発明の一実施例の全体の構成を示
すブロック図である。気密容器15内には上下に間隔を
あけて水平な平板状のターゲット電極16と、そのター
ゲット電極16に上方に間隔をあけて対向する水平な平
板状の対向電極17とが配置され、これらの電極16,
17間にプラズマ放電空間18が形成され、こうして平
行平板形エッチングを行うリアクティブイオンエッチン
グ法のためのエッチング装置が構成される。
FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention. In the hermetic container 15, a horizontal flat plate-like target electrode 16 is vertically spaced and a horizontal flat plate-like counter electrode 17 facing the target electrode 16 is spaced upward. Electrodes 16,
A plasma discharge space 18 is formed between the two, and thus an etching apparatus for the reactive ion etching method for performing parallel plate etching is constituted.

【0016】ターゲット電極16には、たとえば1〜2
kW、13.56MHzの高周波電源19の一方の出力
端子からインピーダンス整合を行うマッチング回路20
を介して、さらにスイッチング手段22を介して電力が
供給される。対向電極17は接地される。高周波電源1
9のマッチング回路20に接続されていないもう1つの
他方の出力端子もまた、接地される。ターゲット電極1
6上のプラズマ放電空間18に臨んで被加工物23が載
置され、物理的および化学的エッチングが行われる。容
器15内には、エッチングガスとして、たとえばCF4
およびO2から成る混合ガスが供給され、被加工物23
のエッチングされるべきTaなどから成る導電膜33
(図2参照)のドライエッチングが行われる。
The target electrode 16 has, for example, 1-2
Matching circuit 20 for performing impedance matching from one output terminal of a high-frequency power supply 19 of kW and 13.56 MHz
, And further via switching means 22. The counter electrode 17 is grounded. High frequency power supply 1
The other output terminal which is not connected to the matching circuit 20 of FIG. 9 is also grounded. Target electrode 1
The workpiece 23 is placed facing the plasma discharge space 18 on the substrate 6, and physical and chemical etching is performed. In the container 15, for example, CF 4 is used as an etching gas.
And a mixed gas composed of O 2 and O 2,
Conductive film 33 made of Ta or the like to be etched
Dry etching (see FIG. 2) is performed.

【0017】プラズマ放電空間18の発光輝度は、検出
手段である受光素子24によって検出され、その検出さ
れる発光輝度を表す信号は、マイクロコンピュータなど
によって実現される制御回路25に与えられる。直流電
源26の正の出力端子は、ローパスフィルタ27からス
イッチング手段28を介して、被加工物23の導電膜3
2に、ライン29を介して接続される。スイッチング手
段22,28は、制御回路25によって制御される。直
流電源26の負の出力端子は、接地される。この直流電
源26の出力電圧は、可変であってもよい。
The light emission luminance of the plasma discharge space 18 is detected by a light receiving element 24 as a detecting means, and a signal representing the detected light emission luminance is given to a control circuit 25 realized by a microcomputer or the like. The positive output terminal of the DC power supply 26 is connected to the conductive film 3 of the workpiece 23 from the low-pass filter 27 via the switching means 28.
2 via line 29. The switching means 22 and 28 are controlled by the control circuit 25. The negative output terminal of DC power supply 26 is grounded. The output voltage of the DC power supply 26 may be variable.

【0018】図2は、被加工物23のエッチング状態を
示す断面図である。被加工物23は、たとえば大形液晶
表示パネルの基板などであってもよく、ガラスまたは合
成樹脂などの電気絶縁性基板31上にTaなどから成る
導電膜32が形成されて構成される。この導電膜32上
には、残存されるべき導電膜32の部分32a上に選択
的にホトエッチングの手法でホトレジスト層33が形成
され、導電膜32の残余の部分32bは、プラズマ放電
空間18に露出して臨む。ホトレジスト層33は、導電
膜32に比べてエッチングされにくいエッチング選択性
を有しており、後述の図2(3)に示されるように導電
膜32の希望する側部32c,32dが形成されるまで
は、その導電膜32上に残存している必要がある。すな
わちホトレジスト層33は、エッチングすべき導電膜3
2のエッチング速度に比べて充分に小さく、たとえば零
であり、このホトレジスト層33は、エッチング選択性
を有する。
FIG. 2 is a sectional view showing an etched state of the workpiece 23. As shown in FIG. The workpiece 23 may be, for example, a substrate of a large liquid crystal display panel, and is formed by forming a conductive film 32 made of Ta or the like on an electrically insulating substrate 31 made of glass or synthetic resin. On this conductive film 32, a photoresist layer 33 is formed selectively on a portion 32 a of the conductive film 32 to be left by a photo-etching method, and a remaining portion 32 b of the conductive film 32 is formed in the plasma discharge space 18. Exposure and face. The photoresist layer 33 has an etching selectivity that is less likely to be etched than the conductive film 32, and desired side portions 32c and 32d of the conductive film 32 are formed as shown in FIG. Until the above, it is necessary to remain on the conductive film 32. That is, the photoresist layer 33 is formed of the conductive film 3 to be etched.
The photoresist layer 33 has an etching selectivity that is sufficiently smaller than the etching rate of 2, for example, zero.

【0019】図3は、図1に示されるドライエッチング
装置の電界の分布を説明するための図である。空間18
のプラズマ放電によるエッチング中において、電極1
6,17間の電界分布は、図3(1)のとおりであり、
この電極16,17の構成は簡略化して図3(2)に示
されている。プラズマ放電中のエッチング状態で、ター
ゲット電極16は、負の電圧Vsに自己バイアスされ
る。プラズマ中に生成されたイオンは、自己バイアスに
よって加速され、ターゲット電極16に向かって図3
(2)の左方に加速されて移動し、被加工物23の導電
膜32に作用する。またこのプラズマ中に生成された励
起活性種であるデジカルが、被加工物23の導電膜32
に作用し、物理的かつ化学的にエッチングを行い、リア
クティブイオンエッチングが行われる。電気絶縁性基板
31は、ターゲット電極16とは同電位にはならず、こ
の基板31は、基板31へのイオンおよび電子の入射量
が或る平衡状態になり、フローティング電圧Vpである
正の一定の電位を接地された対向電極17に対して有す
る。このフローティング電圧Vpは、基板31のプラズ
マ放電空間18に臨む全面に導電膜32が形成された状
態で、その導電膜32がどこにも接続されていない状態
で、プラズマ放電中に、その空間18におかれた平衡状
態における電圧であってもよい。このフローティング電
圧Vpは、たとえば約20〜30Vである。
FIG. 3 is a diagram for explaining an electric field distribution of the dry etching apparatus shown in FIG. Space 18
During etching by plasma discharge of the electrode 1
The electric field distribution between 6 and 17 is as shown in FIG.
The structure of the electrodes 16 and 17 is simplified and shown in FIG. In the etching state during the plasma discharge, the target electrode 16 is self-biased to the negative voltage Vs. The ions generated in the plasma are accelerated by the self-bias and move toward the target electrode 16 as shown in FIG.
It moves to the left in (2) by being accelerated and acts on the conductive film 32 of the workpiece 23. The digital, which is an excited active species generated in the plasma, is applied to the conductive film 32 of the workpiece 23.
, And physically and chemically performs etching, thereby performing reactive ion etching. The electrically insulating substrate 31 does not have the same potential as the target electrode 16, and this substrate 31 has a certain equilibrium state in which the amounts of ions and electrons incident on the substrate 31 are constant, and the substrate 31 has a positive constant floating voltage Vp. With respect to the grounded counter electrode 17. The floating voltage Vp is applied to the space 18 during plasma discharge in a state where the conductive film 32 is formed on the entire surface of the substrate 31 facing the plasma discharge space 18 and the conductive film 32 is not connected to any part. It may be a voltage in an equilibrium state. This floating voltage Vp is, for example, about 20 to 30V.

【0020】図4は制御回路25の動作を説明するため
のフローチャートであり、図5は導電膜32の電圧の時
間経過を示す図である。まずステップa1においてエッ
チングを開始するにあたり、制御回路25はスイッチン
グ手段22を導通して空間18にプラズマ放電を行わ
せ、このときスイッチング手段28は遮断したままとし
ておく。エッチング前では、被加工物23は図2(1)
の断面形状を有している。
FIG. 4 is a flow chart for explaining the operation of the control circuit 25, and FIG. 5 is a diagram showing the lapse of time of the voltage of the conductive film 32. First, at the start of etching in step a1, the control circuit 25 conducts the switching means 22 to cause the space 18 to perform plasma discharge, and at this time, the switching means 28 is kept off. Before etching, the workpiece 23 is shown in FIG.
Has the following cross-sectional shape.

【0021】エッチング進行中において、図2(2)に
示されるようにエッチャントであるイオン35によって
導電膜32のホトレジスト層33から露出している部分
32bが除去されてゆく。プラズマ放電空間18にはラ
ジカル36もまた存在する。この空間18のプラズマ発
光輝度は受光素子24によってステップa2において検
出される。
During the etching, as shown in FIG. 2B, the portion 32b of the conductive film 32 exposed from the photoresist layer 33 is removed by the ions 35 as the etchant. Radicals 36 are also present in the plasma discharge space 18. The plasma emission luminance in the space 18 is detected by the light receiving element 24 in step a2.

【0022】エッチング開始によって導電層32が除去
され、図2(3)に示されるように、その導電層32が
除去されて基板31の一部分31aがプラズマ放電空間
18に露出し、導電膜32の側部32cが希望するテー
パ角となって緩やかな傾斜を持つ状態となったほぼジャ
ストエッチング状態となると、ステップa3において、
受光素子24によって検出されるプラズマ放電空間18
の発光輝度は、予め定める値である弁別レベルに到達す
る。これによって基板31の露出した部分31aが帯電
してチャージアップし、導電膜32の側部32cにプラ
ズマ中のイオンが集中し、これによって導電膜32の側
部32cへのエッチング速度が急増してしまう。
When the etching is started, the conductive layer 32 is removed, and as shown in FIG. 2C, the conductive layer 32 is removed, and a portion 31a of the substrate 31 is exposed to the plasma discharge space 18, and the conductive film 32 is removed. When the side portion 32c has a desired taper angle and is almost in a just-etched state having a gentle inclination, in step a3,
Plasma discharge space 18 detected by light receiving element 24
Reaches a discrimination level which is a predetermined value. As a result, the exposed portion 31a of the substrate 31 is charged and charged up, and ions in the plasma concentrate on the side portion 32c of the conductive film 32, whereby the etching rate on the side portion 32c of the conductive film 32 increases rapidly. I will.

【0023】この問題を解決するために本発明の考え方
に従えば、図4のステップa4においてスイッチング手
段28を導通し、時刻t1〜t2のタイマ37によって
計測される期間W2において直流電源26の電圧V1を
導電膜32に与える。この電圧V1は、基板31へのイ
オンおよび電子の入射量が或る平衡状態になることによ
って保たれるフローティング電圧Vpを超える電圧であ
る(V1>Vp)。この電圧V1は、たとえば30〜1
00Vの値に選ばれる。電圧V1が約100Vを超える
と、空間18におけるプラズマ放電状態が不安定になっ
てしまう。
In order to solve this problem, according to the concept of the present invention, the switching means 28 is turned on in step a4 of FIG. 4 and the voltage of the DC power supply 26 is measured in the period W2 measured by the timer 37 from time t1 to t2. V1 is applied to the conductive film 32. This voltage V1 is a voltage exceeding the floating voltage Vp that is maintained when the amounts of ions and electrons incident on the substrate 31 reach a certain equilibrium state (V1> Vp). This voltage V1 is, for example, 30 to 1
A value of 00V is chosen. When the voltage V1 exceeds about 100 V, the plasma discharge state in the space 18 becomes unstable.

【0024】タイマ37は、ステップa4におけるスイ
ッチング手段28が導通した時刻t1からの時間を計測
し、予め定める時間W2が経過すると、オーバエッチン
グ動作が完了したものとして、スイッチング手段22を
ステップa6で遮断し、また同時にステップa7ではス
イッチング手段28を遮断する。こうしてステップa8
では一連の動作を終了する。制御回路25は、スイッチ
ング手段22が導通されてエッチング動作が開始された
時点から時刻t1までの時間W1を計測し、この時間に
応じて、時間W2を定め、たとえば時間W2は、時間W
1の約2〜30%の範囲の値に定められ、たとえば5〜
10秒である。こうして時刻t2では、図2(3)に示
されるほぼジャストエッチング状態である導電膜32の
側部32cの形状が、オーバエッチングされて参照符3
2dとなり、この側部32dのエッチング形状は、テー
パ角が大きく、ジャストエッチングの側部32cにごく
近似しており、緩やかな傾斜面を有する。
The timer 37 measures the time from the time t1 when the switching means 28 is turned on in step a4, and when a predetermined time W2 has elapsed, it is determined that the over-etching operation has been completed and the switching means 22 is cut off in step a6. At the same time, the switching means 28 is shut off at step a7. Thus, step a8
Then, a series of operations ends. The control circuit 25 measures the time W1 from the time when the switching means 22 is turned on and the etching operation is started to the time t1, and determines the time W2 according to this time. For example, the time W2 is the time W2.
It is set to a value in the range of about 2 to 30% of 1, for example, 5 to
10 seconds. At time t2, the shape of the side portion 32c of the conductive film 32 in the almost just-etched state shown in FIG.
The etched shape of the side portion 32d has a large taper angle, is very close to the just-etched side portion 32c, and has a gentle slope.

【0025】導電膜32に直流電圧V1が時刻t1にお
いて印加されることによって、エッチャントであるイオ
ン35の加速電界が小さくなり、エッチング速度が低減
され、またプラズマ中の電子e-が導電膜32に引き込
まれ、したがって基板31に引き込まれ、これによって
基板31のチャージアップが低減されて改善される。こ
うしてジャストエッチング形状32cの後のオーバエッ
チング動作中の急激なエッチング形状の変化を抑制し、
希望するテーパ形状の高精度の安定供給が可能になる。
[0025] By a DC voltage V1 to the conductive film 32 is applied at time t1, the acceleration field of the ions 35 is an etchant decreases, the etching rate is reduced, electrons e in the plasma - in the conductive film 32 The substrate 31 is thus drawn into the substrate 31, whereby the charge-up of the substrate 31 is reduced and improved. Thus, a sudden change in the etching shape during the over-etching operation after the just-etched shape 32c is suppressed,
High-precision, stable supply of the desired tapered shape becomes possible.

【0026】図6は本発明の図1〜図5に示される実施
例によって得られる液晶表示パネルの被加工物である板
状体41の簡略化した平面図であり、図7は図6の切断
面線VII−VIIから見た断面図である。液晶表示パ
ネルは、いわゆるアクティブマトリクス形であり、ガラ
スまたは合成樹脂などの透光性を有するたとえば透明な
電気絶縁性基板42上に、格子状のゲート電極バスライ
ン43と、電気絶縁層44を介して交差するソース電極
バスライン45が直交して形成される。
FIG. 6 is a simplified plan view of a plate-like body 41 which is a workpiece of a liquid crystal display panel obtained by the embodiment shown in FIGS. 1 to 5 of the present invention, and FIG. It is sectional drawing seen from the cutting surface line VII-VII. The liquid crystal display panel is of a so-called active matrix type, in which a grid-like gate electrode bus line 43 and an electric insulating layer 44 are provided on a transparent electric insulating substrate 42 having a light-transmitting property such as glass or synthetic resin. The source electrode bus lines 45 intersecting with each other are formed orthogonally.

【0027】これらのライン43,45の交差位置付近
には、スイッチとして機能する薄膜トランジスタ(略称
TFT)46が配置され、各絵素電極47に、ソース電
極バスライン45を介して電圧が与えられる。薄膜トラ
ンジスタ46のゲート電極48はライン43に接続さ
れ、ソース電極49はライン45に接続される。液晶表
示パネルでは、この絵素電極47に液晶を介して対向し
て配置されるもう一方の板状体の共通電極が配置され、
絵素電極47と共通電極との間で液晶に選択的に電圧が
印加される。
A thin film transistor (TFT) 46 functioning as a switch is arranged near the intersection of these lines 43 and 45, and a voltage is applied to each pixel electrode 47 via the source electrode bus line 45. The gate electrode 48 of the thin film transistor 46 is connected to the line 43, and the source electrode 49 is connected to the line 45. In the liquid crystal display panel, a common electrode of the other plate-shaped body is arranged to face the picture element electrode 47 via the liquid crystal,
A voltage is selectively applied to the liquid crystal between the pixel electrode 47 and the common electrode.

【0028】本発明の考え方に従えば、ゲート電極バス
ライン43の側部43a,43bは、緩やかなテーパ角
となるように高精度でリアクティブイオンエッチング法
によってエッチングされる必要があり、このために図2
(3)の参照符32dで示される側部が実現される。こ
のような側部43a,43bが緩やかなテーパ角となっ
ていることによって、その上方に形成されるソース電極
バスライン45が、前記側部43a,43bの直上付近
の部分45a,45bで滑らかな傾斜を有して連続して
形成されることができる。
According to the concept of the present invention, the side portions 43a and 43b of the gate electrode bus line 43 need to be etched by a reactive ion etching method with high precision so as to have a gentle taper angle. Figure 2
The side indicated by reference numeral 32d in (3) is realized. Since the side portions 43a and 43b have a gentle taper angle, the source electrode bus line 45 formed above the side portions 43a and 43b is smooth at portions 45a and 45b immediately above the side portions 43a and 43b. It can be formed continuously with an inclination.

【0029】もしも仮に、前述の先行技術に関連して述
べた図9(4)のようにテーパ角θ1が90度未満の急
峻な角度を有しているとき、その直上におけるソース電
極バスライン45の部分45a,45bでは、断線する
確率が極めて高くなり、故障が増大してしまう。本発明
は、このような問題を解決する。図6および図7に示さ
れる液晶表示パネルの板状体41は、いわゆる逆スタが
形薄膜トランジスタ46を用いた構成であるけれども、
他の実施例として、ソース電極バスライン45を基板4
2上に形成し、電気絶縁層44を介してゲート電極バス
ライン43を形成し、こうしてライン43,45を上下
逆に配置した構成を有するスタが形薄膜トランジスタを
用いる構成においてもまた、本発明を関連して実施する
ことができ、さらに本発明は液晶表示パネルだけでなく
その他の分野においても広範囲に実施することができ
る。
If the taper angle θ1 has a steep angle of less than 90 degrees as shown in FIG. 9 (4) described in connection with the above-mentioned prior art, the source electrode bus line 45 immediately above the taper angle θ1 has a sharp angle. In the portions 45a and 45b, the probability of disconnection becomes extremely high, and failures increase. The present invention solves such a problem. Although the plate-like body 41 of the liquid crystal display panel shown in FIGS. 6 and 7 has a configuration using a so-called inverted star-shaped thin film transistor 46,
As another embodiment, the source electrode bus line 45 is connected to the substrate 4
2, the gate electrode bus line 43 is formed via the electric insulating layer 44, and the lines 43 and 45 are arranged upside down. The present invention can be embodied not only in a liquid crystal display panel but also in other fields in a wide range.

【0030】本発明はさらに、電気絶縁性基板として
は、たとえば厚みが大きい半導体サブストレートなどで
あってもよい。対向電極17は上述の実施例では接地さ
れたけれども、本発明の他の実施例として他の電位に保
たれていてもよく、導電膜32に電圧を印加して正のバ
イアスを与える電源26は、この対向電極17に対して
正の電圧を有していればよく、その直流電源26の電圧
は、前述のようにフローティング電圧Vpを超える値に
定められる。
In the present invention, the electrically insulating substrate may be, for example, a semiconductor substrate having a large thickness. Although the counter electrode 17 is grounded in the above-described embodiment, it may be maintained at another potential as another embodiment of the present invention, and the power supply 26 for applying a voltage to the conductive film 32 to apply a positive bias is provided. It is sufficient that the voltage has a positive voltage with respect to the counter electrode 17, and the voltage of the DC power supply 26 is set to a value exceeding the floating voltage Vp as described above.

【0031】[0031]

【発明の効果】以上のように本発明によれば、被加工物
の電気絶縁性基板上のプラズマ放電空間に臨む導電膜
に、対向電極に対して正の直流電圧を印加することによ
って、導電膜のエッチング速度を低減し、また基板のチ
ャージアップを改善し、これによって導電膜のエッチン
グによる基板の露出後において、導電膜のたとえばホト
レジスト層の周縁付近における導電膜の側部のエッチン
グ形状を希望する加工形状として安定供給が可能にな
り、またさらにエッチングが進行してオーバエッチング
する許容時間のマージン確保が容易となる。
As described above, according to the present invention, by applying a positive DC voltage to the counter electrode to the conductive film facing the plasma discharge space on the electrically insulating substrate of the work piece, The film etching rate is reduced and the charge-up of the substrate is improved, so that after the exposure of the substrate by etching the conductive film, the etching shape of the conductive film, for example, the side portion of the conductive film near the periphery of the photoresist layer is desired. As a result, a stable supply is possible, and the margin of the allowable time for over-etching as the etching progresses becomes easier.

【0032】これによって大面積の液晶表示パネルなど
の基板上の電極の側部のテーパ角を小さな急峻な値にす
ることを防ぎ、緩やかなテーパ角に精度よく加工するこ
とが可能になり、したがってその導電膜の上にたとえば
電気絶縁層を介して交差する新たな電極などの電気配線
の断線を防ぐことができる。こうして広い面積にわたる
導電膜のエッチング形状を均一にすることが可能にな
る。
As a result, it is possible to prevent a taper angle of a side portion of an electrode on a substrate such as a liquid crystal display panel having a large area from having a small and steep value, and it is possible to accurately process the taper angle into a gentle one. For example, disconnection of electric wiring such as a new electrode crossing over the conductive film via an electric insulating layer can be prevented. Thus, it becomes possible to make the etching shape of the conductive film uniform over a wide area.

【0033】特に本発明によれば、プラズマ放電空間の
発光輝度を検出してレベル弁別し、発光輝度が予め定め
る値である弁別レベルになったとき、導電膜に、フロー
ティング電圧Vpを超える電圧V1を対向電極との間で
印加するようにし、したがってジャストエッチングとな
るまでは比較的迅速に導電膜のエッチングを能率よく行
い、導電膜の形状が希望する加工形状に近付いたとき、
その導電膜への直流電圧の印加によってエッチング速度
を低減し、かつ基板のチャージアップを改善し、こうし
てエッチング加工すべき領域が広い面積にわたるときで
あっても、自動的なエッチング形状の安定な供給が高精
度で自動的に可能になる。
In particular, according to the present invention, the light emission luminance in the plasma discharge space is detected and level discrimination is performed. When the light emission luminance reaches a discrimination level that is a predetermined value, the voltage V1 exceeding the floating voltage Vp is applied to the conductive film. Is applied between the counter electrode and, therefore, the conductive film is efficiently etched relatively quickly until just etching is performed, and when the shape of the conductive film approaches a desired processing shape,
By applying a DC voltage to the conductive film, the etching rate is reduced and the charge-up of the substrate is improved, so that even when the region to be etched covers a large area, the stable supply of the etched shape is automatically performed. Automatically and with high precision.

【0034】さらに本発明によれば、導電膜に前述の直
流電圧を印加する時間W2は、エッチング開始から導電
膜の部分的な除去が行われて、たとえばほぼジャストエ
ッチング状態が達成されるまでの時間W1の約2〜30
%に選び、これによって導電膜の確実な除去を可能にす
るとともに、テーパ角が小さくなり過ぎたオーバエッチ
ング状態を回避することが容易に可能となる。
Further, according to the present invention, the time W2 during which the above-described DC voltage is applied to the conductive film is a time period from the start of etching to the time when partial removal of the conductive film is performed, for example, until almost the just-etched state is achieved. About 2 to 30 of time W1
%, Thereby enabling reliable removal of the conductive film and easily avoiding an over-etching state in which the taper angle is too small.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の全体の構成を示す系統図で
ある。
FIG. 1 is a system diagram showing an entire configuration of an embodiment of the present invention.

【図2】図1に示されるドライエッチング装置によって
被加工物23をエッチングする状態を示す断面図であ
る。
FIG. 2 is a sectional view showing a state where a workpiece 23 is etched by the dry etching apparatus shown in FIG. 1;

【図3】ターゲット電極16と対向電極17との間の電
位分布を説明するための図である。
FIG. 3 is a diagram for explaining a potential distribution between a target electrode 16 and a counter electrode 17;

【図4】図1に示される制御回路25の動作を説明する
ためのフローチャートである。
FIG. 4 is a flowchart illustrating an operation of control circuit 25 shown in FIG. 1;

【図5】被加工物23の導電膜32の電圧を示す図であ
る。
FIG. 5 is a diagram showing a voltage of a conductive film 32 of a workpiece 23.

【図6】図1〜図5に示される実施例によって得られる
アクティブマトリクス形液晶表示パネルの板状体41の
簡略化した平面図である。
FIG. 6 is a simplified plan view of a plate-like body 41 of the active matrix type liquid crystal display panel obtained by the embodiment shown in FIGS.

【図7】図6の切断面線VII−VIIから見た断面図
である。
FIG. 7 is a sectional view taken along section line VII-VII of FIG. 6;

【図8】先行技術の構成を簡略化して示す系統図であ
る。
FIG. 8 is a simplified system diagram showing the configuration of the prior art.

【図9】図8に示される先行技術によって被加工物3を
ドライエッチングするときの状態を示す断面図である。
9 is a cross-sectional view showing a state when the workpiece 3 is dry-etched according to the prior art shown in FIG.

【符号の説明】[Explanation of symbols]

15 気密容器 16 ターゲット電極 17 対向電極 18 プラズマ放電空間 20 マッチング回路 22,28 スイッチング手段 23 被加工物 24 受光素子 25 制御回路 26 直流電源 32 導電膜 33 ホトレジスト層 DESCRIPTION OF SYMBOLS 15 Airtight container 16 Target electrode 17 Counter electrode 18 Plasma discharge space 20 Matching circuit 22, 28 Switching means 23 Workpiece 24 Light receiving element 25 Control circuit 26 DC power supply 32 Conductive film 33 Photoresist layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平5−129242(JP,A) (58)調査した分野(Int.Cl.7,DB名) C23F 4/00 H01L 21/3065 - 21/308 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Mikio Katayama 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-5-129242 (JP, A) (58) Investigated Field (Int.Cl. 7 , DB name) C23F 4/00 H01L 21/3065-21/308

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 プラズマ放電空間に臨んで配置されるタ
ーゲット電極と、そのターゲット電極に対向する対向電
極とに高周波電源が接続されてリアクティブイオンエッ
チングを行うドライエッチング装置において、 ターゲット電極上に載置される電気絶縁性基板のプラズ
マ放電空間に臨む表面に形成された導電膜に、対向電極
に対して正の直流電圧を印加する直流電源手段を含み、 前記直流電圧は、導電膜を有する前記電気絶縁性基板の
プラズマ放電空間側の導電膜に前記直流電圧を印加しな
いときの平衡状態におけるフローティング電圧を超える
予め定める値に選ばれることを特徴とするドライエッチ
ング装置。
1. A dry etching apparatus in which a high-frequency power source is connected to a target electrode arranged facing a plasma discharge space and a counter electrode facing the target electrode to perform reactive ion etching, the dry etching apparatus being mounted on the target electrode. A conductive film formed on the surface facing the plasma discharge space of the electrically insulating substrate to be placed, including DC power supply means for applying a positive DC voltage to a counter electrode, wherein the DC voltage has a conductive film. A dry etching apparatus, wherein the predetermined value exceeds a floating voltage in an equilibrium state when the DC voltage is not applied to the conductive film on the plasma discharge space side of the electrically insulating substrate.
【請求項2】 直流電源手段は、 プラズマ放電空間の発光輝度を検出する検出手段と、 検出手段の出力に応答し、その発光輝度を、導電膜の予
め定める除去された状態に対応した弁別レベルでレベル
弁別する発光輝度レベル弁別手段と、 前記予め定める値を有する直流電圧を、対向電極との間
で出力する直流電源と、 発光輝度レベル弁別手段の出力に応答して、発光輝度が
前記弁別レベルに到達したとき、直流電源の出力電圧を
前記導電膜に与えるように導出するスイッチング手段を
含むことを特徴とする請求項1記載のドライエッチング
装置。
2. A DC power supply means comprising: a detecting means for detecting light emission luminance in a plasma discharge space; and a discrimination level corresponding to a predetermined removed state of the conductive film in response to an output of the detection means. A light emission luminance level discriminating means for discriminating a level with a DC power supply for outputting a DC voltage having the predetermined value between the counter electrode, and a light emission luminance discriminating in response to an output of the light emission luminance level discriminating means. 2. The dry etching apparatus according to claim 1, further comprising switching means for deriving an output voltage of a DC power supply to give the conductive film when the voltage reaches a level.
【請求項3】 スイッチング手段の導通時間W2を設定
するタイマと、 タイマの出力に応答し、タイマの設定時間W2が経過し
たとき、高周波電源からターゲット電極への高周波電力
を遮断するとともに、スイッチング手段を遮断する制御
手段とを含むことを特徴とする請求項2記載のドライエ
ッチング装置。
3. A timer for setting the conduction time W2 of the switching means, and responding to the output of the timer, and when the set time W2 of the timer elapses, shuts off high-frequency power from the high-frequency power supply to the target electrode, 3. The dry etching apparatus according to claim 2, further comprising a control unit for shutting off the pressure.
【請求項4】 タイマの設定時間W2は、導電膜の部分
的な除去が行われる時間W1の約2〜30%に選ばれる
ことを特徴とする請求項2または3記載のドライエッチ
ング装置。
4. The dry etching apparatus according to claim 2, wherein the set time W2 of the timer is selected to be about 2 to 30% of the time W1 during which the conductive film is partially removed.
【請求項5】 電気絶縁性基板上に導電膜が形成されて
構成される被加工物の前記導電膜上に導電膜よりもエッ
チング選択性が大きいホトレジスト層を部分的に形成
し、 被加工物をターゲット電極上に載置し、 ターゲット電極と、そのターゲット電極に対向する対向
電極との間に、高周波電源を接続して導電膜のホトレジ
スト層から露出した部分のリアクティブイオンエッチン
グを行い、 導電膜のホトレジスト層から露出した部分がエッチング
されて除去される予め定める状態になった時点で、その
導電膜に、導電膜を有する電気絶縁性基板のプラズマ放
電空間側の導電膜に外部から直流電圧を印加しないとき
の平衡状態におけるフローティング電圧を超える予め定
める値の直流電圧を印加することを特徴とするドライエ
ッチング方法。
5. A workpiece formed by forming a conductive film on an electrically insulating substrate, wherein a photoresist layer having higher etching selectivity than the conductive film is partially formed on the conductive film, Is placed on the target electrode, and a high-frequency power source is connected between the target electrode and the counter electrode facing the target electrode to perform reactive ion etching on a portion of the conductive film exposed from the photoresist layer. When a portion of the film exposed from the photoresist layer is etched and removed to a predetermined state, a DC voltage is applied from outside to the conductive film on the plasma discharge space side of the electrically insulating substrate having the conductive film. Wherein a DC voltage having a predetermined value exceeding a floating voltage in an equilibrium state when no voltage is applied is applied.
【請求項6】 前記直流電圧の印加時間W2は、導電膜
のホトマスク層から露出した部分がエッチングされて除
去される前記予め定める状態になるまでの時間W1の約
2〜30%に選ばれることを特徴とする請求項5記載の
ドライエッチング方法。
6. The application time W2 of the DC voltage is selected to be about 2 to 30% of the time W1 until the predetermined state in which a portion of the conductive film exposed from the photomask layer is removed by etching. 6. The dry etching method according to claim 5, wherein:
JP07156444A 1995-06-22 1995-06-22 Dry etching apparatus and dry etching method Expired - Fee Related JP3112395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07156444A JP3112395B2 (en) 1995-06-22 1995-06-22 Dry etching apparatus and dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07156444A JP3112395B2 (en) 1995-06-22 1995-06-22 Dry etching apparatus and dry etching method

Publications (2)

Publication Number Publication Date
JPH093666A JPH093666A (en) 1997-01-07
JP3112395B2 true JP3112395B2 (en) 2000-11-27

Family

ID=15627890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07156444A Expired - Fee Related JP3112395B2 (en) 1995-06-22 1995-06-22 Dry etching apparatus and dry etching method

Country Status (1)

Country Link
JP (1) JP3112395B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7038293B2 (en) * 2004-03-29 2006-05-02 Northrop Grumman Corp. Dissipation of a charge buildup on a wafer portion
JP5154124B2 (en) * 2007-03-29 2013-02-27 東京エレクトロン株式会社 Plasma processing equipment

Also Published As

Publication number Publication date
JPH093666A (en) 1997-01-07

Similar Documents

Publication Publication Date Title
JPS6337193B2 (en)
JP3112395B2 (en) Dry etching apparatus and dry etching method
KR910008983B1 (en) Rest particle remove method using anisotrophic ethching
JPH104085A (en) Dry etching and apparatus therefor
JPH07169745A (en) Parallel plate type dry etching device
JP3535276B2 (en) Etching method
JPS60153129A (en) Manufacture of semiconductor device
TW506013B (en) Etching method and apparatus for semiconductor device
JPS6110239A (en) Semiconductor manufacturing equipment
JP3211391B2 (en) Dry etching method
JPS5823017A (en) Correcting method for fault of liquid-crystal panel
JPS62277730A (en) Production unit for semiconductor
KR100980025B1 (en) Method of controlling substrate's damage
JPH05234953A (en) System and method for etching conductive thin film
JP3102053B2 (en) Plasma processing equipment
JP3098320B2 (en) Sputtering equipment
JPH01199430A (en) Dry-etching process and device thereof
JP3304263B2 (en) ITO patterning method
JP2001102362A (en) Forming method of contact hole and liquid crystal display device manufactured therethrough
KR0171989B1 (en) Method for manufacturing semiconductor device
JPH0196931A (en) Plasma etching device
JPH0457090B2 (en)
JPS6310523A (en) Plasma etching device
JPS60213026A (en) Dry etching device
JP2000252264A (en) Etching method for oxide film on glass substrate

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees