JP3110295B2 - 消耗電極式交流アーク溶接機の制御方法 - Google Patents
消耗電極式交流アーク溶接機の制御方法Info
- Publication number
- JP3110295B2 JP3110295B2 JP07275407A JP27540795A JP3110295B2 JP 3110295 B2 JP3110295 B2 JP 3110295B2 JP 07275407 A JP07275407 A JP 07275407A JP 27540795 A JP27540795 A JP 27540795A JP 3110295 B2 JP3110295 B2 JP 3110295B2
- Authority
- JP
- Japan
- Prior art keywords
- arc
- welding
- circuit
- polarity
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arc Welding In General (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、消耗電極である
溶接ワイヤと被溶接物である母材との間に交流電圧を印
加してアーク溶接を行う消耗電極式交流アーク溶接機の
制御方法に関するものである。溶接ワイヤと母材の間に
印加する交流電圧は、溶接ワイヤがプラス極性である逆
極性期間と溶接ワイヤがマイナス極性である正極性期間
とがデッドタイムを挟んで交互に繰り返す波形であり、
正極性期間と逆極性期間の長さの比率は例えば母材の材
質等に合わせて任意に設定できるようになっている。
溶接ワイヤと被溶接物である母材との間に交流電圧を印
加してアーク溶接を行う消耗電極式交流アーク溶接機の
制御方法に関するものである。溶接ワイヤと母材の間に
印加する交流電圧は、溶接ワイヤがプラス極性である逆
極性期間と溶接ワイヤがマイナス極性である正極性期間
とがデッドタイムを挟んで交互に繰り返す波形であり、
正極性期間と逆極性期間の長さの比率は例えば母材の材
質等に合わせて任意に設定できるようになっている。
【０００２】
【従来の技術】図７に従来の消耗電極式交流アーク溶接
機の回路ブロック図を示す。図７において、１は３相交
流電源からの交流アーク溶接機の電源入力端子、２は１
次インバータ部、３は溶接用トランス、４は２次インバ
ータ部、５は電流制限用のリアクトル、６は交流アーク
溶接機の出力端子、７は通電用コンタクトチップ、８は
通電用コンタクトチップ７から繰り出される消耗電極で
ある溶接ワイヤ、９は溶接アーク、１０は被溶接物であ
る母材であり、以上が消耗電極式交流アーク溶接機の主
回路部分である。
機の回路ブロック図を示す。図７において、１は３相交
流電源からの交流アーク溶接機の電源入力端子、２は１
次インバータ部、３は溶接用トランス、４は２次インバ
ータ部、５は電流制限用のリアクトル、６は交流アーク
溶接機の出力端子、７は通電用コンタクトチップ、８は
通電用コンタクトチップ７から繰り出される消耗電極で
ある溶接ワイヤ、９は溶接アーク、１０は被溶接物であ
る母材であり、以上が消耗電極式交流アーク溶接機の主
回路部分である。
【０００３】１１は出力端子６に現れる溶接出力電圧Ｖ
O の大きさから、溶接ワイヤ８が母材１０に接触短絡し
ているかアークを発生しているかを判別し、アーク・短
絡判別信号Ａ／Ｓを後述の演算制御部１５へ出力するア
ーク・短絡検出部である。１２はフィードバック制御の
ために溶接出力電流ＩO を検出する溶接出力電流検出部
である。１３は２次側インバータ部４の逆極性用スイッ
チング素子ＱＰ，正極性用スイッチング素子ＱＮのオン
オフを制御する２次インバータ制御部である。１４は極
性反転を円滑に行うための再点弧重畳電圧ＶEP，ＶENを
印加する重畳回路部である。１５は各制御を円滑かつ適
切に実施させるための演算制御部である。１６は溶接電
流設定器、１７は溶接電圧設定器、１８は正極性比率
（消耗電極である溶接ワイヤ８がマイナス極性である期
間の比率）を設定する正極性比率設定器である。１９は
１次側インバータ部２を制御する１次インバータ制御部
である。２３は溶接電流検出器である。以上が消耗電極
式交流アーク溶接機の制御回路部分である。
O の大きさから、溶接ワイヤ８が母材１０に接触短絡し
ているかアークを発生しているかを判別し、アーク・短
絡判別信号Ａ／Ｓを後述の演算制御部１５へ出力するア
ーク・短絡検出部である。１２はフィードバック制御の
ために溶接出力電流ＩO を検出する溶接出力電流検出部
である。１３は２次側インバータ部４の逆極性用スイッ
チング素子ＱＰ，正極性用スイッチング素子ＱＮのオン
オフを制御する２次インバータ制御部である。１４は極
性反転を円滑に行うための再点弧重畳電圧ＶEP，ＶENを
印加する重畳回路部である。１５は各制御を円滑かつ適
切に実施させるための演算制御部である。１６は溶接電
流設定器、１７は溶接電圧設定器、１８は正極性比率
（消耗電極である溶接ワイヤ８がマイナス極性である期
間の比率）を設定する正極性比率設定器である。１９は
１次側インバータ部２を制御する１次インバータ制御部
である。２３は溶接電流検出器である。以上が消耗電極
式交流アーク溶接機の制御回路部分である。
【０００４】ここで、動作について説明する。溶接開始
の溶接起動信号（トーチスイッチに同期してオンオフす
るトーチスイッチ信号）ＴＳが演算制御部１５に入力さ
れると、溶接電流検出部１２から出力電流が無であるこ
とを確認して、２次インバータ制御部１３にＥＮ比率設
定器１８の設定とは無関係にＥＮ比率０％であることを
指令するとともに、１次インバータ制御部１９に無負荷
電圧を出力するように指令する。同時に溶接電流設定器
１６の設定とは無関係に円滑なアークスタートのための
スローダウンワイヤ送給速度によりワイヤ８が母材１０
に向かって送給され接触して溶接電流が流れて溶接アー
ク９を発生する。
の溶接起動信号（トーチスイッチに同期してオンオフす
るトーチスイッチ信号）ＴＳが演算制御部１５に入力さ
れると、溶接電流検出部１２から出力電流が無であるこ
とを確認して、２次インバータ制御部１３にＥＮ比率設
定器１８の設定とは無関係にＥＮ比率０％であることを
指令するとともに、１次インバータ制御部１９に無負荷
電圧を出力するように指令する。同時に溶接電流設定器
１６の設定とは無関係に円滑なアークスタートのための
スローダウンワイヤ送給速度によりワイヤ８が母材１０
に向かって送給され接触して溶接電流が流れて溶接アー
ク９を発生する。
【０００５】溶接アーク９が発生すると、溶接電流検出
器２３を経由して溶接電流検出部１２から溶接電流
「有」の情報が演算制御部１５に入力される。これによ
り、演算制御部１５は計数を開始して順次ＥＮ比率をＥ
Ｎ比率設定器１８の設定値となるように２次インバータ
制御部１３および重畳回路部１４に指令を出力する。同
時に演算制御部１５は、アーク短絡検出部１１から出力
されるアーク短絡判別信号Ａ／Ｓを入力し、アークが発
生している場合は、溶接電流設定器１６により設定され
た予め演算制御部１５に記憶されているＥＰ／ＥＮ信号
を溶接電圧設定器１７および正極性比率設定器１８の設
定により補正したＥＰ／ＥＮ信号を重畳回路部１４およ
び２次インバータ制御部１３に出力する。もし、アーク
短絡判別信号Ａ／Ｓがアーク短絡している場合は、正極
性比率設定器１８の設定に無関係にＥＮ比率は０％であ
ること、つまりＥＰ／ＥＮ信号をＥＰのみとして重畳回
路部１４および２次インバータ制御部１３に指令すると
ともに、溶接電流検出器２３を経由して溶接出力電流検
出部１２から検出される溶接出力電流Ｉ0 とアーク短絡
時における出力電流を抑制する電流指令値を比較し、抑
制するための電流指令値を超えることの無いＥＰ信号を
２次インバータ制御部１３に出力する。
器２３を経由して溶接電流検出部１２から溶接電流
「有」の情報が演算制御部１５に入力される。これによ
り、演算制御部１５は計数を開始して順次ＥＮ比率をＥ
Ｎ比率設定器１８の設定値となるように２次インバータ
制御部１３および重畳回路部１４に指令を出力する。同
時に演算制御部１５は、アーク短絡検出部１１から出力
されるアーク短絡判別信号Ａ／Ｓを入力し、アークが発
生している場合は、溶接電流設定器１６により設定され
た予め演算制御部１５に記憶されているＥＰ／ＥＮ信号
を溶接電圧設定器１７および正極性比率設定器１８の設
定により補正したＥＰ／ＥＮ信号を重畳回路部１４およ
び２次インバータ制御部１３に出力する。もし、アーク
短絡判別信号Ａ／Ｓがアーク短絡している場合は、正極
性比率設定器１８の設定に無関係にＥＮ比率は０％であ
ること、つまりＥＰ／ＥＮ信号をＥＰのみとして重畳回
路部１４および２次インバータ制御部１３に指令すると
ともに、溶接電流検出器２３を経由して溶接出力電流検
出部１２から検出される溶接出力電流Ｉ0 とアーク短絡
時における出力電流を抑制する電流指令値を比較し、抑
制するための電流指令値を超えることの無いＥＰ信号を
２次インバータ制御部１３に出力する。
【０００６】以下、図８を用いて、従来の消耗電極式交
流アーク溶接機における制御方法を説明する。図８は消
耗電極式交流アーク溶接機における制御タイミング図で
ある。図８において、（ａ）は２次インバータ部４から
正極性電圧を出力させて溶接ワイヤ８をマイナス極性に
し母材１０をプラス極性にするための正極性期間出力信
号ＥＮで、期間Ｔ1 においてハイレベルとなり、その他
の期間はローレベルとなり、２次インバータ制御部１３
から正極性用スイッチング素子ＱＮのゲートへ与えられ
る。（ｂ）は２次インバータ部４から逆極性電圧を出力
させて溶接ワイヤ８をプラス極性にし母材１０をマイナ
ス極性にするための逆極性期間出力信号ＥＰで、期間Ｔ
2 においてハイレベルとなり、その他の期間はローレベ
ルとなり、２次インバータ制御部１３から逆極性用スイ
ッチング素子ＱＰのゲートへ与えられる。正極性期間出
力信号ＥＮおよび逆極性期間出力信号ＥＰの両方が同時
にローレベルとなっている期間ｔ1 、つまり正極性期間
出力信号ＥＮが立ち下がった後逆極性期間出力信号ＥＰ
が立ち上がるまでの期間および逆極性期間出力信号ＥＰ
が立ち下がった後正極性期間信号ＥＮが立ち上がるまで
の期間はデッドタイムとなっている。
流アーク溶接機における制御方法を説明する。図８は消
耗電極式交流アーク溶接機における制御タイミング図で
ある。図８において、（ａ）は２次インバータ部４から
正極性電圧を出力させて溶接ワイヤ８をマイナス極性に
し母材１０をプラス極性にするための正極性期間出力信
号ＥＮで、期間Ｔ1 においてハイレベルとなり、その他
の期間はローレベルとなり、２次インバータ制御部１３
から正極性用スイッチング素子ＱＮのゲートへ与えられ
る。（ｂ）は２次インバータ部４から逆極性電圧を出力
させて溶接ワイヤ８をプラス極性にし母材１０をマイナ
ス極性にするための逆極性期間出力信号ＥＰで、期間Ｔ
2 においてハイレベルとなり、その他の期間はローレベ
ルとなり、２次インバータ制御部１３から逆極性用スイ
ッチング素子ＱＰのゲートへ与えられる。正極性期間出
力信号ＥＮおよび逆極性期間出力信号ＥＰの両方が同時
にローレベルとなっている期間ｔ1 、つまり正極性期間
出力信号ＥＮが立ち下がった後逆極性期間出力信号ＥＰ
が立ち上がるまでの期間および逆極性期間出力信号ＥＰ
が立ち下がった後正極性期間信号ＥＮが立ち上がるまで
の期間はデッドタイムとなっている。
【０００７】ここで、演算制御部１５から２次インバー
タ制御部１３および重畳回路部１４を介して２次インバ
ータ部４へ供給されている信号波形について図９および
図１０を参照して説明する。図９は、図７における重畳
回路部１４の回路構成を具体的に示す一方、演算制御部
１５と２次インバータ制御部１３と１次インバータ制御
部１９とをひとまとめにして制御回路部３０として示
し、溶接電流設定器１６，溶接電圧設定器１７および正
極性比率設定器１８とアーク・短絡検出部２１の図示を
省略したものであり、実質的に図７の回路と同じであ
る。３１はトーチスイッチを示している。
タ制御部１３および重畳回路部１４を介して２次インバ
ータ部４へ供給されている信号波形について図９および
図１０を参照して説明する。図９は、図７における重畳
回路部１４の回路構成を具体的に示す一方、演算制御部
１５と２次インバータ制御部１３と１次インバータ制御
部１９とをひとまとめにして制御回路部３０として示
し、溶接電流設定器１６，溶接電圧設定器１７および正
極性比率設定器１８とアーク・短絡検出部２１の図示を
省略したものであり、実質的に図７の回路と同じであ
る。３１はトーチスイッチを示している。
【０００８】重畳回路部１４は、逆極性重畳回路部１４
Ａと正極性重畳回路部１４Ｂとからなる。逆極性重畳回
路部１４Ａは、逆極性用直流電源Ｅ1 と逆極性用スイッ
チング素子ＱEP2 と抵抗ＲP1とダイオードＤP1と平滑用
コンデンサＣP1とからなる。また、正極性重畳回路部１
４Ｂは、逆極性用直流電源Ｅ2 と逆極性用スイッチング
素子ＱEN2 と抵抗ＲN1とダイオードＤN1と平滑用コンデ
ンサＣN1とからなる。
Ａと正極性重畳回路部１４Ｂとからなる。逆極性重畳回
路部１４Ａは、逆極性用直流電源Ｅ1 と逆極性用スイッ
チング素子ＱEP2 と抵抗ＲP1とダイオードＤP1と平滑用
コンデンサＣP1とからなる。また、正極性重畳回路部１
４Ｂは、逆極性用直流電源Ｅ2 と逆極性用スイッチング
素子ＱEN2 と抵抗ＲN1とダイオードＤN1と平滑用コンデ
ンサＣN1とからなる。
【０００９】制御回路部３０は、２次インバータ部４の
正極性用スイッチング素子ＱEN1 に対して電圧ＶQN1 を
印加し、逆極性用スイッチング素子ＱEP1 に対して電圧
ＶQP 1 を印加し、正極性重畳回路部１４Ｂに対して電圧
ＶQN2 を印加し、逆極性重畳回路部１４Ａに対して電圧
ＶQP2 を印加するようになっている。上記以外の点は図
７の回路と同様である。
正極性用スイッチング素子ＱEN1 に対して電圧ＶQN1 を
印加し、逆極性用スイッチング素子ＱEP1 に対して電圧
ＶQP 1 を印加し、正極性重畳回路部１４Ｂに対して電圧
ＶQN2 を印加し、逆極性重畳回路部１４Ａに対して電圧
ＶQP2 を印加するようになっている。上記以外の点は図
７の回路と同様である。
【００１０】図１０は図９の各部の信号波形を示すタイ
ムチャートであり、（ａ）は溶接出力電圧ＶO を示し、
（ｂ）は溶接出力電流ＩO を示している。（ｃ），
（ｄ），（ｅ），（ｆ）は逆極性用スイッチング素子Ｑ
EP1 ，正極性用スイッチング素子ＱEN1 ，逆極性用スイ
ッチング素子ＱEP2 および正極性用スイッチング素子Ｑ
EN 2 のオンオフ状態を示している。（ｇ）は逆極性用ス
イッチング素子ＱEP2 に流れる電流ＩP2を示し、（ｈ）
は正極性用スイッチング素子ＱEN2 に流れる電流Ｉ N2を
示している。（ｉ）は平滑コンデンサＣEPの両端に生じ
る電圧ＶCPを示し、（ｊ）は平滑コンデンサＣENの両端
に生じる電圧ＶCNを示している。ＴEPは逆極性期間であ
り、ＴENは正極性期間であり、ＴPNは両期間ＴEPおよび
ＴENの和である。
ムチャートであり、（ａ）は溶接出力電圧ＶO を示し、
（ｂ）は溶接出力電流ＩO を示している。（ｃ），
（ｄ），（ｅ），（ｆ）は逆極性用スイッチング素子Ｑ
EP1 ，正極性用スイッチング素子ＱEN1 ，逆極性用スイ
ッチング素子ＱEP2 および正極性用スイッチング素子Ｑ
EN 2 のオンオフ状態を示している。（ｇ）は逆極性用ス
イッチング素子ＱEP2 に流れる電流ＩP2を示し、（ｈ）
は正極性用スイッチング素子ＱEN2 に流れる電流Ｉ N2を
示している。（ｉ）は平滑コンデンサＣEPの両端に生じ
る電圧ＶCPを示し、（ｊ）は平滑コンデンサＣENの両端
に生じる電圧ＶCNを示している。ＴEPは逆極性期間であ
り、ＴENは正極性期間であり、ＴPNは両期間ＴEPおよび
ＴENの和である。
【００１１】上記のデッドタイムは、正極性出力を行う
正極性用スイッチング素子ＱEN1 と逆極性出力を行う逆
極性用スイッチング素子ＱEP1 がともに非導通状態（Ｏ
ＦＦ状態）となる期間であり、スイッチング動作の遅れ
によって２次側インバータ部４の正極性出力を行う正極
性用スイッチング素子ＱEN1 と逆極性出力を行う逆極性
用スイッチング素子ＱEP1 がともに導通状態（ＯＮ状
態）となり、スイッチング素子ＱEN1 ，ＱEP1 を破壊す
ることを防止するために設けられている。
正極性用スイッチング素子ＱEN1 と逆極性出力を行う逆
極性用スイッチング素子ＱEP1 がともに非導通状態（Ｏ
ＦＦ状態）となる期間であり、スイッチング動作の遅れ
によって２次側インバータ部４の正極性出力を行う正極
性用スイッチング素子ＱEN1 と逆極性出力を行う逆極性
用スイッチング素子ＱEP1 がともに導通状態（ＯＮ状
態）となり、スイッチング素子ＱEN1 ，ＱEP1 を破壊す
ることを防止するために設けられている。
【００１２】図８において、（ｃ）は、同図（ａ），
（ｂ）のような正極性期間出力信号ＥＮおよび逆極性期
間出力信号ＥＰを正極性用スイッチング素子ＱEN1 およ
び逆極性用スイッチング素子ＱEP1 のゲートへ与えたと
きの溶接出力電流ＩO を示し、（ｄ）はアーク・短絡検
出部１１から出力されるアーク・短絡判別信号Ａ／Ｓを
示している。Ａはアーク信号で、Ｓは短絡信号である。
（ｂ）のような正極性期間出力信号ＥＮおよび逆極性期
間出力信号ＥＰを正極性用スイッチング素子ＱEN1 およ
び逆極性用スイッチング素子ＱEP1 のゲートへ与えたと
きの溶接出力電流ＩO を示し、（ｄ）はアーク・短絡検
出部１１から出力されるアーク・短絡判別信号Ａ／Ｓを
示している。Ａはアーク信号で、Ｓは短絡信号である。
【００１３】図８から、正極性用スイッチング素子Ｑ
EN1 と逆極性用スイッチング素子ＱEP1 がともに非導通
状態（ＯＦＦ状態）となる期間（デッドタイム）ｔ1 に
おいて、アーク・短絡検出部１１が消耗電極式交流アー
ク溶接機の状態を誤判定してアーク・短絡判別信号Ａ／
Ｓを短絡信号Ｓの状態とし、これによって極性反転の際
に、つまり正極性期間から逆極性期間への切り替え、あ
るいは逆極性期間から正極性期間への切り替えの際に、
短絡解除のための短絡電流抑制制御（ディップ制御）が
動作して、溶接出力電流ＩO の立ち上がりを抑制して短
絡解除後にパルス電流とする制御が行われる。このよう
な誤判定が生じるのは、デッドタイムの期間ｔ1 におい
て、出力端子６に現れる溶接出力電圧ＶO が短絡時と同
様に零になるからである。
EN1 と逆極性用スイッチング素子ＱEP1 がともに非導通
状態（ＯＦＦ状態）となる期間（デッドタイム）ｔ1 に
おいて、アーク・短絡検出部１１が消耗電極式交流アー
ク溶接機の状態を誤判定してアーク・短絡判別信号Ａ／
Ｓを短絡信号Ｓの状態とし、これによって極性反転の際
に、つまり正極性期間から逆極性期間への切り替え、あ
るいは逆極性期間から正極性期間への切り替えの際に、
短絡解除のための短絡電流抑制制御（ディップ制御）が
動作して、溶接出力電流ＩO の立ち上がりを抑制して短
絡解除後にパルス電流とする制御が行われる。このよう
な誤判定が生じるのは、デッドタイムの期間ｔ1 におい
て、出力端子６に現れる溶接出力電圧ＶO が短絡時と同
様に零になるからである。
【００１４】なお、短絡解除のための短絡電流抑制制御
（ディップ制御）は、上記した極性反転の時だけでな
く、当然出力端子６が短絡状態となったときに動作し、
短絡を解除する動作を行うものであり、溶接ワイヤ８と
被溶接物である母材１０が接触短絡して短絡時の電流立
ち上がりによるスパッタ発生を抑制し、短絡から円滑に
アーク再生を可能とするものである。
（ディップ制御）は、上記した極性反転の時だけでな
く、当然出力端子６が短絡状態となったときに動作し、
短絡を解除する動作を行うものであり、溶接ワイヤ８と
被溶接物である母材１０が接触短絡して短絡時の電流立
ち上がりによるスパッタ発生を抑制し、短絡から円滑に
アーク再生を可能とするものである。
【００１５】上記したように、従来の消耗電極式交流ア
ーク溶接では、溶接アークが極性反転する毎に消弧し、
再アーク発生をする形態をとるため、極性反転の際、ア
ーク発生中であっても、アーク・短絡検出部１１にて、
溶接ワイヤ８と被溶接物である母材１０が接触短絡して
いると誤判定して短絡信号Ｓを出力することにより、短
絡電流抑制制御（ディップ制御）が駆動し、極性反転時
の電流立ち上がりが抑制されて円滑な極性反転が困難と
なり、アーク切れが発生して不安定なアークとなること
が多い。
ーク溶接では、溶接アークが極性反転する毎に消弧し、
再アーク発生をする形態をとるため、極性反転の際、ア
ーク発生中であっても、アーク・短絡検出部１１にて、
溶接ワイヤ８と被溶接物である母材１０が接触短絡して
いると誤判定して短絡信号Ｓを出力することにより、短
絡電流抑制制御（ディップ制御）が駆動し、極性反転時
の電流立ち上がりが抑制されて円滑な極性反転が困難と
なり、アーク切れが発生して不安定なアークとなること
が多い。
【００１６】
【発明が解決しようとする課題】上記した従来の消耗電
極式交流アーク溶接機の制御方法では、溶接アークが極
性反転の際、つまりアークが消弧する際に、アーク・短
絡検出部１１が溶接ワイヤ８と被溶接物である母材１０
との間においてアーク発生中であるにもかかわらず接触
短絡であると誤判定し短絡信号Ｓを出力するため、極性
反転の際に、短絡解除のための短絡電流抑制制御（ディ
ップ制御）が動作し電流立ち上がりを抑制して、円滑な
極性反転が困難となりアーク切れが多発して不安定なア
ークとなるという問題を有していた。
極式交流アーク溶接機の制御方法では、溶接アークが極
性反転の際、つまりアークが消弧する際に、アーク・短
絡検出部１１が溶接ワイヤ８と被溶接物である母材１０
との間においてアーク発生中であるにもかかわらず接触
短絡であると誤判定し短絡信号Ｓを出力するため、極性
反転の際に、短絡解除のための短絡電流抑制制御（ディ
ップ制御）が動作し電流立ち上がりを抑制して、円滑な
極性反転が困難となりアーク切れが多発して不安定なア
ークとなるという問題を有していた。
【００１７】この発明の目的は、極性反転時におけるア
ーク切れによるアーク不安定等の溶接欠陥を解消し、円
滑な極性反転をすることができる消耗電極式交流アーク
溶接機の制御方法を提供することである。
ーク切れによるアーク不安定等の溶接欠陥を解消し、円
滑な極性反転をすることができる消耗電極式交流アーク
溶接機の制御方法を提供することである。
【００１８】
【課題を解決するための手段】請求項１記載の消耗電極
式交流アーク溶接機の制御方法は、消耗電極である溶接
ワイヤと被溶接物である母材との間に、溶接ワイヤがプ
ラス極性である逆極性期間と溶接ワイヤがマイナス極性
である正極性期間とをデッドタイムを挟んで交互に繰り
返す交流電圧を印加することによりアーク溶接を行い、
溶接ワイヤが母材に接触短絡しているかアークを発生し
ているかを溶接ワイヤと母材の間に現れる電圧値から判
別し、接触短絡と判別したときに短絡電流を抑制するよ
うに溶接出力電流を制御する際に、デッドタイムとその
後に続く所定の遅延時間の間、接触短絡かアーク発生か
の判別結果をアーク発生に強制的に固定することを特徴
とする。
式交流アーク溶接機の制御方法は、消耗電極である溶接
ワイヤと被溶接物である母材との間に、溶接ワイヤがプ
ラス極性である逆極性期間と溶接ワイヤがマイナス極性
である正極性期間とをデッドタイムを挟んで交互に繰り
返す交流電圧を印加することによりアーク溶接を行い、
溶接ワイヤが母材に接触短絡しているかアークを発生し
ているかを溶接ワイヤと母材の間に現れる電圧値から判
別し、接触短絡と判別したときに短絡電流を抑制するよ
うに溶接出力電流を制御する際に、デッドタイムとその
後に続く所定の遅延時間の間、接触短絡かアーク発生か
の判別結果をアーク発生に強制的に固定することを特徴
とする。
【００１９】上記構成により、溶接ワイヤと母材の間に
加えられる交流電圧の極性が反転する際に、デッドタイ
ムとその後に続く所定の遅延時間の間、接触短絡かアー
ク発生かの判別結果をアーク発生に強制的に固定するの
で、溶接ワイヤと母材との間において、アーク発生中で
あるにもかかわらず接触短絡であると誤判定し、その結
果短絡電流抑制制御（ディップ制御）が動作して極性反
転時の電流の立ち上がりを抑制するということはなくな
り、極性反転時の電流立ち上がりを急峻にしてパルス電
流に移行し、円滑な極性反転が可能となり安定したアー
クを発生させることができる。
加えられる交流電圧の極性が反転する際に、デッドタイ
ムとその後に続く所定の遅延時間の間、接触短絡かアー
ク発生かの判別結果をアーク発生に強制的に固定するの
で、溶接ワイヤと母材との間において、アーク発生中で
あるにもかかわらず接触短絡であると誤判定し、その結
果短絡電流抑制制御（ディップ制御）が動作して極性反
転時の電流の立ち上がりを抑制するということはなくな
り、極性反転時の電流立ち上がりを急峻にしてパルス電
流に移行し、円滑な極性反転が可能となり安定したアー
クを発生させることができる。
【００２０】請求項２記載の消耗電極式交流アーク溶接
機の制御方法は、消耗電極である溶接ワイヤと被溶接物
である母材との間に、溶接ワイヤがプラス極性である逆
極性期間と溶接ワイヤがマイナス極性である正極性期間
とをデッドタイムを挟んで交互に繰り返す交流電圧を印
加することによりアーク溶接を行い、溶接ワイヤが母材
に接触短絡しているかアークを発生しているかを溶接ワ
イヤと母材の間に現れる電圧値から判別し、接触短絡と
判別したときに短絡電流を抑制するように溶接出力電流
を制御する際に、デッドタイムとその後に続く所定の遅
延時間の間、デッドタイムの直前における接触短絡かア
ーク発生かの判別結果を保持することを特徴とする。
機の制御方法は、消耗電極である溶接ワイヤと被溶接物
である母材との間に、溶接ワイヤがプラス極性である逆
極性期間と溶接ワイヤがマイナス極性である正極性期間
とをデッドタイムを挟んで交互に繰り返す交流電圧を印
加することによりアーク溶接を行い、溶接ワイヤが母材
に接触短絡しているかアークを発生しているかを溶接ワ
イヤと母材の間に現れる電圧値から判別し、接触短絡と
判別したときに短絡電流を抑制するように溶接出力電流
を制御する際に、デッドタイムとその後に続く所定の遅
延時間の間、デッドタイムの直前における接触短絡かア
ーク発生かの判別結果を保持することを特徴とする。
【００２１】上記構成により、溶接ワイヤと母材の間に
加えられる交流電圧の極性が反転する際に、デッドタイ
ムとその後に続く所定の遅延時間の間、デッドタイムの
直前における接触短絡かアーク発生かの判別結果を保持
するので、溶接ワイヤと母材との間において、アーク発
生中であるにもかかわらず接触短絡であると誤判定し、
その結果短絡電流抑制制御（ディップ制御）が動作して
極性反転時の電流の立ち上がりを抑制するということは
なくなり、極性反転時の電流立ち上がりを急峻にしてパ
ルス電流に移行し、円滑な極性反転が可能となり安定し
たアークを発生させることができる。しかも、極性反転
の直前において接触短絡が生じていた場合において、デ
ッドタイムに入った途端に短絡電流抑制制御（ディップ
制御）が停止するという不都合もなくなる。
加えられる交流電圧の極性が反転する際に、デッドタイ
ムとその後に続く所定の遅延時間の間、デッドタイムの
直前における接触短絡かアーク発生かの判別結果を保持
するので、溶接ワイヤと母材との間において、アーク発
生中であるにもかかわらず接触短絡であると誤判定し、
その結果短絡電流抑制制御（ディップ制御）が動作して
極性反転時の電流の立ち上がりを抑制するということは
なくなり、極性反転時の電流立ち上がりを急峻にしてパ
ルス電流に移行し、円滑な極性反転が可能となり安定し
たアークを発生させることができる。しかも、極性反転
の直前において接触短絡が生じていた場合において、デ
ッドタイムに入った途端に短絡電流抑制制御（ディップ
制御）が停止するという不都合もなくなる。
【００２２】
〔第１の実施の形態〕以下、この発明の第１の実施の形
態について図面を参照しながら説明する。図１にこの発
明の第１の実施の形態における消耗電極式交流アーク溶
接機の主回路および制御回路の回路ブロック図を示す。
図１において、１は３相交流電源からの交流アーク溶接
機の電源入力端子、２は１次インバータ部、３は溶接用
トランス、４は２次インバータ部、５は電流制限用のリ
アクトル、６は交流アーク溶接機の出力端子、７は通電
用コンタクトチップ、８は通電用コンタクトチップ７か
ら繰り出される消耗電極である溶接ワイヤ、９は溶接ア
ーク、１０は被溶接物である母材であり、以上が本実施
の形態における消耗電極式交流アーク溶接機の主回路部
分である。
態について図面を参照しながら説明する。図１にこの発
明の第１の実施の形態における消耗電極式交流アーク溶
接機の主回路および制御回路の回路ブロック図を示す。
図１において、１は３相交流電源からの交流アーク溶接
機の電源入力端子、２は１次インバータ部、３は溶接用
トランス、４は２次インバータ部、５は電流制限用のリ
アクトル、６は交流アーク溶接機の出力端子、７は通電
用コンタクトチップ、８は通電用コンタクトチップ７か
ら繰り出される消耗電極である溶接ワイヤ、９は溶接ア
ーク、１０は被溶接物である母材であり、以上が本実施
の形態における消耗電極式交流アーク溶接機の主回路部
分である。
【００２３】１２はフィードバック制御のために溶接出
力電流ＩO を検出する溶接出力電流検出部である。１３
は２次側インバータ部４の逆極性用スイッチング素子Ｑ
EP1，正極性用スイッチング素子ＱEN1 のオンオフを制
御する２次インバータ制御部である。１４は極性反転を
円滑に行うための再点弧重畳電圧ＶEP，ＶENを印加する
重畳回路部である。１５は各制御を円滑かつ適切に実施
させるための演算制御部である。１６は溶接電流設定
器、１７は溶接電圧設定器、１８は正極性比率（消耗電
極である溶接ワイヤ８がマイナス極性である期間の比
率）を設定する正極性比率設定器である。１９は１次側
インバータ部２を制御する１次インバータ制御部であ
る。２０はデッドタイムとその後に続く所定の遅延時間
の間デッドタイム遅延信号Ｘをハイレベルとするデッド
タイム遅延信号出力制御部であり、２１は出力端子６に
現れる溶接出力電圧ＶO の大きさから、溶接ワイヤ８が
母材１０に接触短絡しているかアークを発生しているか
を判別し、アーク・短絡判別信号Ａ／Ｓを出力するとと
もに、デッドタイム遅延信号出力制御部２０のデッドタ
イム遅延信号Ｘがハイレベルの期間、アーク・短絡判別
信号Ａ／Ｓをアーク信号Ａの状態に強制的に固定するア
ーク・短絡検出部である。以上が本実施の形態における
消耗電極式交流アーク溶接機の制御回路部分であり、ア
ーク・短絡検出部２１が従来のアーク・短絡検出部１１
から変更されている点と、デッドタイム遅延信号出力制
御部２０を追加した点が従来例と異なる。このデッドタ
イム遅延信号出力制御部２０は、演算制御部１５が計数
を開始して順次ＥＮ比率をＥＮ比率設定器１８の設定値
となるように２次インバータ制御部１３および重畳回路
部１４に指令を出力するときに、同時に演算制御部１５
から指令が与えられる。
力電流ＩO を検出する溶接出力電流検出部である。１３
は２次側インバータ部４の逆極性用スイッチング素子Ｑ
EP1，正極性用スイッチング素子ＱEN1 のオンオフを制
御する２次インバータ制御部である。１４は極性反転を
円滑に行うための再点弧重畳電圧ＶEP，ＶENを印加する
重畳回路部である。１５は各制御を円滑かつ適切に実施
させるための演算制御部である。１６は溶接電流設定
器、１７は溶接電圧設定器、１８は正極性比率（消耗電
極である溶接ワイヤ８がマイナス極性である期間の比
率）を設定する正極性比率設定器である。１９は１次側
インバータ部２を制御する１次インバータ制御部であ
る。２０はデッドタイムとその後に続く所定の遅延時間
の間デッドタイム遅延信号Ｘをハイレベルとするデッド
タイム遅延信号出力制御部であり、２１は出力端子６に
現れる溶接出力電圧ＶO の大きさから、溶接ワイヤ８が
母材１０に接触短絡しているかアークを発生しているか
を判別し、アーク・短絡判別信号Ａ／Ｓを出力するとと
もに、デッドタイム遅延信号出力制御部２０のデッドタ
イム遅延信号Ｘがハイレベルの期間、アーク・短絡判別
信号Ａ／Ｓをアーク信号Ａの状態に強制的に固定するア
ーク・短絡検出部である。以上が本実施の形態における
消耗電極式交流アーク溶接機の制御回路部分であり、ア
ーク・短絡検出部２１が従来のアーク・短絡検出部１１
から変更されている点と、デッドタイム遅延信号出力制
御部２０を追加した点が従来例と異なる。このデッドタ
イム遅延信号出力制御部２０は、演算制御部１５が計数
を開始して順次ＥＮ比率をＥＮ比率設定器１８の設定値
となるように２次インバータ制御部１３および重畳回路
部１４に指令を出力するときに、同時に演算制御部１５
から指令が与えられる。
【００２４】図２はアーク・短絡検出部２１の具体的な
構成およびデッドタイム遅延信号出力制御部２０を示す
ブロック図である。図２において、消耗電極式交流アー
ク溶接機の２次インバータ部４の正極性出力を行う正極
性用スイッチング素子ＱEN1の駆動信号である正極性出
力信号ＥＮと逆極性出力を行う逆極性用スイッチング素
子ＱEP1 の駆動信号である逆極性出力信号ＥＰがデッド
タイム遅延信号出力制御部２０に入力され、デッドタイ
ム遅延信号出力制御部２０よりデッドタイム遅延信号Ｘ
が出力される。そして、出力されたデッドタイム遅延信
号Ｘと消耗電極式交流溶接機の溶接出力電圧ＶO の論理
素子２１ａによるＯＲ論理でアーク・短絡検出信号Ａ／
Ｓを出力する。つまり、溶接出力電圧ＶO が論理素子２
１ａの入力しきい値より高いとき、またはデッドタイム
遅延信号Ｘがハイレベルのときにアーク信号Ａ（ハイレ
ベル）を出力し、溶接出力電圧ＶO が論理素子２１ａの
入力しきい値より低くかつデッドタイム遅延信号Ｘがロ
ーレベルのときに短絡信号Ｓ（ローレベル）を出力す
る。言い換えると、溶接出力電圧ＶO がしきい値より低
いときは短絡信号Ｓを出力し、しきい値より高いときは
アーク信号Ａを出力し、デッドタイム遅延信号Ｘがハイ
レベル（デッドタイムとその後に続く所定の遅延時間の
間）になると、アーク・短絡判別信号Ａ／Ｓをアーク信
号Ａの状態に強制的に固定する。
構成およびデッドタイム遅延信号出力制御部２０を示す
ブロック図である。図２において、消耗電極式交流アー
ク溶接機の２次インバータ部４の正極性出力を行う正極
性用スイッチング素子ＱEN1の駆動信号である正極性出
力信号ＥＮと逆極性出力を行う逆極性用スイッチング素
子ＱEP1 の駆動信号である逆極性出力信号ＥＰがデッド
タイム遅延信号出力制御部２０に入力され、デッドタイ
ム遅延信号出力制御部２０よりデッドタイム遅延信号Ｘ
が出力される。そして、出力されたデッドタイム遅延信
号Ｘと消耗電極式交流溶接機の溶接出力電圧ＶO の論理
素子２１ａによるＯＲ論理でアーク・短絡検出信号Ａ／
Ｓを出力する。つまり、溶接出力電圧ＶO が論理素子２
１ａの入力しきい値より高いとき、またはデッドタイム
遅延信号Ｘがハイレベルのときにアーク信号Ａ（ハイレ
ベル）を出力し、溶接出力電圧ＶO が論理素子２１ａの
入力しきい値より低くかつデッドタイム遅延信号Ｘがロ
ーレベルのときに短絡信号Ｓ（ローレベル）を出力す
る。言い換えると、溶接出力電圧ＶO がしきい値より低
いときは短絡信号Ｓを出力し、しきい値より高いときは
アーク信号Ａを出力し、デッドタイム遅延信号Ｘがハイ
レベル（デッドタイムとその後に続く所定の遅延時間の
間）になると、アーク・短絡判別信号Ａ／Ｓをアーク信
号Ａの状態に強制的に固定する。
【００２５】図３は、デッドタイム遅延信号出力制御部
２０の具体的な構成を示すブロック図である。図３にお
いて、２０１は正極性出力信号ＥＮと逆極性出力信号Ｅ
Ｐの否定論理和をとる論理素子（ＮＯＲ論理）、２０２
は所定の遅延時間が設定されて論理素子２０１の出力信
号の後縁を遅延させる遅延回路である。この論理素子
（ＮＯＲ論理）２０１により、正極性出力信号ＥＮおよ
び逆極性出力信号ＥＰから論理結果信号Ｘ' が作成され
る。この論理結果信号Ｘ' が遅延回路２０２に通される
ことにより、先に述べたデッドタイム遅延信号Ｘが出力
される。
２０の具体的な構成を示すブロック図である。図３にお
いて、２０１は正極性出力信号ＥＮと逆極性出力信号Ｅ
Ｐの否定論理和をとる論理素子（ＮＯＲ論理）、２０２
は所定の遅延時間が設定されて論理素子２０１の出力信
号の後縁を遅延させる遅延回路である。この論理素子
（ＮＯＲ論理）２０１により、正極性出力信号ＥＮおよ
び逆極性出力信号ＥＰから論理結果信号Ｘ' が作成され
る。この論理結果信号Ｘ' が遅延回路２０２に通される
ことにより、先に述べたデッドタイム遅延信号Ｘが出力
される。
【００２６】
【表１】
【００２７】以上のように構成された消耗電極式交流ア
ーク溶接機について、図４を用いてその動作を説明す
る。図４において、（ａ）は図８（ａ）と同じ正極性期
間出力信号ＥＮであり、（ｂ）は図８（ｂ）と同じ逆極
性期間出力信号ＥＰである。（ｃ）はデッドタイム遅延
信号Ｘであり、正極性期間出力信号ＥＮおよび逆極性期
間出力信号ＥＰがともにローレベルの期間ｔ1 とその直
後の遅延時間ｔX の和の期間ハイレベルとなり、その他
の期間はローレベルとなっている。（ｄ）は溶接出力電
流ＩO で、図８（ｃ）の溶接出力電流ＩO に比べると、
デッドタイムにおける立ち上がり、立ち下がりが急峻に
なっている。（ｅ）はアーク・短絡判別信号Ａ／Ｓであ
り、図８（ｄ）の場合とは異なり、継続的にアーク信号
Ａ（ハイレベル）の状態となっている。ただし、この波
形は接触短絡が起きていないことを条件とする。
ーク溶接機について、図４を用いてその動作を説明す
る。図４において、（ａ）は図８（ａ）と同じ正極性期
間出力信号ＥＮであり、（ｂ）は図８（ｂ）と同じ逆極
性期間出力信号ＥＰである。（ｃ）はデッドタイム遅延
信号Ｘであり、正極性期間出力信号ＥＮおよび逆極性期
間出力信号ＥＰがともにローレベルの期間ｔ1 とその直
後の遅延時間ｔX の和の期間ハイレベルとなり、その他
の期間はローレベルとなっている。（ｄ）は溶接出力電
流ＩO で、図８（ｃ）の溶接出力電流ＩO に比べると、
デッドタイムにおける立ち上がり、立ち下がりが急峻に
なっている。（ｅ）はアーク・短絡判別信号Ａ／Ｓであ
り、図８（ｄ）の場合とは異なり、継続的にアーク信号
Ａ（ハイレベル）の状態となっている。ただし、この波
形は接触短絡が起きていないことを条件とする。
【００２８】まず、正極性出力を行う正極性用スイッチ
ング素子ＱEN1 と逆極性出力を行う逆極性用スイッチン
グ素子ＱEP1 がともに非導通状態（ＯＦＦ状態）となる
期間（デッドタイム）、つまり正極性出力信号ＥＮおよ
び逆極性出力信号ＥＰがともにローレベルとなる期間
（デッドタイム）ｔ1 に、遅延時間ｔX を付加したデッ
ドタイム遅延信号Ｘをデッドタイム遅延信号出力制御部
２０により作り、これをデッドタイム遅延期間ＴX とす
る。以下にデッドタイム遅延期間の式を示す。
ング素子ＱEN1 と逆極性出力を行う逆極性用スイッチン
グ素子ＱEP1 がともに非導通状態（ＯＦＦ状態）となる
期間（デッドタイム）、つまり正極性出力信号ＥＮおよ
び逆極性出力信号ＥＰがともにローレベルとなる期間
（デッドタイム）ｔ1 に、遅延時間ｔX を付加したデッ
ドタイム遅延信号Ｘをデッドタイム遅延信号出力制御部
２０により作り、これをデッドタイム遅延期間ＴX とす
る。以下にデッドタイム遅延期間の式を示す。
【００２９】（デッドタイム遅延期間）＝（デッドタイ
ム）＋（遅延時間） つまり、 ＴX ＝ｔ1 ＋ｔX （極性反転時） 上記においては、デッドタイムだけでなく、その直後の
遅延時間ｔX も、強制的にアーク信号Ａの状態にしてい
ますが、その理由について説明する。デッドタイム時の
みアーク信号とした場合、制御の誤差において、デッド
タイムの切り換わり時にアーク短絡信号を出力する可能
性、つまり誤判定の可能性があるため、遅延時間を設
け、その間もアーク判定とするのである。
ム）＋（遅延時間） つまり、 ＴX ＝ｔ1 ＋ｔX （極性反転時） 上記においては、デッドタイムだけでなく、その直後の
遅延時間ｔX も、強制的にアーク信号Ａの状態にしてい
ますが、その理由について説明する。デッドタイム時の
みアーク信号とした場合、制御の誤差において、デッド
タイムの切り換わり時にアーク短絡信号を出力する可能
性、つまり誤判定の可能性があるため、遅延時間を設
け、その間もアーク判定とするのである。
【００３０】このデッドタイム遅延期間ＴX 中は、アー
ク・短絡検出部２１が溶接ワイヤ８と被溶接物である母
材１０との間において、アーク発生中であるにもかかわ
らず短絡接触していると誤判定して短絡信号Ｓを出力
し、短絡電流抑制制御（ディップ制御）が動作して極性
反転時の電流の立ち上がりを抑制することがないよう
に、アーク・短絡検出部２１から出力されるアーク・短
絡検出信号Ａ／Ｓを強制的にアーク信号Ａを出力する状
態とし、極性反転時の電流の立ち上がりを急峻として瞬
時にパルス電流とすることができる。
ク・短絡検出部２１が溶接ワイヤ８と被溶接物である母
材１０との間において、アーク発生中であるにもかかわ
らず短絡接触していると誤判定して短絡信号Ｓを出力
し、短絡電流抑制制御（ディップ制御）が動作して極性
反転時の電流の立ち上がりを抑制することがないよう
に、アーク・短絡検出部２１から出力されるアーク・短
絡検出信号Ａ／Ｓを強制的にアーク信号Ａを出力する状
態とし、極性反転時の電流の立ち上がりを急峻として瞬
時にパルス電流とすることができる。
【００３１】この実施の形態によれば、溶接ワイヤ８と
母材１０の間に加えられる交流電圧の極性が反転する際
に、デッドタイムとその後に続く所定の遅延時間の間、
接触短絡かアーク発生かの判別結果をアーク発生に強制
的に固定するので、溶接ワイヤ８と母材１０との間にお
いて、アーク発生中であるにもかかわらず接触短絡であ
ると誤判定し、その結果短絡電流抑制制御（ディップ制
御）が動作して極性反転時の電流の立ち上がりを抑制す
るということはなくなり、極性反転時の電流立ち上がり
を急峻にしてパルス電流に移行し、円滑な極性反転が可
能となり安定したアークを発生させることができる。
母材１０の間に加えられる交流電圧の極性が反転する際
に、デッドタイムとその後に続く所定の遅延時間の間、
接触短絡かアーク発生かの判別結果をアーク発生に強制
的に固定するので、溶接ワイヤ８と母材１０との間にお
いて、アーク発生中であるにもかかわらず接触短絡であ
ると誤判定し、その結果短絡電流抑制制御（ディップ制
御）が動作して極性反転時の電流の立ち上がりを抑制す
るということはなくなり、極性反転時の電流立ち上がり
を急峻にしてパルス電流に移行し、円滑な極性反転が可
能となり安定したアークを発生させることができる。
【００３２】（第２の実施の形態）以下、この発明の第
２の実施の形態について図面を参照しながら説明する。
図５にアーク・短絡検出部２２の具体的な構成を示す。
図５において、ＶO は溶接電圧で、Ｘはデッドタイム遅
延信号で、Ａ／Ｓはアーク・短絡検出信号で、以上は図
２の構成と同様なものである。図２の構成と異なるのは
アーク・短絡検出信号Ａ／Ｓを出力するアーク・短絡検
出部２２を、Ｄフリップフロップ２２ａと論理素子（Ａ
ＮＤ論理）２２ｂと論理素子（ＯＲ論理）２２ｃとを用
いて、デッドタイムおよびその直後の所定の遅延時間の
間は、極性反転直前のアーク・短絡状態に準ずるように
した点である。つまり、アーク・短絡検出部２２は、極
性反転直前のアーク・短絡判別信号Ａ／Ｓの状態をデッ
ドタイムおよびその直後の所定の遅延時間の間、保持す
るようにしたもので、その他の構成は図１の実施の形態
と同様である。
２の実施の形態について図面を参照しながら説明する。
図５にアーク・短絡検出部２２の具体的な構成を示す。
図５において、ＶO は溶接電圧で、Ｘはデッドタイム遅
延信号で、Ａ／Ｓはアーク・短絡検出信号で、以上は図
２の構成と同様なものである。図２の構成と異なるのは
アーク・短絡検出信号Ａ／Ｓを出力するアーク・短絡検
出部２２を、Ｄフリップフロップ２２ａと論理素子（Ａ
ＮＤ論理）２２ｂと論理素子（ＯＲ論理）２２ｃとを用
いて、デッドタイムおよびその直後の所定の遅延時間の
間は、極性反転直前のアーク・短絡状態に準ずるように
した点である。つまり、アーク・短絡検出部２２は、極
性反転直前のアーク・短絡判別信号Ａ／Ｓの状態をデッ
ドタイムおよびその直後の所定の遅延時間の間、保持す
るようにしたもので、その他の構成は図１の実施の形態
と同様である。
【００３３】上記のように構成されたアーク・短絡検出
部１１について、図６を参照しながら、以下その動作を
説明する。図６において、（ａ）はデッドタイム遅延信
号Ｘを示し、（ｂ）は溶接出力電圧ＶO を示し、（ｃ）
はＤフリップフロップ２２ａの出力信号Ｑを示し、
（ｄ）は論理素子２２ｂの反転出力信号Ｑ’を示し、
（ｅ）はアーク・短絡判別信号Ａ／Ｓを示している。
部１１について、図６を参照しながら、以下その動作を
説明する。図６において、（ａ）はデッドタイム遅延信
号Ｘを示し、（ｂ）は溶接出力電圧ＶO を示し、（ｃ）
はＤフリップフロップ２２ａの出力信号Ｑを示し、
（ｄ）は論理素子２２ｂの反転出力信号Ｑ’を示し、
（ｅ）はアーク・短絡判別信号Ａ／Ｓを示している。
【００３４】動作について説明すると、まず、溶接出力
電圧ＶO とデッドタイム遅延信号Ｘを各々Ｄフリップフ
ロップ２２ａのデータ入力端子Ｄとクロック入力端子Ｃ
Ｋとそれぞれに入力し、このＤフリップフロップ２２ａ
の出力信号Ｑとデッドタイム遅延信号ＸとのＡＮＤ論理
を論理素子２２ｂによってとり、このＡＮＤ論理の結果
Ｑ' と溶接出力電圧ＶO の論理素子２２ｃによるＯＲ論
理により、図６のアーク・短絡検出部２１の制御タイミ
ング図に示すように、溶接出力電圧ＶO が極性反転直前
でアーク発生中と判別した場合は、その後のデッドタイ
ムおよびその直後の遅延時間の期間はアーク・短絡検出
信号Ａ／Ｓをアーク状態（アーク信号Ｓの状態）とし、
極性反転直前より出力溶接電圧ＶO が短絡であると判別
した場合は、同様の期間アーク・短絡検出信号Ａ／Ｓを
短絡状態（短絡信号Ｓの状態）とする。なお、Ｍはデッ
ドタイムで、溶接出力電圧ＶO が零になっている期間で
ある。
電圧ＶO とデッドタイム遅延信号Ｘを各々Ｄフリップフ
ロップ２２ａのデータ入力端子Ｄとクロック入力端子Ｃ
Ｋとそれぞれに入力し、このＤフリップフロップ２２ａ
の出力信号Ｑとデッドタイム遅延信号ＸとのＡＮＤ論理
を論理素子２２ｂによってとり、このＡＮＤ論理の結果
Ｑ' と溶接出力電圧ＶO の論理素子２２ｃによるＯＲ論
理により、図６のアーク・短絡検出部２１の制御タイミ
ング図に示すように、溶接出力電圧ＶO が極性反転直前
でアーク発生中と判別した場合は、その後のデッドタイ
ムおよびその直後の遅延時間の期間はアーク・短絡検出
信号Ａ／Ｓをアーク状態（アーク信号Ｓの状態）とし、
極性反転直前より出力溶接電圧ＶO が短絡であると判別
した場合は、同様の期間アーク・短絡検出信号Ａ／Ｓを
短絡状態（短絡信号Ｓの状態）とする。なお、Ｍはデッ
ドタイムで、溶接出力電圧ＶO が零になっている期間で
ある。
【００３５】以上のように、アーク・短絡判別信号Ａ／
Ｓを、Ｄフリップフロップ２２ａと論理素子２２ｂ，２
２ｃとを用いることにより極性反転直前のアーク・短絡
状態に準ずること、つまり極性反転直前におけるアーク
・短絡判別信号Ａ／Ｓの状態を保持することができる。
言い換えると、極性反転直前でアーク発生しているとき
は、アーク発生の状態を保持し、極性反転直前に短絡が
生じると、短絡の状態を保持する。
Ｓを、Ｄフリップフロップ２２ａと論理素子２２ｂ，２
２ｃとを用いることにより極性反転直前のアーク・短絡
状態に準ずること、つまり極性反転直前におけるアーク
・短絡判別信号Ａ／Ｓの状態を保持することができる。
言い換えると、極性反転直前でアーク発生しているとき
は、アーク発生の状態を保持し、極性反転直前に短絡が
生じると、短絡の状態を保持する。
【００３６】上記構成により、溶接ワイヤ８と母材１０
の間に加えられる交流電圧の極性が反転する際に、デッ
ドタイムとその後に続く所定の遅延時間の間、デッドタ
イムの直前における接触短絡かアーク発生かの判別結果
を保持するので、溶接ワイヤ８と母材１０との間におい
て、アーク発生中であるにもかかわらず接触短絡である
と誤判定し、その結果短絡電流抑制制御（ディップ制
御）が動作して極性反転時の電流の立ち上がりを抑制す
るということはなくなり、極性反転時の電流立ち上がり
を急峻にしてパルス電流に移行し、円滑な極性反転が可
能となり安定したアークを発生させることができる。し
かも、極性反転の直前において接触短絡が生じていた場
合において、デッドタイムに入った途端に短絡電流抑制
制御（ディップ制御）が停止するという不都合もなくな
る。
の間に加えられる交流電圧の極性が反転する際に、デッ
ドタイムとその後に続く所定の遅延時間の間、デッドタ
イムの直前における接触短絡かアーク発生かの判別結果
を保持するので、溶接ワイヤ８と母材１０との間におい
て、アーク発生中であるにもかかわらず接触短絡である
と誤判定し、その結果短絡電流抑制制御（ディップ制
御）が動作して極性反転時の電流の立ち上がりを抑制す
るということはなくなり、極性反転時の電流立ち上がり
を急峻にしてパルス電流に移行し、円滑な極性反転が可
能となり安定したアークを発生させることができる。し
かも、極性反転の直前において接触短絡が生じていた場
合において、デッドタイムに入った途端に短絡電流抑制
制御（ディップ制御）が停止するという不都合もなくな
る。
【００３７】
【発明の効果】請求項１記載の消耗電極式交流アーク溶
接機の制御方法によれば、極性反転時においてアーク・
短絡検出部がアーク発生中であるにもかかわらず溶接ワ
イヤと被溶接物である母材が接触短絡であると誤判定
し、短絡信号を出力して短絡電流抑制制御（ディップ制
御）により電流の立ち上がりが抑制されてアーク切れが
発生し極性反転が困難となりアークが不安定となること
はなく、電流の立ち上がりが急峻となり瞬時にパルス電
流となるためアーク切れもなく円滑な極性反転が可能と
なり、指向性の良い安定したアークを実現できるもので
ある。
接機の制御方法によれば、極性反転時においてアーク・
短絡検出部がアーク発生中であるにもかかわらず溶接ワ
イヤと被溶接物である母材が接触短絡であると誤判定
し、短絡信号を出力して短絡電流抑制制御（ディップ制
御）により電流の立ち上がりが抑制されてアーク切れが
発生し極性反転が困難となりアークが不安定となること
はなく、電流の立ち上がりが急峻となり瞬時にパルス電
流となるためアーク切れもなく円滑な極性反転が可能と
なり、指向性の良い安定したアークを実現できるもので
ある。
【００３８】請求項２記載の消耗電極式交流アーク溶接
機の制御方法によれば、極性反転時においてアーク・短
絡検出部がアーク発生中であるにもかかわらず溶接ワイ
ヤと被溶接物である母材が接触短絡であると誤判定し、
短絡信号を出力して短絡電流抑制制御（ディップ制御）
により電流の立ち上がりが抑制されてアーク切れが発生
し極性反転が困難となりアークが不安定となることはな
く、電流の立ち上がりが急峻となり瞬時にパルス電流と
なるためアーク切れもなく円滑な極性反転が可能とな
り、指向性の良い安定したアークを実現できるものであ
る。しかも、極性反転の直前において接触短絡が生じて
いた場合において、デッドタイムに入った途端に短絡電
流抑制制御（ディップ制御）が停止するという不都合も
なくなる。
機の制御方法によれば、極性反転時においてアーク・短
絡検出部がアーク発生中であるにもかかわらず溶接ワイ
ヤと被溶接物である母材が接触短絡であると誤判定し、
短絡信号を出力して短絡電流抑制制御（ディップ制御）
により電流の立ち上がりが抑制されてアーク切れが発生
し極性反転が困難となりアークが不安定となることはな
く、電流の立ち上がりが急峻となり瞬時にパルス電流と
なるためアーク切れもなく円滑な極性反転が可能とな
り、指向性の良い安定したアークを実現できるものであ
る。しかも、極性反転の直前において接触短絡が生じて
いた場合において、デッドタイムに入った途端に短絡電
流抑制制御（ディップ制御）が停止するという不都合も
なくなる。
【図１】この発明の第１の実施の形態における消耗電極
式交流アーク溶接機の構成を示す回路ブロック図であ
る。
式交流アーク溶接機の構成を示す回路ブロック図であ
る。
【図２】この発明の第１の実施の形態におけるアーク・
短絡検出部の具体構成を示すブロック図である。
短絡検出部の具体構成を示すブロック図である。
【図３】この発明の第１の実施の形態におけるデッドタ
イム遅延信号出力制御部の具体構成を示すブロック図で
ある。
イム遅延信号出力制御部の具体構成を示すブロック図で
ある。
【図４】この発明の第１の実施の形態における消耗電極
式交流アーク溶接機による制御タイミング図である。
式交流アーク溶接機による制御タイミング図である。
【図５】この発明の第２の実施の形態におけるアーク・
短絡検出部の具体構成を示すブロック図である。
短絡検出部の具体構成を示すブロック図である。
【図６】この発明の第２の実施の形態における消耗電極
式交流アーク溶接機によるアーク・短絡検出信号の制御
タイミング図である。
式交流アーク溶接機によるアーク・短絡検出信号の制御
タイミング図である。
【図７】従来の消耗電極式交流アーク溶接機の構成を示
す回路ブロック図である。
す回路ブロック図である。
【図８】従来の消耗電極式交流アーク溶接機による制御
タイミング図である。
タイミング図である。
【図９】従来の消耗電極式交流アーク溶接機の構成を示
す回路図である。
す回路図である。
【図１０】図１０の消耗電極式交流アーク溶接機の各部
の信号のタイムチャートである。
の信号のタイムチャートである。
１ アーク溶接機の電源入力端子 ２ １次インバータ部 ３ 溶接用トランス ４ ２次インバータ部 ５ リアクトル ６ 溶接電源の出力端子 ７ 通電用コンタクトチップ ８ 消耗電極である溶接用ワイヤ ９ 溶接アーク １０ 被溶接物である母材 １１ アーク・短絡検出部 １２ 溶接電流検出部 １３ ２次インバータ制御部 １４ 重畳回路部 １５ 演算制御部 １６ 溶接電流設定器 １７ 溶接電圧設定器 １８ 正極性比率設定器 １９ １次インバータ制御部 ２０ デッドタイム遅延信号出力制御部 ２１ アーク・短絡検出部 ２１ａ 論理素子 ２２ アーク・短絡検出部 ２２ａ Ｄフリップフロップ ２２ｂ 論理素子 ２２ｃ 論理素子 ２３ 溶接電流検出器 ２０１ 論理素子（ＮＯＲ論理） ２０２ 遅延回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−266966（ＪＰ，Ａ) 特開 昭60−64767（ＪＰ，Ａ) 特開 昭57−56165（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) B23K 9/073 B23K 9/095 B23K 9/173
Claims (2)
- 【請求項１】 消耗電極である溶接ワイヤと被溶接物で
ある母材との間に、前記溶接ワイヤがプラス極性である
逆極性期間と前記溶接ワイヤがマイナス極性である正極
性期間とをデッドタイムを挟んで交互に繰り返す交流電
圧を印加することによりアーク溶接を行い、前記溶接ワ
イヤが前記母材に接触短絡しているかアークを発生して
いるかを前記溶接ワイヤと前記母材の間に現れる電圧値
から判別し、接触短絡と判別したときに短絡電流を抑制
するように溶接出力電流を制御する消耗電極式交流アー
ク溶接機の制御方法であって、 前記デッドタイムとその後に続く所定の遅延時間の間、
接触短絡かアーク発生かの判別結果をアーク発生に強制
的に固定することを特徴とする消耗電極式交流アーク溶
接機の制御方法。 - 【請求項２】 消耗電極である溶接ワイヤと被溶接物で
ある母材との間に、前記溶接ワイヤがプラス極性である
逆極性期間と前記溶接ワイヤがマイナス極性である正極
性期間とをデッドタイムを挟んで交互に繰り返す交流電
圧を印加することによりアーク溶接を行い、前記溶接ワ
イヤが前記母材に接触短絡しているかアークを発生して
いるかを前記溶接ワイヤと前記母材の間に現れる電圧値
から判別し、接触短絡と判別したときに短絡電流を抑制
するように溶接出力電流を制御する消耗電極式交流アー
ク溶接機の制御方法であって、 前記デッドタイムとその後に続く所定の遅延時間の間、
前記デッドタイムの直前における接触短絡かアーク発生
かの判別結果を保持することを特徴とする消耗電極式交
流アーク溶接機の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07275407A JP3110295B2 (ja) | 1995-10-24 | 1995-10-24 | 消耗電極式交流アーク溶接機の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07275407A JP3110295B2 (ja) | 1995-10-24 | 1995-10-24 | 消耗電極式交流アーク溶接機の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09108836A JPH09108836A (ja) | 1997-04-28 |
| JP3110295B2 true JP3110295B2 (ja) | 2000-11-20 |
Family
ID=17555073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07275407A Expired - Fee Related JP3110295B2 (ja) | 1995-10-24 | 1995-10-24 | 消耗電極式交流アーク溶接機の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110295B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3641174B2 (ja) * | 1999-11-24 | 2005-04-20 | 株式会社ダイヘン | 交流パルスアーク溶接の制御方法及び溶接電源装置 |
| US7105772B2 (en) * | 2003-03-24 | 2006-09-12 | Lincoln Global, Inc. | Arc welding system and method |
| AT501740B1 (de) | 2003-10-23 | 2006-11-15 | Fronius Int Gmbh | Verfahren zum steuern und/oder regeln eines schweissprozesses |
| AT501489B1 (de) | 2005-02-25 | 2009-07-15 | Fronius Int Gmbh | Verfahren zum steuern und/oder regeln eines schweissgerätes und schweissgerät |
| JPWO2021149570A1 (ja) * | 2020-01-23 | 2021-07-29 | ||
| CN112653337A (zh) * | 2020-12-24 | 2021-04-13 | 唐山松下产业机器有限公司 | 交流斩波控制电路、控制方法、装置及介质 |
-
1995
- 1995-10-24 JP JP07275407A patent/JP3110295B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09108836A (ja) | 1997-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4739641B2 (ja) | 短絡アーク溶接用電源装置及びロボット溶接装置 | |
| JP4916759B2 (ja) | 消耗電極交流パルスアーク溶接の極性切換制御方法 | |
| WO2006006350A1 (ja) | アーク溶接制御方法及びアーク溶接装置 | |
| JP2009072814A (ja) | 交流消耗電極短絡アーク溶接方法 | |
| JP2001150138A (ja) | 交流パルスアーク溶接の制御方法及び溶接電源装置 | |
| CN111989182A (zh) | 电弧焊接控制方法 | |
| JP4957519B2 (ja) | アーク溶接方法およびアーク溶接装置 | |
| JP3110295B2 (ja) | 消耗電極式交流アーク溶接機の制御方法 | |
| JP5879503B2 (ja) | アーク溶接制御方法およびアーク溶接装置 | |
| JP2010046692A (ja) | 交流アーク溶接電源 | |
| JP3458632B2 (ja) | 溶接電圧検出方法およびアーク溶接機 | |
| JP2022185998A (ja) | アーク溶接電源 | |
| JP3358080B2 (ja) | 極性切換制御方法および消耗電極式アーク溶接機 | |
| JP4211724B2 (ja) | アーク溶接制御方法及びアーク溶接装置 | |
| JP2010142824A (ja) | 交流アーク溶接方法 | |
| JP3445450B2 (ja) | 消耗電極式直流アーク溶接機 | |
| JP5349152B2 (ja) | 交流パルスアーク溶接制御方法 | |
| JP4661164B2 (ja) | 消耗電極式アーク溶接装置 | |
| JP2008068283A (ja) | 消耗電極アーク溶接電源の出力制御方法 | |
| JP3951931B2 (ja) | 溶接制御方法及び消耗電極式パルスアーク溶接装置 | |
| JP2686183B2 (ja) | 交流ｔｉｇ溶接機 | |
| JP2819607B2 (ja) | ミグ及びマグパルスアーク溶接方法 | |
| JP2010142825A (ja) | 交流アーク溶接方法 | |
| JPH03297564A (ja) | パルスアーク溶接機 | |
| WO2021251267A1 (ja) | 溶接装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |