JP3110163B2 - Ａｔｍコネクションレス通信システム - Google Patents
Ａｔｍコネクションレス通信システムInfo
- Publication number
- JP3110163B2 JP3110163B2 JP21037492A JP21037492A JP3110163B2 JP 3110163 B2 JP3110163 B2 JP 3110163B2 JP 21037492 A JP21037492 A JP 21037492A JP 21037492 A JP21037492 A JP 21037492A JP 3110163 B2 JP3110163 B2 JP 3110163B2
- Authority
- JP
- Japan
- Prior art keywords
- atm
- vpi
- data
- vci
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ (Asynchronous T
ransfer Mode) 交換機のコネクションレス通信装置に関
し、特にデータ通信サービスをＳＭＤＳ (Switched Mul
timegabit Daa Service)等を使って提供する際に、各通
信ノードを形成する前記交換機のパス接続の使用効率を
上げ、さらにはデータの宛先アドレスＤＡ (Destinatio
n Address)を一元的に管理することによってＤＡ管理テ
ーブル等の規模、ひいてはハードウェアの低減を図った
コネクションレス通信装置に関するものである。
ransfer Mode) 交換機のコネクションレス通信装置に関
し、特にデータ通信サービスをＳＭＤＳ (Switched Mul
timegabit Daa Service)等を使って提供する際に、各通
信ノードを形成する前記交換機のパス接続の使用効率を
上げ、さらにはデータの宛先アドレスＤＡ (Destinatio
n Address)を一元的に管理することによってＤＡ管理テ
ーブル等の規模、ひいてはハードウェアの低減を図った
コネクションレス通信装置に関するものである。
【０００２】
【従来の技術】米国ではＢ−ＩＳＤＮ (Broadband-ISD
N) 構築の一貫として、すでに米国内で普及しているビ
ルや事業所内のＰＣやＷＳを結ぶＬＡＮ (local Area N
etwork)同士を、その高速性を損なわずに都市地域内の
複数のビルや事業所間等でＬＡＮ接続する高速広帯域網
（ＭＡＮ ; Metropolitan Area Network）の構築が望ま
れている。このような状況に対応するため、米ベルコア
(Bellcore) で開発されたサービスがＳＭＤＳであって
ＳＭＤＳはＭビット／秒クラスのコネクションレス型デ
ータ交換サービスを提供するものである。
N) 構築の一貫として、すでに米国内で普及しているビ
ルや事業所内のＰＣやＷＳを結ぶＬＡＮ (local Area N
etwork)同士を、その高速性を損なわずに都市地域内の
複数のビルや事業所間等でＬＡＮ接続する高速広帯域網
（ＭＡＮ ; Metropolitan Area Network）の構築が望ま
れている。このような状況に対応するため、米ベルコア
(Bellcore) で開発されたサービスがＳＭＤＳであって
ＳＭＤＳはＭビット／秒クラスのコネクションレス型デ
ータ交換サービスを提供するものである。
【０００３】ＳＭＤＳのアクセスプロトコルはＳＩＰ
(SMDS Interface Protocol)と呼ばれるレベル１〜３の
３階層プロトコルから成り、レベル３フレームのＳＭＤ
Ｓユーザ・データ格納部分は９１８８オクテットと長く
ＬＡＮ等の大容量通信に適した仕様となっている。ま
た、レベル２においてそれは最終的に５３オクテットの
スロット単位に分割され、この５３オクテットのスロッ
トは５オクテットのヘッダ部分と４８オクテットのデー
タ部分から構成されＢ−ＩＳＤＮの基幹技術であるＡＴ
Ｍセルと同一仕様となっている。このことから、ＳＭＤ
Ｓを実現するための交換機としてはＡＴＭ交換機が使用
され、それによって将来は前記ＭＡＮはもとよりＢ−Ｉ
ＳＤＮによって全国的さらには国際的なデータ通信サー
ビスへと発展することが期待されている。
(SMDS Interface Protocol)と呼ばれるレベル１〜３の
３階層プロトコルから成り、レベル３フレームのＳＭＤ
Ｓユーザ・データ格納部分は９１８８オクテットと長く
ＬＡＮ等の大容量通信に適した仕様となっている。ま
た、レベル２においてそれは最終的に５３オクテットの
スロット単位に分割され、この５３オクテットのスロッ
トは５オクテットのヘッダ部分と４８オクテットのデー
タ部分から構成されＢ−ＩＳＤＮの基幹技術であるＡＴ
Ｍセルと同一仕様となっている。このことから、ＳＭＤ
Ｓを実現するための交換機としてはＡＴＭ交換機が使用
され、それによって将来は前記ＭＡＮはもとよりＢ−Ｉ
ＳＤＮによって全国的さらには国際的なデータ通信サー
ビスへと発展することが期待されている。
【０００４】図６には従来のコネクションレス型通信の
実施例が示されている。なお、コネクションレス型通信
とは、通常の発呼処理は行わず通信しようとするデータ
の先頭に宛先を入れて交換網にデータを送信する通信形
態をいう。図６の（ａ）に示す実施例１の場合、加入者
端末を収容する複数の加入者線インターフェィス部（Ｓ
ＩＮＦ）１１1 〜１１n ，１４1 〜１４n （ｎは整数）
はそれらに収容する端末から送出されたＡＴＭセルデー
タを終端し、そして各加入者線インターフェィス部が各
々個別に収容するＤＡ管理テーブルを使って前記終端さ
れたデータのＤＡアドレスからそのデータの接続先を検
索する。そして、その検索から得られたパス情報（ＶＰ
Ｉ／ＶＣＩ）によって後段のＡＴＭスイッチ（ＡＴＭ−
ＳＷ）１２，１３の接続制御を行い前記終端したデータ
を通信先へ再送出する。
実施例が示されている。なお、コネクションレス型通信
とは、通常の発呼処理は行わず通信しようとするデータ
の先頭に宛先を入れて交換網にデータを送信する通信形
態をいう。図６の（ａ）に示す実施例１の場合、加入者
端末を収容する複数の加入者線インターフェィス部（Ｓ
ＩＮＦ）１１1 〜１１n ，１４1 〜１４n （ｎは整数）
はそれらに収容する端末から送出されたＡＴＭセルデー
タを終端し、そして各加入者線インターフェィス部が各
々個別に収容するＤＡ管理テーブルを使って前記終端さ
れたデータのＤＡアドレスからそのデータの接続先を検
索する。そして、その検索から得られたパス情報（ＶＰ
Ｉ／ＶＣＩ）によって後段のＡＴＭスイッチ（ＡＴＭ−
ＳＷ）１２，１３の接続制御を行い前記終端したデータ
を通信先へ再送出する。
【０００５】図６の（ｂ）に示す実施例２の場合、加入
者線インターフェィス部（ＳＩＮＦ）１５1 〜１５n ，
１８1 〜１８n に収容される端末から送出されるＡＴＭ
データは、前記加入者線インターフェィス部に直接には
終端されず、ＡＴＭスイッチ（ＡＴＭ−ＳＷ）１２，１
３内で各加入者線インターフェィス部に固定的若しくは
半固定的に設定されたパスを通ってメッセージハンドラ
（ＭＨ）１６，１７に終端される。メッセージハンドラ
１６，１７は前記各加入者線インターフェィス部１５1
〜１５n 又は１８1 〜１８n に共通のＤＡ管理テーブル
を使って前記終端されたデータのＤＡアドレスからその
データの接続されるべきパスを検索する。そして、その
検索から得られたパス情報（ＶＰＩ／ＶＣＩ）を使って
ＡＴＭスイッチ（ＡＴＭ−ＳＷ）１２又は１３を制御し
て前記終端したデータをその通信先へ再送出する。
者線インターフェィス部（ＳＩＮＦ）１５1 〜１５n ，
１８1 〜１８n に収容される端末から送出されるＡＴＭ
データは、前記加入者線インターフェィス部に直接には
終端されず、ＡＴＭスイッチ（ＡＴＭ−ＳＷ）１２，１
３内で各加入者線インターフェィス部に固定的若しくは
半固定的に設定されたパスを通ってメッセージハンドラ
（ＭＨ）１６，１７に終端される。メッセージハンドラ
１６，１７は前記各加入者線インターフェィス部１５1
〜１５n 又は１８1 〜１８n に共通のＤＡ管理テーブル
を使って前記終端されたデータのＤＡアドレスからその
データの接続されるべきパスを検索する。そして、その
検索から得られたパス情報（ＶＰＩ／ＶＣＩ）を使って
ＡＴＭスイッチ（ＡＴＭ−ＳＷ）１２又は１３を制御し
て前記終端したデータをその通信先へ再送出する。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
た従来のコネクションレス装置によれば以下のような問
題が発生する。すなわち、前述した実施例１の場合に
は、各加入者線インターフェィス部１１ 1 〜１１n 、１
４1 〜１４n は個々に前記ＤＡ管理テーブルを持つこと
から、各加入者線毎にパス設定が並列的に処理されその
処理自体は高速化され、また処理の競合等は生じない
が、その分前記ＤＡ管理テーブルに要するハード量が加
入者線インターフェィス部の数に比例して増大し、さら
に通信ノード全体としての前記テーブル管理が複雑にな
る等の問題があった。
た従来のコネクションレス装置によれば以下のような問
題が発生する。すなわち、前述した実施例１の場合に
は、各加入者線インターフェィス部１１ 1 〜１１n 、１
４1 〜１４n は個々に前記ＤＡ管理テーブルを持つこと
から、各加入者線毎にパス設定が並列的に処理されその
処理自体は高速化され、また処理の競合等は生じない
が、その分前記ＤＡ管理テーブルに要するハード量が加
入者線インターフェィス部の数に比例して増大し、さら
に通信ノード全体としての前記テーブル管理が複雑にな
る等の問題があった。
【０００７】また、前述した実施例２の場合、前記メッ
セージハンドラ１６又は１７は各加入者線インターフェ
ィス部１５1 〜１５n 又は１８1 〜１８n で共通に使用
されるため、前記実施例１のようにハード量が増加する
ことはなく又そのテーブル管理も容易となるが、図６の
（ｂ）に示すようにＡＴＭスイッチ１２又は１３は、１
つの通信データに対して加入者線インターフェィス部か
らメッセージハンドラへの入接続パスとメッセージハン
ドラから他の通信ノードへの出接続パスの２本のパスを
使うことから、データパスの設定に使用できるスイッチ
容量が半減し、さらには前記共通使用による処理の競合
の問題が発生し、その場合の競合処理が複雑になるとい
う問題があった。
セージハンドラ１６又は１７は各加入者線インターフェ
ィス部１５1 〜１５n 又は１８1 〜１８n で共通に使用
されるため、前記実施例１のようにハード量が増加する
ことはなく又そのテーブル管理も容易となるが、図６の
（ｂ）に示すようにＡＴＭスイッチ１２又は１３は、１
つの通信データに対して加入者線インターフェィス部か
らメッセージハンドラへの入接続パスとメッセージハン
ドラから他の通信ノードへの出接続パスの２本のパスを
使うことから、データパスの設定に使用できるスイッチ
容量が半減し、さらには前記共通使用による処理の競合
の問題が発生し、その場合の競合処理が複雑になるとい
う問題があった。
【０００８】そこで本発明の目的は上記問題点に鑑み、
前述の実施例１及び実施例２の双方の利点だけを組み合
わせ、すなわちデータのスイッチングに関しては実施例
１をそして前記テーブル管理に関しては実施例２の構成
を取り入れることによって、各通信ノードにおける管理
テーブル等のハード量の減少や装置全体のテーブル管理
の容易性の実現、そして交換スイッチの有効利用による
通信容量の増大等を達成せんとするものである。
前述の実施例１及び実施例２の双方の利点だけを組み合
わせ、すなわちデータのスイッチングに関しては実施例
１をそして前記テーブル管理に関しては実施例２の構成
を取り入れることによって、各通信ノードにおける管理
テーブル等のハード量の減少や装置全体のテーブル管理
の容易性の実現、そして交換スイッチの有効利用による
通信容量の増大等を達成せんとするものである。
【０００９】
【課題を解決するための手段】本発明によれば図１に示
すように、ＡＴＭスイッチ（ＡＴＭ−ＳＷ）３と、前記
ＡＴＭスイッチ１を介して受信したアドレス解決依頼の
ＡＴＭセルに含まれる宛先アドレス及び装置番号情報に
より、前記宛先アドレスに対応するＶＰＩ／ＶＣＩを検
索して前記装置番号先にその検索結果を含むＡＴＭセル
を返送するメッセージハンドリングシステム（経路選択
手段４）と、入力データのうち新たにアドレス解決が必
要なデータの宛先アドレス及び当該装置番号情報から成
る前記アドレス解決依頼のＡＴＭセルを作成すると共に
そのデータを一次記憶し、前記メッセージハンドリング
システムへのアドレス解決依頼により前記入力データを
その解決されたＶＰＩ／ＶＣＩヘッダを付したＡＴＭセ
ルに変換して前記ＡＴＭスイッチへ送出する加入者線イ
ンタフェース（ＶＰＩ／ＶＣＩ変換手段１及びセル制御
手段２）と、で構成するＡＴＭコネクションレス通信シ
ステムが提供される。
すように、ＡＴＭスイッチ（ＡＴＭ−ＳＷ）３と、前記
ＡＴＭスイッチ１を介して受信したアドレス解決依頼の
ＡＴＭセルに含まれる宛先アドレス及び装置番号情報に
より、前記宛先アドレスに対応するＶＰＩ／ＶＣＩを検
索して前記装置番号先にその検索結果を含むＡＴＭセル
を返送するメッセージハンドリングシステム（経路選択
手段４）と、入力データのうち新たにアドレス解決が必
要なデータの宛先アドレス及び当該装置番号情報から成
る前記アドレス解決依頼のＡＴＭセルを作成すると共に
そのデータを一次記憶し、前記メッセージハンドリング
システムへのアドレス解決依頼により前記入力データを
その解決されたＶＰＩ／ＶＣＩヘッダを付したＡＴＭセ
ルに変換して前記ＡＴＭスイッチへ送出する加入者線イ
ンタフェース（ＶＰＩ／ＶＣＩ変換手段１及びセル制御
手段２）と、で構成するＡＴＭコネクションレス通信シ
ステムが提供される。
【００１０】また本発明によれば、図３に示すように、
前記加入者線インタフェースは、前記入力データを一次
記憶するセルバッファ２５と、前記セルバッファ２５か
らのデータをそのアドレス解決されたＶＰＩ／ＶＣＩヘ
ッダを付したＡＴＭセルに変換するＶＰＩ／ＶＣＩ変換
部２３と、前記入力データのうち新たにアドレス解決が
必要なデータの宛先アドレス及び当該装置番号情報から
成る前アドレス解決依頼のＡＴＭセルを作成して前記メ
ッセージハンドリングシステムに送出し、そこから返送
されたアドレス解決後のＶＰＩ／ＶＣＩを付したＡＴＭ
セルの送出を前記ＶＰＩ／ＶＣＩ変換部に指示するセル
制御部２４と、を有する。前記加入者線インタフェース
は、さらに前記ＶＰＩ／ＶＣＩ変換部及び前記セル制御
部からの出力のいずれか一方を選択して前記ＡＴＭスイ
ッチへ入力する集線部２６を有する。前記加入者線イン
タフェースは、さらに複数の異なる受信データブロック
を区別するための多重識別部２２を有し、前記多重識別
手段２２は各受信データブロック対応のＶＰＩ／ＶＣＩ
を設定する。
前記加入者線インタフェースは、前記入力データを一次
記憶するセルバッファ２５と、前記セルバッファ２５か
らのデータをそのアドレス解決されたＶＰＩ／ＶＣＩヘ
ッダを付したＡＴＭセルに変換するＶＰＩ／ＶＣＩ変換
部２３と、前記入力データのうち新たにアドレス解決が
必要なデータの宛先アドレス及び当該装置番号情報から
成る前アドレス解決依頼のＡＴＭセルを作成して前記メ
ッセージハンドリングシステムに送出し、そこから返送
されたアドレス解決後のＶＰＩ／ＶＣＩを付したＡＴＭ
セルの送出を前記ＶＰＩ／ＶＣＩ変換部に指示するセル
制御部２４と、を有する。前記加入者線インタフェース
は、さらに前記ＶＰＩ／ＶＣＩ変換部及び前記セル制御
部からの出力のいずれか一方を選択して前記ＡＴＭスイ
ッチへ入力する集線部２６を有する。前記加入者線イン
タフェースは、さらに複数の異なる受信データブロック
を区別するための多重識別部２２を有し、前記多重識別
手段２２は各受信データブロック対応のＶＰＩ／ＶＣＩ
を設定する。
【００１１】
【作用】本発明によれば、前記ＶＰＩ／ＶＣＩ変換手段
１は加入端末から送られてきたＡＴＭセル構成のデータ
を順次終端し、その最新のデータの一部をＦＩＦＯ (Fi
rst In First Out) 形式のバッファに一時保持する。前
記セル制御手段２も前記ＡＴＭセルを終端し、そして前
記各セルの情報部によって分割伝送されるデータブロッ
クに付加されたヘッダ等を検索することによって、その
宛先アドレスＤＡを検出する。その後、前記セル制御手
段２は前記宛先アドレス情報（ＤＡ等）さらには自らの
セル制御手段番号等をセル化してＡＴＭスイッチ３を介
して前記経路選択手段４へ送出する。
１は加入端末から送られてきたＡＴＭセル構成のデータ
を順次終端し、その最新のデータの一部をＦＩＦＯ (Fi
rst In First Out) 形式のバッファに一時保持する。前
記セル制御手段２も前記ＡＴＭセルを終端し、そして前
記各セルの情報部によって分割伝送されるデータブロッ
クに付加されたヘッダ等を検索することによって、その
宛先アドレスＤＡを検出する。その後、前記セル制御手
段２は前記宛先アドレス情報（ＤＡ等）さらには自らの
セル制御手段番号等をセル化してＡＴＭスイッチ３を介
して前記経路選択手段４へ送出する。
【００１２】経路選択手段４は、図２に示すように複数
の加入者線インターフェイス装置によりＡＴＭスイッチ
３を介して共通に使用される。なお、図２において１つ
の加入者線インターフェイス装置はＶＰＩ／ＶＣＩ変換
手段１n （ｎは整数）、セル制御手段２n 、そして前記
各ＶＰＩ／ＶＣＩ変換手段１n 及びセル制御手段２nか
らの出力線のいずれか一方のみを選択してＡＴＭスイッ
チ３へ接続する集線手段５n から構成される。前記経路
選択手段４は前述した宛先アドレス情報（ＤＡ）を受信
すると共通管理テーブルを使って通信先へのＶＰＩ／Ｖ
ＣＩを選択し、その情報をセル化しＡＴＭスイッチ３を
介して前記セル制御手段番号を有する前記セル制御手段
２へ送出する。セル制御手段２は前記選択されたＶＰＩ
／ＶＣＩを前記ＶＰＩ／ＶＣＩ変換手段１に指示し、Ｖ
ＰＩ／ＶＣＩ変換手段１は前述の一時バッファリングさ
れているＡＴＭセルからそのＶＰＩ／ＶＣＩを前記指示
されたＶＰＩ／ＶＣＩに書き換えて出力する。ＡＴＭス
イッチ３は新たなＶＰＩ／ＶＣＩによって指定されたＶ
Ｐ／ＶＣへ前記各ＡＴＭセルをスイッチング接続する。
の加入者線インターフェイス装置によりＡＴＭスイッチ
３を介して共通に使用される。なお、図２において１つ
の加入者線インターフェイス装置はＶＰＩ／ＶＣＩ変換
手段１n （ｎは整数）、セル制御手段２n 、そして前記
各ＶＰＩ／ＶＣＩ変換手段１n 及びセル制御手段２nか
らの出力線のいずれか一方のみを選択してＡＴＭスイッ
チ３へ接続する集線手段５n から構成される。前記経路
選択手段４は前述した宛先アドレス情報（ＤＡ）を受信
すると共通管理テーブルを使って通信先へのＶＰＩ／Ｖ
ＣＩを選択し、その情報をセル化しＡＴＭスイッチ３を
介して前記セル制御手段番号を有する前記セル制御手段
２へ送出する。セル制御手段２は前記選択されたＶＰＩ
／ＶＣＩを前記ＶＰＩ／ＶＣＩ変換手段１に指示し、Ｖ
ＰＩ／ＶＣＩ変換手段１は前述の一時バッファリングさ
れているＡＴＭセルからそのＶＰＩ／ＶＣＩを前記指示
されたＶＰＩ／ＶＣＩに書き換えて出力する。ＡＴＭス
イッチ３は新たなＶＰＩ／ＶＣＩによって指定されたＶ
Ｐ／ＶＣへ前記各ＡＴＭセルをスイッチング接続する。
【００１３】
【実施例】図３は、本発明によるＡＴＭ交換機のコネク
ションレス通信装置の一実施例を示したブロック図であ
る。図４はＳＭＤＳにおけるＳＩＰ３階層プロトコルの
フレーム・フォーマットを示した図であり、図５はＡＴ
Ｍセルのアダプテーションレイヤにおけるコネクション
レス型データ通信のフレーム・フォーマットを示した図
である。図３と前述した図１の本発明との関係では、図
３のＶＰＩ／ＶＣＩ変換回路２３、セルバッファ回路２
５そしてＭＩＤ（多重識別子）テーブル回路２２が図１
のＶＰＩ／ＶＣＩ変換手段１に、そしてセル制御回路２
４が図１のセル制御手段２にそれぞれ対応する。また、
図３のセルフォーマット回路２８、ＤＡテーブル回路２
９、セルバッファ回路３０、そしてＭＨ制御回路３１が
図１の経路選択手段４に対応し、図３のＡＴＭスイッチ
回路２７が図１のＡＴＭスイッチ３に対応する。
ションレス通信装置の一実施例を示したブロック図であ
る。図４はＳＭＤＳにおけるＳＩＰ３階層プロトコルの
フレーム・フォーマットを示した図であり、図５はＡＴ
Ｍセルのアダプテーションレイヤにおけるコネクション
レス型データ通信のフレーム・フォーマットを示した図
である。図３と前述した図１の本発明との関係では、図
３のＶＰＩ／ＶＣＩ変換回路２３、セルバッファ回路２
５そしてＭＩＤ（多重識別子）テーブル回路２２が図１
のＶＰＩ／ＶＣＩ変換手段１に、そしてセル制御回路２
４が図１のセル制御手段２にそれぞれ対応する。また、
図３のセルフォーマット回路２８、ＤＡテーブル回路２
９、セルバッファ回路３０、そしてＭＨ制御回路３１が
図１の経路選択手段４に対応し、図３のＡＴＭスイッチ
回路２７が図１のＡＴＭスイッチ３に対応する。
【００１４】図４にはレベル１〜３の３階層プロトコル
のうちレベル３とレベル２の上位２層のデータ・フォー
マットが示されている。図４の（ａ）に示す送信ユーザ
・データＰＤＵ (Protocol Data Unit) は、（ｂ）のレ
ベル３で最大９１８８オクテット長のデータ部にヘッダ
（Ｈ）部及びトレイラ（Ｔ）部を付加したＬ３−ＰＤＵ
を単位として構成される。そのヘッダ部には前述した送
信先の宛先アドレスＤＡと送信元のアドレスＳＡ (Sour
ce Address) 等が含まれ、またトレイラ部にはＣＲＣ
(Cyclic Redundancy Check)等の伝送エラー検出部が含
まれる。次に、前記Ｌ３−ＰＤＵは図４（ｃ）のレベル
２においてＡＴＭ交換を行うため４４バイト単位に分割
され、そしてその前後に各２バイトのヘッダＨ及びトレ
イラＴが付加されてＡＴＭセルの情報部と等しい４８オ
クテットとなる。さらにその前に前述したＶＰＩ／ＶＣ
Ｉを含むＡＴＭヘッダの５オクテットが付加されてＬ２
−ＰＤＵが構成される。
のうちレベル３とレベル２の上位２層のデータ・フォー
マットが示されている。図４の（ａ）に示す送信ユーザ
・データＰＤＵ (Protocol Data Unit) は、（ｂ）のレ
ベル３で最大９１８８オクテット長のデータ部にヘッダ
（Ｈ）部及びトレイラ（Ｔ）部を付加したＬ３−ＰＤＵ
を単位として構成される。そのヘッダ部には前述した送
信先の宛先アドレスＤＡと送信元のアドレスＳＡ (Sour
ce Address) 等が含まれ、またトレイラ部にはＣＲＣ
(Cyclic Redundancy Check)等の伝送エラー検出部が含
まれる。次に、前記Ｌ３−ＰＤＵは図４（ｃ）のレベル
２においてＡＴＭ交換を行うため４４バイト単位に分割
され、そしてその前後に各２バイトのヘッダＨ及びトレ
イラＴが付加されてＡＴＭセルの情報部と等しい４８オ
クテットとなる。さらにその前に前述したＶＰＩ／ＶＣ
Ｉを含むＡＴＭヘッダの５オクテットが付加されてＬ２
−ＰＤＵが構成される。
【００１５】図５の（ａ）は前記Ｌ２−ＰＤＵのフレー
ム・フォーマットをさらに詳細に示したもので、前記２
バイトのヘッダＨにはモジュロ番号からなるフレームの
シーケンス番号（ＳＮ）や多重データの識別子（ＭＩ
Ｄ）それにデータセグメントの種類を示すセグメントタ
イプ（ＳＴ）等が含まれる。また前記２バイトのトレイ
ラ部分には前記ＣＲＣの他に前記４４バイトのデータが
収容されるペイロードの有効データ長を示すペイロード
内有効情報長（ＬＩ）が含まれる。前記セグメントタイ
プＳＴは、図５の（ｂ）に示すように２ビットの組み合
わせによって前記セグメントデータ（バーストデータを
４４バイト単位に分割したもの）の先頭や末尾等を示
す。また、多重識別子ＭＩＤは複数のデータが多重して
受信されたときに各バーストデータ毎に区別して組み立
てるため、同一のＰＤＵを分割したものであるというこ
とを示す識別子として使われ、受信中のＭＩＤ以外のＭ
ＩＤで、かつ前記ＳＴがＢＯＭ（１０）を示している場
合に、新たなバーストデータが受信されたと判断してそ
の組み立てを開始するのに使われる。
ム・フォーマットをさらに詳細に示したもので、前記２
バイトのヘッダＨにはモジュロ番号からなるフレームの
シーケンス番号（ＳＮ）や多重データの識別子（ＭＩ
Ｄ）それにデータセグメントの種類を示すセグメントタ
イプ（ＳＴ）等が含まれる。また前記２バイトのトレイ
ラ部分には前記ＣＲＣの他に前記４４バイトのデータが
収容されるペイロードの有効データ長を示すペイロード
内有効情報長（ＬＩ）が含まれる。前記セグメントタイ
プＳＴは、図５の（ｂ）に示すように２ビットの組み合
わせによって前記セグメントデータ（バーストデータを
４４バイト単位に分割したもの）の先頭や末尾等を示
す。また、多重識別子ＭＩＤは複数のデータが多重して
受信されたときに各バーストデータ毎に区別して組み立
てるため、同一のＰＤＵを分割したものであるというこ
とを示す識別子として使われ、受信中のＭＩＤ以外のＭ
ＩＤで、かつ前記ＳＴがＢＯＭ（１０）を示している場
合に、新たなバーストデータが受信されたと判断してそ
の組み立てを開始するのに使われる。
【００１６】図３のライン２１には前述したＬ２−ＰＵ
Ｄが終端される。このＬ２−ＰＵＤはＭＩＤテーブル回
路２２によってチェックされ、そのＭＩＤがテーブルに
設定されたＭＩＤと同一であれば、既にパス設定が行わ
れているものとしてＶＰＩ／ＶＣＩ変換回路２３によっ
てそれに対応するＶＰＩ／ＶＣＩへの書換えが行われ、
ＡＴＭスイッチ回路２７を介して所定のＶＰ／ＶＣへ送
出される。また、前記Ｌ２−ＰＵＤのＭＩＤがテーブル
に存在しなく、そのＳＴがＢＯＭ（１０）の場合には、
新規なバーストデータとしてそのセルをセルバッファ回
路２５に一時保持すると同時にそのことをセル制御回路
２４へ通知する。セル制御回路２４は前記Ｌ２−ＰＵＤ
から宛先アドレスＤＡを抽出し、その宛先アドレスＤＡ
とさらに複数の加入者線インターフェィス回路が存在す
るときはその加入者線インターフェィス回路番号とをセ
ル化して集線回路２６を介してＡＴＭスイッチ回路２７
へ出力する。このセルはメッセージハンドラのセルバッ
ファ回路３０へ入力される。
Ｄが終端される。このＬ２−ＰＵＤはＭＩＤテーブル回
路２２によってチェックされ、そのＭＩＤがテーブルに
設定されたＭＩＤと同一であれば、既にパス設定が行わ
れているものとしてＶＰＩ／ＶＣＩ変換回路２３によっ
てそれに対応するＶＰＩ／ＶＣＩへの書換えが行われ、
ＡＴＭスイッチ回路２７を介して所定のＶＰ／ＶＣへ送
出される。また、前記Ｌ２−ＰＵＤのＭＩＤがテーブル
に存在しなく、そのＳＴがＢＯＭ（１０）の場合には、
新規なバーストデータとしてそのセルをセルバッファ回
路２５に一時保持すると同時にそのことをセル制御回路
２４へ通知する。セル制御回路２４は前記Ｌ２−ＰＵＤ
から宛先アドレスＤＡを抽出し、その宛先アドレスＤＡ
とさらに複数の加入者線インターフェィス回路が存在す
るときはその加入者線インターフェィス回路番号とをセ
ル化して集線回路２６を介してＡＴＭスイッチ回路２７
へ出力する。このセルはメッセージハンドラのセルバッ
ファ回路３０へ入力される。
【００１７】メッセージハンドラのＭＨ制御回路３１
は、システム立ち上げ要求やテーブル内容の変更要求等
によりシステムソフトウェアからの指示に従ってＤＡテ
ーブル回路２１のテーブル内容を設定若しくは変更す
る。前記テーブルはセルバッファ回路３０から入力され
る宛先アドレスＤＡをデータ送信先のパス情報（ＶＰＩ
／ＶＣＩ）に変換するためのもので、前記ＤＡテーブル
回路２１によって選択されたＶＰＩ／ＶＣＩは次段のセ
ルフォーマット回路２８において、前記加入者線インタ
ーフェィス回路番号と共にセル化されＡＴＭスイッチ２
７へ出力される。
は、システム立ち上げ要求やテーブル内容の変更要求等
によりシステムソフトウェアからの指示に従ってＤＡテ
ーブル回路２１のテーブル内容を設定若しくは変更す
る。前記テーブルはセルバッファ回路３０から入力され
る宛先アドレスＤＡをデータ送信先のパス情報（ＶＰＩ
／ＶＣＩ）に変換するためのもので、前記ＤＡテーブル
回路２１によって選択されたＶＰＩ／ＶＣＩは次段のセ
ルフォーマット回路２８において、前記加入者線インタ
ーフェィス回路番号と共にセル化されＡＴＭスイッチ２
７へ出力される。
【００１８】前記セルを受信したセル制御回路２４は、
この新たなＶＰＩ／ＶＣＩをＶＰＩ／ＶＣＩ変換回路２
３に書き込むとともに前記ＭＩＤテーブル回路２２にそ
のＭＩＤを設定する。前記セルバッファ回路２５からの
出力は前記ＶＰＩ／ＶＣＩ変換回路２３によって新たな
ＶＰＩ／ＶＣＩに変換され集線回路２６を通ってＡＴＭ
スイッチ回路２７へ出力され、ＡＴＭスイッチ回路２７
は所定のＶＰ／ＶＣへ前記Ｌ２−ＰＤＵを送出する。順
次入力される後続のＬ２−ＰＤＵは前記設定により自動
的に対応する送信先へとスイッチングされる。そしてセ
ル制御回路２４において前記ＳＴのＥＯＭ（０１）（図
５）を検出すると、その最終セルの送出後に前記ＶＰＩ
／ＶＣＩ変換回路２３及び前記ＭＩＤテーブル回路２２
のデータをリリースする。
この新たなＶＰＩ／ＶＣＩをＶＰＩ／ＶＣＩ変換回路２
３に書き込むとともに前記ＭＩＤテーブル回路２２にそ
のＭＩＤを設定する。前記セルバッファ回路２５からの
出力は前記ＶＰＩ／ＶＣＩ変換回路２３によって新たな
ＶＰＩ／ＶＣＩに変換され集線回路２６を通ってＡＴＭ
スイッチ回路２７へ出力され、ＡＴＭスイッチ回路２７
は所定のＶＰ／ＶＣへ前記Ｌ２−ＰＤＵを送出する。順
次入力される後続のＬ２−ＰＤＵは前記設定により自動
的に対応する送信先へとスイッチングされる。そしてセ
ル制御回路２４において前記ＳＴのＥＯＭ（０１）（図
５）を検出すると、その最終セルの送出後に前記ＶＰＩ
／ＶＣＩ変換回路２３及び前記ＭＩＤテーブル回路２２
のデータをリリースする。
【００１９】なお、上述した通信装置のハードウェアと
しては、ＭＩＤテーブル回路２２、ＤＡテーブル回路２
１そしてＶＰＩ／ＶＣＩ変換回路等は通常のメモリ回路
から構成され、セルバッファ回路２５，３０やセルフォ
ーマット回路２８等は主にＦＩＦＯによって構成され
る。またセル制御回路２４やＭＨ制御回路３１はマイク
ロプロセッサ回路であり、そしてＡＴＭスイッチ回路２
７はＡＴＭ通信専用に開発された高速ラベルスイッチン
グ回路である。
しては、ＭＩＤテーブル回路２２、ＤＡテーブル回路２
１そしてＶＰＩ／ＶＣＩ変換回路等は通常のメモリ回路
から構成され、セルバッファ回路２５，３０やセルフォ
ーマット回路２８等は主にＦＩＦＯによって構成され
る。またセル制御回路２４やＭＨ制御回路３１はマイク
ロプロセッサ回路であり、そしてＡＴＭスイッチ回路２
７はＡＴＭ通信専用に開発された高速ラベルスイッチン
グ回路である。
【００２０】
【発明の効果】以上述べたように本発明によれば、複数
の加入者線インターフェィス部によってメッセージハン
ドラが共用可能となり前記ＤＡ管理テーブルに要するハ
ード量を増加することなく且つそのテーブル管理も容易
となる。また本発明によれば、１つの呼に対してパス設
定をする際に加入者線インターフェィス部とメッセージ
ハンドラがＡＴＭスイッチを介して相互に通信するのは
データから抽出された宛先アドレス情報とそれに対する
パス設定情報ＶＰＩ／ＶＣＩであるため、従来のように
データスイッチング期間を通して、２本の接続パスを占
有することはなく、スイッチ容量の略全てをデータのパ
ス接続に使用することが可能となりスイッチの使用効率
が著しく増加する。
の加入者線インターフェィス部によってメッセージハン
ドラが共用可能となり前記ＤＡ管理テーブルに要するハ
ード量を増加することなく且つそのテーブル管理も容易
となる。また本発明によれば、１つの呼に対してパス設
定をする際に加入者線インターフェィス部とメッセージ
ハンドラがＡＴＭスイッチを介して相互に通信するのは
データから抽出された宛先アドレス情報とそれに対する
パス設定情報ＶＰＩ／ＶＣＩであるため、従来のように
データスイッチング期間を通して、２本の接続パスを占
有することはなく、スイッチ容量の略全てをデータのパ
ス接続に使用することが可能となりスイッチの使用効率
が著しく増加する。
【００２１】さらに、前述のようにパス設定のために送
受信されるデータ長が短いため、複数の加入者線インタ
ーフェィス部からほぼ同時にメッセージハンドラへのア
クセスが発生したとしても、それによる競合処理は単な
る処理待時間として処理可能となる。このように本発明
によれば、各通信ノードにおける管理テーブル等のハー
ド量の減少や装置全体のテーブル管理の容易性の実現、
そして交換スイッチの有効利用による通信容量の増大等
を容易に達成できる。
受信されるデータ長が短いため、複数の加入者線インタ
ーフェィス部からほぼ同時にメッセージハンドラへのア
クセスが発生したとしても、それによる競合処理は単な
る処理待時間として処理可能となる。このように本発明
によれば、各通信ノードにおける管理テーブル等のハー
ド量の減少や装置全体のテーブル管理の容易性の実現、
そして交換スイッチの有効利用による通信容量の増大等
を容易に達成できる。
【図１】本発明によるコネクションレス通信装置の基本
構成（１）を示したブロック図である。
構成（１）を示したブロック図である。
【図２】本発明によるコネクションレス通信装置の基本
構成（２）を示したブロック図である。
構成（２）を示したブロック図である。
【図３】本発明によるＡＴＭ交換機のコネクションレス
通信装置の一実施例を示したブロック図である。
通信装置の一実施例を示したブロック図である。
【図４】ＳＭＤＳにおけるＳＩＰ３階層プロトコルのフ
レーム・フォーマットを示した図である。
レーム・フォーマットを示した図である。
【図５】ＡＴＭセルのアダプテーションレイヤにおける
コネクションレス型データ通信のフレーム・フォーマッ
トを示した図である。
コネクションレス型データ通信のフレーム・フォーマッ
トを示した図である。
【図６】従来のＡＴＭ交換機のコネクションレス通信装
置の実施例を示したブロック図である。
置の実施例を示したブロック図である。
１…ＶＰＩ／ＶＣＩ変換手段 ２…セル制御手段 ３…ＡＴＭスイッチ ４…経路選択手段 ５…集線手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉村 修二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 瓜生 士郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 福田 直樹 福岡県福岡市博多区博多駅前１丁目４番 ４号 富士通九州通信システム株式会社 内 (72)発明者 弥栄 幸樹 福岡県福岡市博多区博多駅前１丁目４番 ４号 富士通九州通信システム株式会社 内 (56)参考文献 特開 平４−179336（ＪＰ，Ａ) 電子情報通信学会技術研究報告ＳＳＥ 90−89 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56
Claims (4)
- 【請求項１】 ＡＴＭスイッチと、 前記ＡＴＭスイッチを介して受信したアドレス解決依頼
のＡＴＭセルに含まれる宛先アドレス及び装置番号情報
により、前記宛先アドレスに対応するＶＰＩ／ＶＣＩを
検索して前記装置番号先にその検索結果を含むＡＴＭセ
ルを返送するメッセージハンドリングシステムと、 入力データのうち新たにアドレス解決が必要なデータの
宛先アドレス及び当該装置番号情報から成る前記アドレ
ス解決依頼のＡＴＭセルを作成すると共にそのデータを
一次記憶し、前記メッセージハンドリングシステムへの
アドレス解決依頼により前記入力データをその解決され
たＶＰＩ／ＶＣＩヘッダを付したＡＴＭセルに変換して
前記ＡＴＭスイッチへ送出する加入者線インタフェース
と、 で構成したことを特徴とするＡＴＭコネクションレス通
信システム。 - 【請求項２】 前記加入者線インタフェースは、 前記入力データを一次記憶するセルバッファと、 前記セルバッファからのデータをそのアドレス解決され
たＶＰＩ／ＶＣＩヘッダを付したＡＴＭセルに変換する
ＶＰＩ／ＶＣＩ変換部と、 前記入力データのうち新たにアドレス解決が必要なデー
タの宛先アドレス及び当該装置番号情報から成る前アド
レス解決依頼のＡＴＭセルを作成して前記メッセージハ
ンドリングシステムに送出し、そこから返送されたアド
レス解決後のＶＰＩ／ＶＣＩを付したＡＴＭセルの送出
を前記ＶＰＩ／ＶＣＩ変換部に指示するセル制御部と、 を有する請求項１記載のシステム。 - 【請求項３】 前記加入者線インタフェースは、さらに
前記ＶＰＩ／ＶＣＩ変換部及び前記セル制御部からの出
力のいずれか一方を選択して前記ＡＴＭスイッチへ入力
する集線部を有する請求項２記載のシステム。 - 【請求項４】 前記加入者線インタフェースは、さらに
複数の異なる受信データブロックを区別するための多重
識別部を有し、前記多重識別手段は各受信データブロッ
ク対応のＶＰＩ／ＶＣＩを設定する請求項２又は３に記
載のシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21037492A JP3110163B2 (ja) | 1992-08-06 | 1992-08-06 | Ａｔｍコネクションレス通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21037492A JP3110163B2 (ja) | 1992-08-06 | 1992-08-06 | Ａｔｍコネクションレス通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662038A JPH0662038A (ja) | 1994-03-04 |
| JP3110163B2 true JP3110163B2 (ja) | 2000-11-20 |
Family
ID=16588294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21037492A Expired - Fee Related JP3110163B2 (ja) | 1992-08-06 | 1992-08-06 | Ａｔｍコネクションレス通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110163B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6795414B1 (en) | 1996-11-14 | 2004-09-21 | Hitachi, Ltd. | Communication system |
| JP2962276B2 (ja) | 1997-05-12 | 1999-10-12 | 日本電気株式会社 | Ａｔｍコネクションレス通信網におけるセッション管理方式及びコネクション管理方式 |
| JP3111993B2 (ja) | 1998-07-14 | 2000-11-27 | 日本電気株式会社 | ノード装置 |
-
1992
- 1992-08-06 JP JP21037492A patent/JP3110163B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 電子情報通信学会技術研究報告ＳＳＥ９０−８９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0662038A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656696B2 (ja) | データメッセージ転送方法及び装置 | |
| JP3193593B2 (ja) | 音声回線エミュレーション・システムおよび音声回線エミュレーション・パケットを経路指定するための回線交換接続を確立する方法 | |
| EP0700229B1 (en) | Connectionless communications system, test method, and intra-station control system | |
| US7385967B2 (en) | Network interconnection apparatus, network node apparatus, and packet transfer method for high speed, large capacity inter-network communication | |
| EP0763960A1 (en) | Communication system for interactive services with a packet switch interaction channel | |
| JPH08186579A (ja) | 交換機アダプタ及び計算機及びデータ交換方法 | |
| US6178169B1 (en) | Method of transmitting an ATM cell over an ATM network | |
| GB2254529A (en) | Connectionless switching for an atm or dqdb switch | |
| JP3110163B2 (ja) | Ａｔｍコネクションレス通信システム | |
| JPH10322376A (ja) | 変換器手段付局部地域回線網 | |
| US7450594B2 (en) | Message writing apparatus, message writing method, message readout apparatus, message readout method, memory address control circuit for writing of variable-length message and memory address control circuit for readout of variable-length message | |
| AU725361B2 (en) | A method of transmitting an ATM cell over an ATM network | |
| JP3132842B2 (ja) | ラベル交換網におけるコネクションレス型通信方式とコネクション型通信方式との多重方式 | |
| US5546386A (en) | Communication installation core asynchronous switching network | |
| JP2850957B2 (ja) | 音声パケットａｔｍ中継転送方式 | |
| JP3349725B2 (ja) | Ｌａｎ間接続制御方法 | |
| EP0781008A1 (en) | Method and system for combining connections over ATM network | |
| JP3534640B2 (ja) | アドレス変換方法及び装置 | |
| JP3070545B2 (ja) | パケット通信網及びパケット交換機 | |
| JPH11215157A (ja) | パケット交換機及び管理セル中継方法 | |
| KR0136648B1 (ko) | 비연결형 통신장치 및 그 방법 | |
| JP2848077B2 (ja) | Ａｔｍ交換システムにおけるグループ通信方式 | |
| JP3129300B2 (ja) | Ａｔｍ交換機 | |
| JP3198085B2 (ja) | 回線交換網 | |
| JPH11220471A (ja) | Ａｔｍ通信網 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| LAPS | Cancellation because of no payment of annual fees |