JP3108220B2 - パルス雑音検出回路 - Google Patents
パルス雑音検出回路Info
- Publication number
- JP3108220B2 JP3108220B2 JP04261027A JP26102792A JP3108220B2 JP 3108220 B2 JP3108220 B2 JP 3108220B2 JP 04261027 A JP04261027 A JP 04261027A JP 26102792 A JP26102792 A JP 26102792A JP 3108220 B2 JP3108220 B2 JP 3108220B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse noise
- detection
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、車載用ＦＭ受信機等に
おいて使用されるパルス雑音検出回路に関する。
おいて使用されるパルス雑音検出回路に関する。
【０００２】
【従来の技術】自動車に搭載されるＦＭ受信機には、エ
ンジンのイグニッションノイズの影響をできるだけ受け
ないことが求められる。そのためには、イグニッション
ノイズのようなパルス雑音を遮断すればよい。本願出願
人は、かかる目的で使用されるパルス雑音検出回路を先
に提案している（特公昭６２−２１４５２号）。
ンジンのイグニッションノイズの影響をできるだけ受け
ないことが求められる。そのためには、イグニッション
ノイズのようなパルス雑音を遮断すればよい。本願出願
人は、かかる目的で使用されるパルス雑音検出回路を先
に提案している（特公昭６２−２１４５２号）。
【０００３】図６にはＦＭ受信機の一部構成が示されて
いる。この図の回路において、ＦＭ検波回路１０はＦＭ
受信信号を検波し、遅延回路１２はＦＭ検波回路１０の
検波出力を遅延させる。ゲート回路１６が導通している
状態で遅延回路１２を介して得られる検波出力はステレ
オマルチプレックス回路１８によりＬ，Ｒに分離され
る。ゲート回路１６は、パルス雑音検出回路１４からの
制御信号に応じて所定時間遮断される。パルス雑音検出
回路１４は、ＦＭ検波回路１０の検波出力からイグニッ
ションノイズ等のパルス雑音を検出し、検出に応じてゲ
ート回路１６に制御信号を供給する。
いる。この図の回路において、ＦＭ検波回路１０はＦＭ
受信信号を検波し、遅延回路１２はＦＭ検波回路１０の
検波出力を遅延させる。ゲート回路１６が導通している
状態で遅延回路１２を介して得られる検波出力はステレ
オマルチプレックス回路１８によりＬ，Ｒに分離され
る。ゲート回路１６は、パルス雑音検出回路１４からの
制御信号に応じて所定時間遮断される。パルス雑音検出
回路１４は、ＦＭ検波回路１０の検波出力からイグニッ
ションノイズ等のパルス雑音を検出し、検出に応じてゲ
ート回路１６に制御信号を供給する。
【０００４】図７に示される回路は、図６におけるパル
ス雑音検出回路１４の一例構成であり、先提案に係る回
路とほぼ同じ構成を有している。この図に示される回路
の初段には、ＦＭ検波回路１０の検波出力を高域通過瀘
波し、連続雑音（ホワイトノイズ）、パルス雑音等の高
域雑音成分を取り出すＨＰＦ２０が設けられている。Ａ
ＧＣアンプ（自動利得制御増幅器）２２はＨＰＦ２０の
出力を増幅し、整流回路２４は増幅出力を全波整流す
る。整流回路２４は、同一の回路構成を有する全波整流
回路を２個組み合わせた構成を有しており、従ってその
２個の整流出力は入力に対してほぼ等しい値となる。
ス雑音検出回路１４の一例構成であり、先提案に係る回
路とほぼ同じ構成を有している。この図に示される回路
の初段には、ＦＭ検波回路１０の検波出力を高域通過瀘
波し、連続雑音（ホワイトノイズ）、パルス雑音等の高
域雑音成分を取り出すＨＰＦ２０が設けられている。Ａ
ＧＣアンプ（自動利得制御増幅器）２２はＨＰＦ２０の
出力を増幅し、整流回路２４は増幅出力を全波整流す
る。整流回路２４は、同一の回路構成を有する全波整流
回路を２個組み合わせた構成を有しており、従ってその
２個の整流出力は入力に対してほぼ等しい値となる。
【０００５】抵抗Ｒ１及びＲ２は、それぞれ整流回路２
４の負荷抵抗である。負荷抵抗Ｒ１はダイオードＤ１を
介して整流回路２４の整流出力に接続されており、また
この整流出力は連続雑音検出用の検波トランジスタＴｒ
１のベースに接続されている。負荷抵抗Ｒ１には、トラ
ンジスタＴｒ１のベース電位をクリップするダイオード
Ｄ２〜Ｄ４が並列接続されている。また、トランジスタ
Ｔｒ３は、負荷抵抗Ｒ２の両端電圧がＶＢＥに至るとオ
ンしダイオードＤ２とＤ３の接続点を接地する。なお、
ＶＢＥはこの図の回路の各トランジスタのベースエミッ
タ間しきい値電圧であり、各ダイオードのしきい値電圧
でもある。
４の負荷抵抗である。負荷抵抗Ｒ１はダイオードＤ１を
介して整流回路２４の整流出力に接続されており、また
この整流出力は連続雑音検出用の検波トランジスタＴｒ
１のベースに接続されている。負荷抵抗Ｒ１には、トラ
ンジスタＴｒ１のベース電位をクリップするダイオード
Ｄ２〜Ｄ４が並列接続されている。また、トランジスタ
Ｔｒ３は、負荷抵抗Ｒ２の両端電圧がＶＢＥに至るとオ
ンしダイオードＤ２とＤ３の接続点を接地する。なお、
ＶＢＥはこの図の回路の各トランジスタのベースエミッ
タ間しきい値電圧であり、各ダイオードのしきい値電圧
でもある。
【０００６】抵抗Ｒ３を介してトランジスタＴｒ１に接
続され、抵抗Ｒ４に接続されたコンデンサＣ１は、トラ
ンジスタＴｒ１の検波出力を平滑しＡＧＣ電圧としてＡ
ＧＣアンプ２２に帰還させる。ＡＧＣアンプ２２は、Ｈ
ＰＦ２０の出力を増幅する差動アンプ２６、差動アンプ
２６に前置されるダイオード減衰網２８、ダイオード減
衰網２８に電流を供給するカレントミラー回路３０、Ａ
ＧＣ電圧により制御されるトランジスタＴｒ４及びＴｒ
５を有している。一方、トランジスタＴｒ２に接続され
たゲート制御回路３２は、トランジスタＴｒ２がオンす
るとこれに応じて制御信号を発生させ、ゲート回路１６
を所定時間遮断状態とする。
続され、抵抗Ｒ４に接続されたコンデンサＣ１は、トラ
ンジスタＴｒ１の検波出力を平滑しＡＧＣ電圧としてＡ
ＧＣアンプ２２に帰還させる。ＡＧＣアンプ２２は、Ｈ
ＰＦ２０の出力を増幅する差動アンプ２６、差動アンプ
２６に前置されるダイオード減衰網２８、ダイオード減
衰網２８に電流を供給するカレントミラー回路３０、Ａ
ＧＣ電圧により制御されるトランジスタＴｒ４及びＴｒ
５を有している。一方、トランジスタＴｒ２に接続され
たゲート制御回路３２は、トランジスタＴｒ２がオンす
るとこれに応じて制御信号を発生させ、ゲート回路１６
を所定時間遮断状態とする。
【０００７】いま、ＨＰＦ２０の出力にパルス雑音が含
まれず、連続雑音のみの場合を考える。連続雑音のレベ
ルが上がると整流回路２８の整流出力レベルが上がり、
コンデンサＣ１の両端電圧（ＡＧＣ電圧）が上がる。こ
れによりトランジスタＴｒ４及びＴｒ５に流れる電流が
増大するとダイオード減衰網２８に流れる電流が増大
し、ＡＧＣアンプ２６の増幅率が低下する。このような
利得制御の結果、連続雑音のレベルの如何にかかわら
ず、トランジスタＴｒ１側の整流出力レベルが一定に保
たれる。また、Ｒ１＞Ｒ２であればトランジスタＴｒ２
はオンせず、従ってゲート制御回路３２が制御信号を発
生させることはない。
まれず、連続雑音のみの場合を考える。連続雑音のレベ
ルが上がると整流回路２８の整流出力レベルが上がり、
コンデンサＣ１の両端電圧（ＡＧＣ電圧）が上がる。こ
れによりトランジスタＴｒ４及びＴｒ５に流れる電流が
増大するとダイオード減衰網２８に流れる電流が増大
し、ＡＧＣアンプ２６の増幅率が低下する。このような
利得制御の結果、連続雑音のレベルの如何にかかわら
ず、トランジスタＴｒ１側の整流出力レベルが一定に保
たれる。また、Ｒ１＞Ｒ２であればトランジスタＴｒ２
はオンせず、従ってゲート制御回路３２が制御信号を発
生させることはない。
【０００８】ＨＰＦ２０の出力にパルス雑音が含まれて
いる場合には、パルス雑音の到来に伴い整流出力が増大
し、負荷抵抗Ｒ２の両端電圧が増大する。トランジスタ
Ｔｒ２のベース電位がＶＢＥに上がり当該トランジスタ
Ｔｒ２がオンすると、ゲート制御回路３２は制御信号を
発生させ、これに応じてゲート回路１６が所定時間遮断
状態となる。この結果、パルス雑音は遮断され、ステレ
オマルチプレックス回路１８には供給されなくなる。
いる場合には、パルス雑音の到来に伴い整流出力が増大
し、負荷抵抗Ｒ２の両端電圧が増大する。トランジスタ
Ｔｒ２のベース電位がＶＢＥに上がり当該トランジスタ
Ｔｒ２がオンすると、ゲート制御回路３２は制御信号を
発生させ、これに応じてゲート回路１６が所定時間遮断
状態となる。この結果、パルス雑音は遮断され、ステレ
オマルチプレックス回路１８には供給されなくなる。
【０００９】ところで、この従来例では、パルス雑音も
ＡＧＣ電圧の発生に寄与している。パルス雑音によりＡ
ＧＣ電圧が上昇すると、整流出力が低下し、トランジス
タＴｒ２によるパルス雑音検出感度が低下してしまう。
トランジスタＴｒ３はこれを防止するために設けられて
いる。
ＡＧＣ電圧の発生に寄与している。パルス雑音によりＡ
ＧＣ電圧が上昇すると、整流出力が低下し、トランジス
タＴｒ２によるパルス雑音検出感度が低下してしまう。
トランジスタＴｒ３はこれを防止するために設けられて
いる。
【００１０】すなわち、パルス雑音が発生した場合には
トランジスタＴｒ３がそのたびにオンしてトランジスタ
Ｔｒ１のベース電位を２ＶＢＥにクリップする。この状
態では、コンデンサＣ１の充電電流はわずかとなる。従
って、パルス雑音によるＡＧＣ電圧の上昇が抑制され、
パルス雑音検出感度が確保される。
トランジスタＴｒ３がそのたびにオンしてトランジスタ
Ｔｒ１のベース電位を２ＶＢＥにクリップする。この状
態では、コンデンサＣ１の充電電流はわずかとなる。従
って、パルス雑音によるＡＧＣ電圧の上昇が抑制され、
パルス雑音検出感度が確保される。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有するパルス雑音検出回路においては、パル
ス雑音の繰り返し周波数が高いときに、ＡＧＣ電圧の上
昇を抑制しきれないという問題点があった。図７の例で
説明すると、トランジスタＴｒ３の位相遅れによってト
ランジスタＴｒ１の出力にパルス雑音の切り残しが現
れ、これによってコンデンサＣ１が充電される結果、Ａ
ＧＣ電圧の上昇、ひいてはパルス雑音検出感度の低下が
生じてしまう。
うな構成を有するパルス雑音検出回路においては、パル
ス雑音の繰り返し周波数が高いときに、ＡＧＣ電圧の上
昇を抑制しきれないという問題点があった。図７の例で
説明すると、トランジスタＴｒ３の位相遅れによってト
ランジスタＴｒ１の出力にパルス雑音の切り残しが現
れ、これによってコンデンサＣ１が充電される結果、Ａ
ＧＣ電圧の上昇、ひいてはパルス雑音検出感度の低下が
生じてしまう。
【００１２】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、繰り返し周波数の
高いパルス雑音によりＡＧＣ電圧が上昇することを防
ぎ、パルス雑音検出感度を確保することを目的とする。
とを課題としてなされたものであり、繰り返し周波数の
高いパルス雑音によりＡＧＣ電圧が上昇することを防
ぎ、パルス雑音検出感度を確保することを目的とする。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明の請求項１は、パルス雑音検出後所定
時間、連続雑音検出用の検波手段を強制的にオフさせる
ことを特徴とする。また、本発明の請求項２は、パルス
雑音検出後所定時間、連続雑音検出用の検波手段を整流
回路から切り離し、検波出力がほぼ同じ値に保持される
よう強制的に動作させることを特徴とする。
るために、本発明の請求項１は、パルス雑音検出後所定
時間、連続雑音検出用の検波手段を強制的にオフさせる
ことを特徴とする。また、本発明の請求項２は、パルス
雑音検出後所定時間、連続雑音検出用の検波手段を整流
回路から切り離し、検波出力がほぼ同じ値に保持される
よう強制的に動作させることを特徴とする。
【００１４】
【作用】本発明の請求項１においては、パルス雑音が検
出されるとその後所定時間、連続雑音検出用の検波手段
が強制的にオフされる。また、本発明の請求項２におい
ては、パルス雑音が検出されるとその後所定時間、連続
雑音検出用の検波手段が整流回路から切り離され、検波
出力がほぼ同じ値に保持される。従って、パルス雑音が
平滑（ＡＧＣ電圧の発生）の対象に含まれなくなる。ま
た、パルス雑音が繰り返し到来する際、繰り返し周波数
が高くても、パルス雑音発生後所定時間は連続雑音検出
用の検波手段が連続的にオフ又は強制動作しているた
め、連続雑音検出用の検波手段を強制的にオフさせある
いはその検波出力を保持させる手段の位相遅れによる切
り残しが発生しない。
出されるとその後所定時間、連続雑音検出用の検波手段
が強制的にオフされる。また、本発明の請求項２におい
ては、パルス雑音が検出されるとその後所定時間、連続
雑音検出用の検波手段が整流回路から切り離され、検波
出力がほぼ同じ値に保持される。従って、パルス雑音が
平滑（ＡＧＣ電圧の発生）の対象に含まれなくなる。ま
た、パルス雑音が繰り返し到来する際、繰り返し周波数
が高くても、パルス雑音発生後所定時間は連続雑音検出
用の検波手段が連続的にオフ又は強制動作しているた
め、連続雑音検出用の検波手段を強制的にオフさせある
いはその検波出力を保持させる手段の位相遅れによる切
り残しが発生しない。
【００１５】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。なお、図６乃至図７に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
基づき説明する。なお、図６乃至図７に示される従来例
と同様の構成には同一の符号を付し説明を省略する。
【００１６】図１には、本発明の第１実施例に係るパル
ス雑音検出回路の構成が示されている。この図に示され
る回路はトランジスタＴｒ３に代えトランジスタＴｒ６
を設けた点を特徴としている。トランジスタＴｒ６は、
オンしたときにトランジスタＴｒ１のベースを接地し当
該トランジスタＴｒ１をオフさせる。トランジスタＴｒ
６は、ベースにゲート制御回路３２からの制御信号が印
加されたときにオンする。ゲート制御回路３２は、前述
のようにトランジスタＴｒ２によりパルス雑音が検出さ
れた後所定時間の間、制御信号を発生させるから、トラ
ンジスタＴｒ６は、パルス雑音検出後所定時間はオフす
ることとなる。トランジスタＴｒ６がオフすると、パル
ス雑音を含む整流回路２４の整流出力がコンデンサＣ１
による平滑の対象にならなくなり、ＡＧＣ電圧は制御信
号発生前とほぼ等しい値に保持される。
ス雑音検出回路の構成が示されている。この図に示され
る回路はトランジスタＴｒ３に代えトランジスタＴｒ６
を設けた点を特徴としている。トランジスタＴｒ６は、
オンしたときにトランジスタＴｒ１のベースを接地し当
該トランジスタＴｒ１をオフさせる。トランジスタＴｒ
６は、ベースにゲート制御回路３２からの制御信号が印
加されたときにオンする。ゲート制御回路３２は、前述
のようにトランジスタＴｒ２によりパルス雑音が検出さ
れた後所定時間の間、制御信号を発生させるから、トラ
ンジスタＴｒ６は、パルス雑音検出後所定時間はオフす
ることとなる。トランジスタＴｒ６がオフすると、パル
ス雑音を含む整流回路２４の整流出力がコンデンサＣ１
による平滑の対象にならなくなり、ＡＧＣ電圧は制御信
号発生前とほぼ等しい値に保持される。
【００１７】図２には、この実施例の作用及び効果が示
されている。図２（ａ）に示されるようにＨＰＦ２０の
出力にパルス雑音１００が現れた場合、図７に示される
従来例では、トランジスタＴｒ３の位相遅れによるパル
ス雑音の切り残しが平滑の対象となり、パルス雑音の繰
り返し周波数が高くなると図２（ｂ）に示されるように
ＡＧＣ電圧が上昇していた。本実施例では、パルス雑音
１００の検出後、所定時間はＡＧＣ電圧がほぼ一定に保
持される（図２（ｃ）、ＡＧＣ電圧保持期間）。従っ
て、パルス雑音の繰り返し周波数が高くても、切り残し
によるＡＧＣ電圧の上昇、ひいてはトランジスタＴｒ２
によるパルス雑音検出感度の低下は生じない。
されている。図２（ａ）に示されるようにＨＰＦ２０の
出力にパルス雑音１００が現れた場合、図７に示される
従来例では、トランジスタＴｒ３の位相遅れによるパル
ス雑音の切り残しが平滑の対象となり、パルス雑音の繰
り返し周波数が高くなると図２（ｂ）に示されるように
ＡＧＣ電圧が上昇していた。本実施例では、パルス雑音
１００の検出後、所定時間はＡＧＣ電圧がほぼ一定に保
持される（図２（ｃ）、ＡＧＣ電圧保持期間）。従っ
て、パルス雑音の繰り返し周波数が高くても、切り残し
によるＡＧＣ電圧の上昇、ひいてはトランジスタＴｒ２
によるパルス雑音検出感度の低下は生じない。
【００１８】また、本実施例においては、ＡＧＣ電圧保
持用の制御信号としてゲート回路１６遮断用の制御信号
を用いている。通常、ゲート回路１６遮断用の制御信号
は、パルス雑音の持続幅を考慮して設定されているた
め、これをＡＧＣ電圧保持用の制御信号として用いるこ
とにより上記効果を好適に得ることができる。また、回
路構成もさほど複雑とならない。
持用の制御信号としてゲート回路１６遮断用の制御信号
を用いている。通常、ゲート回路１６遮断用の制御信号
は、パルス雑音の持続幅を考慮して設定されているた
め、これをＡＧＣ電圧保持用の制御信号として用いるこ
とにより上記効果を好適に得ることができる。また、回
路構成もさほど複雑とならない。
【００１９】なお、この実施例では、トランジスタＴｒ
６により接地電位に引き込む点を、トランジスタＴｒ１
のベースとしていたが、これは、ダイオードＤ１とＤ
２、Ｄ２とＤ３、Ｄ３とＤ４の各接続点であってもかま
わない。
６により接地電位に引き込む点を、トランジスタＴｒ１
のベースとしていたが、これは、ダイオードＤ１とＤ
２、Ｄ２とＤ３、Ｄ３とＤ４の各接続点であってもかま
わない。
【００２０】図３には、本発明の第２実施例に係るパル
ス雑音検出回路の要部構成が示されている。この実施例
では、トランジスタＴｒ６とトランジスタＴｒ１のベー
スの間にダイオードＤ５及びＤ６が接続されている。こ
の場合、ダイオードＤ５及びＤ６はトランジスタＴｒ６
オン時にトランジスタＴｒ１のベース電位を所定電位に
保持する。ダイオードＤ５及びＤ６により保持する電圧
は、パルス雑音のピーク以下とする。
ス雑音検出回路の要部構成が示されている。この実施例
では、トランジスタＴｒ６とトランジスタＴｒ１のベー
スの間にダイオードＤ５及びＤ６が接続されている。こ
の場合、ダイオードＤ５及びＤ６はトランジスタＴｒ６
オン時にトランジスタＴｒ１のベース電位を所定電位に
保持する。ダイオードＤ５及びＤ６により保持する電圧
は、パルス雑音のピーク以下とする。
【００２１】図４には、本発明の第３実施例に係るパル
ス雑音検出回路の要部構成が示されている。この実施例
は、トランジスタＴｒ１をオンさせたままにすることに
よりコンデンサＣ１の放電を防止すると共に、トランジ
スタＴｒ１のベースに供給する制御信号をゲート回路１
６制御用の制御信号と別個に発生させた構成である。具
体的には、トランジスタＴｒ６に代え、電圧保持回路３
４、スイッチＳＷ１及びＳＷ２、トランジスタＴｒ７並
びに単安定マルチバイブレータ３６を用いている。
ス雑音検出回路の要部構成が示されている。この実施例
は、トランジスタＴｒ１をオンさせたままにすることに
よりコンデンサＣ１の放電を防止すると共に、トランジ
スタＴｒ１のベースに供給する制御信号をゲート回路１
６制御用の制御信号と別個に発生させた構成である。具
体的には、トランジスタＴｒ６に代え、電圧保持回路３
４、スイッチＳＷ１及びＳＷ２、トランジスタＴｒ７並
びに単安定マルチバイブレータ３６を用いている。
【００２２】トランジスタＴｒ７はトランジスタＴｒ２
と同時点でオンし、単安定マルチバイブレータ３６はこ
れに応じて所定時間継続する制御信号を発生させる。単
安定マルチバイブレータ３６から出力される制御信号は
スイッチＳＷ１及びＳＷ２に供給される。スイッチＳＷ
１は、この制御信号が発生していない状態では整流回路
２４の整流出力をトランジスタＴｒ１のベースに接続
し、発生している状態では電圧保持回路３４の出力を接
続する。また、ＡＧＣ電圧を電圧保持回路３４に入力す
るスイッチＳＷ２は、この制御信号が発生していない状
態ではオンし、発生している状態ではオフする。
と同時点でオンし、単安定マルチバイブレータ３６はこ
れに応じて所定時間継続する制御信号を発生させる。単
安定マルチバイブレータ３６から出力される制御信号は
スイッチＳＷ１及びＳＷ２に供給される。スイッチＳＷ
１は、この制御信号が発生していない状態では整流回路
２４の整流出力をトランジスタＴｒ１のベースに接続
し、発生している状態では電圧保持回路３４の出力を接
続する。また、ＡＧＣ電圧を電圧保持回路３４に入力す
るスイッチＳＷ２は、この制御信号が発生していない状
態ではオンし、発生している状態ではオフする。
【００２３】電圧保持回路３４は、コンデンサＣ１の電
圧を転送保持する回路である。まず、単安定マルチバイ
ブレータ３６からの制御信号が発生していない状態で
は、スイッチＳＷ１がオンしており、電圧保持回路３４
の出力は開放されている。ＡＧＣ電圧がＶＢＥ以上とな
ると、電圧保持回路３４に内蔵されるトランジスタＴｒ
８がオンしてその後段のコンデンサＣ２が充電され、こ
のコンデンサＣ２によりＡＧＣ電圧に対応する電圧が保
持される。単安定マルチバイブレータ３６からの制御信
号が発生すると、スイッチＳＷ１がオフし電圧保持回路
３４の出力がトランジスタＴｒ１のベースに接続され
る。この状態では、トランジスタＴｒ１の出力は、整流
回路２４の出力と無関係となり、第１実施例と同様にパ
ルス雑音の影響を受けなくなる。加えて、この実施例で
は、コンデンサＣ１の放電も抑制される。
圧を転送保持する回路である。まず、単安定マルチバイ
ブレータ３６からの制御信号が発生していない状態で
は、スイッチＳＷ１がオンしており、電圧保持回路３４
の出力は開放されている。ＡＧＣ電圧がＶＢＥ以上とな
ると、電圧保持回路３４に内蔵されるトランジスタＴｒ
８がオンしてその後段のコンデンサＣ２が充電され、こ
のコンデンサＣ２によりＡＧＣ電圧に対応する電圧が保
持される。単安定マルチバイブレータ３６からの制御信
号が発生すると、スイッチＳＷ１がオフし電圧保持回路
３４の出力がトランジスタＴｒ１のベースに接続され
る。この状態では、トランジスタＴｒ１の出力は、整流
回路２４の出力と無関係となり、第１実施例と同様にパ
ルス雑音の影響を受けなくなる。加えて、この実施例で
は、コンデンサＣ１の放電も抑制される。
【００２４】図５には、本発明の第４実施例に係るパル
ス雑音検出回路の要部構成が示されている。この実施例
では、整流回路２４の出力からではなくＨＰＦ２０の出
力からパルス雑音を検出してトランジスタＴｒ１の制御
を行うようにしている。すなわち、第３実施例のトラン
ジスタＴｒ７に代え、ＨＰＦ２０の出力を所定の基準電
圧と比較するコンパレータ３８が用いられている。コン
パレータ３８の基準電圧は、連続雑音レベルの２〜３
倍、パルス雑音レベルの１／２倍程度が好ましい。従っ
て、ＨＰＦ２０の出力にパルス雑音が含まれていると、
これにより単安定マルチバイブレータ３６が動作して、
第３実施例と同様、トランジスタＴｒ１が制御される。
この実施例によれば、ＡＧＣアンプ２２や整流回路２４
による遅れが回避され、より迅速な制御が可能になる。
ス雑音検出回路の要部構成が示されている。この実施例
では、整流回路２４の出力からではなくＨＰＦ２０の出
力からパルス雑音を検出してトランジスタＴｒ１の制御
を行うようにしている。すなわち、第３実施例のトラン
ジスタＴｒ７に代え、ＨＰＦ２０の出力を所定の基準電
圧と比較するコンパレータ３８が用いられている。コン
パレータ３８の基準電圧は、連続雑音レベルの２〜３
倍、パルス雑音レベルの１／２倍程度が好ましい。従っ
て、ＨＰＦ２０の出力にパルス雑音が含まれていると、
これにより単安定マルチバイブレータ３６が動作して、
第３実施例と同様、トランジスタＴｒ１が制御される。
この実施例によれば、ＡＧＣアンプ２２や整流回路２４
による遅れが回避され、より迅速な制御が可能になる。
【００２５】なお、以上の説明は図６の回路への応用を
前提としていたが、本発明はこれ以外の回路にも適用で
きる。
前提としていたが、本発明はこれ以外の回路にも適用で
きる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
パルス雑音検出後所定時間、連続雑音検出用の検波手段
を強制的にオフさせ、あるいは整流回路から切り離して
検波出力をほぼ同じ値に保持するようにしたため、パル
ス雑音の繰り返し周波数が高くても、切り残し等による
ＡＧＣ電圧の上昇、ひいてはパルス雑音検出感度の低下
を防止できる。
パルス雑音検出後所定時間、連続雑音検出用の検波手段
を強制的にオフさせ、あるいは整流回路から切り離して
検波出力をほぼ同じ値に保持するようにしたため、パル
ス雑音の繰り返し周波数が高くても、切り残し等による
ＡＧＣ電圧の上昇、ひいてはパルス雑音検出感度の低下
を防止できる。
【図１】本発明の第１実施例に係るパルス雑音検出回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２】この実施例の効果を従来例との対比で示す図で
ある。
ある。
【図３】本発明の第２実施例に係るパルス雑音検出回路
の構成を示す回路図である。
の構成を示す回路図である。
【図４】本発明の第３実施例に係るパルス雑音検出回路
の構成を示す回路図である。
の構成を示す回路図である。
【図５】本発明の第４実施例に係るパルス雑音検出回路
の構成を示す回路図である。
の構成を示す回路図である。
【図６】ＦＭ受信機の一部構成を示すブロック図であ
る。
る。
【図７】一従来例に係るパルス雑音検出回路の構成を示
す回路図である。
す回路図である。
２０ ＨＰＦ ２２ ＡＧＣアンプ ２４ 整流回路 ３２ ゲート制御回路 ３４ 電圧保持回路 ３６ 単安定マルチバイブレータ ３８ コンパレータ １００ パルス雑音 Ｔｒ１ 連続雑音検出用の検波トランジスタ Ｔｒ２ パルス雑音検出用の検波トランジスタ Ｔｒ６，Ｔｒ７ トランジスタＴｒ１カットオフ用のト
ランジスタ Ｃ１ ＡＧＣ電圧発生用の平滑コンデンサ ＳＷ１，ＳＷ２ スイッチ
ランジスタ Ｃ１ ＡＧＣ電圧発生用の平滑コンデンサ ＳＷ１，ＳＷ２ スイッチ
Claims (2)
- 【請求項１】 受信信号から高周波ノイズ成分を抽出す
る手段と、抽出された高周波ノイズ成分を増幅する増幅
器と、増幅器の出力を整流する整流回路と、整流回路の
整流出力を検波する第１検波手段と、第１検波手段の検
波出力を平滑し、平滑値に基づき増幅器の利得を制御す
る手段と、パルス雑音が発生しているときに整流出力か
らパルス雑音を検出する第２検波手段と、を備えるパル
ス雑音検出回路において、 パルス雑音検出後所定時間、第１検波手段を強制的にオ
フさせる手段を備えることを特徴とするパルス雑音検出
回路。 - 【請求項２】 受信信号から高周波ノイズ成分を抽出す
る手段と、抽出された高周波ノイズ成分を増幅する増幅
器と、増幅器の出力を整流する整流回路と、整流回路の
整流出力を検波する第１検波手段と、第１検波手段の検
波出力を平滑し、平滑値に基づき増幅器の利得を制御す
る手段と、パルス雑音が発生しているときに整流出力か
らパルス雑音を検出する第２検波手段と、を備えるパル
ス雑音検出回路において、 パルス雑音検出後所定時間、第１検波手段を整流回路か
ら切り離し、検波出力がほぼ同じ値に保持されるよう第
１検波手段を強制的に動作させる手段を備えることを特
徴とするパルス雑音検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04261027A JP3108220B2 (ja) | 1992-09-30 | 1992-09-30 | パルス雑音検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04261027A JP3108220B2 (ja) | 1992-09-30 | 1992-09-30 | パルス雑音検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112852A JPH06112852A (ja) | 1994-04-22 |
| JP3108220B2 true JP3108220B2 (ja) | 2000-11-13 |
Family
ID=17356035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04261027A Expired - Fee Related JP3108220B2 (ja) | 1992-09-30 | 1992-09-30 | パルス雑音検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108220B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682851B2 (ja) * | 2006-01-13 | 2011-05-11 | 株式会社ケンウッド | スケルチ回路及び無線機 |
-
1992
- 1992-09-30 JP JP04261027A patent/JP3108220B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112852A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059921A (en) | Amplifier having two operating modes | |
| JPH09260974A (ja) | 増幅回路 | |
| US5884153A (en) | Delayed automatic gain control circuit | |
| JP3108220B2 (ja) | パルス雑音検出回路 | |
| JPH08213849A (ja) | 音声ミュート回路 | |
| JP2003152509A (ja) | コンパレータ回路および赤外線信号受信装置 | |
| JPH0793537B2 (ja) | ミューティング方式 | |
| JP4330802B2 (ja) | 過渡回復補助を伴なう増幅器装置 | |
| JP3286355B2 (ja) | ノイズキャンセラ | |
| US6472938B2 (en) | Automatic level controlling circuit | |
| JPS6133483B2 (ja) | ||
| US4546274A (en) | Non-linear integration circuit | |
| JPS6218999Y2 (ja) | ||
| JPS5950126B2 (ja) | 自動利得制御回路 | |
| US20040136683A1 (en) | AGC circuit | |
| JPS5938765Y2 (ja) | Ｆｍ受信機のパルス性雑音除去装置 | |
| JPH0321065Y2 (ja) | ||
| JPS6138271Y2 (ja) | ||
| JPS6244620Y2 (ja) | ||
| JPS6119529Y2 (ja) | ||
| KR960003837B1 (ko) | 수신기 | |
| JPS6329293Y2 (ja) | ||
| JPH01225229A (ja) | Ｆｍ受信機におけるパルス性雑音除去装置 | |
| JPS6327457Y2 (ja) | ||
| JPH01232831A (ja) | Ｆｍ受信機におけるパルス性雑音除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |