JP3106467B2 - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JP3106467B2 JP3106467B2 JP01280328A JP28032889A JP3106467B2 JP 3106467 B2 JP3106467 B2 JP 3106467B2 JP 01280328 A JP01280328 A JP 01280328A JP 28032889 A JP28032889 A JP 28032889A JP 3106467 B2 JP3106467 B2 JP 3106467B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- circuit
- signal processing
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来の技術（第10図〜第11図） D.発明が解決しようとする課題 E.課題を解決するための手段 F.作用 G.実施例 G1.輝度信号処理ICの構成（第１図） G2.ピン削減の第１の実施例（第２図，第３図） G3.ピン削減の第２の実施例（第４図） G4.ピン削減の第３の実施例（第５図，第６図） G5.ピン削減の第１の参考例（第７図） G6.ピン削減の第２の参考例（第８図） G7.ピン削減の第３の参考例（第９図） H.発明の効果 A.産業上の利用分野 本発明は、回路を集積化する際に、ピン数を削減して
その集積化を容易にする電子回路装置に関するものであ
る。
その集積化を容易にする電子回路装置に関するものであ
る。
B.発明の概要 本発明は、集積回路等に用いる電子回路装置におい
て、 ２つの信号ブロックのそれぞれの信号の送り側をそれ
ぞれ抵抗で一つの入出力端子に接続し、各信号ブロック
の信号の受け側でしきい値判別して異なる信号の授受を
可能にするか、あるいは直流電圧情報を伝達する信号ブ
ロックの送り側を共通の入出力端子に接続し、これに交
流情報を伝達する信号ブロックの送り側をコンデンサで
接続してそれぞれの情報の授受を行うことで、２つの信
号ブロックの入出力端子を共用することにより、 ピンの削減を図って回路の集積化を容易にするもので
ある。
て、 ２つの信号ブロックのそれぞれの信号の送り側をそれ
ぞれ抵抗で一つの入出力端子に接続し、各信号ブロック
の信号の受け側でしきい値判別して異なる信号の授受を
可能にするか、あるいは直流電圧情報を伝達する信号ブ
ロックの送り側を共通の入出力端子に接続し、これに交
流情報を伝達する信号ブロックの送り側をコンデンサで
接続してそれぞれの情報の授受を行うことで、２つの信
号ブロックの入出力端子を共用することにより、 ピンの削減を図って回路の集積化を容易にするもので
ある。
C.従来の技術 従来より、VTR（ビデオテープレコーダ）の輝度信号
処理では、以下のような処理を行っている。
処理では、以下のような処理を行っている。
（１）磁気テープからFM信号を再生する時に隣り合うト
ラック間のクロストークをキャンセルするために、記録
時においてはスイッチングパルス（SWP）を用いて隣り
合うトラックのキャリア周波数をfH/2（fH:水平周波
数）だけ異なるように（ハーフＨシフトと記す）記録を
行い、再生時においてはくし形フィルタを使用して隣り
合うトラックからのクロストーク成分のキャンセル（ハ
ーフＨシフトキャンセルと記す）を行っている（実開昭
60−167481号）。
ラック間のクロストークをキャンセルするために、記録
時においてはスイッチングパルス（SWP）を用いて隣り
合うトラックのキャリア周波数をfH/2（fH:水平周波
数）だけ異なるように（ハーフＨシフトと記す）記録を
行い、再生時においてはくし形フィルタを使用して隣り
合うトラックからのクロストーク成分のキャンセル（ハ
ーフＨシフトキャンセルと記す）を行っている（実開昭
60−167481号）。
（２）8mmVTRの３ヘッド機等では、スチル機能におい
て、ダッシュチャンヘッドのヘッドチェンジングパルス
（HCHG）を検出し、くし形フィルタで用いている1Hディ
レー信号（1H:1水平区間）を１フィールドごとに再生し
ている。
て、ダッシュチャンヘッドのヘッドチェンジングパルス
（HCHG）を検出し、くし形フィルタで用いている1Hディ
レー信号（1H:1水平区間）を１フィールドごとに再生し
ている。
（３）第10図に示すように、IC（集積回路）による輝度
信号処理では、記録時にICのバラツキを吸収するため
に、AGC回路100のAGCのレベル調整をICの端子であるピ
ン107を介して外部のボリウム108で行っている。即ち、
AGC回路100では、通常、入力ビデオ信号VINをクランプ
回路101,電圧制御アンプ（VCA）102,クランプ回路103を
通してAGCディテクタ104の一方の入力側へ入力し、この
AGCディテクタ104の他方の入力側へは電圧源105から基
準電位を与えて、入力されかつクランプされたビデオ信
号VINが基準よりも大きい場合にVCA制御電圧を得、VCA1
02のゲインをコントロールしてAGCをかけているが、AGC
ディテクタ104のゲインをボリウム108で調整してICのバ
ラツキでAGC特性がばらつくのを防止している。AGCのか
かった記録信号は、クランプ回路103の出力から取り出
され、記録輝度信号処理部106で処理されて出力され
る。
信号処理では、記録時にICのバラツキを吸収するため
に、AGC回路100のAGCのレベル調整をICの端子であるピ
ン107を介して外部のボリウム108で行っている。即ち、
AGC回路100では、通常、入力ビデオ信号VINをクランプ
回路101,電圧制御アンプ（VCA）102,クランプ回路103を
通してAGCディテクタ104の一方の入力側へ入力し、この
AGCディテクタ104の他方の入力側へは電圧源105から基
準電位を与えて、入力されかつクランプされたビデオ信
号VINが基準よりも大きい場合にVCA制御電圧を得、VCA1
02のゲインをコントロールしてAGCをかけているが、AGC
ディテクタ104のゲインをボリウム108で調整してICのバ
ラツキでAGC特性がばらつくのを防止している。AGCのか
かった記録信号は、クランプ回路103の出力から取り出
され、記録輝度信号処理部106で処理されて出力され
る。
（４）変速モードの再生時においては、垂直同期が乱れ
るのを防止するために、第11図に示すようにVD挿入回路
113を、再生信号の再生輝度信号処理部111に続くクラン
プ回路112と、ビデオ信号VOUT出力用のビデオバッファ1
14との間に設けて、ピン115から入力される擬似VD（垂
直同期信号）を出力のビデオ信号VOUTに挿入している。
るのを防止するために、第11図に示すようにVD挿入回路
113を、再生信号の再生輝度信号処理部111に続くクラン
プ回路112と、ビデオ信号VOUT出力用のビデオバッファ1
14との間に設けて、ピン115から入力される擬似VD（垂
直同期信号）を出力のビデオ信号VOUTに挿入している。
（５）第12図に示すように、システムが輝度信号処理IC
120と色信号処理IC130とから構成される場合、輝度信号
処理IC120では、くし形フィルタを使用したY/Cセパレー
タ121でビデオ入力信号VINのY/C（輝度／クロマ）分離
を行い、入出力ピンを通して色信号処理IC130に色信号C
OUTを出力し、色信号処理された出力（OUT）を他の入出
力ピンを通し色信号入力CINとして入力している。ここ
で、輝度信号処理IC120のY/Cセパレータ121では、入力
ビデオ信号VINが白黒である場合、信号成分の欠落を防
止するためにくし形フィルタをかけない白黒信号処理を
行う必要があるので、色信号処理IC130側の白黒判別部1
31で、オートカラーキラー判別された白黒か白黒でない
かの状態信号（オートカラーキラー信号ACK）を、ピン
を介して入力する必要があった。
120と色信号処理IC130とから構成される場合、輝度信号
処理IC120では、くし形フィルタを使用したY/Cセパレー
タ121でビデオ入力信号VINのY/C（輝度／クロマ）分離
を行い、入出力ピンを通して色信号処理IC130に色信号C
OUTを出力し、色信号処理された出力（OUT）を他の入出
力ピンを通し色信号入力CINとして入力している。ここ
で、輝度信号処理IC120のY/Cセパレータ121では、入力
ビデオ信号VINが白黒である場合、信号成分の欠落を防
止するためにくし形フィルタをかけない白黒信号処理を
行う必要があるので、色信号処理IC130側の白黒判別部1
31で、オートカラーキラー判別された白黒か白黒でない
かの状態信号（オートカラーキラー信号ACK）を、ピン
を介して入力する必要があった。
（６）第13図に示すように、入力ビデオ信号VINを輝度
信号処理部141で処理した後、ビデオバッファ142からコ
ンポジットビデオ信号VOUTを出力する場合、記録時には
ビデオバッファ142の入力をスイッチ143で輝度信号処理
部141の出力側に切り替え、再生時（PB）やセパレート
信号入力時（SREC）では輝度信号処理部141の出力YOUT
を外付け回路等で処理したり外付けコンデンサで結合し
たりした輝度信号YINを入力してクランプ回路144を通し
た後、外部で色信号処理した色信号CINと混合するY/C混
合回路145の出力側へ切り替えている。
信号処理部141で処理した後、ビデオバッファ142からコ
ンポジットビデオ信号VOUTを出力する場合、記録時には
ビデオバッファ142の入力をスイッチ143で輝度信号処理
部141の出力側に切り替え、再生時（PB）やセパレート
信号入力時（SREC）では輝度信号処理部141の出力YOUT
を外付け回路等で処理したり外付けコンデンサで結合し
たりした輝度信号YINを入力してクランプ回路144を通し
た後、外部で色信号処理した色信号CINと混合するY/C混
合回路145の出力側へ切り替えている。
（７）第14図は輝度信号処理IC151を用いたビデオブロ
ック図である。160はシステム・サーボ基板であり、マ
イクロコンピュータ161を搭載して、スイッチングパル
ス（SWP）やヘッドチェンジングパルス（HCHG）や種々
の位相のクロック信号などを発生し、VTRの各種モード
の制御（記録／再生，変速再生，ミュート，エディット
等）を行っている。150はビデオ基板であり、輝度信号
処理ICなどを搭載して、各種のビデオ信号処理を行って
いる。ここで、ビデオ基板150には、シリアル／パラレ
ル変換IC152が搭載されて、マイクロコンピュータ161か
らのPB（再生）,MUTE（ミュート）,EDIT（エディット）
等のモード制御信号をシリアルデータとして受けて、パ
ラレルデータに変換してそれらのモードを使用している
が、色信号処理IC151でもこれらのモード制御信号で指
示されるモードを使用するために、上記のシリアルデー
タを入力して、その内部で同時にシリアル／パラレル変
換を行っていた。
ック図である。160はシステム・サーボ基板であり、マ
イクロコンピュータ161を搭載して、スイッチングパル
ス（SWP）やヘッドチェンジングパルス（HCHG）や種々
の位相のクロック信号などを発生し、VTRの各種モード
の制御（記録／再生，変速再生，ミュート，エディット
等）を行っている。150はビデオ基板であり、輝度信号
処理ICなどを搭載して、各種のビデオ信号処理を行って
いる。ここで、ビデオ基板150には、シリアル／パラレ
ル変換IC152が搭載されて、マイクロコンピュータ161か
らのPB（再生）,MUTE（ミュート）,EDIT（エディット）
等のモード制御信号をシリアルデータとして受けて、パ
ラレルデータに変換してそれらのモードを使用している
が、色信号処理IC151でもこれらのモード制御信号で指
示されるモードを使用するために、上記のシリアルデー
タを入力して、その内部で同時にシリアル／パラレル変
換を行っていた。
（８）第15図は従来の映像入出力信号処理ICの輝度信号
処理機能を示すブロック図である。この処理ブロックで
は、輝度信号（Ｙ）のスーパーインポーズ,PCMアフター
レコーディング，変速再生時の擬似VD（垂直同期信号）
挿入関係等を処理している。170は入力映像信号のクラ
ンプ回路、171はスーパーインポーズ処理関係のために
切り替えスイッチ、172は切り替えスイッチ171の出力用
のバッファ、173はPCMアフターレコーディングや擬似VD
挿入処理関係の切り替えスイッチ、174は信号処理され
た映像信号VOUTを出力するためのバッファである。バッ
ファ172への入力は、切り替えスイッチ171によりクラン
プ回路170の出力側と黒レベル制御用の可変電圧源175と
白レベル制御用の可変電圧源176とに切り替えられる。
また、バッファ174への入力は、バッファ172の出力側と
マスク用の電圧源177と擬似VDやアフタコレーディング
時のHD（水平同期信号）を挿入するための電圧源178と
に切り替えられる。各可変電圧源175,176への切り替え
とそのレベルの制御および電圧源177,178への切り替え
は各専用ピン179a,179b,179c,179d,179eを介して下記の
信号で行われている。
処理機能を示すブロック図である。この処理ブロックで
は、輝度信号（Ｙ）のスーパーインポーズ,PCMアフター
レコーディング，変速再生時の擬似VD（垂直同期信号）
挿入関係等を処理している。170は入力映像信号のクラ
ンプ回路、171はスーパーインポーズ処理関係のために
切り替えスイッチ、172は切り替えスイッチ171の出力用
のバッファ、173はPCMアフターレコーディングや擬似VD
挿入処理関係の切り替えスイッチ、174は信号処理され
た映像信号VOUTを出力するためのバッファである。バッ
ファ172への入力は、切り替えスイッチ171によりクラン
プ回路170の出力側と黒レベル制御用の可変電圧源175と
白レベル制御用の可変電圧源176とに切り替えられる。
また、バッファ174への入力は、バッファ172の出力側と
マスク用の電圧源177と擬似VDやアフタコレーディング
時のHD（水平同期信号）を挿入するための電圧源178と
に切り替えられる。各可変電圧源175,176への切り替え
とそのレベルの制御および電圧源177,178への切り替え
は各専用ピン179a,179b,179c,179d,179eを介して下記の
信号で行われている。
VOB:黒レベル制御（レベル可変可） VOW:白レベル制御（レベル可変可） MASK:黒（ペデスタル）置き換え JOGV:可変速再生時の擬似VD挿入（シンクチップDC置
き換え） ARHD:アフタコレーディング時のHD挿入（シンクチッ
プDC置き換え） D.発明が解決しようとする課題 ところで、8mmVTR等では、装置の小型化等のためにIC
のチップ数を減らして回路基板を簡素化したいという要
求があり、輝度信号処理ICも、今まで複数チップで構成
していた輝度信号処理機能を１つにまとめることが課題
となっていた。
き換え） ARHD:アフタコレーディング時のHD挿入（シンクチッ
プDC置き換え） D.発明が解決しようとする課題 ところで、8mmVTR等では、装置の小型化等のためにIC
のチップ数を減らして回路基板を簡素化したいという要
求があり、輝度信号処理ICも、今まで複数チップで構成
していた輝度信号処理機能を１つにまとめることが課題
となっていた。
しかしながら、上記従来の技術における輝度信号処理
機能をそのまま他の輝度信号処理機能と１つのICにまと
めようとすると、ICの入出力ピン数が増大して、結局は
ピン数の制約から１つのICにまとめることができなくな
るか、実用に適さないものになる結果となっていた。
機能をそのまま他の輝度信号処理機能と１つのICにまと
めようとすると、ICの入出力ピン数が増大して、結局は
ピン数の制約から１つのICにまとめることができなくな
るか、実用に適さないものになる結果となっていた。
具体的には、従来の技術に述べた輝度信号処理回路で
は、以下のような問題点があった。
は、以下のような問題点があった。
（ａ）従来の技術の（１）と（２）の処理機能を合体し
た場合、スイッチングパルスSWPとヘッドチェンジング
パルスHCHGの２ピンを用意しなければならないが、ピン
を他の重要な機能ブロックに回すために、その２ピンを
設ける余裕がない。
た場合、スイッチングパルスSWPとヘッドチェンジング
パルスHCHGの２ピンを用意しなければならないが、ピン
を他の重要な機能ブロックに回すために、その２ピンを
設ける余裕がない。
（ｂ）従来の技術の（３）と（４）の処理機能を合体し
た場合、第10図の記録専用ピン107と、第11図の再生専
用ピン115の２ピンを用意しなければならないが、ピン
を他の重要な機能ブロックに回すために、その２ピンを
設ける余裕がない。
た場合、第10図の記録専用ピン107と、第11図の再生専
用ピン115の２ピンを用意しなければならないが、ピン
を他の重要な機能ブロックに回すために、その２ピンを
設ける余裕がない。
（ｃ）従来の技術の（５）の輝度信号処理では、白黒信
号処理のために、色信号処理IC130からオートカラーキ
ラー信号ACKを入力しなければならないが、上記と同じ
理由でそれを入力するピンを設ける余裕がない。
号処理のために、色信号処理IC130からオートカラーキ
ラー信号ACKを入力しなければならないが、上記と同じ
理由でそれを入力するピンを設ける余裕がない。
（ｄ）従来の技術の（６）の輝度信号処理では、記録モ
ードの場合、回路信号が輝度信号処理IC内で完結してい
るため、ビデオバッファ142の前で外付け回路によりタ
イトルインサートとかEE（エレクトリック ツウ エレ
クトリック）トラップ等を行うことができず、自由度が
少なかった。また、上記のビデオバッファ142を単体で
使用できるといった汎用性もなかった。これらを単純に
解決するには、汎用回路の追加とピンの増加につながっ
てしまう。
ードの場合、回路信号が輝度信号処理IC内で完結してい
るため、ビデオバッファ142の前で外付け回路によりタ
イトルインサートとかEE（エレクトリック ツウ エレ
クトリック）トラップ等を行うことができず、自由度が
少なかった。また、上記のビデオバッファ142を単体で
使用できるといった汎用性もなかった。これらを単純に
解決するには、汎用回路の追加とピンの増加につながっ
てしまう。
（ｅ）従来の技術の（７）では、輝度信号処理ICのピン
の不足とは直接関連はないが、輝度信号処理IC151で行
っているシリアル／パラレル変換を、この輝度信号処理
IC151を搭載するビデオ基板150内の他のIC152で重複し
て行っているという無駄があり、２つのIC151,152をト
ータルしたピン数としては減少の余地があり、また、チ
ップ数を減少させてビデオ基板150を簡略化する上でも
改善の余地があった。
の不足とは直接関連はないが、輝度信号処理IC151で行
っているシリアル／パラレル変換を、この輝度信号処理
IC151を搭載するビデオ基板150内の他のIC152で重複し
て行っているという無駄があり、２つのIC151,152をト
ータルしたピン数としては減少の余地があり、また、チ
ップ数を減少させてビデオ基板150を簡略化する上でも
改善の余地があった。
（ｆ）従来の技術の（８）の輝度信号処理では、２つの
ICをそのまま融合しただけでは輝度信号ICのピン数が膨
大になり、実用に適さないものになってしまう。
ICをそのまま融合しただけでは輝度信号ICのピン数が膨
大になり、実用に適さないものになってしまう。
本発明は、上記課題のうち（ａ），（ｂ），（ｃ）の
課題を解決するために創案されたもので、ICの入出力端
子数を削減することができる電子回路装置を提供するこ
とを目的とする。なお、その他の（ｄ）以降の課題の解
決策については参考例として述べる。
課題を解決するために創案されたもので、ICの入出力端
子数を削減することができる電子回路装置を提供するこ
とを目的とする。なお、その他の（ｄ）以降の課題の解
決策については参考例として述べる。
E.課題を解決するための手段 上記の目的を達成するための本発明の電子回路装置の
第１の構成は、 入出力端子を介してそれぞれ異なる信号の授受を行う
２つの信号ブロックを有する集積化した電子回路装置に
おいて、 第１の信号ブロックが信号の授受を行うとき第２の信
号ブロックの信号がローレベルとなり、第２の信号ブロ
ックが信号の授受を行うとき第１の信号ブロックの信号
がハイレベルとなるものとして、第１の信号ブロックの
送り側、及び第２の信号ブロックの送り側の各々を抵抗
で接続して一つの入出力端子へ接続し、 上記一つの入出力端子とグランドの間を抵抗で接続
し、 第１の信号ブロックの受け側に上記抵抗群の値で定ま
る第１の信号ブロックの信号の値を元に設定した第１の
しきい値回路を設けてその入力を上記一つの入出力端子
へ接続し、 第２の信号ブロックの受け側に上記抵抗群の値で定ま
る第２の信号ブロックの信号の値を元に設定した第２の
しきい値回路を設けてその入力を上記一つの入出力端子
へ接続することを特徴とする。
第１の構成は、 入出力端子を介してそれぞれ異なる信号の授受を行う
２つの信号ブロックを有する集積化した電子回路装置に
おいて、 第１の信号ブロックが信号の授受を行うとき第２の信
号ブロックの信号がローレベルとなり、第２の信号ブロ
ックが信号の授受を行うとき第１の信号ブロックの信号
がハイレベルとなるものとして、第１の信号ブロックの
送り側、及び第２の信号ブロックの送り側の各々を抵抗
で接続して一つの入出力端子へ接続し、 上記一つの入出力端子とグランドの間を抵抗で接続
し、 第１の信号ブロックの受け側に上記抵抗群の値で定ま
る第１の信号ブロックの信号の値を元に設定した第１の
しきい値回路を設けてその入力を上記一つの入出力端子
へ接続し、 第２の信号ブロックの受け側に上記抵抗群の値で定ま
る第２の信号ブロックの信号の値を元に設定した第２の
しきい値回路を設けてその入力を上記一つの入出力端子
へ接続することを特徴とする。
F.作用 本発明は、集積化した電子回路装置において、２つの
信号ブロックのそれぞれの信号の送り側をそれぞれ抵抗
で一つの入出力端子に接続し、各信号ブロックの信号を
重複しない範囲で変化するミックス信号として入力し、
各信号ブロックの受け側でしきい値判別して各信号ブロ
ックで異なる信号の授受を可能にすることで、２つの信
号ブロックの入出力端子を共用することにより、重複化
した電子回路装置の入出力端子を削減する。
信号ブロックのそれぞれの信号の送り側をそれぞれ抵抗
で一つの入出力端子に接続し、各信号ブロックの信号を
重複しない範囲で変化するミックス信号として入力し、
各信号ブロックの受け側でしきい値判別して各信号ブロ
ックで異なる信号の授受を可能にすることで、２つの信
号ブロックの入出力端子を共用することにより、重複化
した電子回路装置の入出力端子を削減する。
G.実施例 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
G1.輝度信号処理ICの構成 第１図に本発明を適用する輝度信号処理ICのブロック
図を示す。１は輝度信号処理IC、２は色信号処理IC、３
は記録アンプ、４は記録用のヘッド、５は再生用のヘッ
ド、６は記録アンプである。ヘッド4,5はモードによっ
て切り替えて使用する同一のヘッドであっても良い。輝
度信号処理IC1は、２つの部分に大別される。一つは記
録系10であり、もう一つは再生系30である。
図を示す。１は輝度信号処理IC、２は色信号処理IC、３
は記録アンプ、４は記録用のヘッド、５は再生用のヘッ
ド、６は記録アンプである。ヘッド4,5はモードによっ
て切り替えて使用する同一のヘッドであっても良い。輝
度信号処理IC1は、２つの部分に大別される。一つは記
録系10であり、もう一つは再生系30である。
記録系10において、11はカメラなどからのビデオ信号
VINを入力するピン、12は記録アンプ３への記録信号RF
OUTを出力するピンである。このピン11,12の間に、AGC
回路13,シンクチップDCをクランプするフィードバック
クランプ回路14,Y/Cセパレータ15,エンファシス回路16,
FM変調回路17を従属に接続する。AGC回路13の入力側は
ピン11に接続し、FM変調回路17の出力はピン12に接続す
る。Y/Cセパレータ15は、くし形フィルタを使用して輝
度信号（Ｙ）と色信号（Ｃ）の分離を行う。分離された
色信号COUTは、ピン18を介して色信号処理IC2へ接続す
る。色信号処理IC2で信号処理された色信号CINは、ピン
19に接続される。ピン19はACK判別回路20と後記する再
生形30のY/C混合回路40に接続する。ACK判別回路20は、
色信号CINに重畳されたACK（オートカラーキラー）信号
を判別し、その判別回路をY/Cセパレータ15へ送出し
て、白黒画像のときにはくし形フィルタをかけないよう
にオートカラーキラー処理を指示する。21はAGC回路13
のAGCレベル調整用のボリウム７の直流信号の入力ピン
であるとともに、後記する再生系30用の変速再生時の擬
似垂直同期信号IOGV挿入用のピンを兼ねる。この擬似垂
直同期信号JOGVは、コンデンサC1を介してピン21に接続
する。22は、FM変調回路17において、トラック間のクロ
ストークキャンセルのためにキャリアのハーフＨシフト
即ち15.734KHz/2のシフトを行うのに使用し、かつ、後
記する再生系30のハーフＨキャンセル用に使用するスイ
ッチングパルスSWPの入力ピンであるとともに、同じく
後記する再生系30のくし形フィルタ36用のヘッドチェン
ジングパルスHCHGの入力ピンを兼ねる。スイッチングパ
ルスSWPは、抵抗R1を介してピン22に接続し、ヘッドチ
ェンジングパルスHCHGは抵抗R2を介してピン22に接続す
る。
VINを入力するピン、12は記録アンプ３への記録信号RF
OUTを出力するピンである。このピン11,12の間に、AGC
回路13,シンクチップDCをクランプするフィードバック
クランプ回路14,Y/Cセパレータ15,エンファシス回路16,
FM変調回路17を従属に接続する。AGC回路13の入力側は
ピン11に接続し、FM変調回路17の出力はピン12に接続す
る。Y/Cセパレータ15は、くし形フィルタを使用して輝
度信号（Ｙ）と色信号（Ｃ）の分離を行う。分離された
色信号COUTは、ピン18を介して色信号処理IC2へ接続す
る。色信号処理IC2で信号処理された色信号CINは、ピン
19に接続される。ピン19はACK判別回路20と後記する再
生形30のY/C混合回路40に接続する。ACK判別回路20は、
色信号CINに重畳されたACK（オートカラーキラー）信号
を判別し、その判別回路をY/Cセパレータ15へ送出し
て、白黒画像のときにはくし形フィルタをかけないよう
にオートカラーキラー処理を指示する。21はAGC回路13
のAGCレベル調整用のボリウム７の直流信号の入力ピン
であるとともに、後記する再生系30用の変速再生時の擬
似垂直同期信号IOGV挿入用のピンを兼ねる。この擬似垂
直同期信号JOGVは、コンデンサC1を介してピン21に接続
する。22は、FM変調回路17において、トラック間のクロ
ストークキャンセルのためにキャリアのハーフＨシフト
即ち15.734KHz/2のシフトを行うのに使用し、かつ、後
記する再生系30のハーフＨキャンセル用に使用するスイ
ッチングパルスSWPの入力ピンであるとともに、同じく
後記する再生系30のくし形フィルタ36用のヘッドチェン
ジングパルスHCHGの入力ピンを兼ねる。スイッチングパ
ルスSWPは、抵抗R1を介してピン22に接続し、ヘッドチ
ェンジングパルスHCHGは抵抗R2を介してピン22に接続す
る。
再生系30において、31は再生アンプ６からの再生信号
RFINを入力するピン、32はコンポジットビデオ信号VOUT
を出力するピンである。このピン31,32の間に、RFAGC回
路33,FM復調回路34,ディエンファシス回路35,くし形フ
ィルタ36,ノイズキャンセラ37,フィードバッククランプ
回路38,映像入出力信号処理部39,Y/C混合回路40,ビデオ
バッファ41を縦属に接続する。ただし、映像入出力信号
処理部39,ビデオバッファ41は記録系10と共用するため
に、記録モード（REC）と再生モード（PB）等で回路を
切り替えるスイッチ43,44を挿入する。また、フィード
バッククランプ回路38は、前記のフィードバッククラン
プ回路14をモード切り替えで共用しても良い。上記にお
いて、フィードバッククランプ回路38の出力は、シンク
セパレータ45に分岐され、再生信号より分離した、水
平，垂直の同期信号を外部へ出力する。ディエンファシ
ス回路35においては、前述したようにハーフＨシフトキ
ャンセルを行うために、ピン22を接続してスイッチング
パルスSWPを検出し入力する。また、くし形フィルタ36
は、クロストークキャンセルを行うとともに、上記ピン
22に接続してヘッドチェンジングパルスを検出し、くし
形フィルタ36で用いている1Hディレー信号を１フィール
ド毎に再生する。なお、46は外部よりシリアル信号を受
けてパラレル信号に変換することによりPB（再生）,MUT
E（ミュート）,EDIT（エディット）等のモード信号を作
成するシリアル／パラレル変換部である。
RFINを入力するピン、32はコンポジットビデオ信号VOUT
を出力するピンである。このピン31,32の間に、RFAGC回
路33,FM復調回路34,ディエンファシス回路35,くし形フ
ィルタ36,ノイズキャンセラ37,フィードバッククランプ
回路38,映像入出力信号処理部39,Y/C混合回路40,ビデオ
バッファ41を縦属に接続する。ただし、映像入出力信号
処理部39,ビデオバッファ41は記録系10と共用するため
に、記録モード（REC）と再生モード（PB）等で回路を
切り替えるスイッチ43,44を挿入する。また、フィード
バッククランプ回路38は、前記のフィードバッククラン
プ回路14をモード切り替えで共用しても良い。上記にお
いて、フィードバッククランプ回路38の出力は、シンク
セパレータ45に分岐され、再生信号より分離した、水
平，垂直の同期信号を外部へ出力する。ディエンファシ
ス回路35においては、前述したようにハーフＨシフトキ
ャンセルを行うために、ピン22を接続してスイッチング
パルスSWPを検出し入力する。また、くし形フィルタ36
は、クロストークキャンセルを行うとともに、上記ピン
22に接続してヘッドチェンジングパルスを検出し、くし
形フィルタ36で用いている1Hディレー信号を１フィール
ド毎に再生する。なお、46は外部よりシリアル信号を受
けてパラレル信号に変換することによりPB（再生）,MUT
E（ミュート）,EDIT（エディット）等のモード信号を作
成するシリアル／パラレル変換部である。
G2.ピン削減の第１の実施例 次に、上記輝度信号処理IC1の各部におけるピン削減
の実施例を述べる。
の実施例を述べる。
第２図は、本発明の第１の実施例を示すスイッチング
パルスSWPとヘッドチェンジングパルスHCHGの入出力回
路図である。前述したようにこの２つの入力パルスSWP,
HCHGは、抵抗R1,R2を通して共通のピン22に接続する。
また、ピン22とグランドGND間には抵抗R3を接続する。
これらの抵抗値は、例えばR1＝R2＝R3＝Ｒというように
同じ値とする。一方、輝度信号処理IC1内部には、２つ
のしきい値回路51,52を設け、一方のスレシュホールド
電圧をV1とし他方のスレシュホールド電圧をV2に設定し
て、V1をハーフＨシフトとハーフＨシフトキャンセルの
ためのスイッチングパルスSWPの検出レベルとし、V2を8
mmヘッド機のスチル状態のヘッドチェンジングパルスHC
HGの検出レベルとする。
パルスSWPとヘッドチェンジングパルスHCHGの入出力回
路図である。前述したようにこの２つの入力パルスSWP,
HCHGは、抵抗R1,R2を通して共通のピン22に接続する。
また、ピン22とグランドGND間には抵抗R3を接続する。
これらの抵抗値は、例えばR1＝R2＝R3＝Ｒというように
同じ値とする。一方、輝度信号処理IC1内部には、２つ
のしきい値回路51,52を設け、一方のスレシュホールド
電圧をV1とし他方のスレシュホールド電圧をV2に設定し
て、V1をハーフＨシフトとハーフＨシフトキャンセルの
ためのスイッチングパルスSWPの検出レベルとし、V2を8
mmヘッド機のスチル状態のヘッドチェンジングパルスHC
HGの検出レベルとする。
第３図（ａ），（ｂ）は上記第１の実施例の動作説明
用の信号レベル図である。スイッチングパルスSWPとヘ
ッドチェンジングパルスHCHGは抵抗R1,R2,R3の回路でミ
ックスされて入力される。ここで、ハーフＨシフトを行
う記録モードREC時あるいはハーフＨシフトキャンセル
を行う再生モードPB時（ａ）においては、スイッチング
パルスSWPはハイレベルが5Vでローレベルが0Vであるパ
ルス波形とし、ヘッドチェンジングパルスHCHGは0Vとす
る。これにより、ピン22の電位は、ハイレベルを1.67V
としローレベルを0Vとするパルス波形となる。一方、8m
m3ヘッド機におけるスチル再生時（ｂ）においては、ス
イッチングパルスSWPは5Vとし、ヘッドチェンジングパ
ルスHCHGはハイレベルが5Vで、ローレベルが0Vであるパ
ルス波形とする。これにより、ピン22の電位はハイレベ
ルが3.33Vでローレベルが1.67Vであるパルス波形とな
る。従って、 0V＜V1＜1.67V 1.67V＜V2＜3.33V となるように、V1,V2を設定すれば、しきい値回路51に
よりスイッチングパルスSWPを、しきい値回路52により
ヘッドチェンジングパルスHCHGを検出することができ、
２つの信号ブロック、即ちスイッチングパルスSWPの入
出力回路とヘッドチェンジングパルスHCHGの入出力回路
において、本来２つの専用ピンを使用するべきところ１
つのピンを使用して各回路の２つの信号（SWP,HCHG）の
授受を行うことができる。なお、４ヘッド機においては
ヘッドチェンジングパルスHCHGは必要ないので、４ヘッ
ド機に使用する場合にはHCHGの入力側をグランドGNDに
接続すれば良い。
用の信号レベル図である。スイッチングパルスSWPとヘ
ッドチェンジングパルスHCHGは抵抗R1,R2,R3の回路でミ
ックスされて入力される。ここで、ハーフＨシフトを行
う記録モードREC時あるいはハーフＨシフトキャンセル
を行う再生モードPB時（ａ）においては、スイッチング
パルスSWPはハイレベルが5Vでローレベルが0Vであるパ
ルス波形とし、ヘッドチェンジングパルスHCHGは0Vとす
る。これにより、ピン22の電位は、ハイレベルを1.67V
としローレベルを0Vとするパルス波形となる。一方、8m
m3ヘッド機におけるスチル再生時（ｂ）においては、ス
イッチングパルスSWPは5Vとし、ヘッドチェンジングパ
ルスHCHGはハイレベルが5Vで、ローレベルが0Vであるパ
ルス波形とする。これにより、ピン22の電位はハイレベ
ルが3.33Vでローレベルが1.67Vであるパルス波形とな
る。従って、 0V＜V1＜1.67V 1.67V＜V2＜3.33V となるように、V1,V2を設定すれば、しきい値回路51に
よりスイッチングパルスSWPを、しきい値回路52により
ヘッドチェンジングパルスHCHGを検出することができ、
２つの信号ブロック、即ちスイッチングパルスSWPの入
出力回路とヘッドチェンジングパルスHCHGの入出力回路
において、本来２つの専用ピンを使用するべきところ１
つのピンを使用して各回路の２つの信号（SWP,HCHG）の
授受を行うことができる。なお、４ヘッド機においては
ヘッドチェンジングパルスHCHGは必要ないので、４ヘッ
ド機に使用する場合にはHCHGの入力側をグランドGNDに
接続すれば良い。
G3.ピン削減の第２の実施例 第４図は本発明の第２の実施例を示すブロック図であ
る。本実施例は、第10図と第11図の従来例におけるAGC
レベル調整入力と擬似VD（JOGV）入力を１つのピン21で
行う例を示している。１は輝度信号処理IC、13は記録系
10のAGC回路、21はピン、39は映像入出力信号処理部、4
1は再生ビデオ信号VOUTを出力するビデオバッファ、７
はAGCレベル調整用のボリウムであって、これらは第１
図で説明したものである。ボリウム７は固定端子を＋電
源とグランド（GND）間に接続し、摺動端子をピン21に
直接接続する。一方、擬似VD信号JOGVはコンデンサC1を
介してピン21に接続する。AGC回路13は、縦属に接続し
たクランプ回路13a,VCA（電圧制御アンプ）13b,クラン
プ回路13cを通して入力ビデオ信号AGCディテクタ13dの
一方に入力し、AGCディテクタ13dの他方の入力へは電圧
源13eから基準電位を与えて、その検出出力をVCA制御電
圧としてVCA13bへ接続して構成する。次段への記録信号
は、クランプ回路13cの出力から取り出す。ここで、AGC
ディテクタ13dのAGCレベル調整端子は直接ピン21へ接続
する。本図における再生系は必要な部分以外省略して、
または簡略に描いてある。即ち、30′は第１図における
映像入出力信号処理部39の前段のすべての再生輝度信号
処理回路を示し、スイッチ43,44等は省略してある。映
像入出力信号処理部39は、クランプ回路39aとVD挿入回
路39bとを有する。このVD挿入回路39bのVD挿入の制御
は、コンパレータ54の出力により行う。このコンパレー
タ54の一方の入力には、アンプ53を通してピン21を接続
し、他方の入力には電圧源55から擬似VD信号を判別する
ための基準電位を接続する。
る。本実施例は、第10図と第11図の従来例におけるAGC
レベル調整入力と擬似VD（JOGV）入力を１つのピン21で
行う例を示している。１は輝度信号処理IC、13は記録系
10のAGC回路、21はピン、39は映像入出力信号処理部、4
1は再生ビデオ信号VOUTを出力するビデオバッファ、７
はAGCレベル調整用のボリウムであって、これらは第１
図で説明したものである。ボリウム７は固定端子を＋電
源とグランド（GND）間に接続し、摺動端子をピン21に
直接接続する。一方、擬似VD信号JOGVはコンデンサC1を
介してピン21に接続する。AGC回路13は、縦属に接続し
たクランプ回路13a,VCA（電圧制御アンプ）13b,クラン
プ回路13cを通して入力ビデオ信号AGCディテクタ13dの
一方に入力し、AGCディテクタ13dの他方の入力へは電圧
源13eから基準電位を与えて、その検出出力をVCA制御電
圧としてVCA13bへ接続して構成する。次段への記録信号
は、クランプ回路13cの出力から取り出す。ここで、AGC
ディテクタ13dのAGCレベル調整端子は直接ピン21へ接続
する。本図における再生系は必要な部分以外省略して、
または簡略に描いてある。即ち、30′は第１図における
映像入出力信号処理部39の前段のすべての再生輝度信号
処理回路を示し、スイッチ43,44等は省略してある。映
像入出力信号処理部39は、クランプ回路39aとVD挿入回
路39bとを有する。このVD挿入回路39bのVD挿入の制御
は、コンパレータ54の出力により行う。このコンパレー
タ54の一方の入力には、アンプ53を通してピン21を接続
し、他方の入力には電圧源55から擬似VD信号を判別する
ための基準電位を接続する。
以上の構成により、直流情報としてのAGCレベル調整
信号と、交流情報としての擬似VD信号JOGVが１つのピン
21により２つの信号ブロック間で授受できる。即ち、記
録系においては、記録時にボリウム７で決まる直流電位
でAGC調整がなされ、再生系においては再生時に容量カ
ットされたJOGV信号がボリウム７の電位にバイアスさ
れ、アンプ53で適当なレベルに調整された後に、コンパ
レータ54で判別され、そのコンパレータ54の出力でVD挿
入回路39bのVD挿入のオン／オフを行う。
信号と、交流情報としての擬似VD信号JOGVが１つのピン
21により２つの信号ブロック間で授受できる。即ち、記
録系においては、記録時にボリウム７で決まる直流電位
でAGC調整がなされ、再生系においては再生時に容量カ
ットされたJOGV信号がボリウム７の電位にバイアスさ
れ、アンプ53で適当なレベルに調整された後に、コンパ
レータ54で判別され、そのコンパレータ54の出力でVD挿
入回路39bのVD挿入のオン／オフを行う。
G4.ピン削減の第３の実施例 第５図は本発明の第３の実施例を示す回路図である。
本実施例は、第12図の従来例において、オートカラーキ
ラー信号ACK専用のピンを設けることなく、それを入力
できるようにする例を示している。１は輝度信号処理I
C、19は色信号処理された色信号CINの入力ピン、20はそ
の色信号に重畳されたACK信号を判別するACK判別回路、
40はY/C混合回路、41はビデオバッファであって、これ
らは第１図で説明したものである。ACK判別回路20は、
色信号CINの直流レベル（DC）でスイッチングするnpnト
ランジスタQ1,Q2から成る回路と、その回路の出力を電
圧源20aの電位V1でコンパレートするトランジスタQ3,
Q4,Q5,Q6から成る回路とで構成する。トランジスタQ
1は、ベースを抵抗４を介してピン19へ接続するととも
に抵抗R5を通してグランドGNDへ接続し、そのエミッタ
をグランドGNDへ接続し、そのコレクタを電流源I1へ接
続する。トランジスタQ2は、ベースをトランジスタQ1の
コレクタへ接続し、そのエミッタをグランドGNDへ接続
し、そのコレクタを直列接続の抵抗R6,R7を通して安定
化電源VREGへ接続する。トランジスタQ3,Q5はpnp形と
し、そのエミッタ同士を電流源I2へ接続する。トランジ
スタQ3のベースは、上記抵抗R6,R7の接続点に接続し、
トランジスタQ5のベースは、電位V1の電圧源20aを接続
する。トランジスタQ4,Q6は、npn形とし、そのエミッタ
同士を抵抗R8を通してグランドGNDへ接続する。トラン
ジスタQ4のベースおよびコレクタは共にトランジスタQ3
のコレクタヘ接続し、トランジスタQ6のベースおよびコ
レクタは共にトランジスタQ5のコレクタへ接続する。Y/
C混合回路40の一方の入力側は、コンデンサC2を介して
ピン19に接続するとともに、直列に接続した抵抗R9と電
圧源40aを通してグランドGNDへ接続する。またY/C混合
回路40の他方の入力側には、再生された輝度信号Ｙを入
力する。
本実施例は、第12図の従来例において、オートカラーキ
ラー信号ACK専用のピンを設けることなく、それを入力
できるようにする例を示している。１は輝度信号処理I
C、19は色信号処理された色信号CINの入力ピン、20はそ
の色信号に重畳されたACK信号を判別するACK判別回路、
40はY/C混合回路、41はビデオバッファであって、これ
らは第１図で説明したものである。ACK判別回路20は、
色信号CINの直流レベル（DC）でスイッチングするnpnト
ランジスタQ1,Q2から成る回路と、その回路の出力を電
圧源20aの電位V1でコンパレートするトランジスタQ3,
Q4,Q5,Q6から成る回路とで構成する。トランジスタQ
1は、ベースを抵抗４を介してピン19へ接続するととも
に抵抗R5を通してグランドGNDへ接続し、そのエミッタ
をグランドGNDへ接続し、そのコレクタを電流源I1へ接
続する。トランジスタQ2は、ベースをトランジスタQ1の
コレクタへ接続し、そのエミッタをグランドGNDへ接続
し、そのコレクタを直列接続の抵抗R6,R7を通して安定
化電源VREGへ接続する。トランジスタQ3,Q5はpnp形と
し、そのエミッタ同士を電流源I2へ接続する。トランジ
スタQ3のベースは、上記抵抗R6,R7の接続点に接続し、
トランジスタQ5のベースは、電位V1の電圧源20aを接続
する。トランジスタQ4,Q6は、npn形とし、そのエミッタ
同士を抵抗R8を通してグランドGNDへ接続する。トラン
ジスタQ4のベースおよびコレクタは共にトランジスタQ3
のコレクタヘ接続し、トランジスタQ6のベースおよびコ
レクタは共にトランジスタQ5のコレクタへ接続する。Y/
C混合回路40の一方の入力側は、コンデンサC2を介して
ピン19に接続するとともに、直列に接続した抵抗R9と電
圧源40aを通してグランドGNDへ接続する。またY/C混合
回路40の他方の入力側には、再生された輝度信号Ｙを入
力する。
上記第３の実施例の動作を述べる。第６図（ａ），
（ｂ）は、第５図のピン19に加えられる信号の説明図で
ある。１は輝度信号処理IC、２は色信号処理LCであり、
（ａ）はカラーモード時の説明図、（ｂ）は白黒モード
時の説明図を示している。色信号処理IC2側において、
カラーモードでは、色信号CINにそのセンターDCが例え
ば2V程度になるようなDCを重畳し、白黒モードではその
DCを0Vにする。色信号処理IC2からの色信号CINは、一方
においてコンデンサC2で容量カットされ、抵抗R9,電圧
源40aでバイアスが加えられてY/C混合回路40で輝度信号
Ｙとミックスされ、ビデオバッファ41によりコンポジッ
トビデオ信号VOUTとして出力される。また、色信号CIN
は、ACK判別回路20において、そのDC電位によって、重
畳されているACK信号が判別され、Y/C分離を行うか否か
のスイッチ信号として第１図で述べたY/Cセパレータ15
へ出力される。即ち、カラーモードでは色信号CINのDC
電位によってトランジスタQ1が飽和導通状態となり、電
流源I1からの電流はトランジスタQ1を通ってグランドGN
Dに流れる。これによって、トランジスタQ3のベース電
位がハイレベルとなって、基準電位V1とコンパレートさ
れることによりトランジスタQ5がオンし、トランジスタ
Q6がオンして、カラーモードとするスイッチ信号が出力
される。白黒モードでは、トランジスタQ1に代わってト
ランジスタQ2が飽和導通し、トランジスタQ3のベースは
抵抗R6とR7の分割比で決まるDCレベルとなる。この場
合、そのベース電位は、基準電位V1より低くなるのでト
ランジスタQ3,Q4がオンし、白黒モードとするスイッチ
信号が出力される。このように本実施例ではACK信号を
入力するために専用ピンを設ける必要がなくなる。
（ｂ）は、第５図のピン19に加えられる信号の説明図で
ある。１は輝度信号処理IC、２は色信号処理LCであり、
（ａ）はカラーモード時の説明図、（ｂ）は白黒モード
時の説明図を示している。色信号処理IC2側において、
カラーモードでは、色信号CINにそのセンターDCが例え
ば2V程度になるようなDCを重畳し、白黒モードではその
DCを0Vにする。色信号処理IC2からの色信号CINは、一方
においてコンデンサC2で容量カットされ、抵抗R9,電圧
源40aでバイアスが加えられてY/C混合回路40で輝度信号
Ｙとミックスされ、ビデオバッファ41によりコンポジッ
トビデオ信号VOUTとして出力される。また、色信号CIN
は、ACK判別回路20において、そのDC電位によって、重
畳されているACK信号が判別され、Y/C分離を行うか否か
のスイッチ信号として第１図で述べたY/Cセパレータ15
へ出力される。即ち、カラーモードでは色信号CINのDC
電位によってトランジスタQ1が飽和導通状態となり、電
流源I1からの電流はトランジスタQ1を通ってグランドGN
Dに流れる。これによって、トランジスタQ3のベース電
位がハイレベルとなって、基準電位V1とコンパレートさ
れることによりトランジスタQ5がオンし、トランジスタ
Q6がオンして、カラーモードとするスイッチ信号が出力
される。白黒モードでは、トランジスタQ1に代わってト
ランジスタQ2が飽和導通し、トランジスタQ3のベースは
抵抗R6とR7の分割比で決まるDCレベルとなる。この場
合、そのベース電位は、基準電位V1より低くなるのでト
ランジスタQ3,Q4がオンし、白黒モードとするスイッチ
信号が出力される。このように本実施例ではACK信号を
入力するために専用ピンを設ける必要がなくなる。
G5.ピン削減の第１の参考例 第７図は、第１の参考例を示すブロック図である。本
参考例は、第13図の従来例において、ピンや回路を追加
することなく、輝度信号処理IC内の回路の自由度や汎用
性を得る例を示している。１は輝度信号処理IC、11はビ
デオ信号の入力ピン、19は色信号処理された色信号CIN
の入力ピン、32はビデオ信号の出力ピン、41はビデオ信
号を出力するビデオバッファ、40は再生モード時再生輝
度信号Ｙに上記色信号CINをミックスするY/C混合回路、
44は記録（REC）モードや再生（PB）モード，セパレー
ト信号入力（SREC）モードでビデオバッファ41の入力側
を切り替えるスイッチであり、これらは第１図で説明し
たものである。70は第１図における映像入出力信号処理
部39までの記録系10および再生系30の輝度信号処理部を
示している。本参考例では、輝度信号処理部70の輝度信
号出力YOUTをピン71に接続し、外部のコンデンサC4で容
量カットするなどした輝度信号YINをピン72を介してク
ランプ回路73に入力し、このクランプ回路73のクランプ
出力をスイッチ44のRECモード側へ接続するとともに、Y
/C混合回路40のＹ入力側に接続する。
参考例は、第13図の従来例において、ピンや回路を追加
することなく、輝度信号処理IC内の回路の自由度や汎用
性を得る例を示している。１は輝度信号処理IC、11はビ
デオ信号の入力ピン、19は色信号処理された色信号CIN
の入力ピン、32はビデオ信号の出力ピン、41はビデオ信
号を出力するビデオバッファ、40は再生モード時再生輝
度信号Ｙに上記色信号CINをミックスするY/C混合回路、
44は記録（REC）モードや再生（PB）モード，セパレー
ト信号入力（SREC）モードでビデオバッファ41の入力側
を切り替えるスイッチであり、これらは第１図で説明し
たものである。70は第１図における映像入出力信号処理
部39までの記録系10および再生系30の輝度信号処理部を
示している。本参考例では、輝度信号処理部70の輝度信
号出力YOUTをピン71に接続し、外部のコンデンサC4で容
量カットするなどした輝度信号YINをピン72を介してク
ランプ回路73に入力し、このクランプ回路73のクランプ
出力をスイッチ44のRECモード側へ接続するとともに、Y
/C混合回路40のＹ入力側に接続する。
上記の構成により、輝度信号処理IC1に入力されるな
どして輝度信号処理された輝度信号YOUTは、ピン71から
IC1外部に出力され、外付け回路で信号処理を行った後
は容量カットで、または外付け回路処理を行なわない場
合は直接コンデンサC4により容量カットで、ピン72に入
力され、クランプ回路73でクランプされる。その後、記
録モードの場合は、スイッチ44がREC側へ切り替えられ
て、そのまま、ビデオバッファ41に入り、再生モードあ
るいはセパレート信号入力モードの場合は、スイッチ44
がPB,SREC側即ちY/C混合回路40側へ切り替えられて、色
信号処理された色信号CINとミックスされ、コンポジッ
ト信号としてピン32から出力される。本参考例では、ビ
デオバッファ41の入力側が輝度信号IC1内で完結してお
らず、ピン71とピン72で切り離し可能となることから、
外付けの処理回路（EEトラップ回路，タイトルインサー
ト回路）での信号処理がREC/PB等の各モードで容易に行
えるほか、ビデオバッファ41単体でも使用することが可
能になり、回路やピンの追加を伴うことなく、回路の自
由度と汎用性を得ることができる。
どして輝度信号処理された輝度信号YOUTは、ピン71から
IC1外部に出力され、外付け回路で信号処理を行った後
は容量カットで、または外付け回路処理を行なわない場
合は直接コンデンサC4により容量カットで、ピン72に入
力され、クランプ回路73でクランプされる。その後、記
録モードの場合は、スイッチ44がREC側へ切り替えられ
て、そのまま、ビデオバッファ41に入り、再生モードあ
るいはセパレート信号入力モードの場合は、スイッチ44
がPB,SREC側即ちY/C混合回路40側へ切り替えられて、色
信号処理された色信号CINとミックスされ、コンポジッ
ト信号としてピン32から出力される。本参考例では、ビ
デオバッファ41の入力側が輝度信号IC1内で完結してお
らず、ピン71とピン72で切り離し可能となることから、
外付けの処理回路（EEトラップ回路，タイトルインサー
ト回路）での信号処理がREC/PB等の各モードで容易に行
えるほか、ビデオバッファ41単体でも使用することが可
能になり、回路やピンの追加を伴うことなく、回路の自
由度と汎用性を得ることができる。
G6.ピン削減の第２の参考例 第８図は第２の参考例を示すブロック図である。本参
考例は、第14図の従来例における輝度信号処理IC51等を
搭載するビデオ基板150内において、ICのチップ数の減
少とチップトータルのピン数を削減する例を示してい
る。81はシステム・サーボ基板であり、マイクロコンピ
ュータ82などを搭載して従来例と同じくシステムの制御
やサーボ制御を行う。83はビデオ基板であり、第１図に
示す輝度信号処理IC1などを搭載し、システム・サーボ
基板82からモード信号を受けて、種々の信号処理を行
う。ここで、ビデオ基板83は、各モード信号をマイクロ
コンピュータ82かシリアルデータとして受け取る。本参
考例では、第１図に示したようにシリアル／パラレル変
換回路46を有し、このシリアルデータをパラレル変換で
きる機能を持つ輝度信号処理IC1でデータ変換し、ピン
を新設してビデオ基板83内の各部へEDIT,MUDE等のモー
ド信号を出力する。これによって、従来のビデオ信号専
用のシリアル／パラレル変換ICが不要になり、そのICに
必要なピンのすべてが無くなって、上記新設したピン数
と差し引いてもトータル的にビデオ基板83内のICのピン
数を削減することができ、回路が簡素化される。上記シ
リアル／パラレル変換ICが不要となる結果は、材料費が
減り、コストダウンにもつながる。
考例は、第14図の従来例における輝度信号処理IC51等を
搭載するビデオ基板150内において、ICのチップ数の減
少とチップトータルのピン数を削減する例を示してい
る。81はシステム・サーボ基板であり、マイクロコンピ
ュータ82などを搭載して従来例と同じくシステムの制御
やサーボ制御を行う。83はビデオ基板であり、第１図に
示す輝度信号処理IC1などを搭載し、システム・サーボ
基板82からモード信号を受けて、種々の信号処理を行
う。ここで、ビデオ基板83は、各モード信号をマイクロ
コンピュータ82かシリアルデータとして受け取る。本参
考例では、第１図に示したようにシリアル／パラレル変
換回路46を有し、このシリアルデータをパラレル変換で
きる機能を持つ輝度信号処理IC1でデータ変換し、ピン
を新設してビデオ基板83内の各部へEDIT,MUDE等のモー
ド信号を出力する。これによって、従来のビデオ信号専
用のシリアル／パラレル変換ICが不要になり、そのICに
必要なピンのすべてが無くなって、上記新設したピン数
と差し引いてもトータル的にビデオ基板83内のICのピン
数を削減することができ、回路が簡素化される。上記シ
リアル／パラレル変換ICが不要となる結果は、材料費が
減り、コストダウンにもつながる。
G7.ピン削減の第３の参考例 第９図は第３の参考例を示すブロック図である。本参
考例は、第15図の従来例においてピンを削減する例を示
している。１は輝信号処理ICを示し、この図に示す回路
は第１図に示す映像入出力信号処理部39の回路構成を示
している。映像入出力信号処理部39は、記録（REC）モ
ードと再生（PB）モードとで、切り替えにより共用す
る。91はこの回路ブロックへ入力される映像信号VIN′
のクランプ回路、92はクランプ回路でクランプされた映
像信号の黒レベル制御（VOB）とペデスタル置き換え（M
ASK），白レベル制御（VOB）を行うための切り替えスイ
ッチ、93はこの切り替えスイッチ92の出力用のバッフ
ァ、94は擬似VD,HD挿入用の切り替えスイッチ、95はこ
の切り替えスイッチ94の出力用のバッファである。ま
た、96はペデスタル置き換えMASKと黒レベル制御VOBで
共用する回路の電圧源、97は白レベル制御用の可変の電
圧源、98は擬似VD,HD挿入用の電圧源である。切り替え
スイッチ92は、バッファ93の入力を、クランプ回路91の
出力と電圧源96と電圧源97とに切り替え可能なように接
続し、ピン99aから入力される信号MASK（VOB）で電圧源
95側へ切り替え、ピン99bから入力される信号DOS（VO
W）で電圧源97側へ切り替える。切り替えスイッチ94
は、バッファ95の入力を、バッファ93の出力と電圧源98
とに切り替え可能なように接続し、ピン99cから入力さ
れる信号で電圧源98側へ切り替える。
考例は、第15図の従来例においてピンを削減する例を示
している。１は輝信号処理ICを示し、この図に示す回路
は第１図に示す映像入出力信号処理部39の回路構成を示
している。映像入出力信号処理部39は、記録（REC）モ
ードと再生（PB）モードとで、切り替えにより共用す
る。91はこの回路ブロックへ入力される映像信号VIN′
のクランプ回路、92はクランプ回路でクランプされた映
像信号の黒レベル制御（VOB）とペデスタル置き換え（M
ASK），白レベル制御（VOB）を行うための切り替えスイ
ッチ、93はこの切り替えスイッチ92の出力用のバッフ
ァ、94は擬似VD,HD挿入用の切り替えスイッチ、95はこ
の切り替えスイッチ94の出力用のバッファである。ま
た、96はペデスタル置き換えMASKと黒レベル制御VOBで
共用する回路の電圧源、97は白レベル制御用の可変の電
圧源、98は擬似VD,HD挿入用の電圧源である。切り替え
スイッチ92は、バッファ93の入力を、クランプ回路91の
出力と電圧源96と電圧源97とに切り替え可能なように接
続し、ピン99aから入力される信号MASK（VOB）で電圧源
95側へ切り替え、ピン99bから入力される信号DOS（VO
W）で電圧源97側へ切り替える。切り替えスイッチ94
は、バッファ95の入力を、バッファ93の出力と電圧源98
とに切り替え可能なように接続し、ピン99cから入力さ
れる信号で電圧源98側へ切り替える。
上記のように構成することにより、本参考例では、ま
ず、レベル可変は行わないこととして、黒レベル制御
（VOB）とペデスタル置き換え（MASK）をまとめてペデ
スタルのDCに置き換えられるようにし、ピンを１つに削
減する。白レベル制御（VOW）は、従来通りレベル可変
が可能である。また、可変速再生時の擬似VD挿入（JOGV
信号）とPCMアフタレコーディング時のHD挿入（ARHD信
号）は、外部で各信号JOGV,ARHDのオア（OR）論理を例
えばダイオードD1,D2のOR接続でとって、ピン99cから入
力することにより、ピン１つに削減する。これによっ
て、第15図に比べて２ピンを削減することができる。
ず、レベル可変は行わないこととして、黒レベル制御
（VOB）とペデスタル置き換え（MASK）をまとめてペデ
スタルのDCに置き換えられるようにし、ピンを１つに削
減する。白レベル制御（VOW）は、従来通りレベル可変
が可能である。また、可変速再生時の擬似VD挿入（JOGV
信号）とPCMアフタレコーディング時のHD挿入（ARHD信
号）は、外部で各信号JOGV,ARHDのオア（OR）論理を例
えばダイオードD1,D2のOR接続でとって、ピン99cから入
力することにより、ピン１つに削減する。これによっ
て、第15図に比べて２ピンを削減することができる。
なお、第９図におけるクランプ回路91は、第４図の実
施例におけるクランプ回路39aに対応し、切り替えスイ
ッチ94,バッファ95の回路部分はVD挿入回路39bに対応し
ているので、第９図の第３の参考例は第４図に示す第２
の実施例と同時に実施することができ、その場合にはJO
GV信号とARHD信号のオア論理を取ってからコンデンサC1
でピン21に接続する。前述した本発明実施例において
は、輝度信号処理ICを例としたが、他の信号ブロックに
適用可能であることは当然である。このように、本発明
はその主旨に沿って種々に応用され、種々の実施態様を
取り得るものである。
施例におけるクランプ回路39aに対応し、切り替えスイ
ッチ94,バッファ95の回路部分はVD挿入回路39bに対応し
ているので、第９図の第３の参考例は第４図に示す第２
の実施例と同時に実施することができ、その場合にはJO
GV信号とARHD信号のオア論理を取ってからコンデンサC1
でピン21に接続する。前述した本発明実施例において
は、輝度信号処理ICを例としたが、他の信号ブロックに
適用可能であることは当然である。このように、本発明
はその主旨に沿って種々に応用され、種々の実施態様を
取り得るものである。
H.発明の効果 以上の説明で明らかなように、本発明の電子回路装置
によれば、信号ブロックの入出力端子数を削減すること
ができ、その分の入出力端子を他の重要な信号グロック
に振り当てることができるとともに、回路の集積化を容
易にすることができる。
によれば、信号ブロックの入出力端子数を削減すること
ができ、その分の入出力端子を他の重要な信号グロック
に振り当てることができるとともに、回路の集積化を容
易にすることができる。
第１図は本発明を適用する輝度信号処理ICのブロック
図、第２図は本発明の第１の実施例を示す回路図、第３
図（ａ），（ｂ）は上記第１の実施例の動作説明用の信
号レベル図、第４図は本発明の第２の実施例を示すブロ
ック図、第５図は本発明の第３の実施例を示す回路図、
第６図（ａ），（ｂ）は上記第３の実施例に用いる信号
の説明図、第７図は第１の参考実施例を示すブロック
図、第８図は第２の参考例を示すブロック図、第９図は
第３の参考例を示すブロック図、第10図，第11図，第12
図，第13図，第14図，第15図はそれぞれ従来技術を説明
するための図である。 １……輝度信号処理IC、２……色信号処理IC、７……ボ
リウム、10……記録系、13……AGC回路、15……Y/Cセパ
レータ、17……FM変調回路、19……ピン、20……ACK判
別回路、21……ピン、22……ピン、30……再生系、35…
…ディエンファシス回路、36……くし形フィルタ、39…
…映像信号出力処理部、39b……VD挿入回路、40……Y/C
混合回路、51,52……しきい値回路、54……コンパレー
タ、R1,R2……抵抗、C1……コンデンサ。
図、第２図は本発明の第１の実施例を示す回路図、第３
図（ａ），（ｂ）は上記第１の実施例の動作説明用の信
号レベル図、第４図は本発明の第２の実施例を示すブロ
ック図、第５図は本発明の第３の実施例を示す回路図、
第６図（ａ），（ｂ）は上記第３の実施例に用いる信号
の説明図、第７図は第１の参考実施例を示すブロック
図、第８図は第２の参考例を示すブロック図、第９図は
第３の参考例を示すブロック図、第10図，第11図，第12
図，第13図，第14図，第15図はそれぞれ従来技術を説明
するための図である。 １……輝度信号処理IC、２……色信号処理IC、７……ボ
リウム、10……記録系、13……AGC回路、15……Y/Cセパ
レータ、17……FM変調回路、19……ピン、20……ACK判
別回路、21……ピン、22……ピン、30……再生系、35…
…ディエンファシス回路、36……くし形フィルタ、39…
…映像信号出力処理部、39b……VD挿入回路、40……Y/C
混合回路、51,52……しきい値回路、54……コンパレー
タ、R1,R2……抵抗、C1……コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福田 純恵 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (72)発明者 本多 隆 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−54457（ＪＰ，Ａ) 特開 昭50−57188（ＪＰ，Ａ) 特開 昭62−249468（ＪＰ，Ａ) 実開 昭60−1046（ＪＰ，Ｕ) 実開 昭59−22536（ＪＰ，Ｕ) 蒲生良治他著「実務書シリーズ９ 抵 抗，コンデンサの使い方」（昭56−３− 30）ＣＱ出版ｐ．209−210 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82,21/822 H01L 27/118,27/04
Claims (1)
- 【請求項１】入出力端子を介してそれぞれ異なる信号の
授受を行う２つの信号ブロックを有する集積化した電子
回路装置において、 第１の信号ブロックが信号の授受を行うとき第２の信号
ブロックの信号がローレベルとなり、第２の信号ブロッ
クが信号の授受を行うとき第１の信号ブロックの信号が
ハイレベルとなるものとして、第１の信号ブロックの送
り側、及び第２の信号ブロックの送り側の各々を抵抗で
接続して一つの入出力端子へ接続し、 上記一つの入出力端子とグランドの間を抵抗で接続し、 第１の信号ブロックの受け側に上記抵抗群の値で定まる
第１の信号ブロックの信号の値を元に設定した第１のし
きい値回路を設けてその入力を上記一つの入出力端子へ
接続し、 第２の信号ブロックの受け側に上記抵抗群の値で定まる
第２の信号ブロックの信号の値を元に設定した第２のし
きい値回路を設けてその入力を上記一つの入出力端子へ
接続することを特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01280328A JP3106467B2 (ja) | 1989-10-27 | 1989-10-27 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01280328A JP3106467B2 (ja) | 1989-10-27 | 1989-10-27 | 電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03142867A JPH03142867A (ja) | 1991-06-18 |
| JP3106467B2 true JP3106467B2 (ja) | 2000-11-06 |
Family
ID=17623477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01280328A Expired - Fee Related JP3106467B2 (ja) | 1989-10-27 | 1989-10-27 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106467B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116990714B (zh) * | 2023-09-26 | 2023-12-08 | 深圳莱福德科技股份有限公司 | 一种照明灯具运行数据检测电路及检测装置 |
-
1989
- 1989-10-27 JP JP01280328A patent/JP3106467B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 蒲生良治他著「実務書シリーズ９ 抵抗，コンデンサの使い方」（昭５６−３−３０）ＣＱ出版ｐ．２０９−２１０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03142867A (ja) | 1991-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430674A (en) | Color video signal processing circuit | |
| JP3106467B2 (ja) | 電子回路装置 | |
| US4641206A (en) | Video signal recording and reproducing apparatus including a noise reduction circuit | |
| US4792862A (en) | Apparatus for recording a frequency modulated video signal with selective emphasis of its low frequency components | |
| JPH0779456B2 (ja) | 磁気記録再生装置 | |
| CA1322047C (en) | Magnetic video recording apparatus | |
| EP0735539B1 (en) | Double deck video cassette tape recorder | |
| JP3140191B2 (ja) | フィルタ回路の自動周波数調整回路 | |
| JPH0634521B2 (ja) | 磁気記録再生回路 | |
| JPH0537897A (ja) | ビデオ信号の編集装置 | |
| JPH01108894A (ja) | 記録再生装置 | |
| KR930004525Y1 (ko) | 칼러신호 분리회로 | |
| CA1193360A (en) | Signal processing circuit | |
| US5438425A (en) | Frequency drop out detector circuit and method thereof | |
| JP3048159B2 (ja) | 音声信号再生装置 | |
| JP2625675B2 (ja) | 集積回路 | |
| KR910004621Y1 (ko) | 멀티시스템 브이티알의 휘도신호 분리회로 | |
| JPH088698B2 (ja) | ビデオ機器の色信号フィルタ回路 | |
| JPS60109990A (ja) | 色信号処理装置 | |
| JPS6147473B2 (ja) | ||
| JPS6130184A (ja) | 段差付き信号のクランプ回路 | |
| JPH0654967B2 (ja) | 再生装置 | |
| JPS6292596A (ja) | 映像信号処理回路 | |
| JPH036181A (ja) | Ｆｍ変調映像信号の記録方式を判別する装置 | |
| JPH03278791A (ja) | 画像記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |