JP3105680B2 - 半導体差圧センサ及びそれを用いた差圧伝送器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体差圧センサ及び
それを用いた差圧伝送器に係わり、特に、小型化され、
かつ、過大圧保護機能を備えた半導体差圧センサ、及
び、この半導体差圧センサを用いて小型化し、パイプラ
インへの実装に適した構造を備えた差圧伝送器に関す
る。

【０００２】

【従来の技術】従来、２つの流体圧力検出用ダイアフラ
ムを備え、これらダイアフラムに過大圧保護機構を付加
してなる差圧センサとしては、例えば、米国特許第４，
５６５，０９６号に開示のものがある。

【０００３】前記開示による既知の差圧センサは、エッ
チングにより一面に２つのダイアフラムを形成した半導
体基板と、エッチングにより１つの凹みを形成した過大
圧ストッパー部材を備え、前記半導体基板の他の面に前
記過大圧ストッパー部材を接着させて、両者の間に主と
して前記凹みからなるギャップを形成し、このギャップ
内にピエゾ抵抗素子等の圧力検出素子を配置したもので
ある。そして、前記凹みの深さを選択して前記ギャップ
の厚みが微小になるように構成するとともに、このギャ
ップ内に圧力伝達用液体を充填させ、被測定流体の圧力
に基づく前記２つのダイアフラムの変位を前記過大圧ス
トッパー部材への当接によって抑圧し、前記２つのダイ
アフラムを過大圧による破損から保護するようにしてい
る。

【０００４】この他に、従来、知られている差圧伝送器
は、パイプライン等に取付けて、そこを流れる流体の流
量を測定する場合に、差圧伝送器の自重が相当あるた
め、差圧伝送器のパイプラインへの取付けにスタンショ
ン（支え）を用いる必要があり、しかも、パイプライン
のオリフィス部分に流体圧力検出用の穴を開け、その穴
と差圧伝送器との間を流体圧力導入パイプを接続させた
構造になっていた。

【０００５】

【発明が解決しようとする課題】ところで、前記既知の
差圧センサは、前記２つのダイアフラムを有する半導体
基板と、前記凹みを有する過大圧ストッパー部材を接着
させる構造になっている、即ち、前記半導体基板と前記
過大圧ストッパー部材との接触面部分に接着層が介在し
ている構造であるため、前記凹みによって形成される前
記ギャップの微小な厚さを所望のように制御することが
困難であり、実際には、数１０μｍから数１００μｍの
範囲内にも及ぶ製造誤差を生じていた。このような製造
条件下において、例えば、ダイアフラムの直径が僅かに
数１００μｍ足らずの小型差圧センサを製造しようとし
たときには、前記接着層の厚みがダイアフラムの直径よ
りも大きくなってしまい、過大圧からダイアフラムを保
護するための過大圧ストッパー部材が本来の機能を果た
さなくなるという問題があり、しかも、過大圧ストッパ
ー部材に当接するまでのダイアフラムの変位量が、前記
接着層の厚みとほぼ同等になっているため、この差圧セ
ンサの製造歩留まりが極めて悪くなるという問題もあっ
た。

【０００６】換言すれば、前記既知の差圧センサでは、
小型で、軽量、かつ、過大圧に対するダイアフラムの保
護が可能な差圧センサを実現することはできないもので
あった。

【０００７】また、前記既知の差圧伝送器は、パイプラ
インと差圧センサとの間を流体圧力導入パイプで接続す
る構造になっているため、仮りに、小型で、軽量の差圧
センサが実現できたとしても、その小型の差圧センサを
用いた差圧伝送器の大きさが前記流体圧力導入パイプの
直径とほぼ同程度になってしまい、逆に、差圧伝送器を
パイプラインに取付けることが困難になるという問題も
ある。

【０００８】本発明は、このような技術的背景に鑑みて
なされたもので、その目的は、半導体基板及びダイアフ
ラム（半導体層）と過大圧ストッパー部材との間にそれ
ぞれ微小な厚みのギャップが得られ、小型で、ダイアフ
ラムの保護機能を達成でき、かつ、製造歩留まりの良好
な半導体差圧センサを提供することにある。

【０００９】

【００１０】さらに、本発明のもう１つの目的は、小型
化された半導体差圧センサを用い、かつ、パイプライン
への実装を簡単に行うことが可能な差圧伝送器を提供す
ることにある。

【００１１】

【課題を解決するための手段】前記目的を達成するため
に、本発明による半導体差圧センサは、共通の半導体チ
ップの中に、半導体膜からなる２つの流体圧力検出用ダ
イアフラムと、半導体膜からなる複数の静圧検出用ダイ
アフラムと、前記各ダイアフラムに対面配置された半導
体基板からなるストッパー部材とを一体形成し、前記各
流体圧力検出用ダイアフラムと前記ストッパー部材との
間に形成された第１及び第２のギャップ内にそれぞれピ
エゾゲージ抵抗を配置し、かつ、前記各静圧検出用ダイ
アフラムと前記ストッパー部材との間に形成されたギャ
ップ内にピエゾゲージ抵抗を配置し、前記各静圧検出用
ダイアフラムの直径を前記各流体圧力検出用ダイアフラ
ムの直径よりも小さく構成した第１の手段を備える。

【００１２】また、前記目的を達成するために、本発明
による半導体差圧センサの製造方法は、少なくとも２つ
の流体圧力検出用ダイアフラムを具備する半導体差圧セ
ンサの製造方法であって、半導体基板の一面にエッチン
グ薄膜を形成する第１工程と、前記エッチング薄膜を２
つの流体圧力検出用ダイアフラムの形状にパターニング
する第２工程と、前記パターニングしたエッチング薄膜
部分を含む半導体基板の一面に半導体膜を形成する第３
工程と、前記半導体膜または前記半導体基板の他面に前
記パターニングしたエッチング薄膜部分まで達する開口
を設ける第４工程と、前記開口を通して前記パターニン
グしたエッチング薄膜部分をエッチング除去する第５工
程と、前記開口を封止する第６工程とを経て、２つの流
体圧力検出用ダイアフラムが形成される第２の手段を備
える。

【００１３】さらに、前記もう１つの目的を達成するた
めに、本発明による差圧伝送器は、パイプラインのオリ
フィス形成部の前後に連通する第１及び第２の圧力導入
路と、同一面にそれぞれピエゾゲージ抵抗を備えた第１
及び第２のダイアフラムを有する半導体差圧センサと、
前記半導体差圧センサの各ダイアフラムで検出した信号
に基づいて差圧信号を得る信号処理回路とを有し、前記
第１のダイアフラムは前記第１の圧力導入路と連通し、
前記第２のダイアフラムは前記第２の圧力導入路と連通
するように構成されている第３の手段を備える。

【００１４】

【作用】前記第１の手段によれば、２つのダイアフラム
とストッパー部材との間に所望の微少の厚さのギャップ
を形成する場合に、前記ストッパー部材が半導体基板で
構成され、また、前記２つのダイアフラムが半導体膜で
構成されているので、半導体薄膜技術を用いれば、前記
半導体基板（ストッパー部材）と前記半導体膜（２つの
ダイアフラム）との接触面を一体形成させることがで
き、その一体形成の際に、それらの間に所望の微小の厚
さのギャップが形成されるように設定しておけば、前記
半導体基板（ストッパー部材）と前記半導体膜（２つの
ダイアフラム）との間の接触面に形成される接着部の間
隙を何等考慮することなく、前記所望の微小の厚さのギ
ャップの形成が可能になり、しかも、前記半導体薄膜技
術の採用により、前記ギャップにおける所望の微小の厚
さを著しく小さくすることができる。

【００１５】また、前記第２の手段によれば、半導体差
圧センサを製造する場合に、まず、ストッパー部材を半
導体基板で構成し、次いで、その半導体基板の上にエッ
チング薄膜を形成し、続いて、このエッチング薄膜を２
つのダイアフラム形状にパターニング形成し、次に、前
記パターニング形成したエッチング薄膜部分を含む半導
体基板の一面に、半導体膜をエピタキシャル成長によっ
て形成し、その後に、前記パターニング形成したエッチ
ング薄膜部分をエッチング液によりエッチング除去し
て、前記半導体膜からなる２つのダイアフラムと前記半
導体基板からなるストッパー部材との間にギャップを形
成するようにしているので、前記半導体基板（ストッパ
ー部材）と前記半導体膜（２つのダイアフラム）との接
触面を一体形成させることができ、それにより製造歩留
まりを低下させることなく、前記ギャップの厚さを前記
エッチング薄膜に等しい所望の微少の厚さに設定するこ
とができる。

【００１６】さらに、前記第３の手段によれば、導圧板
は、パイプラインのオリフィス形成部分に直接取付けら
れ、前記導圧板に両端が取付けられた略コ字状の受け板
には、前記第１の手段を備える小型化された半導体差圧
センサ及び前記半導体差圧センサの出力信号を処理する
信号処理回路を取付け保持することが可能になり、その
上、前記導圧板と前記半導体差圧センサとの間は、少な
くとも２本の圧力導入路で結合されるので、差圧伝送器
を小型、軽量化することが可能になり、しかも、差圧伝
送器のパイプラインへの実装も簡単に行うことができる
ようになる。

【００１７】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１８】図１は、本発明による半導体差圧センサの
前提となる基本構成例を示す構成図であって、（ａ）は
その斜視図、（ｂ）はその断面図である。

【００１９】図１（ａ）及び（ｂ）において、１は半導
体基板、１ａはストッパー部材、２は第１のダイアフラ
ム、３は第２のダイアフラム、４は第１のギャップ、５
は第２のギャップ、６は連通部、７乃至１０は第１乃至
第４のピエゾゲージ抵抗、１１、１２は第１及び第２の
開口封止部である。

【００２０】そして、半導体基板１の中に、その半導体
基板１の面（ここで、前記面はストッパー部材１ａを構
成している）と、第１のダイアフラム２及び第２のダイ
アフラム３との間に、それぞれ、略丸形の第１のギャッ
プ４及び第２のギャップ５が形成され、これら第１のギ
ャップ４及び第２のギャップ５はそれらを結ぶ連通部６
によって空間的に連結される。第１のギャップ４は第１
の開口封止部１１に連通され、第２のギャップ５は第２
の開口封止部１２に連通される。第１のギャップ４の内
部に第１及び第２のピエゾゲージ抵抗７、８が対向配置
され、第２のギャップ５の内部に第３及び第４のピエゾ
ゲージ抵抗９、１０が最も高感度の＜１００＞方向に対
向配置される。また、図１には示されていないが、第１
のギャップ４及び第２のギャップ５の内部には、圧力伝
達用液が封入充填されている。なお、第１のギャップ４
及び第２のギャップ５の厚さｄは、微小の値、例えば、
数μｍ乃至数１０μｍになるように設定する。

【００２１】続く、図２（ａ）及び（ｂ）は、基本構成
例の上面図及びピエゾゲージ抵抗を含む電気的結線図で
ある。

【００２２】図２（ａ）及び（ｂ）において、１３、１
４は第１及び第２の励起電圧供給パッド、１５、１６は
第１及び第２の出力取出しパッドであり、その他、図１
に示された構成要素には同じ符号を付けている。

【００２３】そして、第１及び第２の出力取出しパッド
１３、１４は、それぞれ半導体基板１の対向する側縁部
に形成配置され、第１及び第２の出力取出しパッド１
５、１６も、同じく前記対向する側縁部に形成配置され
る。この第１及び第２の出力取出しパッド１３、１４間
には、第１及び第２のピエゾゲージ抵抗７、８が直列接
続されるとともに、第３及び第４のピエゾゲージ抵抗
９、１０も直列接続され、また、第１及び第２のピエゾ
ゲージ抵抗７、８の接続点は第１の出力取出しパッド１
５に、第３及び第４のピエゾゲージ抵抗９、１０の接続
点は第２の出力取出しパッド１６にそれぞれ接続され、
ブリッジ回路が構成されている。

【００２４】前記構成による基本構成例の半導体差圧セ
ンサは、次のように動作する。

【００２５】いま、図１（ｂ）に示すように、第１のダ
イアフラム２に圧力Ｐ１が印加され、第２のダイアフラ
ム２に前記圧力Ｐ１よりも大きな圧力Ｐ２が印加される
と、第２のダイアフラム２は、前記圧力Ｐ１、Ｐ２の圧
力差ΔＰ、ΔＰ＝Ｐ２−Ｐ１に比例して下方（第２のギ
ャップ５の内側方向）に変位し、その変位に対応した第
２のギャップ５の体積変化分だけ、第１のダイアフラム
２は、上方（第１のギャップ４の外側方向）に変位す
る。これら第１及び第２のダイアフラム２、３の変位に
伴い、第１及び第２のダイアフラム２、３の周囲に発生
する応力も前記圧力差ΔＰに比例するようになるので、
第１のギャップ４内に配置されている第１及び第２のピ
エゾゲージ抵抗７、８、それに第２のギャップ５内に配
置されている第３及び第４のピエゾゲージ抵抗９、１０
は、それぞれ相応の圧力を受けることになる。また、こ
れら第１乃至第４のピエゾゲージ抵抗７乃至１０は、図
２（ｂ）に示されるように、ブリッジ接続されているの
で、第１及び第２の励起電圧供給パッド１３、１４間に
励起電圧を供給することにより、第１及び第２の出力取
出しパッド１５、１６からは、前記圧力Ｐ１、Ｐ２の差
の圧力、即ち、前記圧力差ΔＰ、を表す電圧信号が取り
出される。

【００２６】この場合、過大圧が第１または第２のダイ
アフラム２、３、例えば、第２のダイアフラム３に過大
圧が印加されたとすると、第２のダイアフラム３は大き
く下方（第２のギャップ５の内側方向）に変位するよう
になるが、この変位時に、第２のダイアフラム３が変位
破壊を生じる以前に、第２のダイアフラム３がストッパ
ー部材１ａに当接するように、第１のギャップ４及び第
２のギャップ５の厚さｄを調整（例えば、前述のよう
に、数μｍ乃至数１０μｍに調整）しておけば、過大圧
が加わった場合においても第２のダイアフラム３の変形
範囲が制限され、第２のダイアフラム３が変位破壊を起
こすことがなくなる。また、第２のダイアフラム３の変
位が制限されれば、封入充填されている圧力伝達液の移
動も制限されるため、第１のダイアフラム２の変位も一
定値を超えることがなくなり、同様に、第１のダイアフ
ラム２の変位破壊の発生も防ぐことができる。

【００２７】なお、前述の説明においては、第２のダイ
アフラム３に過大圧が印加された場合であるが、第１の
ダイアフラム２に過大圧が印加された場合も全く同様で
あって、第１のダイアフラム２のみならず、第２のダイ
アフラム３の変位破壊の発生を防ぐことができる。

【００２８】続いて、図３は、本発明の半導体差圧セン
サにおける基本構成部分を製造する際の第１の実施例を
示す構成図であって、図３（ａ）乃至（ｇ）は、その製
造工程の順序を示すものである。

【００２９】図３（ａ）乃至（ｇ）において、１７はエ
ッチング薄膜、１７ａ、１７ｂはパターニングされた第
１及び第２のエッチング薄膜部分、１８は半導体犠牲
層、１９は半導体膜、２０、２１は第１及び第２のエッ
チング液の導入口であり、その他、図１に示された構成
要素と同じ構成要素には同じ符号を付けている。

【００３０】まず、図３（ａ）に示すように、例えば、
シリコンウェファ等の半導体基板１の一方の表面に、エ
ッチングが容易な材料、例えば、二酸化シリコンＳｉＯ
₂ からなるエッチング薄膜１７を形成する。

【００３１】次いで、図３（ｂ）に示すように、前記エ
ッチング薄膜１７のパターニングを行い、第１及び第２
のダイアフラム２、３の形成領域に、第１及び第２のエ
ッチング薄膜部分１７ａ、１７ｂを形成する。

【００３２】続いて、図３（ｃ）に示すように、前記半
導体基板１の一方の表面に、半導体犠牲層１８を形成
し、その後に、連通路となる部分及びエッチング液の導
入路となる部分を残して除去する。

【００３３】次いで、図３（ｄ）に示すように、前記第
１及び第２のエッチング薄膜部分１７ａ、１７ｂ及び前
記残留した半導体犠牲層１８を含んだ前記半導体基板１
の一方の表面に、エピタキシャル成長等の手段によっ
て、第１及び第２のダイアフラム２、３となる半導体膜
１９、例えば、ポリシリコン膜を形成させる。

【００３４】続いて、図３（ｅ）に示すように、前記半
導体膜１９の両端部分に、それぞれ第１及び第２のエッ
チング液の導入口２０、２１をパターニングにより開口
形成させる。

【００３５】次に、図３（ｆ）に示すように、前記第１
及び第２のエッチング液の導入口２０、２１を通して前
記第１及び第２のエッチング薄膜部分１７ａ、１７ｂ及
び前記残留した半導体犠牲層１８をエッチング液、例え
ば、フッ化水素ＨＦ、または、フッ化水素ＨＦとフッ化
アンモニウムＮＨ₄ Ｆとの混合液に浸し、前記第１及び
第２のエッチング薄膜部分１７ａ、１７ｂ及び前記残留
した半導体犠牲層１８をエッチング除去し、除去した部
分に第１及び第２のギャップ４、５及び連通路６等を形
成する。

【００３６】最後に、図３（ｇ）に示すように、前記第
１及び第２のエッチング液の導入口２０、２１を通して
前記第１及び第２のギャップ４、５内にシリコンオイル
等の圧力伝達液を注入し、注入後に、前記導入口２０、
２１を封止して第１及び第２の開口封止部１１、１２を
形成する。

【００３７】本実施例による製造方法によれば、第１及
び第２のギャップ４、５の厚さｄは、前記エッチング薄
膜１７の厚さのみによって決定され、しかも、前記エッ
チング薄膜１７の厚さは、最小数μｍ程度から適宜選択
形成できるものであるから、前記厚さｄも、同様に、最
小数μｍ程度から数１０μｍ程度の範囲内で適宜選択で
き、歩留まりの良好な状態で差圧センサを製造すること
ができる。

【００３８】このように、第１の実施例においては、前
述のような第１の製造手段を用いて、ストッパー部材１
ａに対向配置される第１のダイアフラム２及び第２のダ
イアフラム３を、半導体基板１に一体形成しているの
で、半導体基板１と第１のダイアフラム２及び第２のダ
イアフラム３との接合部分の接合厚さを考慮することな
く、一義的に第１及び第２のギャップ４、５の厚さｄ
を、数μｍから数１０μｍの範囲内の微小な厚さに選択
形成することができ、それにより小型、軽量の差圧セン
サを得ることができるものである。

【００３９】次に、図４は、単一のエッチング液の導入
口を持つ半導体差圧センサの製造方法の第２の実施例を
示す構成図であって、図４（ａ）乃至（ｇ）はその製造
工程の順序を示すものである。

【００４０】図４（ａ）乃至（ｇ）において、２３は第
２のエッチング薄膜、２４は単一のエッチング液の導入
口、２５は封止板であり、その他、図３に示された構成
要素と同じ構成要素には同じ符号を付けている。

【００４１】まず、図４（ａ）に示すように、例えば、
シリコンウェファからなる半導体基板１の一方及び他方
の表面に、エッチングが容易な材料、例えば、二酸化シ
リコンＳｉＯ₂ からなるエッチング薄膜１７及び第２の
エッチング薄膜２３を形成する。

【００４２】次いで、図４（ｂ）に示す製造工程、それ
に続く図４（ｃ）に示す製造工程、その後の図４（ｄ）
に示す製造工程は、それぞれ、前述の図３（ｂ）に示す
製造工程、それに続く図３（ｃ）に示す製造工程、その
後の図３（ｄ）に示す製造工程と全く同じであるので、
図４（ｂ）乃至（ｄ）に示す製造工程の説明は省略す
る。

【００４３】続いて、図４（ｅ）に示すように、前記第
２のエッチング薄膜２３に孔をあけ、次いで、その孔を
マスクにして半導体基板１内に、連通路部分に当る半導
体犠牲層１８に至る長さの孔をエッチングにより形成
し、単一のエッチング液の導入口２４を開口形成させ
る。

【００４４】次に、図４（ｆ）に示すように、前記単一
のエッチング液の導入口２４を通して、前記第１及び第
２のエッチング薄膜部分１７ａ、１７ｂ及び前記残留し
た半導体犠牲層１８をエッチング液、例えば、フッ化水
素ＨＦ、または、フッ化水素ＨＦとフッ化アンモニウム
ＮＨ₄ Ｆとの混合液に浸し、前記第１及び第２のエッチ
ング薄膜部分１７ａ、１７ｂ及び前記残留した半導体犠
牲層１８をエッチング除去し、これら除去した部分に第
１及び第２のギャップ４、５及び連通路６等を形成す
る。

【００４５】最後に、図４（ｇ）に示すように、前記単
一のエッチング液の導入口２４を通して前記第１及び第
２のギャップ４、５内等にシリコンオイル等の圧力伝達
液を注入充填し、注入後に、前記半導体基板１の他方の
面に封止板２５を接合し、前記単一のエッチング液の導
入口２４の封止を行う。

【００４６】本実施例による製造方法によっても、第１
の製造方法と同様に、第１及び第２のギャップ４、５の
厚さｄは、前記エッチング薄膜１７の厚さのみによって
決定され、しかも、前記エッチング薄膜１７の厚さは、
最小数μｍ程度から適宜選択形成できるから、前記厚さ
ｄも、最小数μｍ程度から数１０μｍ程度の範囲内で適
宜選択でき、歩留まりの良好な状態で差圧センサを製造
することができる。

【００４７】さらに、図５は、単結晶からなる半導体差
圧センサを製造する製造方法の第３の実施例を示す構成
図であって、図５（ａ）乃至（ｇ）はその製造工程の順
序を示すものである。

【００４８】図５（ａ）乃至（ｇ）において、２６はｐ
型拡散層、２７は第２のｐ型拡散層、２８はｎ型エピタ
キシャル層、２９は電極、３０はｎ＋層、３１はｐ＋
層、３２は直流電源、３３はスイッチであり、その他、
図４に示された構成要素と同じ構成要素には同じ符号を
付けている。

【００４９】まず、図５（ａ）に示すように、例えば、
ｎ型シリコン単結晶半導体基板１の一方及び他方の表面
に、エッチングが容易な材料、例えば、二酸化シリコン
ＳｉＯ₂ からなるエッチング薄膜１７及び第２のエッチ
ング薄膜２３を形成し、その後、前記エッチング薄膜１
７における第１及び第２のダイアフラム２、３の形成領
域をエッチング除去し、その除去領域にｐ型拡散層２
６、例えば、ｐ型単結晶シリコン層を拡散形成する。

【００５０】次いで、図５（ｂ）に示すように、前記エ
ッチング薄膜１７における主として連通路６の形成領域
をエッチング除去し、その除去領域に前記ｐ型拡散層２
６と同じ第２のｐ型拡散層２７を浅く拡散形成する。

【００５１】続いて、図５（ｃ）に示すように、残って
いる前記エッチング薄膜１７をエッチング除去した後、
前記半導体基板１の一方の表面全体に、ｎ型エピタキシ
ャル層２８をエピタキシャル成長させる。

【００５２】次いで、図５（ｄ）に示すように、前記ｎ
型エピタキシャル層２８内の一部にｎ＋層３０を形成
し、そのｎ＋層３０を含む前記半導体基板１の一方の表
面の一部にアルミニウム等の電極２９を形成し、また、
前記ｎ型エピタキシャル層２８内の一部に前記第２のｐ
型拡散層２７に至るｐ＋層３１を拡散接続させ、そのｐ
＋層３１を含む前記半導体基板１の一方の表面の一部に
アルミニウム等の電極２９を形成する。

【００５３】続いて、図５（ｅ）に示すように、前記第
２のエッチング薄膜２３の一部に孔をあけ、続いて、図
示のように両電極２９、２９間に、例えば、１．５Ｖの
直流電源３２とスイッチ３３を接続した後、前記半導体
基板１全体をアルカリエッチング液、例えば、水酸化カ
リウムＫＯＨの水溶液内に浸す。最初はスイッチ３３を
開いた状態にしておき、前記第２のエッチング薄膜２３
の孔を通して、ｎ型シリコン単結晶基板１のエッチング
を行い、エッチング液の導入口２４を開口形成する。

【００５４】次に、図５（ｆ）に示すように、このエッ
チングの先端が第２のｐ型拡散層２７に到達した時点
で、スイッチ３３を投入してｎ型エピタキシャル層２８
に１．５Ｖの直流電圧を与え、それにより前記ｐ型拡散
層２６及び第２のｐ型拡散層２７をエッチングし、第１
及び第２のギャップ４、５や連通路６等を形成する。

【００５５】最後に、図５（ｇ）に示すように、前記半
導体基板１をエッチング液から取り出し、前記導入口２
４を通して前記第１及び第２のギャップ４、５内にシリ
コンオイル等の圧力伝達液を注入し、注入後に、前記半
導体基板１の他方の面に封止板２５を接合し、前記導入
口２４の封止を行う。

【００５６】本実施例による製造方法によっても、第１
及び第２のギャップ４、５の厚さｄは、前記ｎ型エピタ
キシャル層２８の厚さのみによって決定され、しかも、
前記ｎ型エピタキシャル層２８の厚さは、最小数μｍ程
度から適宜選択形成できるものであるから、前記厚さｄ
も、同様に、最小数μｍ程度から数１０μｍ程度の範囲
内で適宜選択でき、歩留まりの良好な状態で半導体差圧
センサを製造することができる。

【００５７】ここで、図６は、１本発明による半導体差
圧センサの一実施例を示す構成図であって、（ａ）はそ
の平面図、（ｂ）はそのピエゾゲージ抵抗を含む電気的
結線図である。

【００５８】図６（ａ）及び（ｂ）において、３４乃至
３７は第１乃至第４の静圧検出用ダイアフラム、３４’
乃至３７’は第３乃至第６のギャップ、３８乃至４１は
第５乃至第８のピエゾゲージ抵抗、４２、４３は第３及
び第４の開口封止部、４４乃至４６は第３乃至第５の出
力取出しパッド、４７は温度センサであり、その他、図
１に示された構成要素と同じ構成要素には同じ符号を付
けている。

【００５９】そして、半導体基板１には、第１のダイア
フラム２の両側の延長部分に第１及び第４の静圧検出用
ダイアフラム３４、３７が、第２のダイアフラム３の両
側の延長部分に第２及び第３の静圧検出用ダイアフラム
３５、３６がそれぞれ形成配置され、これら第１乃至第
４の静圧検出用ダイアフラム３４乃至３７と半導体基板
１の面との間には、第１及び第２のギャップ４、５と同
様な第３乃至第６のギャップ３４’乃至３７’が形成さ
れる。この場合、第１乃至第４の静圧検出用ダイアフラ
ム３４乃至３７の直径は、第１及び第２のダイアフラム
２、３の直径よりもかなり小さくなるように選ばれる。
第１のダイアフラム２と第１及び第４の静圧検出用ダイ
アフラム３４、３７との間には第１及び第４の開口封止
部１１、４３が設けられ、第２のダイアフラム３と第２
及び第３の静圧検出用ダイアフラム３５、３６との間に
は第２及び第３の開口封止部１２、４２が設けられる。
第１のギャップ４には第２及び第４のピエゾゲージ抵抗
８、１０が、第２のギャップ５内には第１及び第３のピ
エゾゲージ抵抗７、９がそれぞれ並んで配置され、第１
乃至第４の静圧検出用ダイアフラム３４乃至３７に対応
した第３乃至第６のギャップ３４’乃至３７’内にはそ
れぞれ第５乃至第８のピエゾゲージ抵抗３８乃至４１が
配置される。第５及び第６のピエゾゲージ抵抗３８、３
９、それに第７及び第８のピエゾゲージ抵抗４０、４１
は、いずれも第１及び第２の励起電圧供給パッド１３、
１４間に直列接続され、これら第５及び第６のピエゾゲ
ージ抵抗３８、３９の接続点は第３の出力取出しパッド
４４に、第７及び第８のピエゾゲージ抵抗４０、４１の
接続点は第４の出力取出しパッド４５にそれぞれ接続さ
れる。また、半導体基板１の一隅に温度センサ４７が配
置され、この温度センサ４７の一端は第２の励起電圧供
給パッド１４に、他端は第５の出力取出しパッド４６に
それぞれ接続される。

【００６０】ここにおいて、第１及び第２のダイアフラ
ム２、３と、第１乃至第４の静圧検出用ダイアフラム３
４乃至３７の面積比は、第１及び第２のギャップ４、５
と第３乃至第６のギャップ３４’乃至３７’の各厚さが
同じであるとすれば、差圧の測定レンジと静圧の測定レ
ンジによって決められる。例えば、差圧の測定レンジが
１Ｋｇ／ｃｍ² 、静圧の測定レンジが５０Ｋｇ／ｃｍ²
であるとしたとき、第１及び第２のダイアフラム２、３
の面積を各Ｓ１、第１乃至第４の静圧検出用ダイアフラ
ム３４乃至３７の面積をＳ２とすれば、前記面積比Ｓ１
／Ｓ２＝１／５０＝０．０２になる。

【００６１】この場合、本実施例においては、第１乃至
第４の静圧検出用ダイアフラム３４乃至３７の面積が比
較的小さいため、第３乃至第６のギャップ３４’乃至３
７’の内部には複数のピエゾゲージ抵抗を配置すること
がむずかしので、各静圧検出用ダイアフラム３４乃至３
７を４個配置して、それぞれに１つのピエゾゲージ抵抗
３８乃至４１を配置するようにしている。

【００６２】前記構成による本実施例の半導体差圧セン
サは、次のような動作を行う。

【００６３】まず、第１及び第２のダイアフラム２、３
に加わる２つの流体圧力Ｐ１、Ｐ２により、第１及び第
２のダイアフラム２、３が変位し、その変位に基づく前
記２つの圧力Ｐ１、Ｐ２の圧力差ΔＰを表す電気信号を
第１及び第２の出力取出しパッド１５、１６から取り出
すようにしている点は、第１の実施例の動作と殆んど同
じである。

【００６４】また、本実施例においては、第１乃至第４
の静圧検出用ダイアフラム３４乃至３７に対応した第３
乃至第６のギャップ３４’乃至３７’内に、それぞれ第
５乃至第８のピエゾゲージ抵抗３８乃至４１を配置し、
かつ、これらピエゾゲージ抵抗３８乃至４１をブリッジ
接続し、このブリッジの一方の対向頂点間に励起電圧を
供給しているので、前記ブリッジの他方の対向頂点に接
続された第３及び第４の出力取出しパッド４４、４５か
ら絶対静圧を表す電気信号が取り出される。この他に、
半導体基板１上に温度センサ４７が配置され、それによ
り半導体基板１の周辺の温度を検出し、検出出力が第５
の出力取出しパッド４６から取り出される。

【００６５】さらに、本実施例においては、基本構成例
と同様に、第１の製造手段を用いて、ストッパー部材１
ａに対向配置される第１のダイアフラム２及び第２のダ
イアフラム３を、半導体基板１に一体形成しているの
で、半導体基板１と第１のダイアフラム２及び第２のダ
イアフラム３との接合部分の接合厚さを考慮することな
く、一義的に第１及び第２のギャップ４、５、それに第
３乃至第６のギャップ３４’乃至３７’の各厚さｄを、
数μｍから数１０μｍの範囲内の微小厚さに選択形成で
き、それにより小型、軽量の差圧センサを得ることがで
きる。

【００６６】続く、図７は、本発明の半導体差圧センサ
における他の基本構成例を示す構成図であって、（ａ）
はその平面図、（ｂ）はその断面図であり、また、図８
は、他の基本構成例におけるピエゾゲージ抵抗を含む電
気的結線図である。

【００６７】図７（ａ）及び（ｂ）及び図８において、
４８乃至５１は第９乃至１２のピエゾゲージ抵抗、５２
は差動増幅器であり、その他、図１及び図２に示された
構成要素と同じ構成要素には同じ符号を付けている。

【００６８】そして、この他の基本構成例と前記基本構
成例との違いは、基本構成例が第１のギャップ４及び第
２のギャップ５を結ぶ連通路６を有し、かつ、第１のギ
ャップ４及び第２のギャップ５内に圧力伝達液を封止充
填させているのに対して、他の基本構成例が前記連通路
６を有しておらず、かつ、前記圧力伝達液を封止充填さ
せていない点、基本構成例が第１のギャップ４及び第２
のギャップ５内に、それぞれ２つづつのピエゾゲージ抵
抗７乃至８、９乃至１０を配置しているのに対し、他の
基本構成例が同じく第１のギャップ４及び第２のギャッ
プ５内に、それぞれ４つづつのピエゾゲージ抵抗４８乃
至５１、７乃至１０を配置している点、それに差圧の検
出に、基本構成例が４つのピエゾゲージ抵抗７乃至１０
をブリッジ接続した１つの差圧センサ部を用いているの
に対し、他の基本構成例がそれぞれ４つのピエゾゲージ
抵抗７乃至１０、４８乃至５１を２つのブリッジ接続し
た２つの差圧センサ部と差動増幅器５２を用いている点
だけであって、その他の点に構成上の差異はない。

【００６９】他の基本構成例の動作は、前記基本構成例
の動作と殆んど同じであるので、ここでは他の基本構成
例の動作についての詳しい説明は省略するが、特に、他
の基本構成例においては、前述のように、第１のギャッ
プ４及び第２のギャップ５内にそれぞれ配置した２つの
差圧センサ部により、第１及び第２のダイアフラム２、
３にそれぞれ印加される静圧を含んだ流体圧力を検出
し、前記２つの差圧センサ部で検出した圧力の中の静圧
成分を差動増幅器５２において互いに相殺させているの
で、差動増幅器５２の出力には、前記第１及び第２のダ
イアフラム２、３にそれぞれ印加される流体圧力の差圧
に比例した電気信号が導出される。

【００７０】他の基本構成例においても、第１の製造手
段を用いて、ストッパー部材１ａに対向配置される第１
のダイアフラム２及び第２のダイアフラム３を、半導体
基板１に一体形成しているので、半導体基板１と第１の
ダイアフラム２及び第２のダイアフラム３との接合部分
の接合厚さを考慮することなく、一義的に第１及び第２
のギャップ４、５の厚さｄを、数μｍから数１０μｍの
範囲内の微小厚さに選択形成でき、それにより小型、軽
量の差圧センサを得ることができる。また、他の基本構
成例は、連通部６を有さない非連通型の差圧センサであ
るので、第１のギャップ４及び第２のギャップ５内に、
圧力伝達液を封止充填させなくても、十分に機能すると
いう利点もある。

【００７１】以上のように、本実施例及び各基本構成例
においては、半導体差圧センサを製造する場合に、製造
方法の第１の実施例を用いるものとして説明したが、前
記製造方法の第１の実施例を用いる他に、適宜、製造方
法の第２の実施例または製造方法の第３の実施例を用い
ることができるのは勿論であり、異なる製造方法によっ
ても、得られる作用効果は同じである。

【００７２】続く、図９は、差圧検出出力を高精度化す
るための補正回路手段の一例を示すブロック構成図であ
る。

【００７３】図９において、５３は差圧センサ、５４は
マルチプレクサ（ＭＰＸ）、５５はプログラマブルゲイ
ン増幅器（ＰＧＡ）、５６はアナログ−デジタル変換器
（Ａ／Ｄ）、５７はデジタル−アナログ変換器（Ｄ／
Ａ）、５８は電圧−電流変換器（Ｖ／Ｉ）、５９はメモ
リ、６０はマイクロプロセッサユニット（ＭＰＵ）であ
る。

【００７４】そして、メモリ５９には、予め差圧センサ
５３の諸特性を示すデータが測定、記憶されている。

【００７５】ここで、前記補正回路手段の動作について
説明すると、差圧センサ５３で検出された複数の出力信
号、例えば、第２の実施例における差圧センサ部の出力
信号、静圧センサ部の出力信号、温度センサ４７で得ら
れた温度検知信号は、ＭＰＸ５４において選択され、そ
の中の所定の１つの信号が選択出力される。この選択さ
れた信号は、ＰＧＡ５５で増幅され、Ａ／Ｄ５６でデジ
タル信号に変換される。次いで、ＭＰＵ６０は、差圧、
静圧、温度を示す生のデータである前記デジタル信号
を、メモリ５９に記憶されているデータを用いて補正演
算し、それによって高精度化された高精度デジタル信号
をＤ／Ａ５７に供給する。Ｄ／Ａ５７は、この高精度デ
ジタル信号をアナログ信号に変換し、次いで、Ｖ／Ｉ５
８は、このアナログ信号を電流出力に変換し、測定値と
して外部に送出するものである。

【００７６】次に、図１０は、前述の半導体差圧センサ
を用いて構成した差圧伝送器の一実施例を示す構成図で
ある。

【００７７】図１０において、６１は半導体差圧センサ
（半導体基板）、６２は信号処理回路、６３は導圧板、
６４は出力リードピン、６５は略コ字状の受け板、６６
は圧力流体導入路、６７は流体圧力導入孔、６８はねじ
孔である。

【００７８】そして、導圧板６３は、中間部に複数個の
流体圧力導入孔６７、両端部にねじ孔６８がそれぞれ設
けてあり、その一方の面（下側面）に略コ字状の受け板
６５の両端部が取付けられる。この略コ字状の受け板６
５の支腕部分には、複数本の出力リードピン６４が取付
けられるとともに、半導体差圧センサ（半導体基板）６
１と、ＭＰＸ５４、ＰＧＡ５５、Ａ／Ｄ５６、Ｄ／Ａ５
７、Ｖ／Ｉ５８、メモリ５９、ＭＰＵ６０等を含んだ信
号処理回路６２とが載置固定され、半導体差圧センサ
（半導体基板）６１と出力リードピン６４、及び、信号
処理回路６２と出力リードピン６４とがそれぞれ導電接
続されている。また、前記複数個の流体圧力導入孔６７
は、それぞれ流体圧力導入路６６を通して、半導体差圧
センサ（半導体基板）６１上に形成された第１及び第２
のダイアフラム２、３部分に連通接続されている。な
お、使用時において、導圧板６３は、ねじ孔６８を通し
てパイプラインのオリフィス部（図示なし）に直接螺止
されるものである。

【００７９】前記構成において、前記２つの流体圧力導
入路６６を通して第１及び第２のダイアフラム２、３部
分に流体圧力が印加されると、それら圧力の差に比例し
た電気信号が信号処理回路６２から取り出され、その電
気信号は出力リードピン６４を通して外部に導出され
る。

【００８０】この場合、本実施例に用いられている半導
体差圧センサ６１は、前述の第１乃至第３の実施例で説
明したような小型の半導体差圧センサであって、しか
も、導圧板６３を介してパイプラインのオリフィス部に
直接接続された際に、パイプラインの流体圧力検出用の
孔と半導体差圧センサ６１のダイアフラムとが流体圧力
導入路６６を通して結合されるように構成されている。

【００８１】このため、差圧伝送器は、その形状が非常
に小型になるとともに、パイプラインへの実装を簡単に
行うことができるものである。

【００８２】続く、図１１は、図１０に示された差圧伝
送器のパイプラインへの実装時の状態を示す構成図であ
って、図１１（ａ）は小径管に実装した場合、（ｂ）は
大径管に実装した場合を示すものである。

【００８３】図１１（ａ）及び（ｂ）において、６９は
複数の回路部品を取付保持可能な受け板、７０は取付け
ねじ、７１はパイプライン、７２はオリフィス、７３は
センシング兼増幅回路部、７４は信号処理回路部、７５
はインターフェイス部、７６は第２の導圧板であり、そ
の他、図１に示された構成要素と同じ構成要素には同じ
符号を付けている。

【００８４】そして、差圧伝送器を小径管に実装させる
場合には、導圧板６３を取付けねじ７０によって直接パ
イプライン７１のオリフィス７２形成部分に取付け、導
圧板６３の下側に取付けた受け板６９に、センシング兼
増幅回路部７３、信号処理回路部７４、インターフェイ
ス部７５等を載置固定する。この場合、半導体差圧セン
サ（図示なし）の第１及び第２のダイアフラム２、３と
導圧板６３の流体圧力導入孔６７との間が流体圧力導入
路６６によって結合されている点は、前述のとおりであ
る。

【００８５】一方、差圧伝送器を大径管に実装させる場
合には、まず、第２の導圧板７６を取付けねじ７０によ
って直接パイプライン７１のオリフィス７２形成部分に
取付け、次いで、導圧板６３を同じく取付けねじ７０に
よって第２の導圧板７６の下側に取付けるものである
が、この導圧板６３の下側に受け板６９が取付けられて
いる点は前述のとおりである。この場合、第２の導圧板
７６は、パイプライン７１のオリフィス７２形成部分に
設けられた流体圧力検出用の孔の位置の間隔と、導圧板
６３に設けてある流体圧力導入孔６７の位置の間隔との
差を調整するアダプタの役目を果たすもので、第２の導
圧板７６の流体圧力導入孔は、第２の導圧板７６の内部
において鍵型に曲がった状態に形成されている。また、
一枚の第２の導圧板７６を用いただけでは、まだ前記位
置の間隔の調整が不可能な場合は、さらにもう一枚の第
２の導圧板７６をアダプタとして用いればよい。

【００８６】このように、本実施例の差圧伝送器によれ
ば、本発明による半導体差圧センサを用いているので、
非常に小型、軽量になるとともに、パイプライン７１へ
の実装が極めて簡単になり、かつ、パイプライン７１の
流体圧力検出用の孔の位置の間隔に係りなく、半導体差
圧センサのダイアフラム２、３の間隔との位置合わせが
可能になる。

【００８７】

【発明の効果】以上説明したように、本発明によれば、
ストッパー部材１ａ（半導体基板１）と第１及び第２の
ダイアフラム２、３（半導体膜）との接触面を一体形成
しているので、それらの間に所望の微小な厚さｄの第１
及び第２のギャップ４、５を形成させることが可能にな
り、小型で、軽量、かつ、第１及び第２のダイアフラム
２、３の保護機能付きの半導体差圧センサが得られると
いう効果がある。

【００８８】また、本発明によれば、前記第１及び第２
のギャップ４、５を有する半導体差圧センサを製造する
場合に、前記第１及び第２のギャップ４、５は、所望の
膜厚をもって形成したエッチング容易な半導体薄膜１
７、１８を、前記第１及び第２のダイアフラム２、３
（半導体膜）の形成後に、エッチング除去して構成して
いるので、通常の半導体薄膜製造技術を用いるだけで、
所望の微小な厚さｄの第１及び第２のギャップ４、５を
形成させることが可能になり、かつ、製造歩留まりを向
上させることができるという効果がある。

【００８９】さらに、本発明によれば、パイプライン７
１に直接取付けられる導圧板６３と、その導圧板６３に
取付けられ、本発明による半導体差圧センサを載置固定
した受け板６５、６９と、パイプライン７１の流体圧力
検出用の孔と前記半導体差圧センサ６１のダイアフラム
２、３とを結合する流体圧力導入路６６とを用いている
ので、小型、軽量であり、かつ、パイプライン７１への
実装を簡単に行える差圧伝送器が得られるという効果が
ある。

【図面の簡単な説明】

【図１】本発明による半導体差圧センサの前提となる基
本構成例を示す斜視図及び断面図である。

【図２】図１に示された半導体差圧センサの上面図及び
ピエゾゲージ抵抗を含む電気的結線図である。

【図３】本発明の半導体差圧センサにおける基本構成部
分を製造する際の第１の実施例を示す構成図である。

【図４】単一のエッチング液の導入口を持つ半導体差圧
センサの製造方法の第２の実施例を示す構成図である。

【図５】単結晶からなる半導体差圧センサを製造する製
造方法の第３の実施例を示す構成図である。

【図６】本発明による半導体差圧センサの一実施例の構
成を示す平面図及びピエゾゲージ抵抗を含む電気的結線
図である。

【図７】本発明の半導体差圧センサにおける他の基本構
成例の構成を示す平面図及び断面図である。

【図８】図７に示された他の基本構成例におけるピエゾ
ゲージ抵抗を含む電気的結線図である。

【図９】差圧検出出力を高精度化するための補正回路手
段の一例を示すブロック構成図である。

【図１０】本発明による半導体差圧センサを用いて構成
した差圧伝送器の一実施例を示す構成図である。

【図１１】図１０に示された差圧伝送器のパイプライン
への実装時の状態を示す構成図である。

【符号の説明】

１ 半導体基板 １ａ ストッパー部材 ２ 第１のダイアフラム ３ 第２のダイアフラム ４ 第１のギャップ ５ 第２のギャップ ６ 連通部 ７ 第１のピエゾゲージ抵抗 ８ 第２のピエゾゲージ抵抗 ９ 第３のピエゾゲージ抵抗 １０ 第４のピエゾゲージ抵抗 １１ 第１の開口封止部 １２ 第２の開口封止部 １３ 第１の励起電圧供給パッド １４ 第１の励起電圧供給パッド １５ 第１の出力取出しパッド １６ 第２の出力取出しパッド １７ エッチング薄膜 １７ａ パターニングされた第１のエッチング薄膜部分 １７ｂ パターニングされた第２のエッチング薄膜部分 １８ 半導体犠牲層 １９ 半導体膜（ダイアフラム） ２０ 第１のエッチング液の導入口 ２１ 第２のエッチング液の導入口 ２３ 第２のエッチング薄膜 ２４ 単一のエッチング液の導入口 ２５ 封止板 ２６ ｐ型拡散層 ２７ 第２のｐ型拡散層 ２８ ｎ型エピタキシャル層 ２９ 電極 ３０ ｎ＋層 ３１ ｐ＋層 ３２ 直流電源 ３３ スイッチ ３４ 第１の静圧検出用ダイアフラム ３４’ 第３のギャップ ３５ 第２の静圧検出用ダイアフラム ３５’ 第４のギャップ ３６ 第３の静圧検出用ダイアフラム ３６’ 第５のギャップ ３７ 第４の静圧検出用ダイアフラム ３７’ 第６のギャップ ３８ 第５のピエゾゲージ抵抗 ３９ 第６のピエゾゲージ抵抗 ４０ 第７のピエゾゲージ抵抗 ４１ 第８のピエゾゲージ抵抗 ４２ 第３の開口封止部 ４３ 第４の開口封止部 ４４ 第３の出力取出しパッド ４５ 第４の出力取出しパッド ４６ 第５の出力取出しパッド ４７ 温度センサ ４８ 第９のピエゾゲージ抵抗 ４９ 第１０のピエゾゲージ抵抗 ５０ 第１１のピエゾゲージ抵抗 ５１ 第１２のピエゾゲージ抵抗 ５２ 差動増幅器 ５３ 差圧センサ ５４ マルチプレクサ（ＭＰＸ） ５５ プログラマブルゲイン増幅器（ＰＧＡ） ５６ アナログ−デジタル変換器（Ａ／Ｄ） ５７ デジタル−アナログ変換器（Ｄ／Ａ） ５８ 電圧−電流変換器（Ｖ／Ｉ） ５９ メモリ ６０ マイクロプロセッサユニット（ＭＰＵ） ６１ 半導体差圧センサ（半導体基板） ６２ 信号処理回路 ６３ 導圧板 ６４ 出力リードピン ６５ 略コ字状の受け板 ６６ 圧力流体導入路 ６７ 流体圧力導入孔 ６８ ねじ孔 ６９ 複数の回路部品を取付保持可能な受け板 ７０ 取付けねじ ７１ パイプライン ７２ オリフィス ７３ センシング兼増幅回路部 ７４ 信号処理回路部 ７５ インターフェイス部 ７６ 第２の導圧板

───────────────────────────────────────────────────── フロントページの続き (72)発明者 飛田 朋之 茨城県勝田市大字市毛882番地 株式会 社 日立製作所 計測器事業部内 (72)発明者 山本 芳己 茨城県勝田市大字市毛882番地 株式会 社 日立製作所 計測器事業部内 (72)発明者 長須 章 茨城県勝田市大字市毛882番地 株式会 社 日立製作所 計測器事業部内 (56)参考文献 特表 昭61−500633（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01L 13/06 G01L 19/06 102 H01L 29/84

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 共通の半導体チップの中に、半導体膜か
   らなる２つの流体圧力検出用ダイアフラムと、半導体膜
   からなる複数の静圧検出用ダイアフラムと、前記各ダイ
   アフラムに対面配置された半導体基板からなるストッパ
   ー部材とを一体形成し、前記各流体圧力検出用ダイアフ
   ラムと前記ストッパー部材との間に形成された第１及び
   第２のギャップ内にそれぞれピエゾゲージ抵抗を配置
   し、かつ、前記各静圧検出用ダイアフラムと前記ストッ
   パー部材との間に形成されたギャップ内にピエゾゲージ
   抵抗を配置し、前記各静圧検出用ダイアフラムの直径を
   前記各流体圧力検出用ダイアフラムの直径よりも小さく
   構成したことを特徴とする半導体差圧センサ。
2. 【請求項２】 少なくとも２つの流体圧力検出用ダイア
   フラムを具備する半導体差圧センサの製造方法であっ
   て、半導体基板の一面にエッチング薄膜を形成する第１
   工程と、前記エッチング薄膜を２つの流体圧力検出用ダ
   イアフラムの形状にパターニングする第２工程と、前記
   パターニングしたエッチング薄膜部分を含む半導体基板
   の一面に半導体膜を形成する第３工程と、前記半導体膜
   または前記半導体基板の他面に前記パターニングしたエ
   ッチング薄膜部分まで達する開口を設ける第４工程と、
   前記開口を通して前記パターニングしたエッチング薄膜
   部分をエッチング除去する第５工程と、前記開口を封止
   する第６工程とを経て、２つの流体圧力検出用ダイアフ
   ラムが形成されることを特徴とする半導体差圧センサの
   製造方法。
3. 【請求項３】 前記第２工程と前記第３工程との間に、
   少なくともパターニングした２つのエッチング薄膜部分
   を結ぶ領域に半導体犠牲膜を形成する工程を付加したこ
   とを特徴とする請求項２記載の半導体差圧センサの製造
   方法。
4. 【請求項４】 前記第４工程は、前記半導体膜または前
   記半導体基板の他面に前記半導体犠牲膜まで達する開口
   を設けるものであることを特徴とする請求項３記載の半
   導体差圧センサの製造方法。
5. 【請求項５】 前記半導体基板はシリコンであり、前記
   エッチング薄膜は二酸化シリコンであり、前記半導体膜
   はポリシリコンであることを特徴とする請求項２記載の
   半導体差圧センサの製造方法。
6. 【請求項６】 前記半導体基板及び前記半導体膜はｎ型
   単結晶シリコンであり、前記エッチング薄膜はｐ型単結
   晶シリコンであることを特徴とする請求項２記載の半導
   体差圧センサの製造方法。
7. 【請求項７】 パイプラインのオリフィス形成部の前後
   に連通する第１及び第２の圧力導入路と、同一面にそれ
   ぞれピエゾゲージ抵抗を備えた第１及び第２のダイアフ
   ラムを有する半導体差圧センサと、前記半導体差圧セン
   サの各ダイアフラムで検出した信号に基づいて差圧信号
   を得る信号処理回路とを有し、前記第１のダイアフラム
   は前記第１の圧力導入路と連通し、前記第２のダイアフ
   ラムは前記第２の圧力導入路と連通するように構成され
   ていることを特徴とする差圧伝送器。