JP3101962B2

JP3101962B2 - 半導体素子の製法

Info

Publication number: JP3101962B2
Application number: JP05244398A
Authority: JP
Inventors: 勝己奥田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1993-09-30
Filing date: 1993-09-30
Publication date: 2000-10-23
Anticipated expiration: 2015-10-23
Also published as: JPH07106614A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は透明導電膜および該膜上
に半導体膜を形成して成る半導体素子に関し、特に透明
基体上に形成される透明導電膜であって更に該膜上に半
導体膜が積層して形成される半導体素子の製法に関する
ものである。

【０００２】

【従来の技術】透明基体上に形成される半導体素子、例
えば液晶ディスプレイパネルやＥＬディスプレイパネ
ル、密着型イメージセンサ、電子写真感光体などにおい
ては、その透明基体としてガラスや樹脂フィルムなど導
電性を有しない材料が用いられることが多いが、基体に
は透明性と同時に導電性も要求されることがほとんどで
ある。その場合、透明基体の半導体膜が形成される面に
透明性を維持しつつ導電性を持たせるために、基体上に
薄膜形成手段により透明導電膜が形成されることが一般
に行なわれている。このような透明導電膜としては、通
常、ＩＴＯ（インジウム・スズ・酸化物）やＩｎ₂Ｏ₃
（酸化インジウム）、ＳｎＯ₂（二酸化スズ）などが使
用されている。

【０００３】

【発明が解決しようとする問題点】透明導電膜として広
く用いられているＩＴＯは、例えばスパッタリング法や
イオンプレーティング法、活性反応蒸着法などの薄膜形
成方法により大面積への成膜が可能で、エッチングによ
るパターン形成などの加工性が良好な優れた性質を有し
ているが、その反面、その膜上にプラズマＣＶＤ法によ
って半導体膜を積層する場合に、プラズマによるダメー
ジを受けやすく、膜表面の荒れや変色による透明性の低
下を生じやすいという問題も有している。

【０００４】また、半導体膜を形成するためのプラズマ
が水素ラジカルなどの還元性活性種を含んでいると、Ｉ
ＴＯ膜と基体との密着性が低下し、半導体膜を積層した
後で、その半導体膜の応力によってＩＴＯ膜の剥離が発
生するという問題もあった。このような剥離の発生は、
半導体膜の成膜中に剥離片が飛散して半導体膜が成膜さ
れる製品の欠陥の原因となるほか、製品を使用している
際に剥離が発生する可能性もあり、製品の信頼性に対し
て重大な問題点となる。

【０００５】上記のような透明導電膜の剥離対策とし
て、特開平２−１０９２９４号には、透明電極が形成さ
れるガラス基板に、透明電極の膜厚の半分に匹敵する程
度の凹凸を設けることが開示されているが、大面積の基
板にそのような微細な加工を均一に施すことは技術的に
もコスト的にも困難であり、しかもプラズマによるダメ
ージを受けやすいという問題は残されていた。

【０００６】また特開平２−１５１９号には、酸化イン
ジウムを主成分とする透明導電層の（２２２）面の配向
度を５０％以上にすることが開示されているが、これは
ショットキーバリア構造の接合特性を改良するものであ
って、上記の剥離やダメージの問題は改善されておら
ず、特定の結晶面の配向度を大面積の基板上で均一に制
御することは技術的にも困難であった。さらにＩＴＯ膜
表面のプラズマによるダメージを軽減する対策として、
ＩＴＯ膜上にプラズマによるダメージに強いＳｎＯ₂を
薄く積層することも行なわれているが、このように異な
る材料からなる２種類の膜を積層することは、透明導電
膜を成膜する装置の構造や条件の複雑化をもたらし製造
上不利となると共に、２種類の膜の界面で光の反射が生
じたり透明導電膜全体としての光透過率が低下する問題
もあり、加えてＳｎＯ₂はエッチングによる加工性がＩ
ＴＯより劣るため、パターン形成に際しても不利となっ
ていた。

【０００７】さらに特開平３−２６１００５号には、ス
パッタリング法により、高抵抗な第一ＩＴＯ膜の表面に
低抵抗な第二ＩＴＯ膜を積層した二層膜構造の透明導電
膜を形成することが開示されているが、これは低抵抗で
かつパターニング時のエッチング特性を向上させた透明
導電膜を得るためのもので、上記の剥離やダメージの問
題は同じく改善されていなかった。

【０００８】また、ＩＴＯ透明導電膜の表面に凹凸を設
けることにより半導体膜の応力を緩和して膜剥離を抑制
できることから、本発明者は特願平５−１６１２７０号
において、平均結晶粒径を規定したＩＴＯ透明導電膜を
提案した。しかし、透明導電膜の表面に形成した凹凸が
あまり大きくなると、この透明導電膜の耐環境性が低下
するという問題があることが判り、この点の改善のため
に本発明者は鋭意研究を継続してきた。

【０００９】本発明は、上記の問題点を透明導電膜の改
良により解決すべくなされた、透明導電膜および半導体
素子の製法であり、透明導電膜の改善によって、技術的
な困難さや膜形成に係るコストの増加をもたらすことな
く、透明導電膜表面の荒れや変色による透明性の低下お
よび半導体膜を積層した後の透明導電膜の剥離の発生を
抑制し、さらに耐環境性を向上した透明導電膜および半
導体素子を提供することを目的とする。

【００１０】

【問題点を解決するための手段】本発明の半導体素子の
製法は、透明基体上に薄膜形成手段により、平均結晶粒
径が０．０２５μｍ以上であるＩＴＯ結晶を有する第１
の透明導電膜と、平均結晶粒径が０．０２５μｍ未満で
あるＩＴＯ結晶を有する第２の透明導電膜を順次形成す
るとともに、該第２の透明導電膜上に還元性活性種を含
むプラズマにより半導体膜を形成することを特徴とする
ものである。

【００１１】

【作用】透明基体上に薄膜形成手段により形成されたＩ
ＴＯ透明導電膜の上に、水素ラジカルなどの還元性活性
種を含むプラズマを用いて別種の半導体膜を形成する
と、その別種半導体膜内および別種半導体膜とＩＴＯ膜
との間に応力が発生する。その応力がＩＴＯ膜と透明基
体との密着性より強くなると、ＩＴＯ膜の剥離を発生さ
せる。このような剥離の発生を抑制し、さらに耐環境性
を向上するべく本発明の製法により作製された半導体素
子の層構成を、図１に断面図で示す。同図によれば、透
明基体１の上に、第１の透明導電膜２と第２の透明導電
膜３とが順次積層され、さらにその上に半導体膜４が形
成された構成となっている。

【００１２】このような半導体素子に用いられる透明基
体１としては、パイレックスガラスやソーダガラス、ホ
ウ珪酸ガラス等のガラスや、石英やサファイア等の透明
な無機質系、並びに弗素樹脂やポリエステル、ポリカー
ボネート、ポリエチレンテレフタレート、ビニロン、エ
ポキシ、マイラー等の透明な有機樹脂系が挙げられ、平
板状やシート状、ドラム状あるいはベルト状等の形状で
用いられる。

【００１３】また上記第１の透明導電膜２および第２の
透明導電膜３を構成する材料には、ＩＴＯを始めとして
ＳｎＯ₂、Ｉｎ₂Ｏ₃、酸化鉛（ＺｎＯ）、ヨウ化銅
（ＣｕＩ）、硫化銅（ＣｕＳ）、ＩｎＯＦ、Ｃｄ₂Ｓｎ
Ｏ₄等が使用可能である。そして、これら透明導電膜を
形成するための薄膜形成手段には、イオンプレーティン
グ法や活性反応蒸着法、真空蒸着法、ＲＦスパッタリン
グ法、ＤＣスパッタリング法ＲＦマグネトロンスパッタ
リング法、ＤＣマグネトロンスパッタリング法、熱ＣＶ
Ｄ法、プラズマＣＶＤ法、触媒ＣＶＤ法、スプレー法、
塗布法、浸漬法等がある。

【００１４】ここで、透明基体１上にまず第１のＩＴＯ
透明導電膜２を形成するに当たってその形成条件を制御
し、例えば遅い成膜速度でＩＴＯ膜を成膜するなどし
て、透明導電膜２中のＩＴＯ結晶の配向性をある特定の
方向に強くなるようにして作製すると、その特定方向の
配向を持ったＩＴＯ結晶の平均粒径が大きくなり、ＩＴ
Ｏ膜の表面に凹凸ができる。このようにしてＩＴＯ透明
導電膜２の表面に凹凸を設けることにより、透明導電膜
上に別種半導体膜を形成した場合の別種半導体膜内およ
び別種半導体膜と透明導電膜との間の応力を緩和できる
ため、透明導電膜の剥離を抑制することができる。

【００１５】本発明者の得た知見によれば、このように
剥離を抑制するために第１の透明導電膜２表面に設ける
凹凸の大きさは、該膜中のＩＴＯの平均結晶粒径により
表わしたときに、０．０２５μｍ以上とすることで良好
な結果が得られた。

【００１６】次いで、上記第１の透明導電膜２上に第２
の透明導電膜３を形成する。この第２の透明導電膜３を
形成するに当たっては、その形成条件を制御し、例えば
第１の透明導電膜２より速い成膜速度で成膜するなどし
て作製すると、ＩＴＯの平均結晶粒径が小さく従って表
面の凹凸の小さい透明導電膜が形成される。しかし、こ
の第２の透明導電膜３を積層した後の透明導電膜の表面
の凹凸は、第１の透明導電膜２の凹凸の大きさが反映さ
れて凹凸の大きな状態が維持されるため、上記の剥離抑
制の効果は保たれる。一方、第２の透明導電膜３自身の
凹凸および平均結晶粒径は小さくなっているため、これ
により耐環境性が優れて特性の安定性が向上したＩＴＯ
透明導電膜となる。

【００１７】本発明者の得た知見によれば、このように
剥離抑制の効果を維持しつつ耐環境性を高めて特性の安
定性を向上するために設ける第２の透明導電膜３表面の
凹凸の大きさは、該膜中のＩＴＯの平均結晶粒径により
表わしたときに、０．０２５μｍ未満とすることで良好
な結果が得られた。

【００１８】このように平均結晶粒径を０．０２５μｍ
以上とすることにより特性の安定性が向上するが、その
際の結晶粒径のばらつきの下限としては、粒径が小さ過
ぎると表面の凹凸の形成が不十分となって応力を吸収し
きれずに剥離が発生することから、０．０１２μｍ以上
であることが望ましい。一方、結晶粒径の上限として
は、この結晶粒径が大きくなると導電率が低くなってし
まい、また環境の変化に対する特性の変動が大きくなる
といった理由により、０．０５μｍ以下であることが好
ましい。

【００１９】また、第１の透明導電膜の厚みは、２５０
Å以上、より好適には２５０〜２０００Åの範囲とする
ことが望ましい。この範囲内であれば、ＩＴＯの結晶粒
径が透明導電膜と半導体膜との間の応力を緩和するのに
必要な０．０２５μｍ以上に成長させて、最も優位に密
着性を向上させることができる。但し、２０００Åを大
きく越える場合は、温度や湿度などの環境による抵抗率
あるいは光透過率の変化が大きくなることがあり、この
膜および第２の透明導電膜を積層した透明導電膜全体と
しての耐環境性が十分に高められないことがあるが、こ
の上限は臨界的なものではなく、所望の特性との兼ね合
いで適宜設定される。第２の透明導電膜の厚みは、５０
０Å、より好適には５００〜２０００Åの範囲とするこ
とが望ましい。この範囲内であれば、抵抗率が低くなっ
て良好な導電性が得られ易い。２０００Åを大きく越え
る場合は、透明導電膜全体の膜厚が増えて光透過率が低
下する傾向にあるが、この上限も臨界的なものではな
く、所望の特性との兼ね合いで適宜設定される。

【００２０】上記のような平均結晶粒径の異なる２種類
の膜の組合せによる応力緩和と耐環境性向上の作用は、
ＩＴＯ透明導電膜の場合に限らず、ＳｎＯ₂やＩｎ₂Ｏ
₃等の他の透明導電膜やその他の多結晶膜に別種半導体
膜を積層する場合にも、同様に応用できるものと考えら
れる。

【００２１】そして、本発明の構成の半導体素子の応用
としては、例えば電子写真感光体および太陽電池、ＴＦ
Ｔ（薄膜トランジスタ）、光センサー、読み取りセンサ
ー、フォトダイオード等の各種薄膜デバイスがある。

【００２２】

【実施例】以下、実施例を具体的に示す。〔例１〕図２に、本発明のＩＴＯ透明導電膜の成膜に用
いたイオンプレーティング装置５の概略構成図を示す。
イオンプレーティング装置５は、本体６ａとその底体６
ｂとからなる真空容器６の中に、成膜用イオン供給源と
しての蒸発源７と反応性プラズマ生成用の高周波コイル
８、陰極ベースを兼ねた基体支持体９、ハロゲンヒータ
ー等からなる基体加熱用ヒーター１０、成膜の開始と終
了を制御するためのシャッター１１とが配置されてお
り、蒸発源７には蒸発源電源１２が、高周波コイル８に
は高周波電源１３が、基体支持体９には直流電源１４が
それぞれ接続されている。また真空容器の本体６ａに
は、バルブ１５とガス流量調整器１６を介した反応ガス
導入口１７と、イオンポンプや油拡散ポンプなどの真空
排気手段（図示せず）に接続されたガス排気口１８とが
配設されている。図中の矢印は、ガスの流れを表わす。

【００２３】このイオンプレーティング装置５によりＩ
ＴＯ成膜を行なうには、まず基体支持体９に被成膜用透
明基体１９を装着して、真空容器６内を真空排気手段に
より１０^-6Torr程度の真空度まで排気すると共に、ヒー
ター１０によって基体１９を所定の成膜温度まで加熱す
る。次いで、バルブ１５を開け、アルゴン（Ａｒ）と酸
素（Ｏ₂）の混合ガス等からなる反応ガスを、流量調整
器１６により所定の流量に設定してガス導入口１７より
容器６内に導入し、容器６内を所定圧力に設定する。次
に、蒸発源電源１２をＯＮにして蒸発源７にエレクトロ
ンビーム電流を流して電力を印加し、蒸発源７からイン
ジウム（Ｉｎ）とスズ（Ｓｎ）の酸化物などからなる成
膜用材料を蒸発させると共に、高周波電源１３よりコイ
ル８に高周波を印加して反応性プラズマを生成し、また
直流電源１４により基体支持体９に負電圧を印加して、
成膜条件を調整し安定化させる。その後、シャッター１
１を開けることにより蒸発源７からの成膜用材料が反応
性プラズマを通過して基体１９へ到達し、ＩＴＯ膜が成
膜される。そして、所望の膜厚が得られたら再びシャッ
ター１１を閉じて成膜を終了する。

【００２４】上記のイオンプレーティング装置５を用い
て、透明基体として外径３０ｍｍ、長さ２６０ｍｍのパ
イレックスガラス管を使用し、表１の条件により、平均
結晶粒径の異なる第１および第２のＩＴＯ透明導電膜を
成膜した。平均結晶粒径は成膜速度を変えることにより
変化させ、成膜速度の制御は、蒸発源に印加する電力を
エレクトロンビーム電流の大きさにより調整して、蒸発
量を変えることで行なった。この蒸発量の確認は、蒸発
源を蒸発させる前後の真空容器６内の圧力上昇値を真空
計でモニターすることで行なった。

【００２５】

【表１】

【００２６】これら第１および第２のＩＴＯ透明導電膜
の平均結晶粒径は、膜表面のＳＥＭ（走査型電子顕微
鏡）写真により求めた。これらのＳＥＭ写真は、日立製
Ｓ８００走査型電子顕微鏡を使用し、試料表面にPt−Pd
蒸着を行なって、チルト角度０度で５万倍の倍率で撮影
した。このようにして撮影した各々のＳＥＭ写真に長さ
５０ｍｍの線を１０本引き、各線にかかる結晶粒子の個
数を数えて５０ｍｍ当たりの結晶粒子の平均個数を求
め、その平均個数より平均結晶粒径を計算して求めた。
表１には、これら平均結晶粒径の計算結果も示した。上
記のようにして、第１および第２の透明導電膜の平均結
晶粒径を求めたところ、エレクトロンビーム電流を３．
０Ａ（アンペア）と小さくして成膜速度を遅くした第１
の透明導電膜では、結晶粒子の平均個数が３３．２個で
あり、平均結晶粒径は（５０ｍｍ／３３．２）÷５０，
０００＝３．０１０×１０^-5ｍｍすなわち０．０３０μ
ｍと大きくなっており、他方、エレクトロンビーム電流
を６．０Ａと大きくして成膜速度を速くした第２の透明
導電膜では、結晶粒子の平均個数が４９．３個であり、
平均結晶粒径は（５０ｍｍ／４９．３）÷５０，０００
＝２．０２８×１０^-5ｍｍすなわち０．０２０μｍと小
さくなっていた。従って、各試料の平均結晶粒径は、エ
レクトロンビーム電流の大きさにより蒸発量を変えて成
膜速度を変えることにより、変化していることが確認で
きた。また、それにより膜表面に形成される凹凸の大き
さを制御できることが確認できた。

【００２７】次いで、上記のようにして形成した２層構
成のＩＴＯ透明導電膜の上に、プラズマＣＶＤ法により
ａ−Ｓｉ膜を積層した。本実施例に使用したａ−Ｓｉ膜
を形成するためのプラズマＣＶＤ成膜反応炉を、図３に
基づいて説明する。図３は、プラズマＣＶＤ成膜反応炉
２０の概略構成図である。図３に示したプラズマＣＶＤ
成膜反応炉２０において、２１は円筒状の金属製反応
炉、２２はＩＴＯ膜が形成されたガラス管基体１９を装
着する筒状の導電性支持体であり、基体１９は、ＩＴＯ
膜と支持体２２との導通を取り、かつ基体１９の端部に
非成膜部を設けるためのマスク２３と、ダミーリング２
４とによって、支持体２２に保持されている。２５は基
体加熱用ヒーター、２６はａ−Ｓｉの成膜に用いられる
筒状のグロー放電用電極板であり、この電極板２６には
多数のガス噴出口２７が形成されている。そして、２８
は反応炉内部へガスを導入するためのガス導入口、２９
はグロー放電に晒されたガスの残余ガスを排気するため
のガス排出口であり、３０は導電性支持体２２とグロー
放電用電極板２６の間でグロー放電を発生させるための
高周波電源である。ここで図中の矢印は、ガスの流れを
表わす。また、この反応炉２０は円筒体２１ａと蓋体２
１ｂと底体２１ｃとからなり、そして、円筒体２１ａと
蓋体２１ｂとの間、並びに円筒体２１ａと底体２１ｃと
の間には、それぞれ絶縁性のリング２１ｄを設けてお
り、これによって高周波電源３０の一方の端子は円筒体
２１ａを介してグロー放電用電極板２６と導通してお
り、他方の端子は蓋体２１ｂや底体２１ｃを介して導電
性支持体２２と導通し、接地されている。また、蓋体２
１ｂの上に付設したモーター３１により回転軸３２を介
して導電性支持体２２が回転駆動され、これに伴って基
体１９も回転する。

【００２８】このプラズマＣＶＤ成膜反応炉２０を用い
てａ−Ｓｉ膜を成膜する場合には、基体１９を支持体２
２に装着し、ａ−Ｓｉ生成用の原料ガスとしてのシラン
ガスやジシランガス、あるいはａ−Ｓｉの特性調整用に
添加される不純物ガスとしてのジボランガスやホスフィ
ンガス、メタンガス、アセチレンガス、アンモニアガ
ス、窒素ガス、更に希釈用ガスとして用いられる水素ガ
スやヘリウムガス、アルゴンガス等を所定の組成比で混
合したガスを、ガス導入口２８より反応炉内部へ導入
し、このガスをガス噴出口２７を介して基体１９表面へ
向けて噴出し、更にヒーター２５によって基体１９を所
要の温度に設定すると共に、高周波電源３０より高周波
電力を供給して支持体２２と電極板２６との間でグロー
放電を発生させ、更に基体１９を回転させることによっ
て基体１９の周面にａ−Ｓｉ膜を成膜する。このように
してａ−Ｓｉ膜を成膜するグロ−放電プラズマ中には、
ａ−Ｓｉ生成用ガス中に含まれている水素が、還元性活
性種である水素ラジカルとして存在している。

【００２９】表１に示した２層構成のＩＴＯ透明導電膜
を形成したガラス管基体に、上記のプラズマＣＶＤ成膜
反応炉２０を用いて、表２の条件でａ−Ｓｉ膜を積層
し、本発明の構成の半導体素子を作製した。

【００３０】

【表２】

【００３１】そして、上記のようにして得られた２層構
成のＩＴＯ透明導電膜および半導体素子に対して、耐環
境性試験を行なった。耐環境性試験としては、透明導電
膜に対しては耐熱性、耐アルカリ性、耐湿性および耐水
素プロセス性の各試験を行ない、半導体素子に対しては
密着性試験を行なった。合否判定のための特性測定は、
透明導電膜に対して、シート抵抗と波長５５０〜７９０
ｎｍにおける光透過率とについて行ない、試験前後での
それらの変化率を求めて判定した。また、半導体素子に
対する密着性は、目視で判定した。表３に、これらの試
験条件および優良品判定基準を示す。

【００３２】

【表３】

【００３３】これらの耐環境性試験の結果、透明導電膜
については、耐熱性におけるシート抵抗の変化率が５％
以内、耐アルカリ性におけるシート抵抗の変化率（以
下、抵抗変化率と略す）が１．５％、耐湿性における抵
抗変化率が２％、耐水素プラズマ性における抵抗変化率
が１％および光透過率が９０％で光透過率の変化率も４
％であり、また半導体素子については密着性試験で膜剥
がれが認められず、それぞれ優れた耐環境性を示した。

【００３４】〔例２〕〔例１〕と同様にして、外径３０
ｍｍ、長さ２６０ｍｍのガラス管基体に平均結晶粒径お
よび厚みを変えた成膜速度を変えた第１および第２のＩ
ＴＯ透明導電膜を幾通りが形成し、その上にプラズマＣ
ＶＤ法によりａ−Ｓｉ膜を積層して、半導体素子Ａ〜Ｗ
を作製した。また、比較例として、第２の透明導電膜を
形成せずにａ−Ｓｉ膜を積層した半導体素子Ｘ〜Ｚも作
製した。

【００３５】これらの試料の透明導電膜の平均結晶粒径
および厚みと、各試料に対して〔例１〕と同様に行なっ
た耐環境性試験の結果を、表４および表５にまとめた。
両表中の耐環境性試験の結果には、透明導電膜に対する
耐熱性、耐アルカリ性、耐湿性および耐水素プロセス性
の各試験での抵抗または光透過率の変化率、および耐水
素プラズマ性試験での光透過率と、半導体素子に対する
密着性試験での膜剥がれの発生率を示し、併せてそれら
の判定結果として、上記の優良品レベルには○を、それ
よりはやや劣るものの実用上差し支えない良品レベルに
は△を、実用上問題となるレベルには×をそれぞれ表示
した。また、本発明の範囲外のものには、試料番号欄に
＊を併記した。

【００３６】

【表４】

【００３７】

【表５】

【００３８】これらの耐環境性試験の結果、本発明の半
導体素子ＥおよびＪ〜Ｗは、透明導電膜における耐熱性
および耐アルカリ性、耐湿性に対するシート抵抗または
光透過率の変化率、並びに耐水素プラズマ性に対する抵
抗変化率および光透過率の変化率のいずれも良好であ
り、また半導体素子における密着性でも膜剥がれが認め
られず、それぞれ優れた耐環境性を示した。

【００３９】

【発明の効果】以上詳述したように、本発明により、Ｉ
ＴＯ透明導電膜の成膜条件、特に成膜速度を制御して平
均粒径および膜表面の凹凸などを制御するという簡便な
方法で、技術的な困難さや膜形成に係るコストの増加を
もたらすことなく、透明導電膜表面の荒れや変色による
透明性の低下を抑制した半導体素子を提供することがで
きた。

【００４０】また本発明により、透明導電膜上に半導体
膜を積層した後の透明導電膜および半導体膜の剥離の発
生を抑制し、密着性を高めた半導体素子を提供すること
ができた。

【００４１】さらに本発明によれば、耐環境性を向上し
た透明導電膜およびその上に半導体膜を形成した半導体
素子を提供することができ、電子写真感光体や読み取り
センサーを始めとする各種薄膜デバイスへの応用が可能
となった。

【００４２】そして、半導体素子作製中の膜剥離がなく
なることから成膜欠陥が減少し、それにより素子の良品
率が向上して高い品質を確保することができると共に、
素子の特性が安定し、薄膜デバイス製品としての優れた
安定性を確保することができた。

【図面の簡単な説明】

【図１】本発明の製法により作製された半導体素子の層
構成を示す断面図である。

【図２】本実施例に使用したイオンプレーティング装置
の概略構成図である。

【図３】本実施例に使用したプラズマＣＶＤ成膜反応炉
の概略構成図である。

【符号の説明】

１、１９・・・透明基体２・・・・・・第１の透明導電膜３・・・・・・第２の透明導電膜４・・・・・・半導体膜５・・・・・・イオンプレーティング装置７・・・・・・蒸発源８・・・・・・高周波コイル１３、３０・・高周波電源２０・・・・・プラズマＣＶＤ成膜反応炉２６・・・・・グロー放電用電極板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 29/786

Claims

(57)【特許請求の範囲】

【請求項１】透明基体上に薄膜形成手段により平均結
晶粒径が０．０２５μｍ以上であるＩＴＯ結晶を有する
第１の透明導電膜と平均結晶粒径が０．０２５μｍ未満
であるＩＴＯ結晶を有する第２の透明導電膜を順次形成
するとともに、該第２の透明導電膜上に還元性活性種を
含むプラズマにより半導体膜を形成することを特徴とす
る半導体素子の製法。