JP3098181U - 積層基板を具えるパッケージ構造 - Google Patents

積層基板を具えるパッケージ構造 Download PDF

Info

Publication number
JP3098181U
JP3098181U JP2003002974U JP2003002974U JP3098181U JP 3098181 U JP3098181 U JP 3098181U JP 2003002974 U JP2003002974 U JP 2003002974U JP 2003002974 U JP2003002974 U JP 2003002974U JP 3098181 U JP3098181 U JP 3098181U
Authority
JP
Japan
Prior art keywords
substrate
sub
chip
main
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003002974U
Other languages
English (en)
Inventor
彭▲い▼良
Original Assignee
立衛科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立衛科技股▲ふん▼有限公司 filed Critical 立衛科技股▲ふん▼有限公司
Priority to JP2003002974U priority Critical patent/JP3098181U/ja
Application granted granted Critical
Publication of JP3098181U publication Critical patent/JP3098181U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】チップのサイズが縮小されるか、もしくは接点の数が増えた場合に
おいても、既存のパッケージ工程と設備を応用して効率よくパッケージすることができ、製造コストを節減できる積層基板を具えるパッケージ構造を提供する。
【解決手段】第1表面と第2表面を有するメイン基板22と、該メイン主基板の第1表面に設けられるサブ基板24と、該サブ基板上に設けられる少なくとも一以上のチップ28と、該チップと、メイン基板と、サブ基板とにそれぞれ結線されて電気的接続を構成する複数のリード32と、該メイン基板上に設けられ、該リードと、チップと、サブ基板とを被覆する樹脂層36とによって構成する。
【選択図】 図4

Description

【0001】
【考案の属する技術分野】
この考案は、半導体のパッケージ技術に関し、特に低コストで、かつ製造工程が簡単な積層基板を具えるパッケージ構造に関する。
【0002】
【従来の技術】
科学技術の発展にともない、電子製品などは機能の多様化と、体積の縮小化が進んでいる。よって、複数の素子を整合してシステム化することは、将来における通信、電子情報製品の主要な技術であるとされている。そこで、電子情報製品に対する市場のニーズに応えるべく、体積が縮小化され、かつ好ましい放熱効果と電気的特性を具えるチップのパッケージ構造の達成を目指して、関連技術の研究開発が重ねられている。
【0003】
多くの電子製品にとって、パッケージ技術は非常に重要な一環である。チップのパッケージ技術は多種多様である。その内、ボール・グリッド・アレイ(BallGrid Array:以下BGAと称する)パッケージ技術は、高周波数や多数のピンを具える素子に大幅に多用されている。従来のBGAパッケージの構造は、図1に開示するように、基板10を具え、エポキシ樹脂12でチップ14を基板10の上面に貼着してボンディングを行う。即ち、複数のリード16を結線してチップ14と基板10とを電気的に接続し、最後に、樹脂18を注入してチップ14とリード16を被覆して保護を与える。この場合、図2に開示するようにチップ14上に形成される接点142は、基板10上に設けた接点102に対応する位置に設けられる。
【0004】
但し、チップに設けられる回路の機能は弛まなく高められ、集積回路は高度集積化に向かって発展を続けている。現時点においても接点が大幅に増え、チップの尺寸もある程度の縮小化がなされている。したがって、従来のボンディング技術では、リードの長さ、接点間のピッチ、もしくはレイアウトなどによって制限を受け、パッケージ工程を行う上で問題が発生し、チップと基板との接合も難しくなる。
【0005】
具体的に言えば、図3に開示するようにチップのサイズが縮小するか、もしくは接点が増えた場合、モールディング等の工程を考慮して、リードは例えば200mil内などと特定の範囲内の長さにしなければ、基板10の限られたスペース内に十分な数の接点102を設けてボンディングすることができなくなる。
【0006】
上述の問題を解決するために、目下ビルドアップ基板、もしくはフリップチップ技術が採用されている。但し、これら技術は、製造工程の難度が高まるとともに、製造コストも相対的に高くなる。よって、製造工程の難度と製造コストの問題に鑑み、既存のパッケージ工程と、関連設備を応用して、従来の技術に見られる欠点を改善できる積層式パッケージ構造の開発が業界において望まれている。
【0007】
【考案が解決しようとする課題】
この考案は、チップのサイズが縮小されるか、もしくは接点の数が増えた場合においても、余剰の設備、もしくは挟持具を用いることなく、既存のパッケージ工程と設備を応用して効率よくパッケージすることができ、製造コストを節減できる積層基板を具えるパッケージ構造を提供することを課題とする。
【0008】
また、この考案は、選択性の広い基板のレイアウトを可能にし、ボンディングワイヤのルートが交錯する問題を改善できる積層基板を具えるパッケージ構造を提供することを課題とする。
【0009】
また、この考案は、好ましい放熱効果を有する積層基板を具えるパッケージ構造を提供することを課題とする。
【0010】
【課題を解決するための手段】
そこで、本考案者は従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結果、第1表面と第2表面を有するメイン基板と、該メイン主基板の第1表面に設けられるサブ基板と、 該サブ基板上に設けられる少なくとも一以上のチップと、 該チップと、メイン基板と、サブ基板とにそれぞれ結線されて電気的接続を構成する複数のリードと、 該メイン基板上に設けられ、該リードと、チップと、サブ基板とを被覆する樹脂層とによってなる積層基板を具えるパッケージ構造によって課題を解決できる点に鑑み、かかる知見に基づいてこの考案を完成させた。
【0011】
即ち、サブ基板を設けることによって、基板全体の点数総数を増やし、チップのサイズがある程度まで縮小するか、もしくは接点の数がある程度増加しても十分に対応できるとともに、パッケージ技術、もしくは設備を応用して製造工程の簡略化とコストの節減を達成できるパッケージ構造が得られる。
【0012】
以下、この考案について具体的に説明する。
請求項1に記載する積層基板を具えるパッケージ構造は、第1表面と第2表面を有するメイン基板と、該メイン主基板の第1表面に設けられる。サブ基板と、 該サブ基板上に設けられる少なくとも一以上のチップと、 該チップと、メイン基板と、サブ基板とにそれぞれ結線されて電気的接続を構成する複数のリードと、 該メイン基板上に設けられ、該リードと、チップと、サブ基板とを被覆する樹脂層とによってなる。
【0013】
請求項2に記載する積層基板を具えるパッケージ構造は、請求項1におけるメイン基板とサブ基板とがプリント基板である。
【0014】
請求項3に記載する積層基板を具えるパッケージ構造は、請求項1におけるメイン基板の第2表面に外部接続のための接点となる複数のはんだボールを設ける。
【0015】
請求項4に記載する積層基板を具えるパッケージ構造は、請求項1におけるサブ基板が、粘着剤で該メイン主基板の第1表面に設けられる。
【0016】
請求項5記載する積層基板を具えるパッケージ構造は、請求項5におけるチップが粘着剤で該サブ基板に設けられる。
【0017】
請求項6に記載する積層基板を具えるパッケージ構造は、請求項4、もしくは請求項5における粘着剤がエポキシ樹脂である。
【0018】
請求項7に記載する積層基板を具えるパッケージ構造は、請求項1におけるリードが金線である。
【0019】
請求項8に記載する積層基板を具えるパッケージ構造は、請求項1におけるリードが、該チップと該サブ基板と、該サブ基板と該メイン基板と、及び該チップと該メイン基板とをそれぞれ電気的に接続する。
【0020】
【考案の実施の形態】
この考案は、特に低コストで、かつ製造工程が簡単な積層基板を具えるパッケージ構造を提供するものであって、第1表面と第2表面を有するメイン基板と、該メイン主基板の第1表面に設けられるサブ基板と、 該サブ基板上に設けられる少なくとも一以上のチップと、 該チップと、メイン基板と、サブ基板とにそれぞれ結線されて電気的接続を構成する複数のリードと、 該メイン基板上に設けられ、該リードと、チップと、サブ基板とを被覆する樹脂層とによって構成する。
かかる積層基板を具えるパッケージ構造の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【0021】
【実施例】
図4は、この考案による積層基板をもちいるBGAパッケージのパッケージ構造20の断面図である。図示によれば、基板積層式パッケージ構造20は、メイン基板22をパッケージのベースとし、通常はプリント基板であって、第1表面と第2表面を有する。また、適宜なサイズのプリント基板を裁断して得た単一のサブ基板24を粘着剤26でメイン基板22の第1表面に貼着して基板の積層構造を構成する。粘着剤は、エポキシ樹脂が好ましい。
【0022】
次いで、粘着剤30でチップ28をサブ基板24の表面に貼着してボンディングを行い、リード32を介して、チップ28とメイン基板、及びチップ28とサブ基板24とをそれぞれ電気的に接続する。リード32は通常金線を用いる。
【0023】
メイン基板22の第2表面には、外部接続の接点となるハンダボール34を設ける。即ち、リード32を介してチップ28内に形成された回路がメイン基板22の下方に設けられたハンダボール34に電気的に接続する。
【0024】
さらに、モールディング樹脂36で外面を被覆し、チップ28全体、リード32、及びサブ基板24を被覆して機械的な保護を付与する。
【0025】
この考案によれば、サブ基板24を介して構成されるルートによって、チップ28上の接点をメイン基板24接点と接続する。かかる方式は対応するハンダボール34に接続することができ、選択性の広い基板のレイアウトを達成することができ、ボンディングワイヤのルートが交差する問題を解決することができる。さらに、サブ基板24とメイン基板22の作用によって接点の総数を増加することができるため、チップのサイズがある程度まで縮小した場合、もしくは接点の数がある程度までに増加した場合でも、既存のパッケージ工程、もしくは関連する設備を応用してパッケージすることができ、余剰の設備や挟持具などを必要としない。よって製造コストを効率よく制御することができ、製造工程を簡略化することができる。
【0026】
また、この考案による積層基板を具えるパッケージ構造は、サブ基板24の底面に形成されるハンダマスク(solder mask)の開口(opening)を選択的に応用することによって、本来のBGAパッケージの放熱効果を保持し、サブ基板24を設けることによって基板の数が増え、本来の放熱効果を低下させることは発生しない。
【0027】
以上は、この考案の好ましい実施例であって、当業者が考案の技術発想と特徴を理解して実施できるように説明することを目的として記述したものである。よってこの考案の実施の範囲を制限するものではなく、この考案の精神の範囲内においてなされ、均等の効果を有する修正、もしくは変更などは、いずれもこの考案の実用新案請求の範囲に含まれるものとする。
【0028】
【考案の効果】
この考案による積層基板を具えるパッケージ構造は、サイズが縮小されたチップ、もしくは接点の数の多いチップをパッケージする場合、従来のパッケージ技術と関連設備を応用して効率よくパッケージでき、製造工程を簡略化して製造コストを低減させる効果を有する。
【0029】
また、この考案は、選択性の広い基板のレイアウトを可能にし、ボンディングワイヤのルートが交錯する問題を改善するとともに、好ましい放熱効果が得られる。
【図面の簡単な説明】
【図1】従来のBGAパッケージ構造を表わす断面図である。
【図2】従来のパッケージ構造におけるチップと基板の接点の関係を表わす平面図である。
【図3】従来のパッケージ構造におけるチップと基板の接点の関係において、チップの接点と基板の接点が対応しない例を表わす説明図である。
【図4】この考案によるパッケージ構造の断面図である。
【符号の説明】
10 基板
102 接点
12 エポキシ樹脂
14 チップ
142 入出力接点
16 リード
18 樹脂
20 パッケージ構造
22 メイン基板
24 サブ子基板
26 粘着剤
28 チップ
30 粘着材
32 リード
34 ハンダボール
36 モールディング樹脂

Claims (8)

  1. 第1表面と第2表面を有するメイン基板と、
    該メイン主基板の第1表面に設けられるサブ基板と、
    該サブ基板上に設けられる少なくとも一以上のチップと、
    該チップと、メイン基板と、サブ基板とにそれぞれ結線されて電気的接続を構成する複数のリードと、
    該メイン基板上に設けられ、該リードと、チップと、サブ基板とを被覆する樹脂層とによってなることを特徴とする積層基板を具えるパッケージ構造。
  2. 前記メイン基板とサブ基板とが、プリント基板であることを特徴とする請求項1記載の積層基板を具えるパッケージ構造。
  3. 前記メイン基板の第2表面には、外部接続のための接点となる複数のはんだボールを設けることを特徴とする請求項1記載の積層基板を具えるパッケージ構造。
  4. 前記サブ基板は、粘着剤で該メイン主基板の第1表面に設けられることを特徴とする請求項1記載の積層基板を具えるパッケージ構造。
  5. 前記チップは、粘着剤で該サブ基板に設けられることを特徴とする請求項1記載の積層基板を具えるパッケージ構造。
  6. 前記粘着剤がエポキシ樹脂であることを特徴とする請求項4或いは5記載の積層基板を具えるパッケージ構造。
  7. 前記リードが金線であることを特徴とする請求項1記載の積層基板を具えるパッケージ構造。
  8. 前記リードは、該チップと該サブ基板と、該サブ基板と該メイン基板と、及び該チップと該メイン基板とをそれぞれ電気的に接続することを特徴とする請求項1記載の積層基板を具えるパッケージ構造。
JP2003002974U 2003-05-26 2003-05-26 積層基板を具えるパッケージ構造 Expired - Lifetime JP3098181U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003002974U JP3098181U (ja) 2003-05-26 2003-05-26 積層基板を具えるパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003002974U JP3098181U (ja) 2003-05-26 2003-05-26 積層基板を具えるパッケージ構造

Publications (1)

Publication Number Publication Date
JP3098181U true JP3098181U (ja) 2004-02-19

Family

ID=43251947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003002974U Expired - Lifetime JP3098181U (ja) 2003-05-26 2003-05-26 積層基板を具えるパッケージ構造

Country Status (1)

Country Link
JP (1) JP3098181U (ja)

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US8587123B2 (en) Multi-chip and multi-substrate reconstitution based packaging
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
JP2004535079A (ja) 複数の集積回路デバイスを含む単一パッケージ
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP2002299512A (ja) 半導体装置及びその製造方法
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
US6855573B2 (en) Integrated circuit package and manufacturing method therefor with unique interconnector
US20070013079A1 (en) Die pad arrangement and bumpless chip package applying the same
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3098181U (ja) 積層基板を具えるパッケージ構造
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2004247637A (ja) 電子部品の三次元実装構造および方法
KR20040078807A (ko) 볼 그리드 어레이 적층 패키지
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
KR20010073345A (ko) 적층 패키지
JP4503611B2 (ja) 半導体装置及びその製造方法
JP3850712B2 (ja) 積層型半導体装置
JP2001118954A (ja) 半導体装置
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 6

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 6