JP3097624B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3097624B2 JP3097624B2 JP09289689A JP28968997A JP3097624B2 JP 3097624 B2 JP3097624 B2 JP 3097624B2 JP 09289689 A JP09289689 A JP 09289689A JP 28968997 A JP28968997 A JP 28968997A JP 3097624 B2 JP3097624 B2 JP 3097624B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- storage electrode
- semiconductor device
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/30—Nuclear fission reactors
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にスタックトキャパシタ構造を有す
るダイナミックランダムアクセスメモリ（ＤＲＡＭ）を
構成する半導体装置及びその製造方法に関する。
製造方法に関し、特にスタックトキャパシタ構造を有す
るダイナミックランダムアクセスメモリ（ＤＲＡＭ）を
構成する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの高密度化に伴い、メモリー用の
キャパシタの専有する面積もどんどん小さくなってきて
いる。そのため、所要の静電容量を確保するためのいろ
いろな工夫がされている。
キャパシタの専有する面積もどんどん小さくなってきて
いる。そのため、所要の静電容量を確保するためのいろ
いろな工夫がされている。
【０００３】ここで、スタックトキャパシタ構造を有す
るＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）において、蓄積
電極の表面を凹凸にすることで単位面積当たりのメモリ
セル容量を大きくする方法の一つとして、近年、シリコ
ン膜からなる蓄積電極の表面をＨＳＧ（Ｈｅｍｉｓｐｈ
ｅｒｉｃａｌ Ｇｒａｉｎｅｄ）化する技術が開発され
ている。
るＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）において、蓄積
電極の表面を凹凸にすることで単位面積当たりのメモリ
セル容量を大きくする方法の一つとして、近年、シリコ
ン膜からなる蓄積電極の表面をＨＳＧ（Ｈｅｍｉｓｐｈ
ｅｒｉｃａｌ Ｇｒａｉｎｅｄ）化する技術が開発され
ている。
【０００４】このシリコン膜をＨＳＧ化する技術におい
ては、特開平７−２２１０３４号公報にも示されている
ように、ＨＳＧ化する直前にシリコン膜表面の自然酸化
膜を何らかの方法で除去する工程と、除去した後再度自
然酸化膜が形成されないようにする工程とが重要であ
る。この２つの工程をＨＳＧ化における前処理工程とい
う。
ては、特開平７−２２１０３４号公報にも示されている
ように、ＨＳＧ化する直前にシリコン膜表面の自然酸化
膜を何らかの方法で除去する工程と、除去した後再度自
然酸化膜が形成されないようにする工程とが重要であ
る。この２つの工程をＨＳＧ化における前処理工程とい
う。
【０００５】この前処理工程としては、シリコン膜表面
の自然酸化膜を除去し、シリコン表面を水素原子で終端
するように、ＨＳＧ化直前に、希フッ酸による表面処理
が一般的に行われている。
の自然酸化膜を除去し、シリコン表面を水素原子で終端
するように、ＨＳＧ化直前に、希フッ酸による表面処理
が一般的に行われている。
【０００６】このように、セル容量を増加させるための
技術は、さまざまな方面で研究開発されており、蓄積電
極の表面を特殊処理する技術は、ＨＳＧ技術に限らず、
将来いろいろな形で研究開発されるものであると期待さ
れている。
技術は、さまざまな方面で研究開発されており、蓄積電
極の表面を特殊処理する技術は、ＨＳＧ技術に限らず、
将来いろいろな形で研究開発されるものであると期待さ
れている。
【０００７】次に、従来のＨＳＧ化技術を用いたメモリ
セルの製造方法の概略を図面を用いて説明する。図３
に、第１の従来技術である、ＨＳＧ化技術を用いたメモ
リセルの製造方法における各工程の概略図を示す。
セルの製造方法の概略を図面を用いて説明する。図３
に、第１の従来技術である、ＨＳＧ化技術を用いたメモ
リセルの製造方法における各工程の概略図を示す。
【０００８】まず、図３の（ａ）に、蓄積電極３０６と
セルＴｒのソース・ドレイン領域３０１とを電気的に接
続するためのコンタクトを形成する直前のメモリセルの
断面構造図を示す。
セルＴｒのソース・ドレイン領域３０１とを電気的に接
続するためのコンタクトを形成する直前のメモリセルの
断面構造図を示す。
【０００９】ここで、３０１はソース・ドレイン領域、
３０２はシリコン基板、３０３は素子分離領域、３０４
は層間絶縁膜である。なお、ワード線やディジット線は
簡略化のため、記載していない。
３０２はシリコン基板、３０３は素子分離領域、３０４
は層間絶縁膜である。なお、ワード線やディジット線は
簡略化のため、記載していない。
【００１０】また、３０４の層間絶縁膜は平坦性向上の
目的から、Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ（以下、ＢＰＳＧと記す。）膜
とシリコン酸化膜（ＳｉＯ2 ）との多層膜構造を採るこ
とが一般的である。さらに、ＨＳＧ化技術を用いる際に
は、前述の希フッ酸で表面処理を行うため、希フッ酸の
エッチングストッパとして、最上層膜はシリコン酸化膜
３０４ａで構成される。
目的から、Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌ
ｉｃａｔｅ Ｇｌａｓｓ（以下、ＢＰＳＧと記す。）膜
とシリコン酸化膜（ＳｉＯ2 ）との多層膜構造を採るこ
とが一般的である。さらに、ＨＳＧ化技術を用いる際に
は、前述の希フッ酸で表面処理を行うため、希フッ酸の
エッチングストッパとして、最上層膜はシリコン酸化膜
３０４ａで構成される。
【００１１】次に、図３の（ｂ）に示されるように、蓄
積電極用コンタクト孔３０５を開口し、この後、バッフ
ァードフッ酸等の前処理を施した後、所望の厚さのリン
ドープトシリコン膜を成膜し、さらにこのリンドープト
シリコン膜を所望のパターンにパターニングするによ
り、ＨＳＧ化される前の蓄積電極３０６を形成する。
積電極用コンタクト孔３０５を開口し、この後、バッフ
ァードフッ酸等の前処理を施した後、所望の厚さのリン
ドープトシリコン膜を成膜し、さらにこのリンドープト
シリコン膜を所望のパターンにパターニングするによ
り、ＨＳＧ化される前の蓄積電極３０６を形成する。
【００１２】次に、リンドープトシリコン膜からなる蓄
積電極３０６の表面の自然酸化膜を除去し、シリコン表
面を水素原子で終端するように（好適にＨＳＧ化を形成
するためである。この技術は、特開平７−２２１０３４
号公報にさらに詳細に記載されている。）、希フッ酸で
表面処理を行ったのち、ＨＳＧ化（シラン照射、及びア
ニーリング）を行い蓄積電極３０６の表面を、図３の
（ｃ）に示されるように凹凸にする。
積電極３０６の表面の自然酸化膜を除去し、シリコン表
面を水素原子で終端するように（好適にＨＳＧ化を形成
するためである。この技術は、特開平７−２２１０３４
号公報にさらに詳細に記載されている。）、希フッ酸で
表面処理を行ったのち、ＨＳＧ化（シラン照射、及びア
ニーリング）を行い蓄積電極３０６の表面を、図３の
（ｃ）に示されるように凹凸にする。
【００１３】次に、容量絶縁膜３０７、リンドープトシ
リコン膜からなるプレート電極３０８を形成し、所望の
パターンにパターニングすることで図３の（ｃ）に示さ
れる半導体装置を得て、スタックトキャパシタ構造のメ
モリセルを得る。
リコン膜からなるプレート電極３０８を形成し、所望の
パターンにパターニングすることで図３の（ｃ）に示さ
れる半導体装置を得て、スタックトキャパシタ構造のメ
モリセルを得る。
【００１４】このように、従来のＨＳＧ化処理によれ
ば、蓄積電極の表面に凹凸を付与することができるの
で、その単位表面積当たりの容量を向上させることがで
きる。
ば、蓄積電極の表面に凹凸を付与することができるの
で、その単位表面積当たりの容量を向上させることがで
きる。
【００１５】しかし、この従来のＨＳＧ化処理によれ
ば、蓄積電極３０６のパターニングの際に、蓄積電極用
コンタクト孔３０５と蓄積電極３０６とがアライメント
ずれ（目ずれ）を起こしてしまった場合には、図３の
（ｄ）（希フッ酸による前処理後の断面構造図）に示す
ように、ＨＳＧ化のための希フッ酸による前処理で、Ｂ
ＰＳＧ膜が、蓄積電極のパターニングにより暴露した部
分から、大きくエッチングされてしまい、歩留を著しく
低下させるという問題点を有している。
ば、蓄積電極３０６のパターニングの際に、蓄積電極用
コンタクト孔３０５と蓄積電極３０６とがアライメント
ずれ（目ずれ）を起こしてしまった場合には、図３の
（ｄ）（希フッ酸による前処理後の断面構造図）に示す
ように、ＨＳＧ化のための希フッ酸による前処理で、Ｂ
ＰＳＧ膜が、蓄積電極のパターニングにより暴露した部
分から、大きくエッチングされてしまい、歩留を著しく
低下させるという問題点を有している。
【００１６】これは、希フッ酸のＢＰＳＧ膜のエッチレ
ートがシリコン酸化膜のエッチレートの約１０倍である
ために発生する問題点である。
ートがシリコン酸化膜のエッチレートの約１０倍である
ために発生する問題点である。
【００１７】次に、第２の従来技術について、図４を用
いて説明する。但し、図３に示される部材と同様な部材
には、同じ番号を付す。この第２の従来技術は、第１の
従来技術の図３に示される図３の（ａ）の状態の半導体
装置から、蓄積電極用コンタクト孔４０５を開口し、こ
の後、この蓄積電極用コンタクト孔４０５を埋設しない
程度にシリコン酸化膜４０９を形成し、図４の（ａ）に
示される状態の半導体装置を得る。
いて説明する。但し、図３に示される部材と同様な部材
には、同じ番号を付す。この第２の従来技術は、第１の
従来技術の図３に示される図３の（ａ）の状態の半導体
装置から、蓄積電極用コンタクト孔４０５を開口し、こ
の後、この蓄積電極用コンタクト孔４０５を埋設しない
程度にシリコン酸化膜４０９を形成し、図４の（ａ）に
示される状態の半導体装置を得る。
【００１８】次いで、図４の（ｂ）に示されるように、
異方性エッチングによりシリコン酸化膜４０９をエッチ
バックすることにより、シリコン酸化膜サイドウォール
４１０を有する蓄積電極用コンタクト形状を得る。
異方性エッチングによりシリコン酸化膜４０９をエッチ
バックすることにより、シリコン酸化膜サイドウォール
４１０を有する蓄積電極用コンタクト形状を得る。
【００１９】次に、図４の（ｃ）に示されるように、バ
ッファードフッ酸等の前処理を施した後、所望の厚さの
リンドープトシリコン膜を成膜し、さらにこのリンドー
プトシリコン膜を所望のパターンにパターニングするこ
とにより、ＨＳＧ化される前の蓄積電極４０６を形成す
る。
ッファードフッ酸等の前処理を施した後、所望の厚さの
リンドープトシリコン膜を成膜し、さらにこのリンドー
プトシリコン膜を所望のパターンにパターニングするこ
とにより、ＨＳＧ化される前の蓄積電極４０６を形成す
る。
【００２０】その後、図３に示される第１の従来技術と
同様に、希フッ酸で表面処理を行ったのち、ＨＳＧ化
（シラン照射およびアニーリング）を行い、容量絶縁膜
４０７とリンドープトシリコン膜からなるプレート電極
４０８とを形成し、所望のパターンにパターニングする
ことにより、図４の（ｄ）に示される状態の半導体装置
を得ることにより、スタックトキャパシタを形成する。
同様に、希フッ酸で表面処理を行ったのち、ＨＳＧ化
（シラン照射およびアニーリング）を行い、容量絶縁膜
４０７とリンドープトシリコン膜からなるプレート電極
４０８とを形成し、所望のパターンにパターニングする
ことにより、図４の（ｄ）に示される状態の半導体装置
を得ることにより、スタックトキャパシタを形成する。
【００２１】この、図４に示される第２の従来技術によ
ると、ＨＳＧ技術を使用しない場合でも、メモリセルの
ワード線やディジット線と蓄積電極が短絡してしまうの
を防止し、かつリソグラフィ技術の限界よりも小さな蓄
積電極用コンタクトを形成できるという効果がある。
ると、ＨＳＧ技術を使用しない場合でも、メモリセルの
ワード線やディジット線と蓄積電極が短絡してしまうの
を防止し、かつリソグラフィ技術の限界よりも小さな蓄
積電極用コンタクトを形成できるという効果がある。
【００２２】また、図４の（ｅ）に示される希フッ酸に
よる前処理後の断面構造図を参照すると明らかなよう
に、ＨＳＧ技術を使用した際には付随的に、蓄積電極用
コンタクト孔４０５とリンドープトシリコン膜からなる
蓄積電極４０６とがアライメントずれを起こした場合
に、ＢＰＳＧ膜が暴露しない構造となるため、図３に示
される第１の従来技術のように、ＢＰＳＧ膜が異常にエ
ッチングされることを防止するという効果を合わせ持
つ。
よる前処理後の断面構造図を参照すると明らかなよう
に、ＨＳＧ技術を使用した際には付随的に、蓄積電極用
コンタクト孔４０５とリンドープトシリコン膜からなる
蓄積電極４０６とがアライメントずれを起こした場合
に、ＢＰＳＧ膜が暴露しない構造となるため、図３に示
される第１の従来技術のように、ＢＰＳＧ膜が異常にエ
ッチングされることを防止するという効果を合わせ持
つ。
【００２３】なお、第２の従来技術の場合、サイドウォ
ール４１０を構成するシリコン酸化膜は、ワード線やデ
ィジット線と蓄積電極を絶縁することが重要なため、蓄
積コンタクト孔内においてカバレッジ（被覆性）の良好
な条件で成膜される。
ール４１０を構成するシリコン酸化膜は、ワード線やデ
ィジット線と蓄積電極を絶縁することが重要なため、蓄
積コンタクト孔内においてカバレッジ（被覆性）の良好
な条件で成膜される。
【００２４】
【発明が解決しようとする課題】しかしながら、上記第
２の従来技術においては、サイドウォールを構成するた
め、当然ながら工程数が増加し、製造コストがその分大
きくなるという問題点を有している。
２の従来技術においては、サイドウォールを構成するた
め、当然ながら工程数が増加し、製造コストがその分大
きくなるという問題点を有している。
【００２５】本発明は、上記事情に鑑みなされたもの
で、工程数の増加による製造コストの増加を極力抑え、
かつ、希フッ酸によるＨＳＧ前処理時に層間絶縁膜を構
成するＢＰＳＧ膜の異常なエッチングに代表されるよう
な、蓄積電極の特殊表面処理における層間絶縁膜の異常
エッチングを防止することが可能な半導体装置、及びそ
の製造方法を提供することを目的とする。
で、工程数の増加による製造コストの増加を極力抑え、
かつ、希フッ酸によるＨＳＧ前処理時に層間絶縁膜を構
成するＢＰＳＧ膜の異常なエッチングに代表されるよう
な、蓄積電極の特殊表面処理における層間絶縁膜の異常
エッチングを防止することが可能な半導体装置、及びそ
の製造方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】請求項１記載の発明は、
半導体基板上に形成されたＭＯＳトランジスタと、該Ｍ
ＯＳトランジスタのソースドレイン領域に電気的に接続
される蓄積電極と、前記ＭＯＳトランジスタのソースド
レイン領域と前記蓄積電極とを電気的に接続するための
コンタクト孔と、前記蓄積電極に対向する位置に形成さ
れるプレート電極と、該プレート電極と前記蓄積電極と
の間に挟まれた容量絶縁膜とを有するスタックトキャパ
シタ構造の半導体装置において、前記コンタクト孔の側
壁に絶縁体からなるサイドウォールを有し、該サイドウ
ォールが前記蓄積電極下の絶縁膜表面へと、連続して延
在しており、前記サイドウォールの膜厚が、前記コンタ
クト孔の側壁の上部から下部に向かうにしたがって薄く
なることを特徴とする。
半導体基板上に形成されたＭＯＳトランジスタと、該Ｍ
ＯＳトランジスタのソースドレイン領域に電気的に接続
される蓄積電極と、前記ＭＯＳトランジスタのソースド
レイン領域と前記蓄積電極とを電気的に接続するための
コンタクト孔と、前記蓄積電極に対向する位置に形成さ
れるプレート電極と、該プレート電極と前記蓄積電極と
の間に挟まれた容量絶縁膜とを有するスタックトキャパ
シタ構造の半導体装置において、前記コンタクト孔の側
壁に絶縁体からなるサイドウォールを有し、該サイドウ
ォールが前記蓄積電極下の絶縁膜表面へと、連続して延
在しており、前記サイドウォールの膜厚が、前記コンタ
クト孔の側壁の上部から下部に向かうにしたがって薄く
なることを特徴とする。
【００２７】従って、この発明によれば、半導体基板の
上に形成されたＭＯＳトランジスタのソースドレイン領
域に電気的に接続するための蓄積電極を形成するための
コンタクト孔の側壁に、絶縁体からなるサイドウォール
が、層間膜形成と同時に、蓄積電極下の絶縁膜表面へ
と、連続して延在して形成されているため、サイドウォ
ールの形成工程の挿入による製造コストの増加を抑える
ことができると共に、メモリセルのワード線やディジッ
ト線と、蓄積電極とが短絡してしまうのを防止すること
ができ、リソグラフィ技術の限界よりも小さな蓄積電極
用コンタクトを形成することができる。
上に形成されたＭＯＳトランジスタのソースドレイン領
域に電気的に接続するための蓄積電極を形成するための
コンタクト孔の側壁に、絶縁体からなるサイドウォール
が、層間膜形成と同時に、蓄積電極下の絶縁膜表面へ
と、連続して延在して形成されているため、サイドウォ
ールの形成工程の挿入による製造コストの増加を抑える
ことができると共に、メモリセルのワード線やディジッ
ト線と、蓄積電極とが短絡してしまうのを防止すること
ができ、リソグラフィ技術の限界よりも小さな蓄積電極
用コンタクトを形成することができる。
【００２８】更に、同発明によれば、上記作用に加え
て、サイドウォールの膜厚が、コンタクト孔の側壁の上
部から下部に向かうにしたがって薄くなることから、コ
ンタクト底部のＳｉを露出させた時に、上部表面におけ
るサイドウォールを形成する絶縁膜が残存し、ＨＳＧ前
処理におけるストッパ膜として使用できると共に、コン
タクト底部を容易に露出することができる。また、コン
タクト底部の絶縁膜の膜厚のみ薄くし、上部表面とコン
タクト側壁部とにおいては同一の膜厚であっても上記と
同様の効果が得られるが、このような膜の表現は不可能
であるため、コンタクト孔の側壁の上部から下部に向か
うにつれて薄くなるように形成することにより、その形
成を容易に行うことができる。
て、サイドウォールの膜厚が、コンタクト孔の側壁の上
部から下部に向かうにしたがって薄くなることから、コ
ンタクト底部のＳｉを露出させた時に、上部表面におけ
るサイドウォールを形成する絶縁膜が残存し、ＨＳＧ前
処理におけるストッパ膜として使用できると共に、コン
タクト底部を容易に露出することができる。また、コン
タクト底部の絶縁膜の膜厚のみ薄くし、上部表面とコン
タクト側壁部とにおいては同一の膜厚であっても上記と
同様の効果が得られるが、このような膜の表現は不可能
であるため、コンタクト孔の側壁の上部から下部に向か
うにつれて薄くなるように形成することにより、その形
成を容易に行うことができる。
【００２９】請求項２記載の発明は、請求項１記載の発
明において、前記サイドウォールが、常圧ＣＶＤシリコ
ン酸化膜成長、若しくは、プラズマ励起ＣＶＤシリコン
酸化膜成長により成長されて形成されることを特徴とす
る。
明において、前記サイドウォールが、常圧ＣＶＤシリコ
ン酸化膜成長、若しくは、プラズマ励起ＣＶＤシリコン
酸化膜成長により成長されて形成されることを特徴とす
る。
【００３０】従って、この発明によれば、請求項１記載
の発明の作用が得られると共に、サイドウォールが、常
圧ＣＶＤシリコン酸化膜成長、若しくは、プラズマ励起
ＣＶＤシリコン酸化膜成長により成長されて形成される
ことから、さらに確実、かつ、容易にサイドウォールを
形成することができる。
の発明の作用が得られると共に、サイドウォールが、常
圧ＣＶＤシリコン酸化膜成長、若しくは、プラズマ励起
ＣＶＤシリコン酸化膜成長により成長されて形成される
ことから、さらに確実、かつ、容易にサイドウォールを
形成することができる。
【００３１】請求項３記載の発明は、請求項１又は２に
記載の発明において、前記蓄積電極の表面が、単位面積
当たりの容量を大きくするために、ＨＳＧ化が成されて
いることを特徴とする。
記載の発明において、前記蓄積電極の表面が、単位面積
当たりの容量を大きくするために、ＨＳＧ化が成されて
いることを特徴とする。
【００３２】従って、この発明によれば、請求項１又は
２に記載の発明の作用が得られると共に、蓄積電極の表
面が、単位面積当たりの容量を大きくするために、ＨＳ
Ｇ化が成されていることから、単位面積当たりのメモリ
セル容量を大きくすることができると共に、層間絶縁膜
にサイドウォールが被覆されていることから、ＨＳＧ化
プロセスにおける、層間絶縁膜の異常エッチングを防止
することができる。
２に記載の発明の作用が得られると共に、蓄積電極の表
面が、単位面積当たりの容量を大きくするために、ＨＳ
Ｇ化が成されていることから、単位面積当たりのメモリ
セル容量を大きくすることができると共に、層間絶縁膜
にサイドウォールが被覆されていることから、ＨＳＧ化
プロセスにおける、層間絶縁膜の異常エッチングを防止
することができる。
【００３３】請求項４記載の発明は、請求項１から３の
いずれかに記載の発明において、前記蓄積電極が、バッ
ファードフッ酸による前処理が施された後のリンドープ
トシリコン膜により形成されていることを特徴とする。
いずれかに記載の発明において、前記蓄積電極が、バッ
ファードフッ酸による前処理が施された後のリンドープ
トシリコン膜により形成されていることを特徴とする。
【００３４】従って、この発明によれば、請求項１から
３のいずれかに記載の発明の作用が得られると共に、蓄
積電極が、バッファードフッ酸による前処理が行われた
後のリンドープトシリコン膜により形成されていること
から、さらに適切な蓄積電極を形成することができる。
３のいずれかに記載の発明の作用が得られると共に、蓄
積電極が、バッファードフッ酸による前処理が行われた
後のリンドープトシリコン膜により形成されていること
から、さらに適切な蓄積電極を形成することができる。
【００３５】請求項５記載の発明は、半導体基板の表面
にＭＯＳトランジスタを形成するＭＯＳトランジスタ形
成工程と、前記半導体装置の表面に第１の絶縁膜を形成
する第１の絶縁膜形成工程と、前記ＭＯＳトランジスタ
のソースドレイン領域を露出するためのコンタクト孔を
開口するコンタクト孔開口工程と、該コンタクト孔を開
口した後、コンタクト孔の開口側壁を含む全表面に、第
２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第
２の絶縁膜の一部をエッチングすることにより、前記コ
ンタクト孔の底部において前記ＭＯＳトランジスタのソ
ースドレイン領域を露出させる露出工程と、蓄積電極と
なる第１の半導体材料を形成する第１の半導体材料形成
工程と、該第１の半導体材料を所望のパターンにパター
ニングする第１のパターンニング工程と、前記第１の半
導体材料の下に容量絶縁膜を形成する容量絶縁膜形成工
程と、プレート電極となる第２の半導体材料を前記容量
絶縁膜の上に形成する第２の半導体材料形成工程と、該
第２の半導体材料を所望のパターンにパターニングする
第２のパターンニング工程とを有することを特徴とす
る。
にＭＯＳトランジスタを形成するＭＯＳトランジスタ形
成工程と、前記半導体装置の表面に第１の絶縁膜を形成
する第１の絶縁膜形成工程と、前記ＭＯＳトランジスタ
のソースドレイン領域を露出するためのコンタクト孔を
開口するコンタクト孔開口工程と、該コンタクト孔を開
口した後、コンタクト孔の開口側壁を含む全表面に、第
２の絶縁膜を形成する第２の絶縁膜形成工程と、前記第
２の絶縁膜の一部をエッチングすることにより、前記コ
ンタクト孔の底部において前記ＭＯＳトランジスタのソ
ースドレイン領域を露出させる露出工程と、蓄積電極と
なる第１の半導体材料を形成する第１の半導体材料形成
工程と、該第１の半導体材料を所望のパターンにパター
ニングする第１のパターンニング工程と、前記第１の半
導体材料の下に容量絶縁膜を形成する容量絶縁膜形成工
程と、プレート電極となる第２の半導体材料を前記容量
絶縁膜の上に形成する第２の半導体材料形成工程と、該
第２の半導体材料を所望のパターンにパターニングする
第２のパターンニング工程とを有することを特徴とす
る。
【００３６】従って、この発明によれば、ＭＯＳトラン
ジスタのソースドレイン領域にコンタクト孔を開口し、
コンタクト孔を開口した後、コンタクト孔の開口側壁を
含む全表面に、層間膜形成と同時に、層間絶縁膜を覆う
ためのサイドウォールとなる第２の絶縁膜を形成してい
るので、製造工程を増加させることなく、メモリセルの
ワード線やディジット線と蓄積電極が短絡してしまうの
を防止し、かつ、リソグラフィ技術の限界よりも小さな
蓄積電極を形成することができる。
ジスタのソースドレイン領域にコンタクト孔を開口し、
コンタクト孔を開口した後、コンタクト孔の開口側壁を
含む全表面に、層間膜形成と同時に、層間絶縁膜を覆う
ためのサイドウォールとなる第２の絶縁膜を形成してい
るので、製造工程を増加させることなく、メモリセルの
ワード線やディジット線と蓄積電極が短絡してしまうの
を防止し、かつ、リソグラフィ技術の限界よりも小さな
蓄積電極を形成することができる。
【００３７】請求項６記載の発明は、請求項５記載の発
明において、前記第１の絶縁膜形成工程において形成さ
れる第１の絶縁膜が、ＳｉＯ2 とＢＰＳＧとがこの順序
により積層された少なくとも１以上の層により形成され
ていることを特徴とする。
明において、前記第１の絶縁膜形成工程において形成さ
れる第１の絶縁膜が、ＳｉＯ2 とＢＰＳＧとがこの順序
により積層された少なくとも１以上の層により形成され
ていることを特徴とする。
【００３８】従って、この発明によれば、請求項５記載
の発明の作用が得られると共に、第１の絶縁膜形成工程
において形成される第１の絶縁膜が、ＳｉＯ2 とＢＰＳ
Ｇとがこの順序により積層された少なくとも１以上の層
により形成されていることから、より適切に絶縁を行う
ことができると共に、第２の絶縁膜によりＢＰＳＧの表
面を被覆するので、被覆工程を削減することができる。
の発明の作用が得られると共に、第１の絶縁膜形成工程
において形成される第１の絶縁膜が、ＳｉＯ2 とＢＰＳ
Ｇとがこの順序により積層された少なくとも１以上の層
により形成されていることから、より適切に絶縁を行う
ことができると共に、第２の絶縁膜によりＢＰＳＧの表
面を被覆するので、被覆工程を削減することができる。
【００３９】請求項７記載の発明は、請求項５又は６に
記載の発明において、前記第１のパターンニング工程に
よりパターンニングされた第１の半導体材料の表面を、
単位面積当たりの容量を大きくするために、ＨＳＧ化す
るＨＳＧ化工程を有することを特徴とする。
記載の発明において、前記第１のパターンニング工程に
よりパターンニングされた第１の半導体材料の表面を、
単位面積当たりの容量を大きくするために、ＨＳＧ化す
るＨＳＧ化工程を有することを特徴とする。
【００４０】従って、この発明によれば、請求項５又は
６に記載の発明の作用が得られると共に、蓄積電極の表
面に対してＨＳＧ化処理を行っているため、単位面積当
たりのメモリセル容量を大きくすることができると共
に、第２の絶縁膜により形成されたサイドウォールが層
間絶縁膜を被覆しているため、ＨＳＧ化の処理工程にお
ける層間絶縁膜の異常エッチングを防止することができ
る。
６に記載の発明の作用が得られると共に、蓄積電極の表
面に対してＨＳＧ化処理を行っているため、単位面積当
たりのメモリセル容量を大きくすることができると共
に、第２の絶縁膜により形成されたサイドウォールが層
間絶縁膜を被覆しているため、ＨＳＧ化の処理工程にお
ける層間絶縁膜の異常エッチングを防止することができ
る。
【００４１】請求項８記載の発明は、請求項５から７の
いずれかに記載の発明において、前記第１の半導体材料
がリンドープトシリコン膜により形成され、前記第１の
半導体材料形成工程が、前記リンドープトシリコン膜を
バッファードフッ酸により前処理を行う前処理工程を有
し、該前処理工程を経たリンドープトシリコン膜を用い
て、前記蓄積電極となる第１の半導体材料を形成するこ
とを特徴とする。
いずれかに記載の発明において、前記第１の半導体材料
がリンドープトシリコン膜により形成され、前記第１の
半導体材料形成工程が、前記リンドープトシリコン膜を
バッファードフッ酸により前処理を行う前処理工程を有
し、該前処理工程を経たリンドープトシリコン膜を用い
て、前記蓄積電極となる第１の半導体材料を形成するこ
とを特徴とする。
【００４２】従って、この発明によれば、請求項５から
７のいずれかに記載の発明の作用が得られると共に、第
１の半導体材料がリンドープトシリコン膜により形成さ
れ、第１の半導体材料形成工程が、リンドープトシリコ
ン膜をバッファードフッ酸により前処理を行う前処理工
程を有し、前処理工程を経たリンドープトシリコン膜を
用いて、蓄積電極となる第１の半導体材料を形成するこ
とにより、より適切な蓄積電極を形成することができ
る。
７のいずれかに記載の発明の作用が得られると共に、第
１の半導体材料がリンドープトシリコン膜により形成さ
れ、第１の半導体材料形成工程が、リンドープトシリコ
ン膜をバッファードフッ酸により前処理を行う前処理工
程を有し、前処理工程を経たリンドープトシリコン膜を
用いて、蓄積電極となる第１の半導体材料を形成するこ
とにより、より適切な蓄積電極を形成することができ
る。
【００４３】請求項９記載の発明は、請求項５から８の
いずれかに記載の発明において、前記第２の絶縁膜形成
工程において形成される第２の絶縁膜が、前記コンタク
ト孔において被覆性が悪く、かつ、厚さが前記コンタク
ト孔の側壁の上部よりも下部において薄くなるように形
成されていることを特徴とする。
いずれかに記載の発明において、前記第２の絶縁膜形成
工程において形成される第２の絶縁膜が、前記コンタク
ト孔において被覆性が悪く、かつ、厚さが前記コンタク
ト孔の側壁の上部よりも下部において薄くなるように形
成されていることを特徴とする。
【００４４】従って、この発明によれば、請求項５から
８のいずれかに記載の発明の作用が得られると共に、第
２の絶縁膜形成工程において形成される第２の絶縁膜
が、コンタクト孔において被覆性が悪く、かつ、厚さが
コンタクト孔の側壁の上部よりも下部において薄くなる
ように形成されていることから、絶縁膜をエッチバック
してサイドウォールを形成する場合に、被覆性の良い膜
を用いると、コンタクト底部のＳｉ基板を露出させた
時、上部表面にこの絶縁膜は残存しなくなるが、被覆性
の悪い膜であれば上部表面に残存し、この残存した膜を
後の工程のＨＳＧ前処理でのストッパ膜に使用すること
ができる。
８のいずれかに記載の発明の作用が得られると共に、第
２の絶縁膜形成工程において形成される第２の絶縁膜
が、コンタクト孔において被覆性が悪く、かつ、厚さが
コンタクト孔の側壁の上部よりも下部において薄くなる
ように形成されていることから、絶縁膜をエッチバック
してサイドウォールを形成する場合に、被覆性の良い膜
を用いると、コンタクト底部のＳｉ基板を露出させた
時、上部表面にこの絶縁膜は残存しなくなるが、被覆性
の悪い膜であれば上部表面に残存し、この残存した膜を
後の工程のＨＳＧ前処理でのストッパ膜に使用すること
ができる。
【００４５】また、上記効果を得るためには、コンタク
ト底部の膜厚だけ薄く、上部表面と、コンタクト側壁部
は、同一の膜厚でも良い。しかし、このような膜の実現
は不可能である。ただし、エッチバックを等方性のエッ
チバックで行った場合は、コンタクト底部のＳｉの露出
面積が大きくなるので、コンタクト抵抗を低下させるこ
とができる。
ト底部の膜厚だけ薄く、上部表面と、コンタクト側壁部
は、同一の膜厚でも良い。しかし、このような膜の実現
は不可能である。ただし、エッチバックを等方性のエッ
チバックで行った場合は、コンタクト底部のＳｉの露出
面積が大きくなるので、コンタクト抵抗を低下させるこ
とができる。
【００４６】請求項１０記載の発明は、請求項５から９
のいずれかに記載の発明において、前記第２の絶縁膜形
成工程が、常圧ＣＶＤシリコン酸化膜成長による絶縁膜
形成工程、若しくは、プラズマ励起ＣＶＤシリコン酸化
膜成長による絶縁膜成長工程により行われることを特徴
とする。
のいずれかに記載の発明において、前記第２の絶縁膜形
成工程が、常圧ＣＶＤシリコン酸化膜成長による絶縁膜
形成工程、若しくは、プラズマ励起ＣＶＤシリコン酸化
膜成長による絶縁膜成長工程により行われることを特徴
とする。
【００４７】従って、この発明によれば、請求項５から
９のいずれかに記載の発明の作用が得られると共に、第
２の絶縁膜形成工程が、常圧ＣＶＤシリコン酸化膜成長
による絶縁膜形成工程、若しくは、プラスマ励起ＣＶＤ
シリコン酸化膜成長による絶縁膜成長工程により行われ
ることから、さらに正確、かつ容易に、第２の絶縁膜を
形成することができる。
９のいずれかに記載の発明の作用が得られると共に、第
２の絶縁膜形成工程が、常圧ＣＶＤシリコン酸化膜成長
による絶縁膜形成工程、若しくは、プラスマ励起ＣＶＤ
シリコン酸化膜成長による絶縁膜成長工程により行われ
ることから、さらに正確、かつ容易に、第２の絶縁膜を
形成することができる。
【００４８】
【発明の実施の形態】次に、本発明に係る半導体装置及
びその製造方法の実施形態について図面を参照して説明
する。
びその製造方法の実施形態について図面を参照して説明
する。
【００４９】図１に、本発明に係る半導体装置の第１の
実施形態の製造方法の各工程、及びこの各工程において
製造された半導体装置の断面図を示す。
実施形態の製造方法の各工程、及びこの各工程において
製造された半導体装置の断面図を示す。
【００５０】図１の（ａ）は、本発明に係る半導体装置
の第１の実施形態の、蓄積電極とセルＴｒのソース・ド
レイン領域とを電気的に接続するためのコンタクトを形
成する直前のメモリセルの断面構造図である。
の第１の実施形態の、蓄積電極とセルＴｒのソース・ド
レイン領域とを電気的に接続するためのコンタクトを形
成する直前のメモリセルの断面構造図である。
【００５１】ここで、１０１はソース・ドレイン領域、
１０２はシリコン基板、１０３は素子分離領域、１０４
は層間絶縁膜である。なお、ワード線やディジット線は
簡略化のため、記載していない。
１０２はシリコン基板、１０３は素子分離領域、１０４
は層間絶縁膜である。なお、ワード線やディジット線は
簡略化のため、記載していない。
【００５２】また、層間絶縁膜１０４は平坦性向上の目
的から、ＢＰＳＧ膜とシリコン酸化膜（ＳｉＯ2 ）との
多層膜構造を採るが、従来例との相違は、最上層膜がＢ
ＰＳＧ膜１０４ａであり、蓄積電極用コンタクトを開孔
する前には最上層にシリコン酸化膜を形成していない点
である。
的から、ＢＰＳＧ膜とシリコン酸化膜（ＳｉＯ2 ）との
多層膜構造を採るが、従来例との相違は、最上層膜がＢ
ＰＳＧ膜１０４ａであり、蓄積電極用コンタクトを開孔
する前には最上層にシリコン酸化膜を形成していない点
である。
【００５３】次に、図１の（ｂ）に示されるように、蓄
積電極用コンタクト孔１０５を開口する。
積電極用コンタクト孔１０５を開口する。
【００５４】次に、図１の（ｃ）に示されるように、こ
の蓄積電極用コンタクト孔１０５を埋設しない程度にシ
リコン酸化膜１０９を形成する。
の蓄積電極用コンタクト孔１０５を埋設しない程度にシ
リコン酸化膜１０９を形成する。
【００５５】ここでシリコン酸化膜１０９のコンタクト
孔底部、および、コンタクト孔側壁下部における膜厚
は、上部表面およびコンタクト孔側壁上部のシリコン酸
化膜厚よりも、薄くなるように、カバレッジ（被覆性）
の悪い条件で成膜する。たとえば、常圧ＣＶＤシリコン
酸化膜成長や、プラズマ励起ＣＶＤシリコン酸化膜成長
等の技術を用いることによって、このような形状を形成
することができる。
孔底部、および、コンタクト孔側壁下部における膜厚
は、上部表面およびコンタクト孔側壁上部のシリコン酸
化膜厚よりも、薄くなるように、カバレッジ（被覆性）
の悪い条件で成膜する。たとえば、常圧ＣＶＤシリコン
酸化膜成長や、プラズマ励起ＣＶＤシリコン酸化膜成長
等の技術を用いることによって、このような形状を形成
することができる。
【００５６】このように、上部表面及びコンタクト孔側
壁上部のシリコン酸化膜厚よりも、薄くなるように、カ
バレッジの悪い条件で成膜することにより、絶縁膜をエ
ッチバックしてサイドウォールを形成する場合におい
て、コンタクト底部のＳｉを露出させた場合に、上部表
面に絶縁膜が残存しないこととなるが、カバレッジの悪
い膜であれば、上部表面に絶縁膜が残存する。この残存
した絶縁膜を後の工程のＨＳＧ前処理におけるストッパ
膜に使用することができる。
壁上部のシリコン酸化膜厚よりも、薄くなるように、カ
バレッジの悪い条件で成膜することにより、絶縁膜をエ
ッチバックしてサイドウォールを形成する場合におい
て、コンタクト底部のＳｉを露出させた場合に、上部表
面に絶縁膜が残存しないこととなるが、カバレッジの悪
い膜であれば、上部表面に絶縁膜が残存する。この残存
した絶縁膜を後の工程のＨＳＧ前処理におけるストッパ
膜に使用することができる。
【００５７】また、サイドウォールの形状は、上部から
下部に向かうにしたがって薄くなるように形成されてい
るが、このような形状による効果は、コンタクト底部の
みを薄くし、上部、及び側壁部を同一の膜厚とした場合
でも得ることができるが、このような膜の実現はほとん
ど不可能である。従って、上部から下部に向かうにした
がって薄くなるようにしているため、このようなサイド
ウォールの形成を容易に行うことができる。
下部に向かうにしたがって薄くなるように形成されてい
るが、このような形状による効果は、コンタクト底部の
みを薄くし、上部、及び側壁部を同一の膜厚とした場合
でも得ることができるが、このような膜の実現はほとん
ど不可能である。従って、上部から下部に向かうにした
がって薄くなるようにしているため、このようなサイド
ウォールの形成を容易に行うことができる。
【００５８】次に、図１の（ｄ）に示されるように、異
方性エッチングによりシリコン酸化膜１０９をエッチバ
ックすることにより、コンタクト孔１０５の底部のソー
ス・ドレイン領域１０１を露出させて、シリコン酸化膜
サイドウォール１１０を有する蓄積電極用コンタクト形
状を得る。
方性エッチングによりシリコン酸化膜１０９をエッチバ
ックすることにより、コンタクト孔１０５の底部のソー
ス・ドレイン領域１０１を露出させて、シリコン酸化膜
サイドウォール１１０を有する蓄積電極用コンタクト形
状を得る。
【００５９】次に、図１の（ｅ）に示されるように、バ
ッファードフッ酸等の前処理を施した後、所望の厚さの
リンドープトシリコン膜を成膜し、さらにリンドープト
シリコン膜を所望のパターンにパターニングすることに
より、ＨＳＧ化される前の蓄積電極１０６を形成する。
ッファードフッ酸等の前処理を施した後、所望の厚さの
リンドープトシリコン膜を成膜し、さらにリンドープト
シリコン膜を所望のパターンにパターニングすることに
より、ＨＳＧ化される前の蓄積電極１０６を形成する。
【００６０】その後、図１の（ｆ）に示されるように、
希フッ酸で表面処理を行った後、ＨＳＧ化（シラン照射
およびアニーリング）を行い、容量絶縁膜１０７、リン
ドープトシリコン膜からなるプレート電極１０８を形成
し、所望のパターンにパターニングすることにより、ス
タックトキャパシタ構造のメモリセルを得る。
希フッ酸で表面処理を行った後、ＨＳＧ化（シラン照射
およびアニーリング）を行い、容量絶縁膜１０７、リン
ドープトシリコン膜からなるプレート電極１０８を形成
し、所望のパターンにパターニングすることにより、ス
タックトキャパシタ構造のメモリセルを得る。
【００６１】この第１の実施形態において、蓄積電極用
コンタクト孔１０５と蓄積電極１０６とがアライメント
ずれを起こした場合について図１の（ｇ）を参照して説
明する。図１の（ｇ）に示すように、上部表面と蓄積電
極用コンタクト孔の側壁は、希フッ酸によるＨＳＧ前処
理のエッチングストッパーとして機能するのに十分な膜
厚のシリコン酸化膜が存在するため、ＢＰＳＧ膜が暴露
しない構造となり、ＢＰＳＧ膜が異常にエッチングされ
ることを未然に防止する。
コンタクト孔１０５と蓄積電極１０６とがアライメント
ずれを起こした場合について図１の（ｇ）を参照して説
明する。図１の（ｇ）に示すように、上部表面と蓄積電
極用コンタクト孔の側壁は、希フッ酸によるＨＳＧ前処
理のエッチングストッパーとして機能するのに十分な膜
厚のシリコン酸化膜が存在するため、ＢＰＳＧ膜が暴露
しない構造となり、ＢＰＳＧ膜が異常にエッチングされ
ることを未然に防止する。
【００６２】また、希フッ酸によるＨＳＧ前処理時のエ
ッチングストッパーとして機能するシリコン酸化膜１０
９は、蓄積電極用コンタクトを開口した後、１回の成膜
工程で形成されることになり、上記従来技術において説
明した第２の従来技術に比べて工程数が減り、製造コス
トの増加を抑えることができる。
ッチングストッパーとして機能するシリコン酸化膜１０
９は、蓄積電極用コンタクトを開口した後、１回の成膜
工程で形成されることになり、上記従来技術において説
明した第２の従来技術に比べて工程数が減り、製造コス
トの増加を抑えることができる。
【００６３】次に、本発明に係る半導体装置及びその製
造方法の第２の実施形態について、図２を参照して説明
する。
造方法の第２の実施形態について、図２を参照して説明
する。
【００６４】図２の（ａ）に示される半導体装置は、上
述の第１の実施形態と同様の工程を経た後の図１の
（ｃ）に示される半導体装置と全く同じ状態の半導体装
置である。
述の第１の実施形態と同様の工程を経た後の図１の
（ｃ）に示される半導体装置と全く同じ状態の半導体装
置である。
【００６５】この後、上述の第２の従来技術、及び第１
の実施形態においては、異方性エッチングによるシリコ
ン酸化膜２０９のエッチバックを行うが、この第２の実
施形態においては、バッファードフッ酸等の前処理を強
めた処理を施すことで代用する。
の実施形態においては、異方性エッチングによるシリコ
ン酸化膜２０９のエッチバックを行うが、この第２の実
施形態においては、バッファードフッ酸等の前処理を強
めた処理を施すことで代用する。
【００６６】ここで、バッファードフッ酸によれば、シ
リコン酸化膜とＢＰＳＧ膜とのエッチレートにほとんど
差がない状態となるので、異常なＢＰＳＧ膜のエッチン
グを誘発することはない。このため、図２の（ｂ）に示
されるように、蓄積電極用コンタクト上部表面と蓄積電
極用コンタクト側壁の上部にシリコン酸化膜を残し、蓄
積電極用コンタクト底部と蓄積電極用コンタクト側壁の
下部のシリコン酸化膜をエッチングして、蓄積電極用コ
ンタクト孔を形成することが可能である。
リコン酸化膜とＢＰＳＧ膜とのエッチレートにほとんど
差がない状態となるので、異常なＢＰＳＧ膜のエッチン
グを誘発することはない。このため、図２の（ｂ）に示
されるように、蓄積電極用コンタクト上部表面と蓄積電
極用コンタクト側壁の上部にシリコン酸化膜を残し、蓄
積電極用コンタクト底部と蓄積電極用コンタクト側壁の
下部のシリコン酸化膜をエッチングして、蓄積電極用コ
ンタクト孔を形成することが可能である。
【００６７】その後、先の第１の実施形態と同様の工程
を経て、図２の（ｃ）に示されるように、スタックトキ
ャパシタ構造のメモリセルを得る。
を経て、図２の（ｃ）に示されるように、スタックトキ
ャパシタ構造のメモリセルを得る。
【００６８】この、第２の実施形態においては、蓄積電
極用コンタクト上部表面と蓄積電極用コンタクト側壁の
上部にシリコン酸化膜を残しているので、先の第１の実
施形態と同様に、ＢＰＳＧが蓄積電極用コンタクト側壁
上部で露出することはなく、図２の（ｄ）に示されるよ
うに、ＢＰＳＧ膜の異常エッチングを防止できる。ま
た、異方性エッチングによるシリコン酸化膜２０９のエ
ッチバックを、バッファードフッ酸等の前処理を強めた
形で施すことで代用したため、先の第１の実施形態より
もさらに工程数が減り、製造コストの低減が可能にな
る。
極用コンタクト上部表面と蓄積電極用コンタクト側壁の
上部にシリコン酸化膜を残しているので、先の第１の実
施形態と同様に、ＢＰＳＧが蓄積電極用コンタクト側壁
上部で露出することはなく、図２の（ｄ）に示されるよ
うに、ＢＰＳＧ膜の異常エッチングを防止できる。ま
た、異方性エッチングによるシリコン酸化膜２０９のエ
ッチバックを、バッファードフッ酸等の前処理を強めた
形で施すことで代用したため、先の第１の実施形態より
もさらに工程数が減り、製造コストの低減が可能にな
る。
【００６９】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体装置によれば、半導体基板上に形成された
ＭＯＳトランジスタと、ＭＯＳトランジスタのソースド
レイン領域に電気的に接続される蓄積電極と、ＭＯＳト
ランジスタのソースドレイン領域と蓄積電極とを電気的
に接続するためのコンタクト孔と、蓄積電極に対向する
位置に形成されるプレート電極と、プレート電極と蓄積
電極との間に挟まれた容量絶縁膜とを有するスタックト
キャパシタ構造の半導体装置において、コンタクト孔の
側壁に絶縁体からなるサイドウォールを有し、サイドウ
ォールが蓄積電極下の絶縁膜表面へと、連続して延在し
ていることを特徴とするので、蓄積電極用コンタクト孔
と蓄積電極とのアライメントずれが発生した場合におい
ても、連続したサイドウォールが蓄積電極の表面処理に
対するエッチングストッパーとして機能するため、主と
なる部分の層間絶縁膜が異常にエッチングされることを
未然に防止することが可能な半導体装置を提供すること
ができる。
に係る半導体装置によれば、半導体基板上に形成された
ＭＯＳトランジスタと、ＭＯＳトランジスタのソースド
レイン領域に電気的に接続される蓄積電極と、ＭＯＳト
ランジスタのソースドレイン領域と蓄積電極とを電気的
に接続するためのコンタクト孔と、蓄積電極に対向する
位置に形成されるプレート電極と、プレート電極と蓄積
電極との間に挟まれた容量絶縁膜とを有するスタックト
キャパシタ構造の半導体装置において、コンタクト孔の
側壁に絶縁体からなるサイドウォールを有し、サイドウ
ォールが蓄積電極下の絶縁膜表面へと、連続して延在し
ていることを特徴とするので、蓄積電極用コンタクト孔
と蓄積電極とのアライメントずれが発生した場合におい
ても、連続したサイドウォールが蓄積電極の表面処理に
対するエッチングストッパーとして機能するため、主と
なる部分の層間絶縁膜が異常にエッチングされることを
未然に防止することが可能な半導体装置を提供すること
ができる。
【００７０】また、サイドウォールの膜厚が、コンタク
ト孔の側壁の上部から下部に向かうにつれて薄くなるこ
とから、コンタクト底部のＳｉを露出させた時に、上部
表面におけるサイドウォールを形成する絶縁膜が残存
し、ＨＳＧ前処理におけるストッパ膜に使用できると共
に、コンタクト底部を容易に露出することが可能とな
り、コンタクト底部の絶縁膜の膜厚のみ薄くし、上部表
面とコンタクト側壁部とにおいては同一の膜厚であって
も上記と同様の効果が得られるが、このような膜の表現
は不可能であるため、コンタクト孔の側壁の上部から下
部に向かうにつれて薄くなるように形成することによ
り、その形成を容易に行うことが可能な半導体装置を提
供することができる。
ト孔の側壁の上部から下部に向かうにつれて薄くなるこ
とから、コンタクト底部のＳｉを露出させた時に、上部
表面におけるサイドウォールを形成する絶縁膜が残存
し、ＨＳＧ前処理におけるストッパ膜に使用できると共
に、コンタクト底部を容易に露出することが可能とな
り、コンタクト底部の絶縁膜の膜厚のみ薄くし、上部表
面とコンタクト側壁部とにおいては同一の膜厚であって
も上記と同様の効果が得られるが、このような膜の表現
は不可能であるため、コンタクト孔の側壁の上部から下
部に向かうにつれて薄くなるように形成することによ
り、その形成を容易に行うことが可能な半導体装置を提
供することができる。
【００７１】また、サイドウォールは、常圧ＣＶＤシリ
コン酸化膜成長、若しくは、プラズマ励起ＣＶＤシリコ
ン酸化膜成長により成長され形成されていることから、
さらに確実、かつ、容易にサイドウォールを形成するこ
とが可能な半導体装置を提供することができる。
コン酸化膜成長、若しくは、プラズマ励起ＣＶＤシリコ
ン酸化膜成長により成長され形成されていることから、
さらに確実、かつ、容易にサイドウォールを形成するこ
とが可能な半導体装置を提供することができる。
【００７２】また、蓄積電極の表面が、単位表面積当た
りのメモリセル容量を大きくするために、ＨＳＧ化され
ていることから、単位面積当たりのメモリセル容量を大
きくすることができると共に、層間絶縁膜にサイドウォ
ールが被覆されていることから、ＨＳＧ化処理工程にお
ける、層間絶縁膜の異常エッチングを防止することが可
能な半導体装置を提供することができる。
りのメモリセル容量を大きくするために、ＨＳＧ化され
ていることから、単位面積当たりのメモリセル容量を大
きくすることができると共に、層間絶縁膜にサイドウォ
ールが被覆されていることから、ＨＳＧ化処理工程にお
ける、層間絶縁膜の異常エッチングを防止することが可
能な半導体装置を提供することができる。
【００７３】さらに、蓄積電極が、バッファードフッ酸
による前処理が行われた後のリンドープトシリコン膜に
より形成されていることから、さらに適切な蓄積電極を
形成することが可能な半導体装置を提供することができ
る。
による前処理が行われた後のリンドープトシリコン膜に
より形成されていることから、さらに適切な蓄積電極を
形成することが可能な半導体装置を提供することができ
る。
【００７４】また、本発明の半導体装置の製造方法によ
れば、半導体基板の表面にＭＯＳトランジスタを形成す
るＭＯＳトランジスタ形成工程と、半導体装置の表面に
第１の絶縁膜を形成する第１の絶縁膜形成工程と、ＭＯ
Ｓトランジスタのソースドレイン領域にコンタクト孔を
開口する開口工程と、コンタクト孔を開口した後全面
に、第２の絶縁膜を形成する第２の絶縁膜形成工程と、
第２の絶縁膜の一部をエッチングし、コンタクト孔の底
部においてＭＯＳトランジスタのソースドレイン領域を
露出させる露出工程と、蓄積電極となる第１の半導体材
料を形成する第１の半導体材料形成工程と、第１の半導
体材料を所望のパターンにパターニングする第１のパタ
ーンニング工程と、容量絶縁膜を形成する容量絶縁膜形
成工程と、プレート電極となる第２の半導体材料を形成
する第２の半導体材料形成工程と、第２の半導体材料を
所望のパターンにパターニングする第２のパターンニン
グ工程とを有することを特徴とするので、従来のよう
に、蓄積電極の表面処理に対するエッチングストッパー
としてのサイドウォールを、コンタクト孔の側壁と層間
絶縁膜表面とで別々に形成する方法に比べ、工程数が減
り、製造コストの増加を抑えることが可能な半導体装置
の製造方法を提供することができる。
れば、半導体基板の表面にＭＯＳトランジスタを形成す
るＭＯＳトランジスタ形成工程と、半導体装置の表面に
第１の絶縁膜を形成する第１の絶縁膜形成工程と、ＭＯ
Ｓトランジスタのソースドレイン領域にコンタクト孔を
開口する開口工程と、コンタクト孔を開口した後全面
に、第２の絶縁膜を形成する第２の絶縁膜形成工程と、
第２の絶縁膜の一部をエッチングし、コンタクト孔の底
部においてＭＯＳトランジスタのソースドレイン領域を
露出させる露出工程と、蓄積電極となる第１の半導体材
料を形成する第１の半導体材料形成工程と、第１の半導
体材料を所望のパターンにパターニングする第１のパタ
ーンニング工程と、容量絶縁膜を形成する容量絶縁膜形
成工程と、プレート電極となる第２の半導体材料を形成
する第２の半導体材料形成工程と、第２の半導体材料を
所望のパターンにパターニングする第２のパターンニン
グ工程とを有することを特徴とするので、従来のよう
に、蓄積電極の表面処理に対するエッチングストッパー
としてのサイドウォールを、コンタクト孔の側壁と層間
絶縁膜表面とで別々に形成する方法に比べ、工程数が減
り、製造コストの増加を抑えることが可能な半導体装置
の製造方法を提供することができる。
【００７５】また、第１の絶縁膜形成工程において形成
される第１の絶縁膜が、ＳｉＯ2 とＢＰＳＧとがこの順
序により積層された少なくとも１以上の層により形成さ
れていることから、より適切に絶縁を行うことができる
と共に、サイドウォール形成と同時に第２の絶縁膜によ
りＢＰＳＧの表面を被覆するので、被覆工程を削減し、
コストを低減させることが可能な半導体装置の製造方法
を提供することができる。
される第１の絶縁膜が、ＳｉＯ2 とＢＰＳＧとがこの順
序により積層された少なくとも１以上の層により形成さ
れていることから、より適切に絶縁を行うことができる
と共に、サイドウォール形成と同時に第２の絶縁膜によ
りＢＰＳＧの表面を被覆するので、被覆工程を削減し、
コストを低減させることが可能な半導体装置の製造方法
を提供することができる。
【００７６】また、蓄積電極の表面に対してＨＳＧ化処
理を行っているため、単位表面積当たりのメモリセル容
量を大きくすることができると共に、第２の絶縁膜によ
り形成されたサイドウォールが層間絶縁膜を被覆してい
るため、ＨＳＧ化の処理工程における層間絶縁膜の異常
エッチングを防止することが可能な半導体装置の製造方
法を提供することができる。
理を行っているため、単位表面積当たりのメモリセル容
量を大きくすることができると共に、第２の絶縁膜によ
り形成されたサイドウォールが層間絶縁膜を被覆してい
るため、ＨＳＧ化の処理工程における層間絶縁膜の異常
エッチングを防止することが可能な半導体装置の製造方
法を提供することができる。
【００７７】また、第１の半導体材料がリンドープトシ
リコン膜により形成され、第１の半導体材料形成工程
が、リンドープトシリコン膜をバッファードフッ酸によ
り前処理を行う前処理工程を有し、この前処理工程を経
たリンドープトシリコン膜を用いて、蓄積電極となる第
１の半導体材料を形成することにより、より適切な蓄積
電極を形成することが可能な半導体装置の製造方法を提
供することができる。
リコン膜により形成され、第１の半導体材料形成工程
が、リンドープトシリコン膜をバッファードフッ酸によ
り前処理を行う前処理工程を有し、この前処理工程を経
たリンドープトシリコン膜を用いて、蓄積電極となる第
１の半導体材料を形成することにより、より適切な蓄積
電極を形成することが可能な半導体装置の製造方法を提
供することができる。
【００７８】また、第２の絶縁膜形成工程において形成
される絶縁膜が、コンタクト孔において被覆性が悪く、
かつ、厚さがコンタクト孔の側壁の上部よりも下部にお
いて薄くなるように形成されていることから、絶縁膜を
エッチバックしてサイドウォールを形成する場合におい
て、被覆性の良い膜を用いると、コンタクト底部のＳｉ
基板を露出させた時、上部表面にこの絶縁膜は残存しな
くなるが、被覆性の悪い膜であれば、上部表面に残存
し、この残存した膜を後の工程のＨＳＧ前処理でのスト
ッパ膜に使用することが可能な半導体装置の製造方法を
提供することができる。
される絶縁膜が、コンタクト孔において被覆性が悪く、
かつ、厚さがコンタクト孔の側壁の上部よりも下部にお
いて薄くなるように形成されていることから、絶縁膜を
エッチバックしてサイドウォールを形成する場合におい
て、被覆性の良い膜を用いると、コンタクト底部のＳｉ
基板を露出させた時、上部表面にこの絶縁膜は残存しな
くなるが、被覆性の悪い膜であれば、上部表面に残存
し、この残存した膜を後の工程のＨＳＧ前処理でのスト
ッパ膜に使用することが可能な半導体装置の製造方法を
提供することができる。
【００７９】従って、上記効果を得るためには、コンタ
クト底部の膜厚だけ薄く、上部表面と、コンタクト側壁
部は、同一の膜厚でも良い。しかし、このような膜の表
現は不可能であるため、上部から下部に向かうにしたが
って薄くなるような形状であるため、容易にサイドウォ
ールを形成することが可能となる半導体装置の製造方法
を提供することができる。また、エッチバックを等方性
のエッチバックで行った場合は、コンタクト底部のＳｉ
の露出面積が大きくなるので、コンタクト抵抗を低下さ
せることが可能な半導体装置の製造方法を提供すること
ができる。
クト底部の膜厚だけ薄く、上部表面と、コンタクト側壁
部は、同一の膜厚でも良い。しかし、このような膜の表
現は不可能であるため、上部から下部に向かうにしたが
って薄くなるような形状であるため、容易にサイドウォ
ールを形成することが可能となる半導体装置の製造方法
を提供することができる。また、エッチバックを等方性
のエッチバックで行った場合は、コンタクト底部のＳｉ
の露出面積が大きくなるので、コンタクト抵抗を低下さ
せることが可能な半導体装置の製造方法を提供すること
ができる。
【００８０】さらに、第２の絶縁膜形成工程が、常圧Ｃ
ＶＤシリコン酸化膜成長による絶縁膜形成工程、若しく
は、プラスマ励起ＣＶＤシリコン酸化膜成長による絶縁
膜成長工程により行われることから、さらに正確、かつ
容易に、第２の絶縁膜を形成することが可能な半導体装
置の製造方法を提供することができる。
ＶＤシリコン酸化膜成長による絶縁膜形成工程、若しく
は、プラスマ励起ＣＶＤシリコン酸化膜成長による絶縁
膜成長工程により行われることから、さらに正確、かつ
容易に、第２の絶縁膜を形成することが可能な半導体装
置の製造方法を提供することができる。
【００８１】すなわち、上記本発明に係る半導体装置の
製造方法によれば、工程数の増加による製造コストの増
加を極力抑え、かつ、蓄積電極の特殊表面処理における
層間絶縁膜の異常エッチングを防止するという効果を有
する。
製造方法によれば、工程数の増加による製造コストの増
加を極力抑え、かつ、蓄積電極の特殊表面処理における
層間絶縁膜の異常エッチングを防止するという効果を有
する。
【図１】本発明に係る半導体装置の第１の実施形態の断
面構造図である。
面構造図である。
【図２】本発明に係る半導体装置の第２の実施形態の断
面構造図である。
面構造図である。
【図３】第１の従来技術における半導体装置の断面構造
図である。
図である。
【図４】第２の従来技術における半導体装置の断面構造
図である。
図である。
１０１ ソースドレイン領域 １０２ シリコン基板 １０３ 素子分離領域 １０４ 層間絶縁膜 １０５ 蓄積電極用コンタクト １０６ 蓄積電極 １０７ 容量絶縁膜 １０８ プレート電極 １０９ シリコン酸化膜 ２０６ 蓄積電極 ２０７ 容量絶縁膜 ２０８ プレート電極 ２０９ シリコン酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/41 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/768 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 29/41
Claims (10)
- 【請求項１】 半導体基板上に形成されたＭＯＳトラン
ジスタと、 該ＭＯＳトランジスタのソースドレイン領域に電気的に
接続される蓄積電極と、 前記ＭＯＳトランジスタのソースドレイン領域と前記蓄
積電極とを電気的に接続するためのコンタクト孔と、 前記蓄積電極に対向する位置に形成されるプレート電極
と、 該プレート電極と前記蓄積電極との間に挟まれた容量絶
縁膜とを有するスタックトキャパシタ構造の半導体装置
において、 前記コンタクト孔の側壁に絶縁体からなるサイドウォー
ルを有し、 該サイドウォールが前記蓄積電極下の絶縁膜表面へと、
連続して延在しており、前記サイドウォールの膜厚が 、前記コンタクト孔の側壁
の上部から下部に向かうにしたがって薄くなることを特
徴とする半導体装置。 - 【請求項２】 前記サイドウォールが、 常圧ＣＶＤシリコン酸化膜成長、若しくは、プラズマ励
起ＣＶＤシリコン酸化膜成長により成長されて形成され
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記蓄積電極の表面が、 単位面積当たりの容量を大きくするために、ＨＳＧ化が
成されていることを特徴とする請求項１又は２に記載の
半導体装置。 - 【請求項４】 前記蓄積電極が、 バッファードフッ酸による前処理が施された後のリンド
ープトシリコン膜により形成されていることを特徴とす
る請求項１から３のいずれかに記載の半導体装置。 - 【請求項５】 半導体基板の表面にＭＯＳトランジスタ
を形成するＭＯＳトランジスタ形成工程と、 前記半導体装置の表面に第１の絶縁膜を形成する第１の
絶縁膜形成工程と、 前記ＭＯＳトランジスタのソースドレイン領域を露出す
るためのコンタクト孔を開口するコンタクト孔開口工程
と、 該コンタクト孔を開口した後、コンタクト孔の開口側壁
を含む全表面に、第２の絶縁膜を形成する第２の絶縁膜
形成工程と、 前記第２の絶縁膜の一部をエッチングすることにより、
前記コンタクト孔の底部において前記ＭＯＳトランジス
タのソースドレイン領域を露出させる露出工程と、 蓄積電極となる第１の半導体材料を形成する第１の半導
体材料形成工程と、 該第１の半導体材料を所望のパターンにパターニングす
る第１のパターンニング工程と、 前記第１の半導体材料の下に容量絶縁膜を形成する容量
絶縁膜形成工程と、 プレート電極となる第２の半導体材料を前記容量絶縁膜
の上に形成する第２の半導体材料形成工程と、 該第２の半導体材料を所望のパターンにパターニングす
る第２のパターンニング工程とを有することを特徴とす
る半導体装置の製造方法。 - 【請求項６】 前記第１の絶縁膜形成工程において形成
される第１の絶縁膜が、 ＳｉＯ2 とＢＰＳＧとがこの順序により積層された少な
くとも１以上の層により形成されていることを特徴とす
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記第１のパターンニング工程によりパ
ターンニングされた第１の半導体材料の表面を、 単位面積当たりの容量を大きくするために、ＨＳＧ化す
るＨＳＧ化工程を有することを特徴とする請求項５又は
６に記載の半導体装置の製造方法。 - 【請求項８】 前記第１の半導体材料がリンドープトシ
リコン膜により形成され、 前記第１の半導体材料形成工程が、 前記リンドープトシリコン膜をバッファードフッ酸によ
り前処理を行う前処理工程を有し、 該前処理工程を経たリンドープトシリコン膜を用いて、
前記蓄積電極となる第１の半導体材料を形成することを
特徴とする請求項５から７のいずれかに記載の半導体装
置の製造方法。 - 【請求項９】 前記第２の絶縁膜形成工程において形成
される第２の絶縁膜が、 前記コンタクト孔において被覆性が悪く、かつ、厚さが
前記コンタクト孔の側壁の上部よりも下部において薄く
なるように形成されていることを特徴とする請求項５か
ら８のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】 前記第２の絶縁膜形成工程が、 常圧ＣＶＤシリコン酸化膜成長による絶縁膜形成工程、
若しくは、プラズマ励起ＣＶＤシリコン酸化膜成長によ
る絶縁膜成長工程により行われることを特徴とする請求
項５から９のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09289689A JP3097624B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09289689A JP3097624B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126879A JPH11126879A (ja) | 1999-05-11 |
| JP3097624B2 true JP3097624B2 (ja) | 2000-10-10 |
Family
ID=17746480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09289689A Expired - Fee Related JP3097624B2 (ja) | 1997-10-22 | 1997-10-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097624B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100991380B1 (ko) * | 2003-12-19 | 2010-11-03 | 주식회사 하이닉스반도체 | 개구부의 경사진 측벽을 보상할 수 있는 반도체 소자의제조방법 |
| WO2021250782A1 (ja) * | 2020-06-09 | 2021-12-16 | シャープ株式会社 | 表示装置および表示装置の製造方法 |
-
1997
- 1997-10-22 JP JP09289689A patent/JP3097624B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11126879A (ja) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2820187B2 (ja) | 半導体装置の製造方法 | |
| US6472704B2 (en) | Semiconductor device having contact hole and method of manufacturing the same | |
| US5953608A (en) | Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide | |
| US20120025385A1 (en) | Low Resistance Peripheral Local Interconnect Contacts with Selective Wet Strip of Titanium | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| US5930621A (en) | Methods for forming vertical electrode structures and related structures | |
| JP2741672B2 (ja) | スタック形ｄｒａｍセルのキャパシタ製造方法 | |
| US20010039090A1 (en) | Structure of capacitor and method for fabricating the same | |
| US5998259A (en) | Method of fabricating dual cylindrical capacitor | |
| US20030119290A1 (en) | Transistor fabrication method | |
| JPH10233445A (ja) | 半導体装置およびその製造方法 | |
| TW465028B (en) | Semiconductor device and method of production thereof | |
| JP2917912B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3097624B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09237879A (ja) | 半導体装置のキャパシタ製造方法 | |
| JP2001053251A (ja) | 半導体装置の製造方法 | |
| US6037624A (en) | Process and structure of a modified T-shaped capacitor having a rough top surface | |
| US4897702A (en) | Semiconductor memory device and manufacturing method for the same | |
| JP2620529B2 (ja) | ディーラム キャパシター製造方法 | |
| EP0831531B1 (en) | Semiconductor memory device | |
| US20020022320A1 (en) | Methods of forming capacitors and related integrated circuitry | |
| JP2002083881A (ja) | 半導体装置及びその製造方法 | |
| US6117727A (en) | Manufacturing process of capacitor | |
| US6200845B1 (en) | Method of forming a storage capacitor | |
| KR100266010B1 (ko) | 캐패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| LAPS | Cancellation because of no payment of annual fees |