JP3096570B2 - ディスプレイ装置 - Google Patents

ディスプレイ装置

Info

Publication number
JP3096570B2
JP3096570B2 JP06151006A JP15100694A JP3096570B2 JP 3096570 B2 JP3096570 B2 JP 3096570B2 JP 06151006 A JP06151006 A JP 06151006A JP 15100694 A JP15100694 A JP 15100694A JP 3096570 B2 JP3096570 B2 JP 3096570B2
Authority
JP
Japan
Prior art keywords
signal
input
circuit
synchronization
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06151006A
Other languages
English (en)
Other versions
JPH0818818A (ja
Inventor
和則 児玉
広久 北岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP06151006A priority Critical patent/JP3096570B2/ja
Publication of JPH0818818A publication Critical patent/JPH0818818A/ja
Application granted granted Critical
Publication of JP3096570B2 publication Critical patent/JP3096570B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、水平同期信号または
複合同期信号と、垂直同期信号とに応答して画像を表示
するディスプレイ装置に関する。
【0002】
【従来の技術】コンピュータから出力される画像信号に
応じて画像を表示する機能を有するディスプレイ装置に
おいては、水平同期信号または複合同期信号と、垂直同
期信号とを分離して入力するようにしたものがある。
【0003】このようなディスプレイ装置を使用する場
合、使用者は、コンピュータとディスプレイ装置とを接
続する際に、水平同期信号または複合同期信号を伝える
信号ケーブルと、垂直同期信号を伝える信号ケーブルと
をそれぞれディスプレイ装置の水平同期信号または複合
同期信号用の入力端子と、垂直同期信号用の入力端子と
に対応して接続する必要がある。
【0004】
【発明が解決しようとする課題】しかし、そのような接
続の際には、水平同期信号用の信号ケーブルを垂直同期
信号用の入力端子に誤って接続し、垂直同期信号用の信
号ケーブルを誤って水平同期信号用の入力端子に接続す
る場合がある。このように接続を誤った場合、ディスプ
レイ装置においては、水平同期信号または複合同期信号
と、垂直同期信号とが逆になって内部回路に供給され
る。
【0005】このため、このような場合には、画像が全
く表示されない状態が生じるという問題があった。しか
し、従来のディスプレイ装置においては、そのような同
期信号の誤入力があった場合に対処するような機能を有
していなかった。
【0006】この発明は、このような問題を解決するた
めになされたものであり、水平同期信号または複合同期
信号と、垂直同期信号とを外部から誤入力した場合であ
っても、それらの同期信号を正しく内部回路に供給する
ことを可能とするディスプレイ装置を提供することを目
的とする。
【0007】
【課題を解決するための手段】請求項1に記載の本発明
は、水平同期信号または複合同期信号よりなる第1の同
期信号と、垂直同期信号よりなる第2の同期信号とが分
離して入力され、それらの信号に応答して画像を表示す
る内部回路を有するディスプレイ装置であって、第1の
ノード、第2のノード、第3のノード、第4のノード、
信号識別手段および供給信号切換手段を備える。
【0008】第1のノードは、入力される第1および第
2の同期信号の一方を受ける。第2のノードは、入力さ
れる第1および第2の同期信号の他方を受ける。第3の
ノードは、第1の同期信号を内部回路に供給するための
ものである。第4のノードは、第2の同期信号を内部回
路に供給するためのものである。
【0009】信号識別手段は、第1および第2のノード
の一方から同期信号が識別対象信号として供給され、そ
の識別対象信号が第1および第2の同期信号のどちらで
あるかを判別することにより、第1および第2の同期信
号の入力状態が、第1および第2のノードがそれぞれ第
1および第2の同期信号を受ける第1の入力状態と、第
1および第2のノードがそれぞれ第2および第1の同期
信号を受ける第2の入力状態とのどちらであるかを識別
する。
【0010】供給信号切換手段は、第1および第2のノ
ードが受けた同期信号をそれぞれ第3および第4のノー
ドに供給する第1の供給状態と、第1および第2のノー
ドが受けた同期信号をそれぞれ第4および第3のノード
に供給する第2の供給状態とを選択的に形成し、信号識
別手段によって第1の入力状態が識別された場合に第1
の供給状態を形成し、信号識別手段によって第2の入力
状態が識別された場合に第2の供給状態を形成する。
【0011】請求項2に記載の本発明は、請求項1の発
明における信号識別手段が、マルチバイブレータ手段お
よび積分手段を含む。
【0012】マルチバイブレータ手段は、識別対象信号
を受け、その信号の立上がりに応答して所定期間ハイレ
ベルになる信号を出力する。積分手段は、マルチバイブ
レータ手段の出力信号を積分して出力する。
【0013】積分手段の出力信号は、識別結果を示す信
号として供給信号切換手段に供給される。
【0014】
【作用】請求項1に記載の本発明によれば、第1および
第2のノードがそれぞれ第1および第2の同期信号を受
けた場合、信号識別手段は、識別対象信号の判別に基づ
いて、第1の入力状態であることを識別する。
【0015】このように、入力状態の識別が可能である
のは、識別対象信号が第1および第2のノードの一方が
受ける同期信号であるため、その識別対象信号が第1お
よび第2の同期信号のどちらであるかを判別するだけで
入力状態を判断できるからである。
【0016】そして、その場合、供給信号切換手段は、
第1の供給状態を形成する。この第1の供給状態におい
ては、第1および第2のノードが受けた第1および第2
の同期信号が第3および第4のノードに供給される。
【0017】一方、第1および第2のノードがそれぞれ
第2および第1の同期信号を受けた場合、信号識別手段
は、識別対象信号の判別に基づいて、第2の入力状態で
あることを識別する。
【0018】そして、その場合、供給信号切換手段は、
第2の供給状態を形成する。この第2の供給状態におい
ては、第1および第2のノードが受けた第2および第1
の同期信号が第4および第3のノードに供給される。
【0019】したがって、第1の同期信号は、第1およ
び第2のノードのどちらに入力されても、第3のノード
に供給される。また、第2の同期信号は第1および第2
のノードのどちらに入力されても第4のノードに供給さ
れる。
【0020】請求項2に記載の本発明によれば、第1の
同期信号は、水平同期信号または複合同期信号であるた
め、垂直同期信号よりなる第2の同期信号よりもその周
期が短い。
【0021】このため、マルチバイブレータ手段が第1
の同期信号に応答する信号を出力する場合、その出力信
号は、ハイレベルになる期間の割合が多い。したがっ
て、その場合に積分手段で積分されて出力される信号
は、積分手段の積分時定数が大きい場合に、常にハイレ
ベルになる。
【0022】一方、マルチバイブレータ手段が第2の同
期信号に応答する信号を出力する場合、その出力信号
は、ハイレベルになる期間の割合が少ない。したがっ
て、その場合に積分手段で積分されて出力される信号
は、積分手段の積分時定数が大きい場合に、常にローレ
ベルになる。
【0023】このように、信号識別手段においては、識
別対象信号が第1の同期信号および第2の同期信号のど
ちらであるか判別可能であり、その判別に基づく入力状
態の識別結果を積分手段の出力信号のレベルで示すこと
ができる。
【0024】
【実施例】次に、この発明の実施例を図面に基づいて詳
細に説明する。この実施例においては、この発明を液晶
表示装置に適用した場合について説明する。
【0025】図1は、この発明の実施例によるディスプ
レイ装置の構成の要部を示すブロック図である。
【0026】図1を参照して、このディスプレイ装置に
は、たとえば、コンピュータ(図示せず)から信号ケー
ブル(図示せず)を介して映像信号VDSと、同期信号
AおよびBとが入力される。
【0027】このディスプレイ装置には、同期信号切換
回路5、判別回路1、マイクロコンピュータ2、タイミ
ングコントローラ3および液晶パネル4が含まれる。こ
れらの構成要素のうち、判別回路1、マイクロコンピュ
ータ2、タイミングコントローラ3および液晶パネル4
が、このディスプレイ装置において画像表示を行なうた
めの内部回路を構成する。
【0028】同期信号切換回路5は、2つの入力ノード
N1およびN2と、2つの出力ノードN3およびN4と
を有する。入力ノードN1は、水平同期信号用の入力端
子に相当し、入力ノードN2は、垂直同期信号用の入力
端子に相当する。この同期信号切換回路5には、同期信
号が、水平同期信号と、垂直同期信号とに分離された状
態で入力される。
【0029】同期信号切換回路5においては、入力ノー
ドN1が水平同期信号および垂直同期信号のうちの一方
の同期信号Aを受け、入力ノードN2がそれらの同期信
号のうちの他方の同期信号Bを受ける。
【0030】同期信号切換回路5は、入力ノードN1お
よびN2が受けた同期信号AおよびBのうち、水平同期
信号を出力ノードN3から判別回路1へ供給し、垂直同
期信号を出力ノードN4から判別回路1へ供給する。す
なわち、同期信号切換回路5は、入力ノードN1および
N2に水平同期信号および垂直同期信号がそれぞれ供給
された場合に、それらの水平同期信号および垂直同期信
号を出力ノードN3およびN4へそれぞれ与える。
【0031】一方、入力ノードN1およびN2に垂直同
期信号および水平同期信号がそれぞれ供給された場合、
同期信号切換回路5は、垂直同期信号および水平同期信
号をそれぞれ出力ノードN4およびN3へ与える。
【0032】このように、同期信号切換回路5は、出力
ノードN3から水平同期信号が出力され、出力ノードN
4から垂直同期信号が出力されるように、入力ノードN
1およびN2と、出力ノードN3およびN4との間の信
号の供給状態を切換える。
【0033】判別回路1は、水平同期信号極性判別回路
101、垂直同期信号極性判別回路102、同期信号セ
レクト回路103、第1〜第3有無判別回路104〜1
06、立下がり検出回路107、水平カウント回路10
8、発振回路109、平均化回路110、擬似水平同期
信号発生回路111、垂直ブランキング信号検出回路1
12および垂直カウント回路113を含む。
【0034】このような判別回路1においては、このデ
ィスプレイ装置に接続されたコンピュータからの正また
は負の水平同期信号および垂直同期信号が、同期信号切
換回路5を介して水平同期信号極性判別回路101およ
び垂直同期信号極性判別回路102にそれぞれ与えられ
る。
【0035】水平同期信号極性判別回路101および垂
直同期信号極性判別回路102においては、供給される
正または負の水平同期信号および垂直同期信号の極性を
それぞれ揃え、常時負極性である水平同期信号および垂
直同期信号を同期信号セレクト回路103およびマイク
ロコンピュータ2へ与える。
【0036】第1有無判別回路104は、水平同期信号
極性判別回路101に与えられる信号における同期信号
の有無を判別する。第2有無判別回路105は、垂直同
期信号極性判別回路102に与えられる信号における同
期信号の有無を判別する。第3有無判別回路106は、
同期信号セレクト回路103に映像信号VDSとして与
えられる信号における同期信号の有無を判別する。
【0037】同期信号セレクト回路103は、同期分離
回路(図示せず)を有する。この同期信号セレクト回路
103は、水平および垂直同期信号極性判別回路101
および102からそれぞれ与えられる水平同期信号およ
び垂直同期信号と、外部から与えられる映像信号VDS
とを受け、かつ、制御信号として、第1〜第3有無判別
回路104〜106からそれぞれ判別結果の情報を受け
る。
【0038】同期信号セレクト回路103は、水平およ
び垂直同期信号極性判別回路101および102からそ
れぞれ与えられる同期信号が、水平同期信号および垂直
同期信号に分離されている場合には、そのように与えら
れた水平同期信号および垂直同期信号をそのまま出力す
る。
【0039】一方、水平および垂直同期信号極性判別回
路101および102から与えられる信号がそれぞれ水
平同期信号および垂直同期信号でない場合は、第1〜第
3有無判別回路104〜106のそれぞれの判別結果に
応じて、与えられる同期信号を同期分離回路により分離
し、分離した水平同期信号および垂直同期信号をそれぞ
れ出力する。
【0040】同期信号セレクト回路103から出力され
る水平同期信号は、タイミングコントローラ3および立
下がり検出回路107に与えられる。同期信号セレクト
回路103から出力される垂直同期信号は、タイミング
コントローラ3および垂直ブランキング信号検出回路1
12および垂直カウント回路113に与えられる。
【0041】立下がり検出回路107においては、与え
られた水平同期信号の立下がりを検出し、立下がり検出
パルスを発生する。立下がり検出回路107において発
生された立上がり検出パルスは、水平カウント回路10
8および擬似水平信号発生回路111に与えられる。
【0042】発振回路109は、常に一定の周波数(た
とえば、30MHz)でフリー発振する信号を発生し、
その信号を水平カウント回路108に与える。
【0043】水平カウント回路108においては、立下
がり検出回路107から与えられる立下がり検出パルス
をリセットパルスとして用い、発振回路109から与え
られる30MHzのクロック周波数に基づいて、1水平
同期信号期間のクロック数を計数する。その計数結果の
情報は、平均化回路110に与えられる。
【0044】垂直ブランキング信号検出回路112にお
いては、同期信号セレクト回路103から与えられる垂
直同期信号の立下がりを基準にして、垂直同期信号の1
周期当りの立下がり検出パルスの数を計数する。
【0045】そして、その計数結果に基づいて、垂直ブ
ランキング信号検出回路112は、垂直ブランキング期
間のみHレベルとなるような垂直ブランキングパルスを
出力する。垂直ブランキング信号検出回路112の出力
信号は、平均化回路110および擬似水平同期信号発生
回路111に与えられる。
【0046】平均化回路110においては、垂直ブラン
キング信号検出回路112から与えられる垂直ブランキ
ングパルスがLレベルの場合に、水平カウント回路10
8から与えられる1水平同期信号期間の計数値の平均を
求める。そして、平均化回路110は、垂直ブランキン
グパルスがHレベルになった場合に、求めた計数値の平
均値を2値のシリアルデータに変換する。そのシリアル
データは、マイクロコンピュータ2へ与えられる。
【0047】擬似水平同期信号発生回路111において
は、垂直ブランキング信号検出回路112から与えられ
る垂直ブランキングパルスに基づいて、立下がり検出回
路107から与えられる立下がりパルスにゲートをかけ
る。
【0048】その結果、擬似水平同期信号発生回路11
1は、垂直ブランキング期間の等価パルス等を取除かれ
た立上がりパルスを出力する。擬似水平同期信号発生回
路111の出力信号は、垂直カウント回路113に与え
られる。
【0049】垂直カウント回路113においては、擬似
水平同期信号発生回路111から与えられる立下がりパ
ルスをクロックとして用い、かつ、同期信号セレクト回
路103から与えられる垂直同期信号をリセットパルス
として用いて動作する。
【0050】この垂直カウント回路113は、垂直同期
信号の1周期当りの水平同期信号数を計数し、その計数
結果を2値のシリアルデータに変換する。そのシリアル
データは、マイクロコンピュータ2に与えられる。
【0051】マイクロコンピュータ2には、このディス
プレイ装置に接続可能なコンピュータの各々における水
平同期信号周波数の計数値、水平同期信号の1周期当り
の水平同期信号数、同期信号の極性、液晶パネル4に映
像信号を表示するために必要な水平同期信号の1周期当
りのドットクロック数および表示開始位置等のデータが
それぞれ予め格納されている。
【0052】マイクロコンピュータ2では、判別回路1
から与えられる同期信号の水平同期信号周波数、垂直同
期信号の1周期当りの水平同期信号数の計数値および同
期信号の極性の情報と、格納されているそれらに対応す
るデータとをそれぞれ比較する。そして、その比較結果
に基づいて、マイクロコンピュータ2は、このディスプ
レイ装置に接続されているコンピュータの種類を決定す
る。
【0053】そして、そのようにコンピュータの種類を
決定すると、マイクロコンピュータ2は、決定されたコ
ンピュータに対応して予め格納していた1水平周期当り
のドットクロック数等のデータをタイミングコントロー
ラ3に与える。
【0054】タイミングコントローラ3は、接続されて
いるコンピュータの映像信号を液晶パネル4に1対1の
態様で表示させるために、マイクロコンピュータ2から
与えられるデータに基づいて、そのコンピュータのドッ
トクロック周波数と同じ周波数のクロックを発生する。
【0055】そして、タイミングコントローラ3は、発
生したクロックを基準にして、液晶パネル4を駆動させ
るために必要なパルスを生成する。その生成されたパル
スは、液晶パネル4に与えられる。
【0056】液晶パネル4は、タイミングコントローラ
3から与えられたパルスに基づいて駆動され、映像を表
示する。
【0057】次に、この発明の特徴的な部分である同期
信号切換回路5について詳細に説明する。
【0058】図2は、図1における同期信号切換回路の
構成を示す回路図である。図2を参照して、この同期信
号切換回路5は、供給信号切換回路51および信号識別
回路52を含む。信号識別回路52は、入力ノードN1
が受ける同期信号Aが水平同期信号および垂直同期信号
のどちらであるかを識別する。そして、供給信号切換回
路51は、信号識別回路52の識別結果に基づいて、入
力ノードN1およびN2から出力ノードN3およびN4
への信号の供給状態を切換える。
【0059】信号識別回路52は、ワンショットマルチ
バイブレータ521、抵抗522およびキャパシタ52
3を含む。この信号識別回路52において、ワンショッ
トマルチバイブレータ521は、入力ノードN1から同
期信号Aを受け、その同期信号Aの立上がりに応答して
所定期間Hレベルになる信号S1を、出力端子Qから出
力する。その信号S1のHレベルが保持される期間は、
入力される水平同期信号の周期とほぼ同じ期間に設定さ
れる。
【0060】接地ノードNgは、接地電位を受ける。ワ
ンショットマルチバイブレータ521の出力端子Qと、
接地ノードNgとの間に抵抗522およびキャパシタ5
23が直列に接続される。
【0061】このように接続された抵抗522およびキ
ャパシタ523は、ワンショットマルチバイブレータ5
21から出力される信号S1を積分する積分回路を構成
する。この積分回路の時定数は、入力される垂直同期信
号の周期よりも大きい値に設定される。
【0062】供給信号切換回路51は、4つのANDゲ
ート511〜514と2つのORゲート515および5
16とを含む。
【0063】ANDゲート511は、一方の入力端子に
入力ノードN1から供給される同期信号Aを受け、他方
の入力端子に抵抗522およびキャパシタ523の間の
ノードN5の電位を受ける。ANDゲート512は、一
方の入力端子に入力ノードN2から供給される同期信号
Bを受け、他方の入力端子に極性が反転されたノードN
5の電位を受ける。ANDゲート511および512の
各々は、与えられた信号の論理積を示す信号を出力す
る。
【0064】ORゲート515は、ANDゲート511
および512の出力信号を受け、その論理和を示す信号
を出力ノードN3に供給する。
【0065】ANDゲート513は、一方の入力端子に
入力ノードN1から供給される同期信号Aを受け、他方
の入力端子に極性が反転されたノードN5の電位を受け
る。ANDゲート514は、一方の入力端子に入力ノー
ドN2から供給される同期信号Bを受け、他方の入力端
子にノードN5の電位を受ける。ANDゲート513お
よび514の各々は、与えられた信号の論理積を示す信
号を出力する。
【0066】ORゲート516は、ANDゲート513
および514の出力信号を受け、その論理和を示す信号
を出力ノードN4に供給する。
【0067】次に、同期信号切換回路5の動作について
説明する。まず、信号識別回路52の基本的な動作を説
明する。図3は、図2における信号識別回路52の基本
的な動作を示すタイミングチャートである。
【0068】この図3においては、同期信号A、ワンシ
ョットマルチバイブレータ521から出力される信号S
1およびノードN5から出力される信号S2がそれぞれ
示される。
【0069】図3に示されるような同期信号Aが入力さ
れると、ワンショットマルチバイブレータ521は、そ
の同期信号Aの立上がりに応答して、一定期間Hレベル
になり、その後Lレベルになる信号S1を出力する。こ
の場合の信号S1は、Hレベルになる期間と、Lレベル
になる期間とがほぼ等しくなる。
【0070】そして、このような信号S1が抵抗522
およびキャパシタ523によって積分されると、信号S
2が一定レベルのDC電圧になる。
【0071】次に、入力ノードN1に水平同期信号が入
力された場合(同期信号Aが水平同期信号である場合)
の信号識別回路52の動作について説明する。
【0072】図4は、信号識別回路52に水平同期信号
が入力された場合の信号識別回路52の動作を示すタイ
ミングチャートである。この図4においては、水平同期
信号A(H)、信号S1およびS2がそれぞれ示され
る。
【0073】図4を参照して、ワンショットマルチバイ
ブレータ521から出力される信号S1は、Hレベルが
保持される期間が、水平同期信号の周期とほぼ同じに設
定されている。このため、水平同期信号A(H)が入力
されると、信号S1は、Hレベルになる期間がLレベル
になる期間よりも大幅に長くなる。
【0074】したがって、信号S1が積分された信号S
2のレベルは、ANDゲートのスレッシュホールドレベ
ルSLよりも高くなり、ほぼHレベルを保持する。この
信号S2は、水平同期信号の水平周波数が極めて高い場
合には、常にHレベルを保つ特性がある。
【0075】次に、入力ノードN1に垂直同期信号が入
力された場合(同期信号Aが垂直同期信号である場合)
の信号識別回路52の動作について説明する。
【0076】図5は、信号識別回路52に垂直同期信号
が入力された場合の信号識別回路52の動作を示すタイ
ミングチャートである。この図5においては、垂直同期
信号A(V)、信号S1およびS2がそれぞれ示され
る。
【0077】図5を参照して、垂直同期信号A(V)
は、周期が水平同期信号よりも長いため、水平同期信号
A(V)が入力されると、信号S1は、Lレベルになる
期間がHレベルになる期間よりも大幅に長くなる。した
がって、信号S1が積分された信号S2のレベルは、A
NDゲートのスレッシュホールドレベルSLよりも低く
なり、Lレベルを保持する。
【0078】このように、信号識別回路52において
は、同期信号Aが水平同期信号である場合にノードN5
の電位がHレベルになり、一方、同期信号Aが垂直同期
信号である場合にノードN5の電位がLレベルになる。
【0079】このような信号識別回路52の動作に応答
して、供給信号切換回路51は、次のように動作する。
【0080】入力ノードN1に水平同期信号が入力さ
れ、入力ノードN2に垂直同期信号が入力された場合
は、ノードN5の電位がHレベルになる。したがって、
この場合には、ANDゲート511および514がそれ
ぞれアクティブ状態になる。
【0081】これにより、入力ノードN1から入力され
た水平同期信号がANDゲート511およびORゲート
515を介して出力ノードN3に供給される。それとと
もに、入力ノードN2から入力された垂直同期信号がA
NDゲート514およびORゲート516を介して出力
ノードN4に供給される。
【0082】一方、入力ノードN1に垂直同期信号が入
力され、入力ノードN2に水平同期信号が入力された場
合は、ノードN5の電位がLレベルになる。したがっ
て、この場合には、ANDゲート512および513が
それぞれアクティブ状態になる。
【0083】これにより、入力ノードN2から入力され
た水平同期信号が、ANDゲート512およびORゲー
ト515を介して出力ノードN3に供給される。それと
ともに、入力ノードN1から入力された垂直同期信号
が、ANDゲート513およびORゲート516を介し
て出力ノードN4に供給される。
【0084】このように、同期信号切換回路5において
は、入力ノードN1およびN2に対して、水平同期信号
および垂直同期信号がどのような入力態様で入力された
場合でも、出力ノードN3には水平同期信号が供給さ
れ、出力ノードN4には垂直同期信号が供給される。
【0085】したがって、たとえば、入力ノードN1が
水平同期信号用の入力端子であり、入力ノードN2が垂
直同期信号用の入力端子であると予め定められている場
合において、これらの同期信号が誤って逆の入力態様で
入力されても、判別回路1等の内部回路には、水平同期
信号および垂直同期信号が正常な態様で供給される。
【0086】このように、このディスプレイ装置におい
ては、水平同期信号および垂直同期信号が予め定められ
た入力態様とは逆の態様で入力されても、それらの同期
信号が、それぞれ内部回路に正常な入力態様で入力され
る。このため、同期信号の誤入力による画像表示の異常
状態の発生を防ぐことができる。
【0087】なお、この実施例においては、同期信号
が、水平同期信号と垂直同期信号とに分離されて入力さ
れる場合について説明したが、これに限らず、同期信号
が、複合同期信号と、垂直同期信号とに分離されて入力
される場合にも適用できる。そのような場合にも、この
実施例で説明した効果と同じ効果を得ることができる。
【0088】さらに、この実施例においては、ディスプ
レイ装置が液晶表示装置である場合について説明した
が、これに限らず、この発明は、同期信号が分離して入
力されるディスプレイ装置であればどのようなディスプ
レイ装置にも適用可能である。
【0089】
【発明の効果】請求項1に記載の本発明によれば、信号
識別手段によって、第1および第2の同期信号の入力状
態が識別される。そして、その識別結果に応じて、供給
信号切換手段によって第1および第2の同期信号の供給
状態が切換えられる。その切換によって、第1および第
2の同期信号は、それぞれ常に第3および第4のノード
に供給される。
【0090】したがって、水平同期信号または複合同期
信号と、垂直同期信号との入力状態を間違えた場合にお
いても、内部回路には、正常な入力状態でそれらの同期
信号が供給される。
【0091】請求項2に記載の本発明によれば、信号識
別手段は、マルチバイブレータと積分手段とを組合わせ
て用いることにより、その積分手段の出力信号のレベル
によって正確に識別結果を示すことができる。
【図面の簡単な説明】
【図1】この発明の実施例によるディスプレイ装置の構
成の要部を示すブロック図である。
【図2】図1における同期信号切換回路の構成を示す回
路図である。
【図3】図2における信号識別回路の基本的な動作を示
すタイミングチャートである。
【図4】信号識別回路に水平同期信号が入力された場合
の信号識別回路の動作を示すタイミングチャートであ
る。
【図5】信号識別回路に垂直同期信号が入力された場合
の信号識別回路の動作を示すタイミングチャートであ
る。
【符号の説明】 1 判別回路 5 同期信号切換回路 51 供給信号切換回路 52 信号識別回路 521 ワンショットマルチバイブレータ 522 抵抗 523 キャパシタ N1,N2 入力ノード N3,N4 出力ノード
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−244450(JP,A) 特開 平5−323922(JP,A) 特開 平3−173272(JP,A) 特開 平1−186083(JP,A) 実開 平1−146675(JP,U) 実開 平3−73073(JP,U) (58)調査した分野(Int.Cl.7,DB名) H04N 5/04 - 5/12 G09G 3/20 G09G 3/36

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 水平同期信号または複合同期信号よりな
    る第1の同期信号と、垂直同期信号よりなる第2の同期
    信号とが分離して入力され、それらの信号に応答して画
    像を表示する内部回路を有するディスプレイ装置であっ
    て、 入力される前記第1および第2の同期信号の一方を受け
    る第1のノードと、 入力される前記第1および第2の同期信号の他方を受け
    る第2のノードと、 前記第1の同期信号を前記内部回路に供給するための第
    3のノードと、 前記第2の同期信号を前記内部回路に供給するための第
    4のノードと、 前記第1および第2のノードの一方から同期信号が識別
    対象信号として供給され、その識別対象信号が前記第1
    および第2の同期信号のどちらであるかを判別すること
    により、前記第1および第2の同期信号の入力状態が、
    前記第1および第2のノードがそれぞれ前記第1および
    第2の同期信号を受ける第1の入力状態と、前記第1お
    よび第2のノードがそれぞれ前記第2および第1の同期
    信号を受ける第2の入力状態とのどちらであるかを識別
    する信号識別手段と、 前記第1および第2のノードが受けた同期信号をそれぞ
    れ第3および第4のノードに供給する第1の供給状態
    と、前記第1および第2のノードが受けた同期信号をそ
    れぞれ第4および第3のノードに供給する第2の供給状
    態とを選択的に形成し、前記信号識別手段によって第1
    の入力状態が識別された場合に前記第1の供給状態を形
    成し、前記信号識別手段によって前記第2の入力状態が
    識別された場合に前記第2の供給状態を形成する供給信
    号切換手段とを備えた、ディスプレイ装置。
  2. 【請求項2】 前記信号識別手段は、 前記識別対象信号を受け、その信号の立上がりに応答し
    て所定期間ハイレベルになる信号を出力するマルチバイ
    ブレータ手段と、 前記マルチバイブレータ手段の出力信号を積分して出力
    する積分手段とを含み、 前記積分手段の出力信号が、識別結果を示す信号として
    前記供給信号切換手段に供給される、請求項1記載のデ
    ィスプレイ装置。
JP06151006A 1994-07-01 1994-07-01 ディスプレイ装置 Expired - Fee Related JP3096570B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06151006A JP3096570B2 (ja) 1994-07-01 1994-07-01 ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06151006A JP3096570B2 (ja) 1994-07-01 1994-07-01 ディスプレイ装置

Publications (2)

Publication Number Publication Date
JPH0818818A JPH0818818A (ja) 1996-01-19
JP3096570B2 true JP3096570B2 (ja) 2000-10-10

Family

ID=15509237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06151006A Expired - Fee Related JP3096570B2 (ja) 1994-07-01 1994-07-01 ディスプレイ装置

Country Status (1)

Country Link
JP (1) JP3096570B2 (ja)

Also Published As

Publication number Publication date
JPH0818818A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
US5111190A (en) Plasma display control system
US5327175A (en) Circuit for detecting odd and even fields of a video signal
US4353091A (en) Circuit for detecting faults in horizontal sync pulse signals
CA2039309A1 (en) Odd/even field detector for video signals
EP0366124A1 (en) Field discrimination circuit
JP3096570B2 (ja) ディスプレイ装置
US7649530B2 (en) Mode-selecting apparatus, display apparatus including the same, and method of selecting a mode in display unit
EP0131454B1 (en) Circuit arrangement and method for moving characters superimposed on an image represented by a video signal
US6606410B2 (en) Method and apparatus for detecting a synchronous signal
US7443450B2 (en) Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal
US6275264B1 (en) Method and apparatus for detecting a synchronous signal
US5608461A (en) Programmable video frame detector
WO2007035536A2 (en) Video mode detection circuit
JP3439020B2 (ja) 垂直同期回路及びタイミングコントローラ
JP2743041B2 (ja) 画像表示装置
JP3876794B2 (ja) 垂直同期信号処理回路
JP3013357B2 (ja) ビデオ信号識別回路及び画像機器
KR100328845B1 (ko) 액정표시소자의공통전원자동설정회로
JP2001285669A (ja) 同期信号処理回路および表示装置
JP3586372B2 (ja) 水平同期検出回路
KR940001840Y1 (ko) 모니터의 모드 자동절환 회로
KR100416786B1 (ko) 플라즈마 표시장치의 화면저장 및 인쇄장치
JP3291330B2 (ja) 文字表示装置及びそれを備えたマイクロコンピュータ
US7522216B2 (en) Video synchronization signal detection circuit
JPH11184422A (ja) 同期信号処理回路および方法、表示装置、記憶媒体

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000725

LAPS Cancellation because of no payment of annual fees