JP3094993B2 - Electronic component manufacturing method - Google Patents
Electronic component manufacturing methodInfo
- Publication number
- JP3094993B2 JP3094993B2 JP10208157A JP20815798A JP3094993B2 JP 3094993 B2 JP3094993 B2 JP 3094993B2 JP 10208157 A JP10208157 A JP 10208157A JP 20815798 A JP20815798 A JP 20815798A JP 3094993 B2 JP3094993 B2 JP 3094993B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- insulating layer
- inter
- conductor pattern
- coil conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は電子部品の製造方法
に関し、特に、インダクタやストリップライン部品等の
電子部品の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an electronic component, and more particularly, to a method for manufacturing an electronic component such as an inductor or a stripline component.
【０００２】[0002]
【従来の技術】従来より、高いＱ値を有する表面実装型
のインダクタの製造方法としては、セラミックのマザー
基板の表面に、コイル導体パターンをスクリーン印刷法
により形成し、コイル導体パターンの導体膜厚を厚く
（断面積を大きく）し、コイル導体パターンの直流抵抗
値（導体損）を小さくする方法が一般に知られている。
しかし、スクリーン印刷法では、コイル導体パターンの
寸法精度のばらつきが大きく、インダクタンス値の偏差
が大きいばかりでなく、コイル導体の導体幅を狭くする
ことが困難であった。2. Description of the Related Art Conventionally, as a method of manufacturing a surface mount type inductor having a high Q value, a coil conductor pattern is formed on a surface of a ceramic mother board by a screen printing method, and the conductor film thickness of the coil conductor pattern is formed. Is generally known to increase the thickness (increase the cross-sectional area) and reduce the DC resistance value (conductor loss) of the coil conductor pattern.
However, according to the screen printing method, the dimensional accuracy of the coil conductor pattern varies greatly, and not only the deviation of the inductance value is large, but also it is difficult to reduce the conductor width of the coil conductor.
【０００３】一方、インダクタンス値の偏差が小さいイ
ンダクタを製造する方法としては、マザー基板上にスパ
ッタリングや蒸着等の手法を用いて金属膜を成膜し、フ
ォトリソグラフィ技術によりコイル導体パターンを形成
する方法が知られている。しかし、この方法では、スク
リーン印刷法と比較して、コイル導体の膜厚を厚くする
ことが困難で、高いＱ値を有するインダクタを得るのは
困難であった。On the other hand, as a method of manufacturing an inductor having a small deviation in inductance value, a method of forming a metal film on a mother substrate by a technique such as sputtering or vapor deposition and forming a coil conductor pattern by a photolithography technique is used. It has been known. However, in this method, it is difficult to increase the thickness of the coil conductor, and it is difficult to obtain an inductor having a high Q value as compared with the screen printing method.
【０００４】そこで、高いＱ値を有するとともに、イン
ダクタンス値の偏差の小さいインダクタを製造する方法
として、感光性導電ペーストを用いて厚膜印刷とフォト
リソグラフィ技術とを組み合わせることによりコイル導
体パターンを形成する方法や、セミアディティブ工法と
称される手法を用いて、厚膜でかつ寸法精度の高いコイ
ル導体パターンを形成する方法が提案されている（例え
ば、特開平８−３１６０８０号公報、特開平９−４５５
７０号公報参照）。Therefore, as a method of manufacturing an inductor having a high Q value and a small deviation in inductance value, a coil conductor pattern is formed by combining thick film printing and photolithography using a photosensitive conductive paste. There has been proposed a method of forming a thick film and a coil conductor pattern with high dimensional accuracy by using a method called a semi-additive method (for example, Japanese Patent Application Laid-Open Nos. 8-316080 and 9-108). 455
No. 70).
【０００５】[0005]
【発明が解決しようとする課題】ところで、セミアディ
ティブ工法は工程数が多いため製造コストが高価であ
り、感光性導電ペーストを用いた方法が好ましい。しか
し、大きなインダクタンス値を有する小型のインダクタ
を得るためには、限られたコイル導体形成領域内で、微
細なコイル導体パターンを形成する必要がある。このた
め、従来方法のように感光性導電ペーストを用いた場合
でも、コイル導体パターンのライン幅が小さくなって導
体損が大きくなり、Ｑ値が低下するという問題があっ
た。また、感光性導電ペーストの厚み方向の解像度は、
アスペクト比１（現像後）が限界であり、これ以上感光
性導電ペーストの膜厚を厚くすることは困難であった。
なお、コイル導体パターンのアスペクト比は、コイル導
体パターンの厚みとパターン幅との比を意味する。By the way, the semi-additive method has a large number of steps and is expensive to manufacture, and a method using a photosensitive conductive paste is preferable. However, in order to obtain a small inductor having a large inductance value, it is necessary to form a fine coil conductor pattern within a limited coil conductor formation region. Therefore, even when the photosensitive conductive paste is used as in the conventional method, there is a problem that the line width of the coil conductor pattern is reduced, the conductor loss is increased, and the Q value is reduced. The resolution in the thickness direction of the photosensitive conductive paste is
The aspect ratio of 1 (after development) is the limit, and it is difficult to further increase the thickness of the photosensitive conductive paste.
Note that the aspect ratio of the coil conductor pattern means the ratio between the thickness of the coil conductor pattern and the pattern width.
【０００６】そこで、本発明の目的は、導体パターンの
直流抵抗値が小さく、かつ、導体パターンの寸法精度の
ばらつきが小さい小型の電子部品を得ることができる製
造方法を提供することにある。An object of the present invention is to provide a manufacturing method capable of obtaining a small electronic component having a small DC resistance value of a conductor pattern and a small variation in dimensional accuracy of the conductor pattern.
【０００７】[0007]
【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係る電子部品の製造方法は、（ａ）
絶縁基板上に絶縁材料を膜状に付与した後、前記絶縁材
料の所定の部分を除去してパターン溝を有するライン間
絶縁層を形成する工程と、（ｂ）導電材料を前記パター
ン溝に充填すると共に前記ライン間絶縁層の上に膜状に
付与した後、前記導電材料の所定の部分を除去し、前記
パターン溝の位置に前記ライン間絶縁層の表面から突出
した導体パターンを形成する工程と、を備えたことを特
徴とする。In order to achieve the above object, a method for manufacturing an electronic component according to the present invention comprises the steps of (a)
A step of forming an inter-line insulating layer having a pattern groove by removing a predetermined portion of the insulating material after applying the insulating material in a film shape on the insulating substrate; and (b) filling the pattern groove with a conductive material. Forming a conductive pattern on the inter-line insulating layer, removing a predetermined portion of the conductive material, and forming a conductor pattern projecting from the surface of the inter-line insulating layer at the position of the pattern groove. And characterized in that:
【０００８】より具体的には、本発明に係る電子部品の
製造方法は、 （ｃ）絶縁基板上にポジ型感光性絶縁材料を膜状に付与
し、該ポジ型感光性絶縁材料を導体パターンに対応する
光透過部分を有するフォトマスクを通して露光し、前記
ポジ型感光性絶縁材料の露光部分を除去してパターン溝
を有するライン間絶縁層を形成する工程と、 （ｄ）該ライン間絶縁層の上にネガ型感光性導電材料を
膜状に付与し、該ネガ型感光性導電材料を前記フォトマ
スクを通して露光し、前記ネガ型感光性導電材料の未露
光部分を除去し、前記パターン溝の位置にコイル導体パ
ターンを形成する工程と、を備えたことを特徴とする。 More specifically, the method for manufacturing an electronic component according to the present invention comprises the steps of: (c) applying a positive photosensitive insulating material in a film shape on an insulating substrate, and applying the positive photosensitive insulating material to a conductive pattern. Exposing through a photomask having a light transmitting portion corresponding to the above, removing the exposed portion of the positive photosensitive insulating material to form an inter-line insulating layer having a pattern groove; and (d) the inter-line insulating layer. A negative photosensitive conductive material is applied in the form of a film on the film, the negative photosensitive conductive material is exposed through the photomask, and an unexposed portion of the negative photosensitive conductive material is removed. Forming a coil conductor pattern at a position.
【０００９】あるいは、本発明に係る電子部品の製造方
法は、（ｅ）絶縁基板上にネガ型感光性絶縁材料を膜状
に付与し、該ネガ型感光性絶縁材料を導体パターンに対
応する光遮光部分を有するフォトマスクを通して露光
し、前記ネガ型感光性絶縁材料の未露光部分を除去して
パターン溝を有するライン間絶縁層を形成する工程と、
（ｆ）該ライン間絶縁層の上にポジ型感光性導電材料を
膜状に付与し、該ポジ型感光性導電材料を前記フォトマ
スクを通して露光し、前記ポジ型感光性導電材料の露光
部分を除去し、前記パターン溝の位置に導体パターンを
形成する工程と、を備えたことを特徴とする。Alternatively, in the method of manufacturing an electronic component according to the present invention, (e) applying a negative photosensitive insulating material in the form of a film on an insulating substrate, and applying the negative photosensitive insulating material to a light corresponding to the conductor pattern; Exposing through a photomask having a light-shielding portion, forming an inter-line insulating layer having a pattern groove by removing an unexposed portion of the negative photosensitive insulating material,
(F) applying a positive photosensitive conductive material in the form of a film on the inter-line insulating layer, exposing the positive photosensitive conductive material through the photomask, and exposing the exposed portion of the positive photosensitive conductive material to light. Removing and forming a conductor pattern at the position of the pattern groove.
【００１０】以上の方法により、導電材料をライン間絶
縁層の上に膜状に付与すると、パターン溝にも導電材料
が充填される。従って、ライン間絶縁層に形成したパタ
ーン溝の深さ寸法と、ライン間絶縁層上の導電材料膜の
膜厚寸法とを加算した寸法が導体パターンの厚みとな
る。従って、たとえライン間絶縁層の膜厚とパターン溝
の溝幅との比を１以下に設定しても、導体パターンの厚
みとパターン幅との比が１以上で、かつ、感光性導電材
料の深さ方向の解像限界以上の高アスペクト比の導体パ
ターンが形成される。この結果、導体パターンの直流抵
抗値が従来より小さくなる。そして、導体パターンがコ
イル導体パターンで、その形状をスパイラル状にするこ
とにより、高いＱ値を有し、かつ、インダクタンス値の
大きいインダクタが得られる。When the conductive material is applied in a film form on the inter-line insulating layer by the above method, the pattern groove is also filled with the conductive material. Therefore, the thickness of the conductor pattern is the sum of the depth dimension of the pattern groove formed in the inter-line insulating layer and the thickness of the conductive material film on the inter-line insulating layer. Therefore, even if the ratio between the film thickness of the inter-line insulating layer and the groove width of the pattern groove is set to 1 or less, the ratio between the thickness of the conductor pattern and the pattern width is 1 or more and the photosensitive conductive material A conductor pattern having a high aspect ratio higher than the resolution limit in the depth direction is formed. As a result, the DC resistance value of the conductor pattern becomes smaller than before. Then, by making the conductor pattern a coil conductor pattern and making the shape spiral, an inductor having a high Q value and a large inductance value can be obtained.
【００１１】また、ライン間絶縁層及び導体パターンの
上にビアホールを有する層間絶縁層を形成する工程、ラ
イン間絶縁層を形成する工程及び導体パターンを形成す
る工程を順次繰り返すことにより、導体パターンが層間
絶縁層を間に配設して複数積み重ねられた多層構造の電
子部品が得られる。[0011] Further, the step of forming an interlayer insulating layer having a via hole on the inter-line insulating layer and the conductor pattern, the step of forming the inter-line insulating layer, and the step of forming the conductor pattern are sequentially repeated to form the conductor pattern. An electronic component having a multilayer structure in which a plurality of layers are stacked with an interlayer insulating layer disposed therebetween is obtained.
【００１２】[0012]
【発明の実施の形態】以下、本発明に係る電子部品の製
造方法の実施の形態について添付の図面を参照して説明
する。各実施形態では、電子部品としてインダクタを例
にして説明するが、必ずしもインダクタに限るものでは
なく、ストリップライン部品等であってもよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for manufacturing an electronic component according to the present invention will be described with reference to the accompanying drawings. In each embodiment, an inductor is described as an example of an electronic component. However, the electronic component is not necessarily limited to an inductor, and may be a strip line component or the like.
【００１３】［第１実施形態、図１〜図１２］図１に示
すように、インダクタ６は、絶縁性基板１１と、この絶
縁性基板１１上に設けられたスパイラル状のコイル導体
パターン１〜４等で構成されている。絶縁性基板１１
は、誘電体あるいは磁性体等からなる。コイル導体パタ
ーン１〜４は、ビアホール５を介して順次電気的に直列
に接続されている。なお、コイル導体パターン１〜４の
形状は、スパイラル状の他に、蛇行状又は直線状等であ
ってもよいことは言うまでもない。[First Embodiment, FIGS. 1 to 12] As shown in FIG. 1, an inductor 6 includes an insulating substrate 11 and spiral coil conductor patterns 1 to 3 provided on the insulating substrate 11. 4 and so on. Insulating substrate 11
Is made of a dielectric or magnetic material. The coil conductor patterns 1 to 4 are sequentially and electrically connected in series via the via holes 5. Needless to say, the shape of each of the coil conductor patterns 1 to 4 may be a meandering shape or a linear shape in addition to the spiral shape.
【００１４】この多層スパイラルインダクタ６の製造方
法を図２〜図１２を参照して説明する。なお、インダク
タ６を量産する場合には、複数のインダクタを設けたマ
ザー基板の状態で製造されるが、本第１実施形態では個
産の場合を例にして説明する。A method of manufacturing the multilayer spiral inductor 6 will be described with reference to FIGS. When the inductor 6 is mass-produced, the inductor 6 is manufactured in a state of a mother board provided with a plurality of inductors. In the first embodiment, a case of individual production will be described as an example.
【００１５】図２に示すように、ポジ型感光性ガラスペ
ーストの印刷もしくは厚膜ポジレジストのスピンコート
により、セラミック基板１１の上面にポジ型感光性絶縁
材料１２を膜状に付与する。その後、図３に示すよう
に、ポジ型感光性絶縁材料１２の上にネガフィルムのフ
ォトマスク３０を被せる。フォトマスク３０は、図１の
第１層目のコイル導体パターン１に対応する光透過部分
３１と、光遮光部分３２とを有している。フォトマスク
３０を通してポジ型感光性絶縁材料１２を露光すると、
光透過部分３１のみを光が透過する。次に、フォトマス
ク３０を外して現像すると、ポジ型感光性絶縁材料１２
の露光部分が除去され、図４に示すように、スパイラル
溝１３を有するコイル導体パターン１のライン間絶縁層
１４が形成される。このとき、ライン間絶縁層１４の厚
みｔ１とスパイラル溝１３の溝幅ｗ１との比（ｔ１／ｗ
１）は、１以下に設定する。As shown in FIG. 2, a positive photosensitive insulating material 12 is applied to the upper surface of the ceramic substrate 11 in a film shape by printing a positive photosensitive glass paste or spin coating a thick film positive resist. Thereafter, as shown in FIG. 3, a photomask 30 of a negative film is put on the positive photosensitive insulating material 12. The photomask 30 has a light transmitting portion 31 corresponding to the first-layer coil conductor pattern 1 in FIG. 1 and a light shielding portion 32. When the positive photosensitive insulating material 12 is exposed through the photomask 30,
Light is transmitted only through the light transmitting portion 31. Next, when the photomask 30 is removed and developed, the positive photosensitive insulating material 12 is removed.
Is removed, and as shown in FIG. 4, the inter-line insulating layer 14 of the coil conductor pattern 1 having the spiral groove 13 is formed. At this time, the ratio (t1 / w) of the thickness t1 of the inter-line insulating layer 14 to the groove width w1 of the spiral groove 13 is used.
1) is set to 1 or less.
【００１６】次に、図５に示すように、ネガ型感光性銀
（Ａｇ）ペーストもしくはネガ型感光性銅（Ｃｕ）ペー
スト等の印刷により、ライン間絶縁層１４上にネガ型感
光性導電材料１６を膜状に付与する。このとき、スパイ
ラル溝１３にもネガ型感光性導電材料１６が充填され
る。その後、図６に示すように、ネガ型感光性導電材料
１６の上に前記フォトマスク３０を被せる。フォトマス
ク３０を通してネガ型感光性導電材料１６を露光した
後、図７に示すように現像してネガ型感光性材料１６の
未露光部分を除去する。これにより、セラミック基板１
１上には第１層目のコイル導体パターン１（図１参照）
が形成される。該コイル導体パターン１は、その厚さｔ
２とパターン幅ｗ２の比であるアスペクト比（ｔ２／ｗ
２）が１以上となるように形成されている。その後、熱
処理を行う。Next, as shown in FIG. 5, a negative photosensitive conductive material is formed on the inter-line insulating layer 14 by printing a negative photosensitive silver (Ag) paste or a negative photosensitive copper (Cu) paste. 16 is applied in the form of a film. At this time, the spiral groove 13 is also filled with the negative photosensitive conductive material 16. Thereafter, as shown in FIG. 6, the photomask 30 is put on the negative photosensitive conductive material 16. After exposing the negative photosensitive conductive material 16 through the photomask 30, development is performed as shown in FIG. 7 to remove unexposed portions of the negative photosensitive material 16. Thereby, the ceramic substrate 1
1 is a first-layer coil conductor pattern 1 (see FIG. 1).
Is formed. The coil conductor pattern 1 has a thickness t.
Aspect ratio (t2 / w), which is the ratio of 2 to the pattern width w2.
2) is formed to be 1 or more. After that, heat treatment is performed.
【００１７】図８に示すように、ポジ型感光性ガラスペ
ーストの印刷等により、ライン間絶縁層１４及びコイル
導体パターン１の上にポジ型感光性絶縁材料１７を膜状
に付与する。そして、図９に示すように、ポジ型感光性
絶縁材料１７の上にフォトマスク４０を被せる。フォト
マスク４０は、図１の第１層目のコイル導体パターン１
に電気的に接続するビアホール５に対応する光透過部分
４１と光遮光部分４２を有している。フォトマスク４０
を通してポジ型感光性絶縁材料１７を露光すると、光透
過部分４１のみを光が透過する。次に、フォトマスク４
０を外して現像すると、ポジ型感光性絶縁材料１７の露
光部分が除去され、図１０に示すように、ビアホール５
用の孔５ａを有する層間絶縁層１８を形成する。その
後、再び、熱処理を行う。As shown in FIG. 8, a positive photosensitive insulating material 17 is applied in a film form on the inter-line insulating layer 14 and the coil conductor pattern 1 by printing a positive photosensitive glass paste or the like. Then, as shown in FIG. 9, a photomask 40 is put on the positive photosensitive insulating material 17. The photomask 40 corresponds to the first-layer coil conductor pattern 1 in FIG.
A light transmitting portion 41 and a light shielding portion 42 corresponding to the via hole 5 electrically connected to the light emitting device 1 are provided. Photo mask 40
When the positive type photosensitive insulating material 17 is exposed through the light, only the light transmitting portion 41 transmits light. Next, the photomask 4
0, the exposed portion of the positive photosensitive insulating material 17 is removed, and as shown in FIG.
The interlayer insulating layer 18 having the hole 5a for forming is formed. After that, heat treatment is performed again.
【００１８】その後、図１１に示すように、ポジ型感光
性ガラスペーストの印刷等により、層間絶縁層１８上に
ポジ型感光性絶縁材料１２を膜状に付与する。次に、こ
のポジ型感光性絶縁材料１２の上にフォトマスク５０を
被せる。フォトマスク５０は、図１の第２層目のコイル
導体パターン２に対応する光透過部分５１と、光遮光部
分５２とを有している。フォトマスク５０を通してポジ
型感光性絶縁材料１２を露光した後、現像してポジ型感
光性絶縁材料１２の露光部分を除去することにより、図
１２に示すように、スパイラル溝１３を有するコイル導
体パターン２のライン間絶縁層１４が形成される。Thereafter, as shown in FIG. 11, a positive photosensitive insulating material 12 is applied on the interlayer insulating layer 18 by printing a positive photosensitive glass paste or the like. Next, a photomask 50 is put on the positive photosensitive insulating material 12. The photomask 50 has a light transmitting portion 51 corresponding to the second-layer coil conductor pattern 2 in FIG. 1 and a light shielding portion 52. After exposing the positive photosensitive insulating material 12 through the photomask 50, the exposed portion of the positive photosensitive insulating material 12 is developed to remove the exposed portion of the positive photosensitive insulating material 12, thereby forming a coil conductor pattern having a spiral groove 13 as shown in FIG. Two inter-line insulating layers 14 are formed.
【００１９】さらに、ライン間絶縁層１４上にネガ型感
光性導電材料１６を膜状に付与する。このとき、スパイ
ラル溝１３及びビアホール用孔５ａにもネガ型感光性導
電材料１６が充填される。その後、ネガ型感光性導電材
料１６の上に前記フォトマスク５０を被せる。フォトマ
スク５０を通してネガ型感光性導電材料１６を露光した
後、現像してネガ型感光導電材料１６の未露光部分を除
去する。これにより、ライン間絶縁層１４上には第２層
目のコイル導体パターン２（図１参照）が形成される。
このコイル導体パターン２はビアホール５を介してコイ
ル導体パターン１に電気的に接続している。Further, a negative photosensitive conductive material 16 is applied on the inter-line insulating layer 14 in the form of a film. At this time, the negative photosensitive conductive material 16 is also filled in the spiral groove 13 and the via hole 5a. Thereafter, the photomask 50 is put on the negative photosensitive conductive material 16. After exposing the negative photosensitive conductive material 16 through the photomask 50, development is performed to remove unexposed portions of the negative photosensitive conductive material 16. As a result, the second-layer coil conductor pattern 2 (see FIG. 1) is formed on the inter-line insulating layer 14.
The coil conductor pattern 2 is electrically connected to the coil conductor pattern 1 via the via hole 5.
【００２０】以下、同様にして、ライン間絶縁層１４の
形成工程、コイル導体パターン３，４の形成工程、層間
絶縁層１８の形成工程を所定回数繰り返した後、外装保
護膜を形成する。なお、マザー基板の状態で製造してい
る場合には、さらに、マザー基板をスクライブブレイク
もしくはダイシングにより所定の製品サイズ毎に切り出
す。次に、図１の第１層目のコイル導体パターン１の接
続部１ａ及び第４層目のコイル導体パターン４の接続部
４ａにそれぞれ接続される端子電極を、セラミック基板
１１の両端部に形成する。こうして、一対の端子電極間
に、スパイラル状のコイル導体パターン１〜４がビアホ
ール５，…，５により順次、電気的に接続された構成を
有する多層スパイラルインダクタ６を得ることができ
る。In the same manner, the steps of forming the inter-line insulating layer 14, the steps of forming the coil conductor patterns 3 and 4, and the step of forming the interlayer insulating layer 18 are repeated a predetermined number of times. In the case where the mother substrate is manufactured, the mother substrate is further cut out for each predetermined product size by scribing or dicing. Next, terminal electrodes respectively connected to the connection portion 1a of the first-layer coil conductor pattern 1 and the connection portion 4a of the fourth-layer coil conductor pattern 4 in FIG. I do. In this way, a multilayer spiral inductor 6 having a configuration in which the spiral coil conductor patterns 1 to 4 are electrically connected between the pair of terminal electrodes via the via holes 5,.
【００２１】本第１実施形態によれば、コイル導体パタ
ーン１〜４の各々は、その上部がライン間絶縁層１４か
ら突出した状態で、ライン間絶縁層１４のスパイラル溝
１３に形成されるので、コイル導体パターン１〜４はそ
れを形成するネガ型感光性導電材料１６の深さ方向の解
像限界以上の高さとすることができ、１以上の高アスペ
クト比を有する多層スパイラルインダクタを得ることが
できる。これにより、コイル導体パターン１〜４の直流
抵抗値が小さくなり、コイル導体パターン１〜４のター
ン数を大きくしてインダクタンス値を大きくしても、コ
イル導体パターン１〜４の導体損の増加を抑えることが
でき、Ｑ値の低下が生じるのを防止することができる。
また、多層スパイラルインダクタ６の小型化を行い、コ
イル導体パターン１〜４の幅を狭くしても、コイル導体
パターン１〜４の導体損の増加が抑えられ、小型化に伴
うＱ値の低下も防止することができる。さらに、ライン
間絶縁層１４の厚みｔ１と、スパイラル溝１３の溝幅ｗ
１との比を１以下に設定することにより、コイル導体パ
ターン１〜４の寸法精度を向上させることができ、イン
ダクタンス値の偏差も小さくなる。According to the first embodiment, each of the coil conductor patterns 1 to 4 is formed in the spiral groove 13 of the inter-line insulating layer 14 with its upper part protruding from the inter-line insulating layer 14. The coil conductor patterns 1 to 4 can have a height equal to or higher than the resolution limit in the depth direction of the negative photosensitive conductive material 16 forming the same, thereby obtaining a multilayer spiral inductor having a high aspect ratio of 1 or more. Can be. As a result, the DC resistance of the coil conductor patterns 1 to 4 decreases, and even if the inductance value is increased by increasing the number of turns of the coil conductor patterns 1 to 4, the conductor loss of the coil conductor patterns 1 to 4 increases. It is possible to suppress the occurrence of a decrease in the Q value.
Further, even if the multilayer spiral inductor 6 is miniaturized and the width of the coil conductor patterns 1 to 4 is reduced, an increase in the conductor loss of the coil conductor patterns 1 to 4 is suppressed, and the Q value decreases with the miniaturization. Can be prevented. Further, the thickness t1 of the inter-line insulating layer 14 and the groove width w of the spiral groove 13
By setting the ratio to 1 or less, the dimensional accuracy of the coil conductor patterns 1 to 4 can be improved, and the deviation of the inductance value can be reduced.
【００２２】［第２実施形態］第２実施形態は、ライン
間絶縁層１４や層間絶縁層１８の材料としてネガ型感光
性絶縁材料を用い、コイル導体パターン１〜４の材料と
してポジ型感光性導電材料を用い、かつ、フォトマスク
としてポジフィルムを用いてインダクタを製造した場合
について説明する。[Second Embodiment] In the second embodiment, a negative photosensitive insulating material is used as the material of the inter-line insulating layer 14 and the interlayer insulating layer 18, and a positive photosensitive insulating material is used as the material of the coil conductor patterns 1-4. A case where an inductor is manufactured using a conductive material and a positive film as a photomask will be described.
【００２３】セラミック基板１１上にネガ型感光性絶縁
材料を膜状に付与する。次に、該ネガ型感光性絶縁材料
を、コイル導体パターン１に対応する光遮光部分を有す
るフォトマスク（ポジフィルム）を通して露光した後、
現像してネガ型感光性絶縁材料の未露光部分を除去し、
スパイラル溝１３を有するコイル導体パターン１のライ
ン間絶縁層１４を形成する。A negative photosensitive insulating material is applied on the ceramic substrate 11 in the form of a film. Next, after exposing the negative photosensitive insulating material through a photomask (positive film) having a light shielding portion corresponding to the coil conductor pattern 1,
Develop to remove unexposed parts of the negative photosensitive insulating material,
The inter-line insulating layer 14 of the coil conductor pattern 1 having the spiral groove 13 is formed.
【００２４】次に、ライン間絶縁層１４上に、スパイラ
ル溝１３にも充填されるように、ポジ型感光性導電材料
を膜状に付与する。次に、該ポジ型感光性導電材料を、
前記フォトマスク（ポジフィルム）を通して露光した
後、現像してポジ型感光性導電材料の露光部分を除去
し、スパイラル溝１３の位置にコイル導体パターン１を
形成する。同様にして、層間絶縁層１８を形成する。以
下、順次、ライン間絶縁層１４の形成工程と、コイル導
体パターン２〜４の形成工程及び層間絶縁層１８の形成
工程を所定回数繰り返すことによって、多層スパイラル
インダクタ６を得ることができる。Next, a positive photosensitive conductive material is applied on the inter-line insulating layer 14 so as to fill the spiral groove 13. Next, the positive photosensitive conductive material is
After exposure through the photomask (positive film), development is performed to remove the exposed portion of the positive photosensitive conductive material, and the coil conductor pattern 1 is formed at the position of the spiral groove 13. Similarly, an interlayer insulating layer 18 is formed. Hereinafter, the multilayer spiral inductor 6 can be obtained by sequentially repeating the step of forming the inter-line insulating layer 14, the step of forming the coil conductor patterns 2 to 4, and the step of forming the interlayer insulating layer 18 a predetermined number of times.
【００２５】［他の実施形態］なお、本発明は、前記実
施形態に限定されるものではなく、本発明の要旨の範囲
内で種々に変更することができる。例えば、ライン間絶
縁層１４や層間絶縁層１８の材料としては、感光性絶縁
材料の他に、非感光性絶縁ペーストを用いてもよい。こ
の場合、絶縁ペーストを印刷等の手法により膜状に形成
した後、周知のフォトリソグラフィの技術（レジスト膜
塗布、露光、レジスト膜現像、絶縁ペーストエッチン
グ、レジスト膜剥離）等を用いてライン間絶縁層１４や
層間絶縁層１８を形成する。また、コイル導体パターン
１〜４の材料としては、感光性導電材料の他に、非感光
性導電材料を用いてもよい。この場合、導電材料を印刷
やスパッタリング、蒸着等の手法により膜状に形成した
後、フォトリソグラフィの技術等を用いてコイル導体パ
ターン１〜４を形成する。[Other Embodiments] The present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the present invention. For example, a non-photosensitive insulating paste may be used as the material of the inter-line insulating layer 14 and the interlayer insulating layer 18 in addition to the photosensitive insulating material. In this case, after the insulating paste is formed into a film by a method such as printing, the line-to-line insulation is performed by using a well-known photolithography technique (resist film coating, exposure, resist film development, insulating paste etching, resist film peeling) and the like. The layer 14 and the interlayer insulating layer 18 are formed. As the material of the coil conductor patterns 1 to 4, a non-photosensitive conductive material may be used in addition to the photosensitive conductive material. In this case, after the conductive material is formed into a film by a technique such as printing, sputtering, or vapor deposition, the coil conductor patterns 1 to 4 are formed by using a photolithography technique or the like.
【００２６】また、コイル導体パターンの積層数も４層
に限られるものではなく、１層、２層、３層、あるいは
５層以上であってもよい。さらに、コイル導体パターン
の厚さｔ２と幅ｗ２の比であるアスペクト比は１以上で
ある必要はなく、１より小さい場合であってもよい。The number of layers of the coil conductor pattern is not limited to four, but may be one, two, three, or five or more. Furthermore, the aspect ratio, which is the ratio between the thickness t2 and the width w2 of the coil conductor pattern, does not need to be 1 or more, and may be smaller than 1.
【００２７】[0027]
【発明の効果】以上の説明からも明らかなように、本発
明によれば、導体パターンの各々は、その上部がライン
間絶縁層から突出した状態で、ライン間絶縁層のパター
ン溝に形成されるので、導体パターンは導電材料の深さ
方向の解像限界以上の高さとすることができ、高アスペ
クト比を有する導体パターンを得ることができ、導体パ
ターンの直流抵抗値を小さくできる。さらに、ライン間
絶縁層の膜厚とパターン溝の溝幅との比を１以下に設定
することにより、導体パターンの寸法精度のばらつきが
小さい電子部品を得ることができる。As is apparent from the above description, according to the present invention, each of the conductor patterns is formed in the pattern groove of the inter-line insulating layer with its upper part protruding from the inter-line insulating layer. Therefore, the conductor pattern can have a height higher than the resolution limit in the depth direction of the conductive material, a conductor pattern having a high aspect ratio can be obtained, and the DC resistance value of the conductor pattern can be reduced. Further, by setting the ratio between the film thickness of the inter-line insulating layer and the groove width of the pattern groove to be 1 or less, it is possible to obtain an electronic component with small dimensional accuracy variations of the conductor pattern.
【００２８】また、導体パターンをコイル導体パターン
とすることにより、コイル導体パターンのターン数を多
くしてインダクタンス値を大きくしても、コイル導体パ
ターンの導体損の増加を抑えることができ、Ｑ値の低下
が生じるのを防止することができる。また、インダクタ
の小型化のために、コイル導体パターンの幅を狭くして
も、コイル導体の導体損の増加が抑えられ、小型化に伴
うＱ値の低下も防止することができる。Further, by using a coil conductor pattern as the conductor pattern, even if the number of turns of the coil conductor pattern is increased and the inductance value is increased, an increase in conductor loss of the coil conductor pattern can be suppressed, and the Q value can be reduced. Can be prevented from being reduced. In addition, even if the width of the coil conductor pattern is reduced to reduce the size of the inductor, an increase in the conductor loss of the coil conductor can be suppressed, and a decrease in the Q value associated with the miniaturization can be prevented.
【図１】本発明に係る電子部品の一例の構成を示す斜視
図。FIG. 1 is a perspective view showing a configuration of an example of an electronic component according to the present invention.
【図２】本発明に係る電子部品の製造方法の一実施形態
を示す断面図。FIG. 2 is a sectional view showing one embodiment of a method for manufacturing an electronic component according to the present invention.
【図３】図２に続く製造工程を示す断面図。FIG. 3 is a sectional view showing a manufacturing step following FIG. 2;
【図４】図３に続く製造工程を示す断面図。FIG. 4 is a sectional view showing a manufacturing step following FIG. 3;
【図５】図４に続く製造工程を示す断面図。FIG. 5 is a sectional view showing a manufacturing step following FIG. 4;
【図６】図５に続く製造工程を示す断面図。FIG. 6 is a sectional view showing a manufacturing step following FIG. 5;
【図７】図６に続く製造工程を示す断面図。FIG. 7 is a sectional view showing a manufacturing step following FIG. 6;
【図８】図７に続く製造工程を示す断面図。FIG. 8 is a sectional view showing a manufacturing step following FIG. 7;
【図９】図８に続く製造工程を示す断面図。FIG. 9 is a sectional view showing a manufacturing step following FIG. 8;
【図１０】図９に続く製造工程を示す断面図。FIG. 10 is a sectional view showing a manufacturing step following FIG. 9;
【図１１】図１０に続く製造工程を示す断面図。FIG. 11 is a sectional view showing a manufacturing step following FIG. 10;
【図１２】図１１に続く製造工程を示す断面図。FIG. 12 is a sectional view showing a manufacturing step following FIG. 11;
１〜４…コイル導体パターン ５…ビアホール ５ａ…ビアホール用の孔 ６…多層スパイラルインダクタ １１…セラミック基板 １２…ポジ型感光性絶縁材料 １３…スパイラル溝 １４…ライン間絶縁層 １６…ネガ型感光性絶縁材料 １７…ポジ型感光性絶縁材料 １８…層間絶縁層 ３０，４０，５０…フォトマスク ４１，４１，５１…光透過部分 ３２，４２，５２…光遮光部分 1-4: Coil conductor pattern 5: Via hole 5a: Hole for via hole 6: Multilayer spiral inductor 11: Ceramic substrate 12: Positive photosensitive insulating material 13: Spiral groove 14: Insulation layer between lines 16: Negative photosensitive insulation Material 17 Positive photosensitive insulating material 18 Interlayer insulating layer 30, 40, 50 Photomask 41, 41, 51 Light transmitting portion 32, 42, 52 Light blocking portion
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 3/10 Ｈ０５Ｋ 3/10 Ｅ (72)発明者 天谷 圭司郎 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 爲澤 栄太 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 昭63−15491（ＪＰ，Ａ) 特開 平５−41321（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/02,3/06,3/10 H01F 17/00,41/04 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI H05K 3/10 H05K 3/10 E (72) Inventor Keishiro Amaya 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Murata Co., Ltd. In the factory (72) Inventor Eita Terazawa 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Prefecture Murata Manufacturing Co., Ltd. (56) References JP-A-63-15491 (JP, A) JP-A-5-41321 ( JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3 / 02,3 / 06,3 / 10 H01F 17 / 00,41 / 04
Claims (7)
状に付与し、該ポジ型感光性絶縁材料を導体パターンに
対応する光透過部分を有するフォトマスクを通して露光
し、前記ポジ型感光性絶縁材料の露光部分を除去してパ
ターン溝を有するライン間絶縁層を形成する工程と、 該ライン間絶縁層の上にネガ型感光性導電材料を膜状に
付与し、該ネガ型感光性導電材料を前記フォトマスクを
通して露光し、前記ネガ型感光性導電材料の未露光部分
を除去し、前記パターン溝の位置に導体パターンを形成
する工程と、 を備えたことを特徴とする電子部品の製造方法。1. A method according to claim 1, further comprising: applying a positive photosensitive insulating material in a film shape on an insulating substrate; exposing the positive photosensitive insulating material through a photomask having a light transmitting portion corresponding to a conductive pattern; Removing the exposed portion of the conductive insulating material to form an inter-line insulating layer having a pattern groove; and applying a negative photosensitive conductive material in a film shape on the inter-line insulating layer; Exposing a conductive material through the photomask, removing an unexposed portion of the negative-type photosensitive conductive material, and forming a conductive pattern at the position of the pattern groove. Production method.
状に付与し、該ネガ型感光性絶縁材料を導体パターンに
対応する光遮光部分を有するフォトマスクを通して露光
し、前記ネガ型感光性絶縁材料の未露光部分を除去して
パターン溝を有するライン間絶縁層を形成する工程と、 該ライン間絶縁層の上にポジ型感光性導電材料を膜状に
付与し、該ポジ型感光性導電材料を前記フォトマスクを
通して露光し、前記ポジ型感光性導電材料の露光部分を
除去し、前記パターン溝の位置に導体パターンを形成す
る工程と、 を備えたことを特徴とする電子部品の製造方法。2. A negative photosensitive insulating material is applied on an insulating substrate in the form of a film, and the negative photosensitive insulating material is exposed through a photomask having a light shielding portion corresponding to a conductor pattern. Forming an inter-line insulating layer having a pattern groove by removing an unexposed portion of the conductive insulating material; applying a positive photosensitive conductive material in a film shape on the inter-line insulating layer; Exposing the conductive conductive material through the photomask, removing the exposed portion of the positive photosensitive conductive material, and forming a conductive pattern at the position of the pattern groove. Production method.
ン溝の溝幅との比が１以下であることを特徴とする請求
項１又は請求項２記載の電子部品の製造方法。3. A process according to claim 1 or claim 2 method of manufacturing an electronic component, wherein the ratio of the groove width of the film thickness of the inter-line insulating layer the pattern grooves is 1 or less.
の比が１以上であることを特徴とする請求項１ないし請
求項３記載の電子部品の製造方法。4. The method of claim 1 to claim 3 the method of manufacturing an electronic component, wherein said at ratio between the thickness and the pattern width of the conductor pattern 1 or more.
ビアホールを有する層間絶縁層を形成する工程、ライン
間絶縁層を形成する工程及び導体パターンを形成する工
程を順次繰り返すことを特徴とする請求項１ないし請求
項４記載の電子部品の製造方法。5. The method according to claim 1, wherein a step of forming an interlayer insulating layer having a via hole on the inter-line insulating layer and the conductor pattern, a step of forming the inter-line insulating layer, and a step of forming the conductor pattern are sequentially repeated. claims 1 to 4 method for manufacturing the electronic component according.
であることを特徴とする請求項１ないし請求項５記載の
電子部品の製造方法。6. The method of claim 1 or method of manufacturing an electronic component according to claim 5, wherein said conductive pattern is a coil conductor pattern.
していることを特徴とする請求項１ないし請求項６記載
の電子部品の製造方法。7. A method of manufacturing an electronic component of claim 1 to claim 6, wherein said conductive pattern has a spiral shape.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208157A JP3094993B2 (en) | 1998-07-23 | 1998-07-23 | Electronic component manufacturing method |
| US09/350,038 US6555913B1 (en) | 1998-07-17 | 1999-07-08 | Electronic component having a coil conductor with photosensitive conductive paste |
| US10/269,588 US7160770B2 (en) | 1998-07-17 | 2002-10-12 | Method of manufacturing an electronic component including an inter-line insulating layer and a conductor pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208157A JP3094993B2 (en) | 1998-07-23 | 1998-07-23 | Electronic component manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040633A JP2000040633A (en) | 2000-02-08 |
| JP3094993B2 true JP3094993B2 (en) | 2000-10-03 |
Family
ID=16551607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10208157A Expired - Lifetime JP3094993B2 (en) | 1998-07-17 | 1998-07-23 | Electronic component manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094993B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06285459A (en) * | 1993-04-06 | 1994-10-11 | Nec Corp | Light irradiation apparatus |
| US7496507B2 (en) | 2004-03-31 | 2009-02-24 | Kabushiki Kaisha Toshiba | Digitized audio data reproduction apparatus, and integrated circuit device to output audio signals |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4236021B2 (en) * | 2000-03-24 | 2009-03-11 | Ｔｄｋ株式会社 | Electronic component having humidity detection function and manufacturing method thereof |
| JP3438704B2 (en) * | 2000-07-14 | 2003-08-18 | 株式会社村田製作所 | Conductive pattern and electronic component provided with the conductive pattern |
| JP4366054B2 (en) * | 2001-08-03 | 2009-11-18 | キヤノン株式会社 | Matrix wiring manufacturing method, electron source, and image forming apparatus manufacturing method |
| JP4178259B2 (en) * | 2002-09-02 | 2008-11-12 | 株式会社村田製作所 | Manufacturing method of electronic parts |
| JP4577479B2 (en) * | 2003-04-15 | 2010-11-10 | Ｔｄｋ株式会社 | Sheet forming method having different material parts and sheet having different material parts used for multilayer wiring board formation |
| JP2007128952A (en) * | 2005-11-01 | 2007-05-24 | Hst Kk | Coil body of three-dimensional structure and method of manufacturing same, magnetic sensor and method of manufacturing same |
| JP4613828B2 (en) * | 2006-01-13 | 2011-01-19 | パナソニック株式会社 | 3D circuit board and manufacturing method thereof |
| JP4613847B2 (en) * | 2006-02-02 | 2011-01-19 | パナソニック株式会社 | Three-dimensional wiring manufacturing method and three-dimensional wiring board manufactured by the manufacturing method |
| US8134081B2 (en) | 2006-01-13 | 2012-03-13 | Panasonic Corporation | Three-dimensional circuit board and its manufacturing method |
| JP4613846B2 (en) * | 2006-02-02 | 2011-01-19 | パナソニック株式会社 | 3D circuit board and manufacturing method thereof |
| JP4725373B2 (en) * | 2006-03-14 | 2011-07-13 | パナソニック株式会社 | Manufacturing method of electronic component mounting structure |
| KR20130058340A (en) * | 2011-11-25 | 2013-06-04 | 삼성전기주식회사 | Inductor and method for manufacturing the same |
| JP5928789B2 (en) * | 2012-02-23 | 2016-06-01 | 株式会社村田製作所 | Manufacturing method of ceramic electronic component |
| JP6268466B2 (en) * | 2013-09-29 | 2018-01-31 | 株式会社村田製作所 | Manufacturing method of electronic parts |
| JP6787286B2 (en) * | 2017-09-20 | 2020-11-18 | 株式会社村田製作所 | Manufacturing method of inductor parts |
| JP7014271B2 (en) * | 2020-08-25 | 2022-02-01 | 株式会社村田製作所 | Inductor parts |
-
1998
- 1998-07-23 JP JP10208157A patent/JP3094993B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06285459A (en) * | 1993-04-06 | 1994-10-11 | Nec Corp | Light irradiation apparatus |
| US7496507B2 (en) | 2004-03-31 | 2009-02-24 | Kabushiki Kaisha Toshiba | Digitized audio data reproduction apparatus, and integrated circuit device to output audio signals |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040633A (en) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3094993B2 (en) | Electronic component manufacturing method | |
| US6555913B1 (en) | Electronic component having a coil conductor with photosensitive conductive paste | |
| US10490338B2 (en) | Inductor component and method of manufacturing same | |
| EP1082732B1 (en) | Printed circuit board with a multilayer integral thin-film metal resistor and method therefor | |
| JP2615151B2 (en) | Chip coil and method of manufacturing the same | |
| JP2003158015A (en) | Inductor component and its inductance value adjusting method | |
| US6103134A (en) | Circuit board features with reduced parasitic capacitance and method therefor | |
| JPH07161528A (en) | Thin film element | |
| US6411194B2 (en) | Production method of thin film resistance element formed on printed circuit board, and thin film resistance element employing the method | |
| JP3164068B2 (en) | Electronic component and method of manufacturing the same | |
| JP3000579B2 (en) | Manufacturing method of chip coil | |
| CN109961919B (en) | Laminated inductor component | |
| JP2003007559A (en) | Laminated electronic component and method of manufacturing | |
| JP3166720B2 (en) | Manufacturing method of inductor | |
| KR102393721B1 (en) | high-capacity winding inductor using multi-layer line structure and manufacturing method thereof | |
| JP4577479B2 (en) | Sheet forming method having different material parts and sheet having different material parts used for multilayer wiring board formation | |
| JP4311157B2 (en) | Manufacturing method of substrate for semiconductor device | |
| JP2003330161A (en) | Manufacturing method of electronic part and electronic part using the manufacturing method | |
| JPH09260560A (en) | Lead frame and its manufacturing method | |
| US10477678B1 (en) | Substrate structure and manufacturing method thereof | |
| JP2003059725A (en) | Lr composite component | |
| JPH0945570A (en) | Electronic component and manufacture thereof | |
| JP2002141224A (en) | Coil component and its manufacturing method | |
| CN115411020A (en) | On-chip spiral magnetic core inductor and manufacturing method and batch production method thereof | |
| JPH11121264A (en) | Manufacture of chip-type lc filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |