KR102393721B1 - high-capacity winding inductor using multi-layer line structure and manufacturing method thereof - Google Patents
high-capacity winding inductor using multi-layer line structure and manufacturing method thereof Download PDFInfo
- Publication number
- KR102393721B1 KR102393721B1 KR1020200154901A KR20200154901A KR102393721B1 KR 102393721 B1 KR102393721 B1 KR 102393721B1 KR 1020200154901 A KR1020200154901 A KR 1020200154901A KR 20200154901 A KR20200154901 A KR 20200154901A KR 102393721 B1 KR102393721 B1 KR 102393721B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- conductive vias
- row
- substrate
- conductive
- Prior art date
Links
- 238000004804 winding Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 16
- 239000000945 filler Substances 0.000 claims description 14
- 239000006089 photosensitive glass Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
본 발명은 다층 배선 구조를 이용한 고용량 권선 인덕터 및 그 제조방법에 관한 것이다.The present invention relates to a high-capacity winding inductor using a multilayer wiring structure and a method for manufacturing the same.
인덕터는 캐패시터, 저항과 함께 다양한 회로를 구성하는 수동 소자이다. 통신분야에서 통신 디바이스의 최적화 및 소형화를 위한 노력으로, 수동 소자의 소형화 및 집적화를 위한 기술이 발전되고 있다. 수동 소자는 통신 회로의 작동에 필수적인 역할을 담당하고, 따라서 이러한 수동 소자의 크기를 감소시키고 성능 및 제조 효율을 향상시키는 것은 중요하다. An inductor is a passive element that composes various circuits along with capacitors and resistors. In the communication field, as an effort for optimization and miniaturization of communication devices, technologies for miniaturization and integration of passive elements are being developed. Passive elements play an essential role in the operation of communication circuits, and therefore, it is important to reduce the size of these passive elements and improve their performance and manufacturing efficiency.
최초의 인덕터는 와이어를 직접 감는 형태로 제작되었다. 최근 반도체 제조기술의 발달에 힘입어 반도체 기판 상에 평면으로 형성되는 스파이럴(spiral) 구조나, 스파이럴 구조의 인덕터를 적층하는 형태의 3차원 스파이럴 구조 등 다양한 인턱터 구조가 개발되었다. 인덕터의 구조는 라인을 감는 턴(turn)수를 증가시키고, 더 미세한 라인을 이용하여 집적성을 향상시키는 방향으로 발전해 왔다.The first inductors were manufactured in the form of winding a wire directly. Recently, with the development of semiconductor manufacturing technology, various inductor structures such as a spiral structure formed in a plane on a semiconductor substrate or a three-dimensional spiral structure in which inductors having a spiral structure are stacked have been developed. The structure of the inductor has been developed in the direction of increasing the number of turns winding the line and improving the integration by using a finer line.
본 발명의 일실시예에 따른 목적은, 기판의 양면에 다층 배선 구조를 형성하여 라인 사이의 간격이 최소화되거나 라인이 중첩된 인덕터 구조 및 그 제조방법을 제공하는 것이다.It is an object of the present invention to provide an inductor structure in which a distance between lines is minimized or in which lines are overlapped by forming a multilayer wiring structure on both surfaces of a substrate, and a method of manufacturing the same.
본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터는, 기판의 제1 면에서 제2 면까지 관통 형성되어 전기신호를 전달하는 복수의 전도성 비아, 상기 기판의 제1 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제1 내측패턴, 상기 기판의 제1 면으로부터 상기 제1 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제1 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제1 외측패턴, 상기 기판의 제2 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제2 내측패턴, 및 상기 기판의 제2 면으로부터 상기 제2 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제2 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제2 외측패턴을 포함하고, 상기 복수의 전도성 비아, 제1 내측패턴, 제2 내측패턴, 제1 외측패턴, 제2 외측패턴이 연결되어 하나 이상의 솔레노이드 구조를 형성할 수 있다. A high-capacity winding inductor using a multilayer wiring structure according to an embodiment of the present invention includes a plurality of conductive vias that are formed through from a first surface to a second surface of a substrate to transmit electrical signals, and are formed on the first surface of the substrate. a plurality of first inner patterns connecting two of the plurality of conductive vias, two of which are formed farther than the first inner pattern from the first surface of the substrate and to which the first inner pattern is not connected among the plurality of conductive vias a plurality of first outer patterns for connecting, a plurality of second inner patterns formed on the second surface of the substrate and connecting two of the plurality of conductive vias, and a plurality of second inner patterns formed on the second surface of the substrate, and farther than the second inner pattern from the second surface of the substrate a plurality of second outer patterns formed and connecting two of the plurality of conductive vias to which the second inner pattern is not connected, the plurality of conductive vias, the first inner pattern, the second inner pattern, and the first outer pattern The pattern and the second outer pattern may be connected to form one or more solenoid structures.
또한, 제1 내측패턴들 사이의 간격은 제1 외측패턴의 폭과 동일하게 형성되고, 제1 외측패턴들 사이의 간격은 제1 내측패턴의 폭과 동일하게 형성되며, 제2 내측패턴들 사이의 간격은 제2 외측패턴의 폭과 동일하게 형성되고, 제2 외측패턴들 사이의 간격은 제2 내측패턴의 폭과 동일하게 형성될 수 있다. In addition, the interval between the first inner patterns is formed equal to the width of the first outer pattern, the interval between the first outer patterns is formed equal to the width of the first inner pattern, and between the second inner patterns An interval of may be formed equal to the width of the second outer pattern, and the interval between the second outer patterns may be formed equal to the width of the second inner pattern.
또한, 상기 기판의 제1 면 상에 상기 제1 내측패턴을 커버하도록 형성되고 상기 제1 내측패턴이 연결하지 않은 상기 전도성 비아를 노출하는 오프닝이 형성된 제1 절연층, 상기 기판의 제2 면 상에 상기 제2 내측패턴을 커버하도록 형성되고, 상기 제2 내측패턴이 연결하지 않은 상기 전도성 비아를 노출하는 오프닝이 형성된 제2 절연층을 더 포함하며, 상기 제1 외측패턴은 상기 제1 절연층 상에 형성되고 상기 오프닝을 통해 상기 전도성 비아에 연결되고, 상기 제2 외측패턴은 상기 제2 절연층 상에 형성되고 상기 오프닝을 통해 상기 전도성 비아에 연결될 수 있다. In addition, a first insulating layer formed on the first surface of the substrate to cover the first inner pattern and having an opening exposing the conductive via to which the first inner pattern is not connected is formed, on the second surface of the substrate and a second insulating layer formed to cover the second inner pattern and having an opening exposing the conductive via to which the second inner pattern is not connected, wherein the first outer pattern includes the first insulating layer formed on the upper surface and connected to the conductive via through the opening, the second outer pattern may be formed on the second insulating layer and connected to the conductive via through the opening.
또한, 상기 제1 면 상에 형성되며 상기 제1 내측패턴이 연결하지 않은 상기 전도성 비아에 연결되는 제1 연결패턴, 및 상기 제2 면 상에 형성되며 상기 제2 내측패턴이 연결하지 않은 상기 전도성 비아에 연결되는 제2 연결패턴을 더 포함하고, 상기 오프닝은 상기 제1 연결패턴 또는 제2 연결패턴을 노출하도록 형성되며, 상기 제1 외측패턴은 상기 오프닝을 통해 상기 제1 연결패턴에 연결되고, 상기 제2 외측패턴은 상기 오프닝을 통해 상기 제2 연결패턴에 연결될 수 있다. In addition, a first connection pattern formed on the first surface and connected to the conductive via to which the first inner pattern is not connected, and the conductive pattern formed on the second surface and not connected to the second inner pattern It further includes a second connection pattern connected to the via, the opening is formed to expose the first connection pattern or the second connection pattern, the first outer pattern is connected to the first connection pattern through the opening, , the second outer pattern may be connected to the second connection pattern through the opening.
또한, 상기 복수의 전도성 비아는 상기 기판에 형성된 비아홀의 내측면에 도전재가 층으로 형성되고, 상기 도전재의 층의 내부에 충진재가 충진되어 형성되거나, 상기 복수의 전도성 비아는 상기 기판에 형성된 비아홀의 내부에 도전재가 충진되어 형성될 수 있다. In addition, the plurality of conductive vias are formed by forming a conductive material as a layer on the inner surface of the via hole formed in the substrate and filling the inside of the conductive material layer with a filler, or the plurality of conductive vias is a via hole formed in the substrate. It may be formed by filling the inside of the conductive material.
또한, 상기 복수의 전도성 비아는 제1 열과 제2 열로 배치되며, 제1 내측패턴은 제1 열의 제1 전도성 비아와 제2 열의 제1 전도성 비아를 연결하고, 제2 내측패턴은 제2 열의 제1 전도성 비아와 제1 열의 제2 전도성 비아를 연결하고, 제1 외측패턴은 제1 열의 제2 전도성 비아와 제2 열의 제2 전도성 비아를 연결하고, 제2 외측패턴은 제2 열의 제2 전도성 비아와 제1 열의 제3 전도성 비아를 연결하는 순서로 솔레노이드 구조를 형성할 수 있다. In addition, the plurality of conductive vias are arranged in a first row and a second row, a first inner pattern connects the first conductive vias in the first row and the first conductive vias in the second row, and the second inner pattern connects the first conductive vias in the second row The first conductive via and the second conductive via in the first row are connected, the first outer pattern connects the second conductive via in the first row and the second conductive via in the second row, and the second outer pattern connects the second conductive via in the second row The solenoid structure may be formed in the order of connecting the via and the third conductive via in the first row.
또한, 상기 복수의 전도성 비아는 제1 열과 제2 열로 배치되며, 제1 내측패턴은 제1 열의 제1 전도성 비아와 제2 열의 제1 전도성 비아를 연결하고, 제2 내측패턴은 제2 열의 제1 전도성 비아와 제1 열의 제3 전도성 비아를 연결하는 순서로 제1 솔레노이드 구조를 형성하고, 제1 외측패턴은 제1 열의 제2 전도성 비아와 제2 열의 제2 전도성 비아를 연결하고, 제2 외측패턴은 제2 열의 제2 전도성 비아와 제1 열의 제4 전도성 비아를 연결하는 순서로 제2 솔레노이드 구조를 형성하고, 상기 제1 솔레노이드 구조와 제2 솔레노이드 구조의 중심은 동일한 선상에 위치하여 트랜스포머 구조를 형성할 수 있다. In addition, the plurality of conductive vias are arranged in a first row and a second row, a first inner pattern connects the first conductive vias in the first row and the first conductive vias in the second row, and the second inner pattern connects the first conductive vias in the second row A first solenoid structure is formed in the order of connecting the first conductive via and the third conductive via in the first row, and the first outer pattern connects the second conductive via in the first row and the second conductive via in the second row, and The outer pattern forms a second solenoid structure in the order of connecting the second conductive vias in the second row and the fourth conductive vias in the first row, and the centers of the first solenoid structure and the second solenoid structure are located on the same line, so that the transformer structure can be formed.
또한, 상기 복수의 전도성 비아는 제1 열과 제2 열로 배치되며, 상기 제1 열과 제2 열의 전도성 비아는 지그재그로 배치되고, 제1 내측패턴은 제1 열의 제1 전도성 비아와 제2 열의 제2 전도성 비아를 연결하고, 제2 내측패턴은 제2 열의 제2 전도성 비아와 제1 열의 제3 전도성 비아를 연결하는 순서로 내측 솔레노이드 구조를 형성하고, 제1 외측패턴은 제2 열의 제1 전도성 비아와 제1 열의 제2 전도성 비아를 연결하고, 제2 외측패턴은 제1 열의 제2 전도성 비아와 제2 열의 제3 전도성 비아를 연결하는 순서로 외측 솔레노이드 구조를 형성하고, 상기 내측 솔레노이드 구조와 외측 솔레노이드 구조의 중심은 동일한 선상에 위치하며, 상기 내측 솔레노이드 구조의 일단과 상기 외측 솔레노이드 구조의 일단이 연결되어 단자가 일측에 위치하는 하나의 솔레노이드를 형성할 수 있다. In addition, the plurality of conductive vias are arranged in a first row and a second row, the conductive vias in the first row and the second row are arranged in a zigzag manner, and the first inner pattern includes the first conductive vias in the first row and the second row in the second row. The conductive vias are connected, the second inner pattern forms an inner solenoid structure in the order of connecting the second conductive vias in the second row and the third conductive vias in the first column, and the first outer pattern forms the first conductive vias in the second row and the second conductive via in the first row, and the second outer pattern forms an outer solenoid structure in the order of connecting the second conductive via in the first column and the third conductive via in the second column, and the inner solenoid structure and the outer side The center of the solenoid structure is located on the same line, and one end of the inner solenoid structure and one end of the outer solenoid structure are connected to form one solenoid having a terminal located on one side.
본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법은, 기판을 준비하는 단계, 상기 기판의 상면에서 하면까지 관통하는 복수의 전도성 비아를 형성하는 단계, 상기 기판의 제1 면에서 상기 복수의 전도성 비아 중 두개를 연결하는 복수의 제1 내측패턴을 형성하는 단계, 상기 기판의 제2 면에서 상기 복수의 전도성 비아 중 두개를 연결하는 복수의 제2 내측패턴을 형성하는 단계, 상기 제1 내측패턴을 커버하도록 상기 기판의 제1 면 상에 제1 절연층을 형성하고, 상기 제1 절연층에 상기 복수의 전도성 비아 중에서 상기 제1 내측패턴이 연결하지 않는 전도성 비아를 노출하는 오프닝을 형성하는 제1 절연층 형성단계, 상기 제2 내측패턴을 커버하도록 상기 기판의 제2 면 상에 제2 절연층을 형성하고, 상기 제2 절연층에 상기 복수의 전도성 비아 중에서 상기 제2 내측패턴이 연결하지 않는 전도성 비아를 노출하는 오프닝을 형성하는 제2 절연층 형성단계, 상기 제1 절연층에 형성된 오프닝을 통해 상기 복수의 전도성 비아 중에서 상기 제1 내측패턴이 연결하지 않는 두개를 연결하는 제1 외측패턴을 형성하는 단계, 및 상기 제2 절연층에 형성된 오프닝을 통해 상기 복수의 전도성 비아 중에서 상기 제2 내측패턴이 연결하지 않는 두개를 연결하는 제2 외측패턴을 형성하는 단계를 포함할 수 있다. A method of manufacturing a high-capacity winding inductor using a multilayer wiring structure according to an embodiment of the present invention includes the steps of preparing a substrate, forming a plurality of conductive vias penetrating from an upper surface to a lower surface of the substrate, and a first surface of the substrate forming a plurality of first inner patterns connecting two of the plurality of conductive vias, forming a plurality of second inner patterns connecting two of the plurality of conductive vias on a second surface of the substrate; forming a first insulating layer on the first surface of the substrate to cover the first inner pattern, and exposing a conductive via to which the first inner pattern is not connected among the plurality of conductive vias in the first insulating layer A first insulating layer forming step of forming an opening, forming a second insulating layer on a second surface of the substrate to cover the second inner pattern, and forming the second insulating layer among the plurality of conductive vias in the second insulating layer A second insulating layer forming step of forming an opening exposing a conductive via to which the inner pattern is not connected, and connecting two of the plurality of conductive vias to which the first inner pattern is not connected through the opening formed in the first insulating layer and forming a second outer pattern connecting two of the plurality of conductive vias to which the second inner pattern is not connected through an opening formed in the second insulating layer. can do.
또한, 상기 제1 내측패턴을 형성하는 단계는 상기 제1 내측패턴이 형성되지 않은 상기 복수의 전도성 비아와 연결되는 제1 연결패턴을 더 형성하고, 상기 제2 내측패턴을 형성하는 단계는 상기 제2 내측패턴이 형성되지 않은 상기 복수의 전도성 비아와 연결되는 제2 연결패턴을 더 형성하며, 상기 제1 절연층을 형성하는 단계는 상기 제1 연결패턴을 노출하도록 오프닝을 형성하고, 상기 제2 절연층을 형성하는 단계는 상기 제2 연결패턴을 노출하도록 오프닝을 형성하며, 상기 제1 외측패턴을 형성하는 단계는 상기 제1 절연층에 형성된 오프닝을 통해 두개의 제1 연결패턴을 연결하는 제1 외측패턴을 형성하고, 상기 제2 외측패턴을 형성하는 단계는 상기 제2 절연층에 형성된 오프닝을 통해 두개의 제2 연결패턴을 연결하는 제2 외측패턴을 형성할 수 있다. In addition, the forming of the first inner pattern further includes forming a first connection pattern connected to the plurality of conductive vias on which the first inner pattern is not formed, and the forming of the second inner pattern includes the second inner pattern. 2 Further forming a second connection pattern connected to the plurality of conductive vias on which an inner pattern is not formed, and forming the first insulating layer includes forming an opening to expose the first connection pattern, and The forming of the insulating layer forms an opening to expose the second connection pattern, and the forming of the first outer pattern is a first method for connecting the two first connection patterns through the opening formed in the first insulating layer. The forming of the first outer pattern and the forming of the second outer pattern may include forming a second outer pattern connecting the two second connection patterns through an opening formed in the second insulating layer.
또한, 상기 전도성 비아를 형성하는 단계는 상기 기판에 비아홀을 형성하는 단계, 및 상기 비아홀의 내부에 도전재를 충진하는 단계를 포함할 수 있다. Also, the forming of the conductive via may include forming a via hole in the substrate, and filling the via hole with a conductive material.
또한, 상기 전도성 비아를 형성하는 단계는 상기 기판에 비아홀을 형성하는 단계, 상기 비아홀의 내측면에 도전재를 층으로 형성하는 단계, 및 상기 도전재의 층의 내부에 충진재를 충진하는 단계를 포함할 수 있다. In addition, the forming of the conductive via may include forming a via hole in the substrate, forming a conductive material as a layer on the inner surface of the via hole, and filling the inside of the conductive material layer with a filler. can
또한, 상기 기판은 감광성 글라스 재질로 형성되고, 상기 비아홀을 형성하는 단계는 상기 기판에 비아홀이 형성될 영역에 노광과 열처리를 수행하여 노광된 부분의 조성을 변화시키는 단계, 및 상기 기판을 식각하여 상기 노광된 부분을 제거하여 비아홀을 형성하는 단계를 포함할 수 있다. In addition, the substrate is formed of a photosensitive glass material, and the step of forming the via hole includes changing the composition of the exposed portion by performing exposure and heat treatment on an area where the via hole is to be formed on the substrate, and etching the substrate to It may include removing the exposed portion to form a via hole.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in the present specification and claims should not be construed in a conventional and dictionary meaning, and the inventor may properly define the concept of a term to describe his invention in the best way. Based on the principle that there is, it should be interpreted as meaning and concept consistent with the technical idea of the present invention.
본 발명의 일실시예에 따르면, 기판의 양면에 다층 배선 구조를 형성하여 미세 배선 공정을 적용하지 않더라도 라인 사이의 간격을 최소화하거나 라인이 중첩된 인덕터를 제공할 수 있다. According to an embodiment of the present invention, by forming a multi-layered wiring structure on both sides of a substrate, it is possible to minimize the spacing between lines or provide an inductor in which lines are overlapped even if a fine wiring process is not applied.
도 1은 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터를 나타낸 도면이다.
도 2의 (a)는 도 1에 도시된 고용량 권선 인덕터의 평면도이고, (b)는 도 1에 도시된 고용량 권선 인덕터의 저면도이다.
도 3은 도 1의 A-A'에 따른 단면도이다.
도 4는 본 발명의 일실시예에 따라 연결패턴이 생략된 다층 배선 구조를 이용한 고용량 권선 인덕터의 단면도이다.
도 5는 본 발명의 일실시예에 따라 트랜스포머 구조를 이루는 다층 배선 구조를 이용한 고용량 권선 인덕터의 단면도이다.
도 6은 도 5에서 제1 솔레노이드 구조와 제2 솔레노이드 구조를 분리하여 도시한 평면도이다.
도 7은 본 발명의 일실시예에 따라 이중 솔레노이드 구조를 이루는 다층 배선 구조를 이용한 고용량 권선 인덕터를 나타낸 도면이다.
도 8은 도 7에 도시된 고용량 권선 인덕터의 평면도이다.
도 9는 도 7에 도시된 고용량 권선 인덕터의 저면도이다.
도 10은 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법의 각 단계를 나타낸 도면이다.
도 11은 본 발명의 일실시예에 따라 연결패턴이 부가된 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법의 각 단계를 나타낸 도면이다. 1 is a view showing a high-capacity winding inductor using a multi-layer wiring structure according to an embodiment of the present invention.
FIG. 2A is a plan view of the high-capacity wound inductor shown in FIG. 1 , and (b) is a bottom view of the high-capacity wound inductor shown in FIG. 1 .
3 is a cross-sectional view taken along line A-A' of FIG. 1 .
4 is a cross-sectional view of a high-capacity winding inductor using a multi-layer wiring structure in which a connection pattern is omitted according to an embodiment of the present invention.
5 is a cross-sectional view of a high-capacity winding inductor using a multi-layer wiring structure forming a transformer structure according to an embodiment of the present invention.
6 is a plan view showing the first solenoid structure and the second solenoid structure in FIG. 5 separated.
7 is a diagram illustrating a high-capacity winding inductor using a multi-layer wiring structure forming a double solenoid structure according to an embodiment of the present invention.
8 is a plan view of the high-capacity wound inductor shown in FIG. 7 .
9 is a bottom view of the high-capacity winding inductor shown in FIG. 7 .
10 is a view showing each step of a method of manufacturing a high-capacity winding inductor using a multilayer wiring structure according to an embodiment of the present invention.
11 is a view showing each step of a method of manufacturing a high-capacity winding inductor using a multilayer wiring structure to which a connection pattern is added according to an embodiment of the present invention.
본 발명의 일실시예의 목적, 장점, 및 특징들은 첨부된 도면들과 연관되는 이하의 일실시예의 설명들에 의해 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "타면", "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 용어들에 의해 제한되는 것은 아니다. "연결된다"거나 "연결한다" 라는 표현은 두 구성 사이에 다른 구성을 통해 전기적 또는 물리적으로 연결되는 구조를 포함할 수 있다. 예를 들어, 제1 구성이 제2 구성과 연결된다는 표현은 제1 구성이 제3 구성에 연결되고 제3 구성이 제2 구성에 연결되는 구조를 포함할 수 있다. 이하, 본 발명의 일실시예를 설명함에 있어서, 본 발명의 일실시예의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다. The objects, advantages, and features of one embodiment of the present invention will become more apparent from the following description of one embodiment taken in conjunction with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that only the same components are given the same number as possible even though they are indicated on different drawings. In addition, terms such as "one side", "other side", "first", "second" are used to distinguish one component from another component, and the component is not limited by the terms. . The expression “connected” or “connected” may include a structure electrically or physically connected between two components through another component. For example, the expression that the first configuration is coupled to the second configuration may include structures in which the first configuration is coupled to the third configuration and the third configuration is coupled to the second configuration. Hereinafter, in describing an embodiment of the present invention, detailed descriptions of related known technologies that may unnecessarily obscure the gist of an embodiment of the present invention will be omitted.
이하, 첨부된 도면을 참조하여, 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)를 나타낸 도면이다. 도 2의 (a)는 도 1에 도시된 고용량 권선 인덕터(10)의 평면도이고, (b)는 도 1에 도시된 고용량 권선 인덕터(10)의 저면도이다. 도 3은 도 1의 A-A'에 따른 단면도이다. 도 1, 도 2, 도 3을 참조하여 본 발명의 일실시예를 설명한다. 도 1, 도 2에서 기판(100)은 생략하여 도시하였다. 도 3에 기판(100)이 도시되어 있다.1 is a view showing a high-
본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)는, 기판(100)의 제1 면(100a)에서 제2 면(100b)까지 관통 형성되어 전기신호를 전달하는 복수의 전도성 비아(110), 기판(100)의 제1 면(100a)에 형성되고 복수의 전도성 비아(110) 중에서 두개를 연결하는 복수의 제1 내측패턴(120a), 기판(100)의 제1 면(100a)으로부터 제1 내측패턴(120a)보다 멀리 형성되고 복수의 전도성 비아(110) 중에서 제1 내측패턴(120a)이 연결하지 않은 두개를 연결하는 복수의 제1 외측패턴(130a), 기판(100)의 제2 면(100b)에 형성되고 복수의 전도성 비아(110) 중에서 두개를 연결하는 복수의 제2 내측패턴(120b), 및 기판(100)의 제2 면(100b)으로부터 제2 내측패턴(120b)보다 멀리 형성되고 복수의 전도성 비아(110) 중에서 제2 내측패턴(120b)이 연결하지 않은 두개를 연결하는 복수의 제2 외측패턴(130b)을 포함할 수 있고, 복수의 전도성 비아(110), 제1 내측패턴(120a), 제2 내측패턴(120b), 제1 외측패턴(130a), 제2 외측패턴(130b)이 연결되어 하나 이상의 솔레노이드 구조를 형성할 수 있다. A high-
그리고, 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)는, 기판(100)의 제1 면(100a) 상에 제1 내측패턴(120a)을 커버하도록 형성되고 제1 내측패턴(120a)이 연결하지 않은 전도성 비아(110)를 노출하는 오프닝(151)이 형성된 제1 절연층(150a), 기판(100)의 제2 면(100b) 상에 제2 내측패턴(120b)을 커버하도록 형성되고 제2 내측패턴(120b)이 연결하지 않은 전도성 비아(110)를 노출하는 오프닝(151)이 형성된 제2 절연층(150b)을 더 포함할 수 있고, 제1 외측패턴(130a)은 제1 절연층(150a) 상에 형성되고 오프닝(151)을 통해 전도성 비아(110)에 연결되고, 제2 외측패턴(130b)은 제2 절연층(150b) 상에 형성되고 오프닝(151)을 통해 전도성 비아(110)에 연결될 수 있다. In addition, the high-
기판(100)은 감광성 유리(photosensitive glass) 재질로 형성될 수 있다. 감광성 유리 재질은 자외선을 조사하고 가열 처리를 수행하면 자외선을 조사받은 부분이 결정화된다. 감광성 유리의 결정화된 부분은 결정화되지 않은 다른 부분에 비하여 에칭속도가 월등히 빠르다. 본 발명은 감광성 유리 재질의 기판(100)을 이용하므로, 기판(100)에 전도성 비아(110)를 형성함에 있어서 단차비가 높은 전도성 비아(110)를 형성할 수 있다. 여기에서 단차비는 전도성 비아(110)의 높이를 전도성 비아(100)의 직경으로 나눈 값이다. The
기판(100)은 제1 면(100a)과 제1 면(100a)에 반대되는 제2 면(100b)을 포함할 수 있다. 기판(100)의 제1 면(100a)과 제2 면(100b)은 상면과 하면으로 표현할 수도 있다. The
전도성 비아(110)는 기판(100)의 제1 면(100a)에서 제2 면(100b)까지 관통하도록 형성된다. 전도성 비아(110)는 기판(100)에 복수개 형성될 수 있다. 전도성 비아(110)는 기판(100)의 제1 면(100a)과 제2 면(100b) 사이에서 전기신호를 전달할 수 있다. 전도성 비아(110)는 전기신호를 전달하는 라인(Line)이다. 본 명세서에서, 기판(100)의 제1 면(100a) 방향의 전도성 비아(110)의 끝단을 제1 단(110x)이라 하고, 기판(100)의 제2 면(100b) 방향의 전도성 비아(110)의 끝단을 제2 단(110y)이라 한다. 전도성 비아(110)는 기판(100)에 형성된 비아홀(111)의 내부에 전기전도성을 갖는 재질을 포함하는 구조로 형성될 수 있다. 전도성 비아(110)는 제1 열(R1)과 제2 열(R2)로 배치될 수 있다. 제1 열(R1)에 배치된 복수의 전도성 비아(110)는 동일한 간격으로 배치될 수 있다. 동일하게, 제2 열(R2)에 배치된 복수의 전도성 비아(110)는 동일한 간격으로 배치될 수 있다. 제1 열(R1)의 복수의 전도성 비아(110)와 제2 열(R2)의 복수의 전도성 비아(110)는 서로 마주보도록 배치될 수 있다. 또는, 제1 열(R1)의 복수의 전도성 비아(110)와 제2 열(R2)의 복수의 전도성 비아(110)는 엇갈리게 배치될 수 있다. 제1 열(R1)의 전도성 비아(110)들과 제2 열(R2)의 전도성 비아(110)들은 서로 평행하게 배치될 수 있다. The conductive via 110 is formed to penetrate from the
제1 내측패턴(120a)은 기판(100)의 제1 면(100a)에 형성된다. 제2 내측패턴(120b)은 기판(100)의 제2 면(100b)에 형성된다. 기판(100)의 제1 면(100a)에는 복수의 제1 내측패턴(120a)이 형성된다. 기판(100)의 제2 면(100b)에는 복수의 제2 내측패턴(120b)이 형성된다. 제1 내측패턴(120a)과 제2 내측패턴(120b)은 전기전도성을 갖는 재질로 형성될 수 있다. 제1 내측패턴(120a)과 제2 내측패턴(120b)은 구리(Cu), 은(Ag), 알루미늄(Al) 등의 금속이나, 전기전도성을 갖는 고분자 화합물이나, 전기전도성을 갖는 합금 등으로 형성될 수 있다. The first
제1 내측패턴(120a)과 제2 내측패턴(120b)은 기판(100)에 형성된 복수의 전도성 비아(110)들 중에서 두개를 연결할 수 있다. 제1 내측패턴(120a)과 제2 내측패턴(120b)은 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)를 연결할 수 있다. 제1 내측패턴(120a)은 전도성 비아(110)의 제1 단(110x)과 연결된다. 제2 내측패턴(120b)은 전도성 비아(110)의 제2 단(110y)과 연결된다. 제1 내측패턴(120a)과 제2 내측패턴(120b)은 전도성 비아(110)를 연결하여 전기신호를 전달하는 라인(Line)이다. 복수의 제1 내측패턴(120a)은 기판(100)의 제1 면(100a)으로부터 동일한 거리에 형성된다. 복수의 제1 내측패턴(120a)이 형성되는 위치는 제1 내측레벨(120La)로 지칭할 수 있다. 제1 내측레벨(120La)은 기판(100)의 제1 면(100a)으로부터 정해진 거리에 위치한다. 복수의 제2 내측패턴(120b)은 기판(100)의 제2 면(100b)으로부터 동일한 거리에 형성된다. 복수의 제2 내측패턴(120b)이 형성되는 위치는 제2 내측레벨(120Lb)로 지칭할 수 있다. 제2 내측레벨(120Lb)은 기판(100)의 제2 면(100b)으로부터 정해진 거리에 위치한다. 제1 내측레벨(120La)과 기판(100)의 제1 면(100a) 사이의 거리와 제2 내측레벨(120Lb)과 제2 면(100b) 사이의 거리는 동일하거나 다를 수 있다. The first
본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)는, 제1 면(100a) 상에 형성되며 제1 내측패턴(120a)이 연결하지 않은 전도성 비아(110)에 연결되는 제1 연결패턴(140a), 및 제2 면(100b) 상에 형성되며 제2 내측패턴(120b)이 연결하지 않은 전도성 비아(110)에 연결되는 제2 연결패턴(140b)을 더 포함할 수 있다. The high-
제1 연결패턴(140a)은 기판(100)의 제1 면(100a)에서 전도성 비아(110)의 제1 단(110x)에 연결되도록 형성된다. 제1 연결패턴(140a)은 제1 내측패턴(120a)과 동일한 재질로 형성될 수 있다. 제1 연결패턴(140a)은 제1 내측패턴(120a)과 동일한 제1 내측레벨(120La)에 위치할 수 있다. 제2 연결패턴(140b)은 기판(100)의 제2 면(100b)에서 전도성 비아(110)의 제2 단(110y)에 연결되도록 형성된다. 제2 연결패턴(140b)은 제2 내측패턴(120b)과 동일한 재질로 형성될 수 있다. 제2 연결패턴(140b)은 제2 내측패턴(120b)과 동일한 제2 내측레벨(120Lb)에 위치할 수 있다. 제1 연결패턴(140a)은 전도성 비아(110)의 제1 단(110x)과 제1 외측패턴(130a)을 전기적으로 연결한다. 제2 연결패턴(140b)은 전도성 비아(110)의 제2 단(110y)과 제2 외측패턴(130b)을 전기적으로 연결한다. 제1 연결패턴(140a)과 제2 연결패턴(140b)은 전도성 비아(110)의 넓이에 대응하는 넓이로 형성될 수 있다. The
제1 절연층(150a)은 제1 내측패턴(120a)과 제1 연결패턴(140a)을 덮도록 기판(100)의 제1 면(100a)에 형성될 수 있다. 제2 절연층(150b)은 제2 내측패턴(120b)과 제2 연결패턴(140b)을 덮도록 기판(100)의 제2 면(100b)에 형성될 수 있다. 제1 절연층(150a)과 제2 절연층(150b)은 전기전도성을 갖는 재질로 형성될 수 있다. 제1 절연층(150a)과 제2 절연층(150b)에는 오프닝(151)이 형성된다. 오프닝(151)은 제1 절연층(150a) 또는 제2 절연층(150b)의 일부가 제거되는 부분이다. 제1 절연층(150a) 또는 제2 절연층(150b)에 형성되는 오프닝(151)은 제1 연결패턴(140a) 또는 제2 연결패턴(140b)을 노출하도록 형성되며, 제1 외측패턴(130a)은 오프닝(151)을 통해 제1 연결패턴(140a)에 연결되고, 제2 외측패턴(130b)은 오프닝(151)을 통해 제2 연결패턴(140b)에 연결될 수 있다. 제1 절연층(150a)에 형성되는 오프닝(151)은 전도성 비아(110)의 제1 단(110x)에 연결된 제1 연결패턴(140a)을 노출시킬 수 있다. 제2 절연층(150b)에 형성되는 오프닝(151)은 전도성 비아(110)의 제2 단(110y)에 연결된 제2 연결패턴(140b)을 노출시킬 수 있다. The first insulating
제1 외측패턴(130a)은 제1 절연층(150a) 상에 형성된다. 제2 외측패턴(130b)은 제2 절연층(150b) 상에 형성된다. 제1 절연층(150a)에는 복수의 제1 외측패턴(130a)이 형성된다. 기판(100)의 제2 절연층(150b)에는 복수의 제2 외측패턴(130b)이 형성된다. 제1 외측패턴(130a)과 제2 외측패턴(130b)은 전기전도성을 갖는 재질로 형성될 수 있다. 제1 외측패턴(130a)과 제2 외측패턴(130b)은 구리(Cu), 은(Ag), 알루미늄(Al) 등의 금속이나, 전기전도성을 갖는 고분자 화합물이나, 전기전도성을 갖는 합금 등으로 형성될 수 있다. The first
제1 외측패턴(130a)은 기판(100)에 형성된 복수의 전도성 비아(110)들 중에서 제1 내측패턴(120a)이 연결하지 않은 두개를 연결할 수 있다. 제2 외측패턴(130b)은 기판(100)에 형성된 복수의 전도성 비아(110)들 중에서 제2 내측패턴(120b)이 연결하지 않은 두개를 연결할 수 있다. 제1 외측패턴(130a)과 제2 외측패턴(130b)은 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)를 연결할 수 있다. 제1 외측패턴(130a)은 전도성 비아(110)의 제1 단(110x)에 연결된 제1 연결패턴(140a)과 연결될 수 있다. 제2 외측패턴(130b)은 전도성 비아(110)의 제2 단(110y)에 연결된 제2 연결패턴(140b)과 연결될 수 있다. 제1 외측패턴(130a)과 제2 외측패턴(130b)은 전도성 비아(110)를 연결하여 전기신호를 전달하는 라인(Line)이다. 복수의 제1 외측패턴(130a)은 기판(100)의 제1 면(100a)으로부터 동일한 거리에 형성된다. 복수의 제1 외측패턴(130a)이 형성되는 위치는 제1 외측레벨(130La)로 지칭할 수 있다. 제1 외측레벨(130La)은 기판(100)의 제1 면(100a)으로부터 정해진 거리에 위치한다. 제1 외측레벨(130La)은 제1 내측레벨(120La)보다 기판(100)의 제1 면(100a)으로부터 멀리 위치한다. 즉, 제1 외측패턴(130a)은 제1 내측패턴(120a)보다 기판(100)의 제1 면(100a)으로부터 멀리 위치한다. 복수의 제2 외측패턴(130b)은 기판(100)의 제2 면(100b)으로부터 동일한 거리에 형성된다. 복수의 제2 외측패턴(130b)이 형성되는 위치는 제2 외측레벨(130Lb)로 지칭할 수 있다. 제2 외측레벨(130Lb)은 기판(100)의 제2 면(100b)으로부터 정해진 거리에 위치한다. 제2 외측레벨(130Lb)은 제2 내측레벨(120Lb)보다 기판(100)의 제2 면(100b)으로부터 멀리 위치한다. 즉, 제2 외측패턴(130b)은 제2 내측패턴(120b)보다 기판(100)의 제2 면(100b)으로부터 멀리 위치한다. 제1 외측레벨(130La)과 기판(100)의 제1 면(100a) 사이의 거리와 제2 외측레벨(130Lb)과 제2 면(100b) 사이의 거리는 동일하거나 다를 수 있다. The first
제1 내측패턴(120a), 제1 외측패턴(130a), 제2 내측패턴(120b), 제2 외측패턴(130b)은 전도성 비아(110)를 연결하여 전체적으로 하나 이상의 솔레노이드 구조를 형성할 수 있다. 본 명세서에서 제1 내측패턴(120a)과 제2 내측패턴(120b)은 함께 내측패턴이라고 지칭할 수 있고, 제1 외측패턴(130a)과 제2 외측패턴(130b)은 함께 외측패턴이라고 지칭할 수 있다. 내측패턴과 외측패턴과 전도성 비아(110)가 연결되어 형성되는 솔레노이드 구조는 자속의 방향이 기판(100)의 평면 방향과 일치하도록 형성될 수 있다. The first
도 1과 도 2를 참조한다. 도 2의 (a)는 도 1에 도시된 인덕터(10)를 기판(100)의 제1 면(100a)에서 제2 면(100b) 방향으로 바라본 평면도이다. 도 2의 (b)는 도 1에 도시된 인덕터(10)를 기판(100)의 제2 면(100b)에서 제1 면(100a) 방향으로 바라본 저면도이다. 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)에서, 복수의 전도성 비아(110)는 제1 열(R1)과 제2 열(R2)로 배치되며, 제1 내측패턴(120a)은 제1 열(R1)의 제1 전도성 비아(110a)와 제2 열(R2)의 제1 전도성 비아(110a)를 연결하고, 제2 내측패턴(120b)은 제2 열(R2)의 제1 전도성 비아(110a)와 제1 열(R1)의 제2 전도성 비아(110b)를 연결하고, 제1 외측패턴(130a)은 제1 열(R1)의 제2 전도성 비아(110b)와 제2 열(R2)의 제2 전도성 비아(110b)를 연결하고, 제2 외측패턴(130b)은 제2 열(R2)의 제2 전도성 비아(110b)와 제1 열(R1)의 제3 전도성 비아(110c)를 연결하는 순서로 솔레노이드 구조를 형성할 수 있다. 상술한 솔레노이드 구조는 일방향으로 반복 형성될 수 있다. 도 1 및 도 2에 표시된 제1 열(R1)과 제2 열(R2)의 제1 전도성 비아(110a) 내지 제3 전도성 비아(110c)는, 내측패턴, 외측패턴, 전도성 비아(110)로 형성되는 솔레노이드 구조를 설명하기 위하여 예시적으로 순서가 지정된 것이다. 제1 열(R1)의 복수의 전도성 비아(110) 중의 일부를 제1 전도성 비아(110a)에서 순서대로 제3 전도성 비아(110c)로 지칭하고, 제2 열(R2)의 복수의 전도성 비아(110) 중의 일부를 제1 전도성 비아(110a)에서 순서대로 제3 전도성 비아(110c)로 지칭하고, 제1 열(R1)의 제1 전도성 비아(110a)와 제2 열(R2)의 제1 전도성 비아(110a)가 마주보거나 가장 가까이 엇갈리는 위치에 위치하도록 전도성 비아(110)를 지칭할 수 있다. 1 and 2 are referenced. FIG. 2A is a plan view of the
본 발명의 일실시예에 따른 솔레노이드 구조를 다른 표현으로 설명하면, 복수의 전도성 비아(110)는 제1 열(R1)과 제2 열(R2)로 나란히 배치되며, 제1 면(100a) 방향에서 제1 열(R1)의 전도성 비아(110)의 제1 단(110x)과 제2 열(R2)의 전도성 비아(110)의 제1 단(110x)을 연결하는 제1 내측패턴(120a)과 제1 외측패턴(130a)이 번갈아 배치되고, 제2 면(100b) 방향에서 제1 열(R1)의 전도성 비아(110)의 제2 단(110y)과 제2 열(R2)의 전도성 비아(110)의 제2 단(110y)을 연결하는 제2 내측패턴(120b)과 제2 외측패턴(130b)이 번갈아 배치되며, 제1 내측패턴(120a)의 일단과 제2 내측패턴(120b)의 일단이 동일한 전도성 비아(110)에 연결되면 제1 내측패턴(120a)의 타단과 제2 내측패턴(120b)의 타단은 다른 열의 인접한 두개의 비아에 연결되고, 제1 외측패턴(130a)의 일단과 제2 외측패턴(130b)의 일단이 동일한 전도성 비아(110)에 연결되면 제1 외측패턴(130a)의 타단과 제2 외측패턴(130b)의 타단은 다른 열의 인접한 두개의 비아에 연결되어, 제1 내측패턴(120a), 전도성 비아(110), 제2 내측패턴(120b), 전도성 비아(110), 제1 외측패턴(130a), 전도성 비아(110), 제2 외측패턴(130b), 전도성 비아(110)로 연결되는 순서로 하나의 솔레노이드 구조를 형성할 수 있다. If the solenoid structure according to the embodiment of the present invention is described with another expression, the plurality of
제1 내측패턴(120a)과 제1 외측패턴(130a)은 번갈아 배치되면서 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)를 연결할 수 있다. 제2 내측패턴(120b)과 제2 외측패턴(130b)은 번갈아 배치되면서 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)를 연결할 수 있다. 내측패턴이나 외측패턴 중에서 가장 가장자리에 있는 패턴은 단자로 이용될 수 있다. 솔레노이드 구조의 일단의 끝에 위치한 제1 내측패턴(120a)이 제1 단자(161)가 되고, 솔레노이드 구조의 타단의 끝에 위치한 제1 내측패턴(120a)이 제2 단자(162)가 될 수 있다. The first
제1 내측패턴(120a)들 사이의 간격은 제1 외측패턴(130a)의 폭(W2)과 동일하게 형성되고, 제1 외측패턴(130a)들 사이의 간격은 제1 내측패턴(120a)의 폭(W1)과 동일하게 형성되며, 제2 내측패턴(120b)들 사이의 간격은 제2 외측패턴(130b)의 폭(W2)과 동일하게 형성되고, 제2 외측패턴(130b)들 사이의 간격은 제2 내측패턴(120b)의 폭(W1)과 동일하게 형성될 수 있다. 제1 내측패턴(120a)과 제2 내측패턴(120b)은 폭(W1)이 동일하게 형성될 수 있다. 제1 외측패턴(130a)과 제2 외측패턴(130b)은 폭(W2)이 동일하게 형성될 수 있다. The interval between the first
인덕터(10)의 성능 향상을 위해서는 인덕터(10)를 구성하는 라인 사이의 간격을 최소화하는 것이 필요하다. 그러나 종래의 솔레노이드 인덕터(10) 구조에서는 라인 사이의 간격이 0이 될 수 없다. 이에 비하여, 본 발명의 일실시예에 따르면 솔레노이드 구조를 이루는 라인 사이의 간격을 0으로 형성할 수 있다. 본 발명의 일실시예에서, 내측패턴의 폭(W1)과 외측패턴의 폭(W2)이 동일하고, 내측패턴들 사이 간격과 외측패턴들 사이 간격이 외측패턴의 폭(W2)과 내측패턴의 폭(W1)과 동일하며, 내측패턴이 위치하는 내측레벨과 외측패턴이 위치하는 외측레벨이 정해진 높이만큼 이격되어 있으므로, 도 2에 도시된 바와 같이, 내측패턴과 외측패턴 사이의 간격을 0으로 형성할 수 있다. 따라서, 본 발명의 일실시예에 따르면 솔레노이드 구조의 인덕터(10)의 성능을 향상시킬 수 있다.In order to improve the performance of the
내측패턴은 내측레벨에 위치하고 외측패턴은 외측레벨에 위치하는 다층 배선 구조이므로, 평면도 상에서 내측패턴과 외측패턴의 간격이 0이지만 실제로는 내측레벨과 외측레벨의 위치 차이만큼 이격되어 있다. 다시 설명하면, 제1 외측패턴(130a)은 제1 내측패턴(120a)보다 제1 면(100a) 방향으로 바깥에 위치하고, 제2 외측패턴(130b)은 제2 내측패턴(120b)보다 제2 면(100b) 방향으로 바깥에 위치한다. 따라서 솔레노이드를 구성하는 라인들 사이에 단락이 발생하지 않는다. Since the inner pattern is located on the inner level and the outer pattern is located on the outer level, since the multi-layer wiring structure is a multilayer wiring structure, the distance between the inner pattern and the outer pattern is 0 in a plan view, but in reality, they are spaced apart by the position difference between the inner level and the outer level. In other words, the first
제1 열(R1)과 제2 열(R2)에 나란히 배치된 복수의 전도성 비아(110)는 동일한 폭(W3)으로 형성될 수 있다. 제1 열(R1)과 제2 열(R2)에 나란히 배치된 복수의 전도성 비아(110)들 사이의 간격(D)은 전도성 비아(110)의 폭(W3)과 동일하게 형성될 수 있다. 제1 열(R1)과 제2 열(R2)의 전도성 비아(110)들의 폭(W3)은 내측패턴의 폭(W1) 또는 외측패턴의 폭(W2)의 절반이므로, 복수의 전도성 비아(110)가 하나의 열로 배치되더라도 서로 단락되지 않는다. The plurality of
도 3의 확대도를 참고하면, 전도성 비아(110)는 기판(100)에 형성된 비아홀(111)의 내측면에 도전재(112)가 층으로 형성되고, 도전재(112)의 층의 내부에 충진재(113)가 충진되어 형성될 수 있다. 비아홀(111)의 내측면에 형성되는 도전재(112)는 전체적으로 원통형으로 형성될 수 있다. 원통형 도전재(112)의 내부에 충진되는 충진재(113)는 전기절연성을 갖는 오가닉(organic) 재질일 수 있다. 비아홀(111)의 내측면에 형성되는 도전재(112)는 얇은 층으로 형성되기 때문에, 외측패턴을 바로 연결하는 경우 접촉불량이 발생할 가능성이 있다. 따라서 전도성 비아(110)를 형성한 다음에 연결패턴을 형성하여 도전재(112) 층과 연결패턴을 연결하고, 연결패턴에 외측패턴이 연결됨으로써 전도성 비아(110)와 외측패턴의 전기적 연결성을 향상시킨다. Referring to the enlarged view of FIG. 3 , in the conductive via 110 , the
도 4는 본 발명의 일실시예에 따라 연결패턴이 생략된 다층 배선 구조를 이용한 고용량 권선 인덕터(10)의 단면도이다. 도 4는 도 1에서 제1 연결패턴(140a)과 제2 연결패턴(140b)만 존재하지 않는 구조에서 A-A'에 따른 단면을 나타낸 것이다. 4 is a cross-sectional view of a high-
도 4의 확대도를 참고하면, 복수의 전도성 비아(110)는 기판(100)에 형성된 비아홀(111)의 내부에 도전재(112)가 충진되어 형성될 수 있다. 도 3의 확대도에서 도전재(112)가 얇은 층으로 형성되는 구조와는 달리, 도 4의 확대도에서 도전재(112)는 비아홀(111)의 내부를 꽉 채우도록 충진된다. 전도성 비아(110)의 내부가 도전재(112)로 충진된 경우 전도성 비아(110)의 끝단과 외측패턴을 연결할 때 전기적 연결에 문제가 발생할 가능성이 낮다. 따라서 전도성 비아(110)와 외측패턴을 연결하기 위하여 제1 연결패턴(140a)이나 제2 연결패턴(140b)을 형성하지 않을 수 있다. 이러한 경우, 도 4에 도시된 바와 같이 제1 외측패턴(130a)이 제1 절연층(150a)에 형성된 오프닝(151)을 통해 전도성 비아(110)의 제1 단(110x)에 직접 연결될 수 있고, 제2 외측패턴(130b)이 제2 절연층(150b)에 형성된 오프닝(151)을 통해 전도성 비아(110)의 제2 단(110y)에 직접 연결될 수 있다. Referring to the enlarged view of FIG. 4 , the plurality of
도 5는 본 발명의 일실시예에 따라 트랜스포머 구조를 이루는 다층 배선 구조를 이용한 고용량 권선 인덕터(10)의 단면도이다. 도 6은 도 5에서 제1 솔레노이드 구조(10a)와 제2 솔레노이드 구조(10b)를 분리하여 도시한 평면도이다. 도 6의 (a)는 제1 솔레노이드 구조(10a)의 평면도이고, (b)는 제2 솔레노이드 구조(10b)의 평면도이다. 5 is a cross-sectional view of a high-
도 5와 도 6에 도시된 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)에서, 복수의 전도성 비아(110)는 제1 열(R1)과 제2 열(R2)로 배치되며, 제1 내측패턴(120a)은 제1 열(R1)의 제1 전도성 비아(110a)와 제2 열(R2)의 제1 전도성 비아(110a)를 연결하고, 제2 내측패턴(120b)은 제2 열(R2)의 제1 전도성 비아(110a)와 제1 열(R1)의 제3 전도성 비아(110c)를 연결하는 순서로 제1 솔레노이드 구조(10a)를 형성하고, 제1 외측패턴(130a)은 제1 열(R1)의 제2 전도성 비아(110b)와 제2 열(R2)의 제2 전도성 비아(110b)를 연결하고, 제2 외측패턴(130b)은 제2 열(R2)의 제2 전도성 비아(110b)와 제1 열(R1)의 제4 전도성 비아(110d)를 연결하는 순서로 제2 솔레노이드 구조(10b)를 형성하고, 제1 솔레노이드 구조(10a)와 제2 솔레노이드 구조(10b)의 중심은 동일한 선상에 위치하여 트랜스포머 구조를 형성할 수 있다. 상술한 솔레노이드 구조는 일방향으로 반복 형성될 수 있다. 도 1 내지 도 3에서와 유사한 방식으로, 도 5 및 도 6에 표시된 제1 열(R1)과 제2 열(R2)의 제1 전도성 비아(110a) 내지 제3 전도성 비아(110c)는, 내측패턴, 전도성 비아(110)로 형성되는 제1 솔레노이드 구조(10a)와 외측패턴, 전도성 비아(110)로 형성되는 제2 솔레노이드 구조(10b)를 설명하기 위하여 예시적으로 순서가 지정된 것이다. 제1 열(R1)의 복수의 전도성 비아(110) 중의 일부를 제1 전도성 비아(110a)에서 순서대로 제3 전도성 비아(110c)로 지칭하고, 제2 열(R2)의 복수의 전도성 비아(110) 중의 일부를 제1 전도성 비아(110a)에서 순서대로 제3 전도성 비아(110c)로 지칭하고, 제1 열(R1)의 제1 전도성 비아(110a)와 제2 열(R2)의 제1 전도성 비아(110a)가 마주보거나 가장 가까이 엇갈리는 위치에 위치하도록 전도성 비아(110)를 지칭할 수 있다. In the high-
제1 열(R1)의 복수의 전도성 비아(110) 중에서 제1 솔레노이드 구조(10a)를 구성하는 전도성 비아(110)와 제2 솔레노이드 구조(10b)를 구성하는 전도성 비아(110)는 번갈아가며 위치한다. 제2 열(R2)의 복수의 전도성 비아(110) 중에서 제1 솔레노이드 구조(10a)를 구성하는 전도성 비아(110)와 제2 솔레노이드 구조(10b)를 구성하는 전도성 비아(110)는 번갈아가며 위치한다. Among the plurality of
제1 솔레노이드 구조(10a)는 제1 내측패턴(120a)이 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)를 연결하고, 제2 내측패턴(120b)이 제1 내측패턴(120a)에 연결된 제2 열(R2)의 전도성 비아(110)와 제1 내측패턴(120a)이 연결된 제1 열(R1)의 전도성 비아(110)에서 한개의 전도성 비아(110)를 건너 위치한 전도성 비아(110)에 연결되는 순서로 제1 솔레노이드 구조(10a)가 형성된다. In the
제2 솔레노이드 구조(10b)는 제1 외측패턴(130a)이 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)를 연결하고, 제2 외측패턴(130b)이 제1 외측패턴(130a)에 연결된 제2 열(R2)의 전도성 비아(110)와 제1 외측패턴(130a)이 연결된 제1 열(R1)의 전도성 비아(110)에서 한개의 전도성 비아(110)를 건너 위치한 전도성 비아(110)에 연결되는 순서로 제1 솔레노이드 구조(10a)가 형성된다. In the
제1 솔레노이드 구조(10a)를 구성하는 전도성 비아(110)와 제2 솔레노이드 구조(10b)를 구성하는 전도성 비아(110)는 제1 열(R1)과 제2 열(R2)에서 번갈아 위치한다. 제1 솔레노이드 구조(10a)를 구성하는 제1 내측패턴(120a)과 제2 내측패턴(120b)은 기판(100)을 중심으로 제1 내측레벨(120La)과 제2 내측레벨(120Lb)에 대칭적으로 위치하고, 제2 솔레노이드 구조(10b)를 구성하는 제1 외측패턴(130a)과 제2 외측패턴(130b)은 기판(100)을 중심으로 제1 외측레벨(130La)과 제2 외측레벨(130Lb)에 대칭적으로 위치한다. 따라서 제1 솔레노이드 구조(10a)와 제2 솔레노이드 구조(10b)는 중심이 동일하고 자속의 중심이 동일하게 형성된다. The
제2 솔레노이드 구조(10b)는 외측패턴과 전도성 비아(110)를 연결하는 연결단자를 더 포함할 수 있다. 전도성 비아(110)가 기판(100)에 형성된 비아홀(111)의 내측면에 도전재(112)의 층이 형성되고 도전재(112)의 내부에 충진재(113)가 충진된 구조인 경우, 제1 연결패턴(140a)와 제2 연결패턴(140b)가 전도성 비아(110)의 제1 단(110x)과 제2 단(110y)에 형성될 수 있다. 전도성 비아(110)가 비아홀(111)의 내부에 도전재(112)가 꽉 채워진 구조인 경우 연결단자가 형성되지 않을 수 있다. 그러나 전도성 비아(110)가 비아홀(111)의 내부에 도전재(112)가 꽉 채워진 구조인 경우라도 연결단자가 형성될 수도 있다. The
제1 솔레노이드 구조(10a)의 일단의 끝에 위치한 내측패턴은 제1 단자(161)가 될 수 있고, 제1 솔레노이드 구조(10a)의 타단의 끝에 위치한 내측패턴은 제2 단자(162)가 될 수 있다. 제1 단자(161)와 제2 단자(162)는 제1 솔레노이드 구조(10a)에 전류를 통과시키는 단자이다. 제2 솔레노이드 구조(10b)의 일단의 끝에 위치한 외측패턴은 제3 단자(163)가 될 수 있고, 제2 솔레노이드 구조(10b)의 타단의 끝에 위치한 외측패턴은 제4 단자(164)가 될 수 있다. 제3 단자(163)와 제4 단자(164)는 제2 솔레노이드 구조(10b)에 전류를 통과시키는 단자이다. The inner pattern located at one end of the
제1 솔레노이드 구조(10a)를 구성하는 내측패턴과 제2 솔레노이드 구조(10b)를 구성하는 외측패턴은 제1 내측패턴(120a)들 사이의 간격은 제1 외측패턴(130a)의 폭(W2)과 동일하게 형성되고, 제1 외측패턴(130a)들 사이의 간격은 제1 내측패턴(120a)의 폭(W1)과 동일하게 형성되며, 제2 내측패턴(120b)들 사이의 간격은 제2 외측패턴(130b)의 폭(W2)과 동일하게 형성되고, 제2 외측패턴(130b)들 사이의 간격은 제2 내측패턴(120b)의 폭(W1)과 동일하게 형성될 수 있다. As for the inner pattern constituting the
제1 솔레노이드 구조(10a)를 구성하는 내측패턴의 폭(W1)과 제2 솔레노이드 구조(10b)를 구성하는 외측패턴의 폭(W2)이 동일하고, 내측패턴들 사이 간격과 외측패턴들 사이 간격이 내측패턴의 폭(W1)과 외측패턴의 폭(W2)과 동일하며, 내측패턴이 위치하는 내측레벨과 외측패턴이 위치하는 외측레벨이 정해진 높이만큼 이격되어 있다. 내측레벨과 외측레벨의 차이는 도 3에 도시된 바와 유사하게 형성될 수 있다. 그러므로, 제1 솔레노이드 구조(10a)의 내측패턴과 제2 솔레노이드 구조(10b)의 외측패턴 사이의 간격이 평면도 상에서 0이 될 수 있다. 따라서, 본 발명의 일실시예에 따르면 제1 솔레노이드 구조(10a)와 제2 솔레노이드 구조(10b)의 자기적 결합을 향상시킬 수 있고, 제1 솔레노이드 구조(10a)와 제2 솔레노이드 구조(10b)가 형성하는 트랜스포머의 성능을 향상시킬 수 있다. The width W1 of the inner pattern constituting the
도 1, 도 2, 및 도 3을 참조하여 설명한 바와 유사하게, 제1 솔레노이드 구조(10a)의 내측패턴과 제2 솔레노이드 구조(10b)의 외측패턴은 내측레벨과 외측레벨로 다른 위치에 형성되어 있고, 제1 열(R1)과 제2 열(R2)에 배치된 제1 솔레노이드 구조(10a)를 구성하는 전도성 비아(110)와 제2 솔레노이드 구조(10b)를 구성하는 전도성 비아(110)들 사이의 간격은 전도성 비아(110)의 폭(W3)과 동일하게 형성될 수 있고, 제1 열(R1)과 제2 열(R2)의 전도성 비아(110)들의 폭(W3)은 내측패턴이나 외측패턴의 폭(W1, W2)의 절반이므로 서로 단락이 발생하지 않는다. Similar to that described with reference to FIGS. 1, 2, and 3, the inner pattern of the
도 7은 본 발명의 일실시예에 따라 이중 솔레노이드 구조를 이루는 다층 배선 구조를 이용한 고용량 권선 인덕터(10)를 나타낸 도면이다. 도 8은 도 7에 도시된 고용량 권선 인덕터(10)의 평면도이다. 도 9는 도 7에 도시된 고용량 권선 인덕터(10)의 저면도이다. 7 is a view showing a high-
도 7, 도 8 및 도 9를 참조한다. 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10)에서, 복수의 전도성 비아(110)는 제1 열(R1)과 제2 열(R2)로 배치되며, 제1 열(R1)과 제2 열(R2)의 전도성 비아(110)는 지그재그로 배치되고, 제1 내측패턴(120a)은 제1 열(R1)의 제1 전도성 비아(110a)와 제2 열(R2)의 제2 전도성 비아(110b)를 연결하고, 제2 내측패턴(120b)은 제2 열(R2)의 제2 전도성 비아(110b)와 제1 열(R1)의 제3 전도성 비아(110c)를 연결하는 순서로 내측 솔레노이드 구조(10c)를 형성하고, 제1 외측패턴(130a)은 제2 열(R2)의 제1 전도성 비아(110a)와 제1 열(R1)의 제2 전도성 비아(110b)를 연결하고, 제2 외측패턴(130b)은 제1 열(R1)의 제2 전도성 비아(110b)와 제2 열(R2)의 제3 전도성 비아(110c)를 연결하는 순서로 외측 솔레노이드 구조(10d)를 형성하고, 내측 솔레노이드 구조(10c)와 외측 솔레노이드 구조(10d)의 중심은 동일한 선상에 위치하며, 내측 솔레노이드 구조(10c)의 일단과 외측 솔레노이드 구조(10d)의 일단이 연결되어 단자가 일측에 위치하는 하나의 솔레노이드를 형성할 수 있다. 상술한 솔레노이드 구조는 일방향으로 반복 형성될 수 있다. 도 1 내지 도 3에서와 유사한 방식으로, 도 7, 도 8 및 도 9에 표시된 제1 열(R1)과 제2 열(R2)의 제1 전도성 비아(110a) 내지 제3 전도성 비아(110c)는, 내측패턴과 전도성 비아(110)로 형성되는 내측 솔레노이드 구조(10c)와, 외측패턴과 전도성 비아(110)로 형성되는 외측 솔레노이드 구조(10d)를 설명하기 위하여 예시적으로 순서가 지정된 것이다. 제1 열(R1)의 복수의 전도성 비아(110) 중의 일부를 제1 전도성 비아(110a)에서 순서대로 제3 전도성 비아(110c)로 지칭하고, 제2 열(R2)의 복수의 전도성 비아(110) 중의 일부를 제1 전도성 비아(110a)에서 순서대로 제3 전도성 비아(110c)로 지칭하고, 제1 열(R1)의 제1 전도성 비아(110a)와 제2 열(R2)의 제1 전도성 비아(110a)가 마주보거나 가장 가까이 엇갈리는 위치에 위치하도록 전도성 비아(110)를 지칭할 수 있다. Reference is made to FIGS. 7 , 8 and 9 . In the high-
제1 열(R1)의 전도성 비아(110)들은 지그재그로 배치된다. 제1 열(R1)의 전도성 비아(110)들 중에서 제2 열(R2)에 가깝게 배치된 전도성 비아(110)들을 제1 열(R1)의 내측비아(R1in)라고 지칭하고, 제 2열에서 멀게 배치된 전도성 비아(110)들을 제1 열(R1)의 외측비아(R1out)라고 지칭하기로 한다. 제2 열(R2)의 전도성 비아(110)들은 지그재그로 배치된다. 제2 열(R2)의 전도성 비아(110)들 중에서 제1 열(R1)에 가깝게 배치된 전도성 비아(110)들을 제2 열(R2)의 내측비아(R2in)라고 지칭하고, 제 1열(R1)에서 멀게 배치된 전도성 비아(110)들을 제2 열(R2)의 외측비아(R2out)라고 지칭하기로 한다. 제1 열(R1)에서, 제1 열(R1)의 내측비아(R1in, 예를 들어, 제1 전도성 비아(110a))와 제1 열(R1)의 외측비아(R1out, 예를 들어, 제2 전도성 비아(110b))는 하나씩 번갈아가며 위치한다. 제2 열(R2)에서, 제2 열(R2)의 내측비아(R2in, 예를 들어, 제2 전도성 비아(110b))와 제2 열(R2)의 외측비아(R2out, 예를 들어, 제1 전도성 비아(110a))는 하나씩 번갈아가며 위치한다. The
제1 내측패턴(120a)과 제2 내측패턴(120b)는 제1 열(R1)의 내측비아(R1in)와 제2 열(R2)의 내측비아(R2in)를 연결하여 내측 솔레노이드 구조(10c)를 형성한다. 제1 외측패턴(130a)와 제2 외측패턴(130b)은 제1 열(R1)의 외측비아(R1out)와 제2 열(R2)의 외측비아(R2out)를 연결하여 외측 솔레노이드 구조(10d)를 형성한다. The first
내측 솔레노이드 구조(10c)는 외측 솔레노이드 구조(10d)의 내부에 형성된다. 내측 솔레노이드 구조(10c)의 일단의 끝에 위치한 내측패턴과 외측 솔레노이드 구조(10d)의 일단의 끝에 위치한 외측패턴은 서로 연결되고, 내측 솔레노이드 구조(10c)의 타단의 끝에 위치한 내측패턴이 제1 단자(161)가 되고 외측 솔레노이드 구조(10d)의 타단의 끝에 위치한 외측패턴이 제2 단자(162)가 되어, 내측 솔레노이드 구조(10c)와 외측 솔레노이드 구조(10d)가 하나의 솔레노이드 인덕터(10)로 구성될 수 있다. 내측패턴과 외측패턴이 서로 연결될 지점의 절연층에 연결홀(152)이 더 형성되어 내측패턴과 외측패턴이 서로 연결될 수 있다.The inner solenoid structure 10c is formed inside the outer solenoid structure 10d. The inner pattern located at the end of one end of the inner solenoid structure 10c and the outer pattern located at the end of one end of the outer solenoid structure 10d are connected to each other, and the inner pattern located at the other end of the inner solenoid structure 10c is the first terminal ( 161) and the outer pattern located at the other end of the outer solenoid structure 10d becomes the
도 7, 도 8 및 도 9는 평면도상에서 볼 때 내측패턴과 외측패턴이 교차하도록 형성된 구조를 예시적으로 도시한다. 이와 달리, 내측패턴이 외측패턴과 교차하지 않고 나란한 방향으로 형성된 구조도 가능하다.7, 8 and 9 exemplarily show a structure formed so that the inner pattern and the outer pattern intersect when viewed in a plan view. Alternatively, a structure in which the inner pattern does not intersect with the outer pattern and is formed in a parallel direction is also possible.
제1 내측패턴(120a), 제2 내측패턴(120b)의 폭(W1), 제1 외측패턴(130a), 제2 외측패턴(130b)의 폭(W2)은 동일하게 형성될 수 있다. 전도성 비아(110)의 폭(W3)은 내측패턴의 폭(W1)이나 외측패턴의 폭(W2)의 절반일 수 있다.The width W1 of the first
또는, 전도성 비아(110)의 폭(W3)은 내측패턴의 폭(W1)이나 외측패턴의 폭(W2)과 동일할 수 있다. 이때, 도 1이나 도 5에 도시된 바와 같이 전도성 비아(110)들이 일렬로 위치하면 전도성 비아(110) 사이의 간격이 0이 되어 인덕터 구조가 구현될 수 없다. 반면, 도 7에 도시된 바와 같이 전도성 비아(110)들이 지그재그로 위치하여 내측비아(R1in, R2in)와 외측비아(R1out, R2out)로 배치되면, 전도성 비아(110)들이 서로 이격되어 인덕터 구조를 구현할 수 있다. 이때, 내측 솔레노이드 구조(10c)를 구성하는 내측비아(R1in, R2in)들 사이의 간격은 내측비아(R1in, R2in)의 폭(W3)보다 작게 형성될 수 있다. 유사하게, 외측 솔레노이드 구조(10d)를 구성하는 외측비아(R1out, R2out)들 사이의 간격은 외측비아(R1out, R2out)의 폭(W3)보다 작게 형성될 수 있다. Alternatively, the width W3 of the conductive via 110 may be the same as the width W1 of the inner pattern or the width W2 of the outer pattern. At this time, as shown in FIG. 1 or FIG. 5 , when the
달리 표현하면, 제1 열(R1)의 내측비아(R1in)들 사이의 간격과 제2 열(R2)의 내측비아(R2in)들 사이의 간격은 전도성 비아(110)의 폭(W3)보다 작게 형성될 수 있다. 그리고, 제1 열(R1)의 외측비아(R1out)들 사이의 간격과 제2 열(R2)의 외측비아(R2out)들 사이의 간격은 전도성 비아(110)의 폭(W3)보다 작게 형성될 수 있다. In other words, the distance between the inner vias R1in of the first column R1 and the inner via R2in of the second column R2 is smaller than the width W3 of the conductive via 110 . can be formed. In addition, the distance between the outer vias R1out of the first column R1 and the distance between the outer vias R2out of the second column R2 may be formed to be smaller than the width W3 of the conductive via 110 . can
도 1 내지 도 6에 도시된 인덕터(10) 구조에서 전도성 비아(110)들은 제1 열(R1)과 제2 열(R2)에 선형으로 배치되어 있으므로, 전도성 비아(110)들 사이의 간격을 0으로 형성하거나, 전도성 비아(110)들의 위치를 중첩할 수 없는 구조이다. 반면, 도 7, 도 8 및 도 9에 도시된 인덕터(10)는 제1 열(R1)의 내측비아(R1in)들의 간격을 전도성 비아(110)의 폭(W3)보다 작게 형성하고, 제1 열(R1)의 외측비아(R1out)들의 간격을 전도성 비아(110)의 폭(W3)보다 작게 형성할 수 있다. 이러한 경우, 제1 열(R1)의 전도성 비아(110)들이 서로 단락되는 문제가 발생하지 않는다. 그리고 제1 열(R1)과 제2 열(R2) 각각에서, 솔레노이드 방향으로 측정되는 내측비아(R1in, R2in)와 외측비아(R1out, R2out)의 간격을 0으로 배치하거나, 중첩되도록 배치할 수 있다. 내측비아(R1in, 예를 들어 제1 열(R1)의 제1 전도성 비아(110a))와 외측비아(R1out, 예를 들어 제1 열(R1)의 제2 전도성 비아(110b))의 간격이 0이라는 것은 인덕터(10)를 측면에서 바라볼 때 전도성 비아(110)들 사이의 간격이 0이라는 것이며, 내측 전도성 비아(110)와 외측 전도성 비아(110)가 중첩된다는 것은 인덕터(10)를 측면에서 볼 때 전도성 비아(110)가 겹치도록 배치되는 것을 말한다. 이와 같이 전도성 비아(110)를 배치하더라도, 도 3을 참조하여 설명한 바와 유사하게, 내측패턴(120a, 120b)은 내측레벨(120La, 120Lb)에 위치하며 외측패턴(130a, 130b)은 외측레벨(130La, 130Lb)에 위치하므로 내측패턴과 외측패턴 사이에서 단락이 발생하지 않는다. 따라서 내측 솔레노이드 구조(10c)와 외측 솔레노이드 구조(10d)를 형성하는 라인 사이의 간격을 최소화할 수 있으므로 인덕터(10)의 성능을 향상시킬 수 있다. In the structure of the
도 10는 본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10) 제조방법의 각 단계를 나타낸 도면이다. 10 is a view showing each step of a method of manufacturing a high-
본 발명의 일실시예에 따른 다층 배선 구조를 이용한 고용량 권선 인덕터(10) 제조방법은, 기판(100)을 준비하는 단계, 기판(100)의 상면에서 하면까지 관통하는 복수의 전도성 비아(110)를 형성하는 단계, 기판(100)의 제1 면(100a)에서 복수의 전도성 비아(110) 중 두개를 연결하는 복수의 제1 내측패턴(120a)을 형성하는 단계, 기판(100)의 제2 면(100b)에서 복수의 전도성 비아(110) 중 두개를 연결하는 복수의 제2 내측패턴(120b)을 형성하는 단계, 제1 내측패턴(120a)을 커버하도록 기판(100)의 제1 면(100a) 상에 제1 절연층(150a)을 형성하고, 제1 절연층(150a)에 복수의 전도성 비아(110) 중에서 제1 내측패턴(120a)이 연결하지 않는 전도성 비아(110)를 노출하는 오프닝(151)을 형성하는 제1 절연층(150a) 형성단계, 제2 내측패턴(120b)을 커버하도록 기판(100)의 제2 면(100b) 상에 제2 절연층(150b)을 형성하고, 제2 절연층(150b)에 복수의 전도성 비아(110) 중에서 제2 내측패턴(120b)이 연결하지 않는 전도성 비아(110)를 노출하는 오프닝(151)을 형성하는 제2 절연층(150b) 형성단계, 제1 절연층(150a)에 형성된 오프닝(151)을 통해 복수의 전도성 비아(110) 중에서 제1 내측패턴(120a)이 연결하지 않는 두개를 연결하는 제1 외측패턴(130a)을 형성하는 단계, 및 제2 절연층(150b)에 형성된 오프닝(151)을 통해 복수의 전도성 비아(110) 중에서 제2 내측패턴(120b)이 연결하지 않는 두개를 연결하는 제2 외측패턴(130b)을 형성하는 단계를 포함할 수 있다. A method of manufacturing a high-
기판(100)을 준비하는 단계는 감광성 유리 재질로 형성된 기판(100)을 준비하는 것이다. 도 10의 (a)는 기판(100)을 준비하는 단계에서 준비된 기판(100)의 단면을 나타낸다. 도 10에서 도시하는 단면은 도 1의 A-A'에 따른 단면이다. The step of preparing the
전도성 비아(110)를 형성하는 단계는 기판(100)에 전도성 비아(110)를 형성하는 것이다. 도 10의 (b)는 전도성 비아(110)를 형성한 상태의 기판(100)의 단면을 나타낸다. 전도성 비아(110)를 형성하는 단계는, 기판(100)에 비아홀(111)을 형성하는 단계, 및 비아홀(111)의 내부에 도전재(112)를 충진하는 단계를 포함할 수 있다. 비아홀(111)을 형성하는 단계는, 기판(100)에 비아홀(111)이 형성될 영역에 노광과 열처리를 수행하여 노광된 부분의 조성을 변화시키는 단계, 및 기판(100)을 식각하여 노광된 부분을 제거하여 비아홀(111)을 형성하는 단계를 포함할 수 있다. The step of forming the conductive via 110 is to form the conductive via 110 on the
기판(100)에 비아홀(111)을 형성하기 위하여 먼저, 전도성 비아(110)가 형성되기 위한 영역을 노출시키는 마스크를 기판(100)에 형성하고, 자외선 등의 광을 이용하여 전도성 비아(110)가 형성되기 위한 영역을 노광한다. 노광을 수행한 다음 마스크를 제거하고 정해진 온도로 열처리를 수행한다. 열처리를 수행하면 자외선을 받은 감광성 유리 부분이 결정화된다. 다음으로 기판(100)을 식각액(HF 등)으로 식각하여 결정화된 부분을 제거한다. 기판(100)에서 비아홀(111)이 형성되기 위한 영역은 노광과 열처리에 의해 결정화되고, 노광되지 않은 부분은 결정화되지 않은 상태에서, 식각을 수행하면 결정화된 부분의 식각 속도가 다른 부분보다 매우 빨라서 매우 정밀하게 비아홀(111)을 형성할 수 있다. 비아홀(111)이 형성되면 내부에 전기전도성을 갖는 도전재(112)를 충진하여 전도성 비아(110)를 형성한다. 이러한 방법으로 형성된 전도성 비아(110)는 도 5의 확대도에 도시된 바와 같이 내부가 도전재(112)로 꽉 채워진 구조이다. 따라서 연결패턴을 형성하는 단계를 수행하지 않을 수 있다. In order to form the via
다음으로, 제1 내측패턴(120a)을 형성하는 단계와 제2 내측패턴(120b)을 형성하는 단계를 수행한다. 도 10의 (c)는 제1 내측패턴(120a)과 제2 내측패턴(120b)이 형성된 상태의 단면을 나타낸다. 제1 내측패턴(120a)과 제2 내측패턴(120b)은 동시에 형성될 수도 있고, 순차적으로 형성될 수도 있다. 제1 내측패턴(120a)과 제2 내측패턴(120b)을 형성하는 방법은 동일하나, 제1 내측패턴(120a)과 제2 내측패턴(120b)이 연결하는 전도성 비아(110)는 상이할 수 있다. 제1 내측패턴(120a)은 전도성 비아(110)의 제1 단(110x)에 연결되도록 형성될 수 있다. 제2 내측패턴(120b)은 전도성 비아(110)의 제2 단(110y)에 연결되도록 형성될 수 있다. 내측패턴이 연결하는 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)는 도 1, 도 5, 도 7에 도시되고 상술한 솔레노이드 구조에 따라 달라질 수 있다. 내측패턴은 금속의 도금공정이나, 증착공정 등 알려진 방법을 이용하여 형성될 수 있다. Next, the steps of forming the first
다음으로, 제1 절연층(150a)을 형성하는 단계와 제2 절연층(150b)을 형성하는 단계를 수행한다. 도 10의 (d)는 제1 절연층(150a)과 제2 절연층(150b)을 형성하고 오프닝(151)을 형성한 상태의 단면을 나타낸다. 제1 절연층(150a)과 제2 절연층(150b)은 동시에 형성될 수도 있고, 순차적으로 형성될 수도 있다. 제1 절연층(150a)과 제2 절연층(150b)을 형성하는 방법은 동일하나, 제1 절연층(150a)의 오프닝(151)과 제2 절연층(150b)의 오프닝(151)이 형성되는 위치는 상이할 수 있다. 제1 절연층(150a)과 제2 절연층(150b)은 전기절연성 재질로 형성된다. 제1 절연층(150a)은 제1 내측패턴(120a)을 덮도록 기판(100)의 제1 면(100a)상에 형성된다. 제1 절연층(150a)의 오프닝(151)은 제1 내측패턴(120a)이 형성되지 않은 전도성 비아(110)를 노출하도록 형성된다. 제2 절연층(150b)은 제2 내측패턴(120b)을 덮도록 기판(100)의 제2 면(100b)상에 형성된다. 제2 절연층(150b)의 오프닝(151)은 제2 내측패턴(120b)이 형성되지 않은 전도성 비아(110)를 노출하도록 형성된다. Next, the steps of forming the first insulating
다음으로, 제1 외측패턴(130a)을 형성하는 단계와 제2 외측패턴(130b)을 형성하는 단계를 수행한다. 도 10의 (e)는 제1 외측패턴(130a)과 제2 외측패턴(130b)을 형성한 상태의 단면을 나타낸다. 제1 외측패턴(130a)과 제2 외측패턴(130b)은 동시에 형성될 수도 있고, 순차적으로 형성될 수도 있다. 제1 외측패턴(130a)과 제2 외측패턴(130b)을 형성하는 방법은 동일하나, 제1 외측패턴(130a)이 연결하는 전도성 비아(110)와 제2 외측패턴(130b)이 연결하는 전도성 비아(110)는 상이할 수 있다. 외측패턴이 연결하는 제1 열(R1)의 전도성 비아(110)와 제2 열(R2)의 전도성 비아(110)는 도 1, 도 5, 도 7에 도시되고 상술한 솔레노이드 구조에 따라 달라질 수 있다. 외측패턴은 금속의 도금공정이나, 증착공정 등 알려진 방법을 이용하여 형성될 수 있다. 기판(100)에 전도성 비아(110)를 형성하고, 내측패턴을 형성하고, 절연층을 형성하고, 외측패턴을 형성하는 단계를 수행하여 도 1, 5, 7에 도시된 바와 같은 솔레노이드 구조의 인덕터(10)를 연결패턴 없이 제조할 수 있다. 상술한 과정은 도 4에 도시된 바와 같이 전도성 비아(110)의 내부가 도전재(112)로 꽉 채워져 있어서 연결패턴을 생성하지 않고 인덕터(10)를 제조하는 과정이다. 다만, 전도성 비아(110)의 내부가 도 3에 도시된 바와 같이 내부에 전도재의 층이 형성되고 전도재의 내부에 충진재(113)가 형성된 경우라도 연결패턴을 생성하지 않을 수 있다. Next, the steps of forming the first
도 11은 본 발명의 일실시예에 따라 연결패턴이 부가된 다층 배선 구조를 이용한 고용량 권선 인덕터(10) 제조방법의 각 단계를 나타낸 도면이다. 도 3에 도시된 바와 같이 전도성 비아(110)의 내부가 도전재(112)의 층과 충진재(113)로 충진된 경우 연결패턴을 생성하면서 인덕터(10)를 제조할 필요가 있다.11 is a view showing each step of a method of manufacturing a high-
기판(100)을 준비하는 단계(도 11의 (a) 참조)는 감광성 유리 재질로 형성된 기판(100)을 준비하는 것이다.The step of preparing the substrate 100 (refer to (a) of FIG. 11 ) is to prepare the
다음으로, 전도성 비아(110)를 형성하는 단계는 기판(100)에 비아홀(111)을 형성하는 단계, 비아홀(111)의 내측면에 도전재(112)를 층으로 형성하는 단계, 및 도전재(112)의 층의 내부에 충진재(113)를 충진하는 단계를 포함할 수 있다. 도 11의 (b)를 참조한다. 비아홀(111)을 형성하는 단계는 도 10의 (b)에서 설명한 바와 동일하다. 기판(100)에 비아홀(111)이 형성되면 비아홀(111)의 내측면에 도전재(112)를 층으로 형성한다. 도전재(112)는 전기전도성을 갖는 재질이고, 도전재(112)는 비아홀(111)의 내측면에 층으로 형성되어 원통형 또는 사각통형 등의 형상을 가질 수 있다. 도전재(112) 층이 형성되면 그 내부에 충진재(113)를 꽉 채우는 단계를 수행한다. 충진재(113)는 전기절연성을 갖는 재질일 수 있다. 이러한 방법으로 형성된 전도성 비아(110)는 도 3의 확대도에 도시된 바와 같이 비아홀(111)의 내측면에 도전재(112)의 층이 형성되고 도전재(112)의 층 내부에 충진재(113)가 꽉 채워진 구조이다. 전도성 비아(110)와 외부패턴과의 전기적 연결성을 향상시키기 위하여, 전도성 비아(110)의 제1 단(110x)과 제2 단(110y)에 연결패턴을 형성할 수 있다. Next, forming the conductive via 110 includes forming the via
다음으로, 제1 내측패턴(120a)을 형성하는 단계는 제1 내측패턴(120a)이 형성되지 않은 복수의 전도성 비아(110)와 연결되는 제1 연결패턴(140a)을 더 형성하고, 제2 내측패턴(120b)을 형성하는 단계는 제2 내측패턴(120b)이 형성되지 않은 복수의 전도성 비아(110)와 연결되는 제2 연결패턴(140b)을 더 형성할 수 있다. 도 11의 (c)를 참조한다. 제1 내측패턴(120a)과 제2 내측패턴(120b)을 형성하는 과정은 도 10의 (c)에서 설명한 것과 동일하다. 제1 연결패턴(140a)은 제1 내측패턴(120a)을 형성하는 과정에서 동시에 형성되고 전도성 비아(110)의 제1 단(110x)에 연결된다. 제2 연결패턴(140b)은 제2 내측패턴(120b)을 형성하는 과정에서 동시에 형성되고 전도성 비아(110)의 제2 단(110y)에 연결된다. 연결패턴은 전도성 비아(110)의 내측면에 형성된 도전재(112) 층과 전기적 물리적으로 안정된 연결을 위하여, 전도성 비아(110)의 면적보다 조금 크게 형성될 수 있다. Next, the forming of the first
다음으로, 제1 절연층(150a)을 형성하는 단계는 제1 연결패턴(140a)을 노출하도록 오프닝(151)을 형성하고, 제2 절연층(150b)을 형성하는 단계는 제2 연결패턴(140b)을 노출하도록 오프닝(151)을 형성할 수 있다. 도 11의 (d)를 참조한다. 제1 절연층(150a)과 제2 절연층(150b)을 형성하는 과정은 도 10의 (d)에서 설명한 바와 동일하다. 제1 절연층(150a)의 오프닝(151)은 제1 연결패턴(140a)을 노출하도록 형성되고, 제2 절연층(150b)의 오프닝(151)은 제2 연결패턴(140b)을 노출하도록 형성된다. Next, the forming of the first insulating
다음으로, 제1 외측패턴(130a)을 형성하는 단계는 제1 절연층(150a)에 형성된 오프닝(151)을 통해 두개의 제1 연결패턴(140a)을 연결하는 제1 외측패턴(130a)을 형성하고, 제2 외측패턴(130b)을 형성하는 단계는 제2 절연층(150b)에 형성된 오프닝(151)을 통해 두개의 제2 연결패턴(140b)을 연결하는 제2 외측패턴(130b)을 형성할 수 있다. 두개의 연결패턴은 제1 열(R1)의 전도성 비아(110)에 연결된 연결패턴과 제2 열(R2)의 전도성 비아(110)에 연결된 연결패턴이다. 이러한 과정을 통해 제조된 인덕터(10)는 도 1, 5, 7과 같이 연결패턴이 존재하는 구조이다. Next, in the step of forming the first
도 10 또는 도 11을 참조하여 설명한 제조방법을 통해, 도 1, 5, 7에 도시된 솔레노이드 구조의 인덕터(10)를 제조할 수 있다. 본 발명의 일실시예에 따른 인덕터(10) 제조방법은 감광성 유리 재질의 기판(100)에 전도성 비아(110)를 형성하므로 실리콘 등의 반도체 기판(100)에 전도성 비아(110)를 형성하는 것에 비하여 단차비가 높은 전도성 비아(110)를 제조할 수 있다. 반도체 기판(100)보다 유리 기판(100)의 절연 성능이 좋기 때문에, 본 발명의 일실시예에 따라 유리 기판(100)에 형성된 인덕터(10)는 반도체 기판(100)에 형성되는 인덕터(10)보다 성능이 좋다. 본 발명의 일실시예에 따르면 인덕터(10)를 구성하는 내측패턴을 형성한 다음 절연층을 형성하고 절연층 상에 외측패턴을 형성하므로 내측패턴과 외측패턴이 위치하는 높이를 다르게 형성할 수 있다. 그리고, 내측패턴을 형성하는 단계에서 연결패턴을 더 형성하고 외측패턴이 연결패턴에 연결될 수 있으므로 외측패턴과 전도성 비아(110)의 연결성을 향상시킬 수 있다. The
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으며, 실시예는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. The present invention has been described in detail through specific examples, and the examples are for describing the present invention in detail, and the present invention is not limited thereto, and those of ordinary skill in the art within the technical spirit of the present invention It will be clear that the transformation or improvement is possible by
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications or changes of the present invention fall within the scope of the present invention, and the specific protection scope of the present invention will be made clear by the appended claims.
10: 인덕터
10a: 제1 솔레노이드 구조
10b: 제2 솔레노이드 구조
10c: 내측 솔레노이드 구조
10d: 외측 솔레노이드 구조
100: 기판
100a: 제1 면
100b: 제2 면
R1: 제1 열
R2: 제2 열
R1in: 제1 열의 내측비아
R1out: 제1 열의 외측비아
R2in: 제2 열의 내측비아
R2out: 제2 열의 외측비아
110: 전도성 비아
110x: 제1 단
110y: 제2 단
110a: 제1 전도성 비아
110b: 제2 전도성 비아
110c: 제3 전도성 비아
110d: 제4 전도성 비아
111: 비아홀
112: 도전재
113: 충진재
120a: 제1 내측패턴
120b: 제2 내측패턴
130a: 제1 외측패턴
130b: 제2 외측패턴
120La: 제1 내측레벨
120Lb: 제2 내측레벨
130La: 제1 외측레벨
130Lb: 제2 외측레벨
140a: 제1 연결패턴
140b: 제2 연결패턴
150a: 제1 절연층
150b: 제2 절연층
151: 오프닝
152: 연결홀
161: 제1 단자
162: 제2 단자
163: 제3 단자
164: 제4 단자10: inductor
10a: first solenoid structure
10b: second solenoid structure
10c: inner solenoid structure
10d: outer solenoid structure
100: substrate
100a: first side
100b: second side
R1: first column
R2: second column
R1in: the inner via of the first row
R1out: the outer via of the first row
R2in: inner via in the second row
R2out: outer via in the second row
110: conductive via
110x: first stage
110y: second stage
110a: first conductive via
110b: second conductive via
110c: third conductive via
110d: fourth conductive via
111: via hole
112: conductive material
113: filler
120a: first inner pattern
120b: second inner pattern
130a: first outer pattern
130b: second outer pattern
120La: first inner level
120Lb: second inner level
130La: the first outer level
130Lb: second outer level
140a: first connection pattern
140b: second connection pattern
150a: first insulating layer
150b: second insulating layer
151: opening
152: connection hole
161: first terminal
162: second terminal
163: third terminal
164: fourth terminal
Claims (13)
상기 기판의 제1 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제1 내측패턴;
상기 기판의 제1 면으로부터 상기 제1 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제1 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제1 외측패턴;
상기 기판의 제2 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제2 내측패턴; 및
상기 기판의 제2 면으로부터 상기 제2 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제2 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제2 외측패턴을 포함하고,
상기 복수의 전도성 비아는 제1 열과 제2 열로 배치되며,
제1 내측패턴은 제1 열의 제1 전도성 비아와 제2 열의 제1 전도성 비아를 연결하고, 제2 내측패턴은 제2 열의 제1 전도성 비아와 제1 열의 제2 전도성 비아를 연결하고, 제1 외측패턴은 제1 열의 제2 전도성 비아와 제2 열의 제2 전도성 비아를 연결하고, 제2 외측패턴은 제2 열의 제2 전도성 비아와 제1 열의 제3 전도성 비아를 연결하는 순서로 솔레노이드 구조를 형성하는, 다층 배선 구조를 이용한 고용량 권선 인덕터.a plurality of conductive vias formed through from the first surface to the second surface of the substrate to transmit electrical signals;
a plurality of first inner patterns formed on the first surface of the substrate and connecting two of the plurality of conductive vias;
a plurality of first outer patterns formed farther than the first inner pattern from the first surface of the substrate and connecting two of the plurality of conductive vias to which the first inner pattern is not connected;
a plurality of second inner patterns formed on the second surface of the substrate and connecting two of the plurality of conductive vias; and
a plurality of second outer patterns formed farther than the second inner pattern from the second surface of the substrate and connecting two of the plurality of conductive vias to which the second inner pattern is not connected;
The plurality of conductive vias are arranged in a first row and a second row,
The first inner pattern connects the first conductive vias in the first row and the first conductive vias in the second row, the second inner pattern connects the first conductive vias in the second row and the second conductive vias in the first row, The outer pattern connects the second conductive vias in the first row and the second conductive vias in the second row, and the second outer pattern connects the second conductive vias in the second row and the third conductive vias in the first row, in order to form a solenoid structure. A high-capacity winding inductor using a multilayer wiring structure to form.
상기 기판의 제1 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제1 내측패턴;
상기 기판의 제1 면으로부터 상기 제1 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제1 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제1 외측패턴;
상기 기판의 제2 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제2 내측패턴; 및
상기 기판의 제2 면으로부터 상기 제2 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제2 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제2 외측패턴을 포함하고,
상기 복수의 전도성 비아는 제1 열과 제2 열로 배치되며,
제1 내측패턴은 제1 열의 제1 전도성 비아와 제2 열의 제1 전도성 비아를 연결하고, 제2 내측패턴은 제2 열의 제1 전도성 비아와 제1 열의 제3 전도성 비아를 연결하는 순서로 제1 솔레노이드 구조를 형성하고,
제1 외측패턴은 제1 열의 제2 전도성 비아와 제2 열의 제2 전도성 비아를 연결하고, 제2 외측패턴은 제2 열의 제2 전도성 비아와 제1 열의 제4 전도성 비아를 연결하는 순서로 제2 솔레노이드 구조를 형성하고,
상기 제1 솔레노이드 구조와 제2 솔레노이드 구조의 중심은 동일한 선상에 위치하여 트랜스포머 구조를 형성하는, 다층 배선 구조를 이용한 고용량 권선 인덕터.a plurality of conductive vias formed through from the first surface to the second surface of the substrate to transmit electrical signals;
a plurality of first inner patterns formed on the first surface of the substrate and connecting two of the plurality of conductive vias;
a plurality of first outer patterns formed farther than the first inner pattern from the first surface of the substrate and connecting two of the plurality of conductive vias to which the first inner pattern is not connected;
a plurality of second inner patterns formed on the second surface of the substrate and connecting two of the plurality of conductive vias; and
a plurality of second outer patterns formed farther than the second inner pattern from the second surface of the substrate and connecting two of the plurality of conductive vias to which the second inner pattern is not connected;
The plurality of conductive vias are arranged in a first row and a second row,
The first inner pattern connects the first conductive vias in the first row and the first conductive vias in the second row, and the second inner pattern connects the first conductive vias in the second row and the third conductive vias in the first row in the order of 1 to form a solenoid structure,
The first outer pattern connects the second conductive vias in the first row and the second conductive vias in the second row, and the second outer pattern connects the second conductive vias in the second row and the fourth conductive vias in the first row in the order of 2 to form a solenoid structure,
A high-capacity winding inductor using a multi-layer wiring structure, wherein the centers of the first solenoid structure and the second solenoid structure are located on the same line to form a transformer structure.
상기 기판의 제1 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제1 내측패턴;
상기 기판의 제1 면으로부터 상기 제1 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제1 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제1 외측패턴;
상기 기판의 제2 면에 형성되고 상기 복수의 전도성 비아 중에서 두개를 연결하는 복수의 제2 내측패턴; 및
상기 기판의 제2 면으로부터 상기 제2 내측패턴보다 멀리 형성되고 상기 복수의 전도성 비아 중에서 상기 제2 내측패턴이 연결하지 않은 두개를 연결하는 복수의 제2 외측패턴을 포함하고,
상기 복수의 전도성 비아는 제1 열과 제2 열로 배치되며,
상기 제1 열과 제2 열의 전도성 비아는 지그재그로 배치되고,
제1 내측패턴은 제1 열의 제1 전도성 비아와 제2 열의 제2 전도성 비아를 연결하고, 제2 내측패턴은 제2 열의 제2 전도성 비아와 제1 열의 제3 전도성 비아를 연결하는 순서로 내측 솔레노이드 구조를 형성하고,
제1 외측패턴은 제2 열의 제1 전도성 비아와 제1 열의 제2 전도성 비아를 연결하고, 제2 외측패턴은 제1 열의 제2 전도성 비아와 제2 열의 제3 전도성 비아를 연결하는 순서로 외측 솔레노이드 구조를 형성하고,
상기 내측 솔레노이드 구조와 외측 솔레노이드 구조의 중심은 동일한 선상에 위치하며, 상기 내측 솔레노이드 구조의 일단과 상기 외측 솔레노이드 구조의 일단이 연결되어 단자가 일측에 위치하는 하나의 솔레노이드를 형성하는, 다층 배선 구조를 이용한 고용량 권선 인덕터.a plurality of conductive vias formed through from the first surface to the second surface of the substrate to transmit electrical signals;
a plurality of first inner patterns formed on the first surface of the substrate and connecting two of the plurality of conductive vias;
a plurality of first outer patterns formed farther than the first inner pattern from the first surface of the substrate and connecting two of the plurality of conductive vias to which the first inner pattern is not connected;
a plurality of second inner patterns formed on the second surface of the substrate and connecting two of the plurality of conductive vias; and
a plurality of second outer patterns formed farther than the second inner pattern from the second surface of the substrate and connecting two of the plurality of conductive vias to which the second inner pattern is not connected;
The plurality of conductive vias are arranged in a first row and a second row,
the conductive vias in the first row and the second row are arranged in a zigzag;
The first inner pattern connects the first conductive vias in the first row and the second conductive vias in the second row, and the second inner pattern connects the second conductive vias in the second row and the third conductive vias in the first row. to form a solenoid structure,
The first outer pattern connects the first conductive vias in the second row and the second conductive vias in the first row, and the second outer pattern connects the second conductive vias in the first row and the third conductive vias in the second row. to form a solenoid structure,
The center of the inner solenoid structure and the outer solenoid structure is located on the same line, and one end of the inner solenoid structure and one end of the outer solenoid structure are connected to form a single solenoid with a terminal located on one side. A high-capacity wire wound inductor.
제1 내측패턴들 사이의 간격은 제1 외측패턴의 폭과 동일하게 형성되고, 제1 외측패턴들 사이의 간격은 제1 내측패턴의 폭과 동일하게 형성되며,
제2 내측패턴들 사이의 간격은 제2 외측패턴의 폭과 동일하게 형성되고, 제2 외측패턴들 사이의 간격은 제2 내측패턴의 폭과 동일하게 형성되는, 다층 배선 구조를 이용한 고용량 권선 인덕터.The method according to claim 1,
The interval between the first inner patterns is formed to be equal to the width of the first outer pattern, and the interval between the first outer patterns is formed to be equal to the width of the first inner pattern,
A high-capacity winding inductor using a multi-layer wiring structure, in which an interval between the second inner patterns is formed equal to the width of the second outer pattern, and an interval between the second outer patterns is formed equal to the width of the second inner pattern .
상기 기판의 제1 면 상에 상기 제1 내측패턴을 커버하도록 형성되고 상기 제1 내측패턴이 연결하지 않은 상기 전도성 비아를 노출하는 오프닝이 형성된 제1 절연층;
상기 기판의 제2 면 상에 상기 제2 내측패턴을 커버하도록 형성되고, 상기 제2 내측패턴이 연결하지 않은 상기 전도성 비아를 노출하는 오프닝이 형성된 제2 절연층을 더 포함하며,
상기 제1 외측패턴은 상기 제1 절연층 상에 형성되고 상기 오프닝을 통해 상기 전도성 비아에 연결되고,
상기 제2 외측패턴은 상기 제2 절연층 상에 형성되고 상기 오프닝을 통해 상기 전도성 비아에 연결되는, 다층 배선 구조를 이용한 고용량 권선 인덕터.4. The method of any one of claims 1, 2, and 3,
a first insulating layer formed on the first surface of the substrate to cover the first inner pattern and having an opening exposing the conductive via to which the first inner pattern is not connected;
A second insulating layer formed to cover the second inner pattern on the second surface of the substrate and having an opening exposing the conductive via to which the second inner pattern is not connected is formed;
the first outer pattern is formed on the first insulating layer and connected to the conductive via through the opening;
and the second outer pattern is formed on the second insulating layer and connected to the conductive via through the opening.
상기 제1 면 상에 형성되며 상기 제1 내측패턴이 연결하지 않은 상기 전도성 비아에 연결되는 제1 연결패턴; 및
상기 제2 면 상에 형성되며 상기 제2 내측패턴이 연결하지 않은 상기 전도성 비아에 연결되는 제2 연결패턴을 더 포함하고,
상기 오프닝은 상기 제1 연결패턴 또는 제2 연결패턴을 노출하도록 형성되며,
상기 제1 외측패턴은 상기 오프닝을 통해 상기 제1 연결패턴에 연결되고,
상기 제2 외측패턴은 상기 오프닝을 통해 상기 제2 연결패턴에 연결되는, 다층 배선 구조를 이용한 고용량 권선 인덕터.6. The method of claim 5,
a first connection pattern formed on the first surface and connected to the conductive via to which the first inner pattern is not connected; and
a second connection pattern formed on the second surface and connected to the conductive via to which the second inner pattern is not connected;
The opening is formed to expose the first connection pattern or the second connection pattern,
The first outer pattern is connected to the first connection pattern through the opening,
The second outer pattern is connected to the second connection pattern through the opening, a high-capacity winding inductor using a multi-layer wiring structure.
상기 복수의 전도성 비아는
상기 기판에 형성된 비아홀의 내측면에 도전재가 층으로 형성되고, 상기 도전재의 층의 내부에 충진재가 충진되어 형성되거나,
상기 복수의 전도성 비아는
상기 기판에 형성된 비아홀의 내부에 도전재가 충진되어 형성되는, 다층 배선 구조를 이용한 고용량 권선 인덕터.4. The method of any one of claims 1, 2, and 3,
The plurality of conductive vias
A conductive material is formed as a layer on the inner surface of the via hole formed in the substrate, and the filler is filled in the layer of the conductive material, or
The plurality of conductive vias
A high-capacity winding inductor using a multi-layer wiring structure, which is formed by filling an inside of a via hole formed in the substrate with a conductive material.
상기 기판의 상면에서 하면까지 관통하는 복수의 전도성 비아를 형성하는 단계;
상기 기판의 제1 면에서 상기 복수의 전도성 비아 중 두개를 연결하는 복수의 제1 내측패턴 및 상기 제1 내측패턴이 형성되지 않은 상기 복수의 전도성 비아와 연결되는 제1 연결패턴을 형성하는 단계;
상기 기판의 제2 면에서 상기 복수의 전도성 비아 중 두개를 연결하는 복수의 제2 내측패턴 및 상기 제2 내측패턴이 형성되지 않은 상기 복수의 전도성 비아와 연결되는 제2 연결패턴을 형성하는 단계;
상기 제1 내측패턴을 커버하도록 상기 기판의 제1 면 상에 제1 절연층을 형성하고, 상기 제1 연결패턴을 노출하는 오프닝을 형성하는 제1 절연층 형성단계;
상기 제2 내측패턴을 커버하도록 상기 기판의 제2 면 상에 제2 절연층을 형성하고, 상기 제2 연결패턴을 노출하는 오프닝을 형성하는 제2 절연층 형성단계;
상기 제1 절연층에 형성된 오프닝을 통해 두개의 제1 연결패턴을 연결하는 제1 외측패턴을 형성하는 단계; 및
상기 제2 절연층에 형성된 오프닝을 통해 두개의 제2 연결패턴을 연결하는 제2 외측패턴을 형성하는 단계를 포함하는, 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법.preparing a substrate;
forming a plurality of conductive vias penetrating from the upper surface to the lower surface of the substrate;
forming a plurality of first inner patterns connecting two of the plurality of conductive vias on the first surface of the substrate and a first connection pattern connected to the plurality of conductive vias on which the first inner pattern is not formed;
forming a plurality of second inner patterns connecting two of the plurality of conductive vias and a second connection pattern connected to the plurality of conductive vias on which the second inner pattern is not formed on the second surface of the substrate;
forming a first insulating layer on a first surface of the substrate to cover the first inner pattern, and forming an opening exposing the first connection pattern;
a second insulating layer forming step of forming a second insulating layer on a second surface of the substrate to cover the second inner pattern, and forming an opening exposing the second connection pattern;
forming a first outer pattern connecting two first connecting patterns through an opening formed in the first insulating layer; and
and forming a second outer pattern connecting two second connection patterns through an opening formed in the second insulating layer.
상기 전도성 비아를 형성하는 단계는
상기 기판에 비아홀을 형성하는 단계; 및
상기 비아홀의 내부에 도전재를 충진하는 단계를 포함하는, 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법.10. The method of claim 9,
The step of forming the conductive via
forming a via hole in the substrate; and
A method of manufacturing a high-capacity winding inductor using a multilayer wiring structure, comprising the step of filling the inside of the via hole with a conductive material.
상기 전도성 비아를 형성하는 단계는
상기 기판에 비아홀을 형성하는 단계;
상기 비아홀의 내측면에 도전재를 층으로 형성하는 단계; 및
상기 도전재의 층의 내부에 충진재를 충진하는 단계를 포함하는, 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법.10. The method of claim 9,
The step of forming the conductive via
forming a via hole in the substrate;
forming a conductive material as a layer on the inner surface of the via hole; and
A method of manufacturing a high-capacity winding inductor using a multi-layer wiring structure, comprising the step of filling the inside of the conductive material layer with a filler.
상기 기판은 감광성 글라스 재질로 형성되고,
상기 비아홀을 형성하는 단계는
상기 기판에 비아홀이 형성될 영역에 노광과 열처리를 수행하여 노광된 부분의 조성을 변화시키는 단계; 및
상기 기판을 식각하여 상기 노광된 부분을 제거하여 비아홀을 형성하는 단계를 포함하는, 다층 배선 구조를 이용한 고용량 권선 인덕터 제조방법.12. The method of claim 11,
The substrate is formed of a photosensitive glass material,
The step of forming the via hole is
changing the composition of the exposed portion by performing exposure and heat treatment on a region where via holes are to be formed on the substrate; and
and forming a via hole by etching the substrate to remove the exposed portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200154901A KR102393721B1 (en) | 2020-11-18 | 2020-11-18 | high-capacity winding inductor using multi-layer line structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200154901A KR102393721B1 (en) | 2020-11-18 | 2020-11-18 | high-capacity winding inductor using multi-layer line structure and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102393721B1 true KR102393721B1 (en) | 2022-05-04 |
Family
ID=81583773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200154901A KR102393721B1 (en) | 2020-11-18 | 2020-11-18 | high-capacity winding inductor using multi-layer line structure and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102393721B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862489B1 (en) | 2007-06-11 | 2008-10-08 | 삼성전기주식회사 | Spiral inductor |
| KR100940529B1 (en) * | 2007-05-31 | 2010-02-10 | 한국전자통신연구원 | Vertically Turned Metal Line Inductor and Electric Device including the Inductor |
| KR20110114238A (en) * | 2010-04-13 | 2011-10-19 | 한국과학기술원 | Inductor including through silicon via, method of manufacturing the same and stacked chip package having the same |
| KR101444708B1 (en) * | 2009-12-15 | 2014-09-26 | 한국전자통신연구원 | Inductor |
| JP2020174169A (en) * | 2019-04-05 | 2020-10-22 | 株式会社村田製作所 | Electronic component, electronic component packaging substrate and manufacturing method for electronic component |
-
2020
- 2020-11-18 KR KR1020200154901A patent/KR102393721B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940529B1 (en) * | 2007-05-31 | 2010-02-10 | 한국전자통신연구원 | Vertically Turned Metal Line Inductor and Electric Device including the Inductor |
| KR100862489B1 (en) | 2007-06-11 | 2008-10-08 | 삼성전기주식회사 | Spiral inductor |
| KR101444708B1 (en) * | 2009-12-15 | 2014-09-26 | 한국전자통신연구원 | Inductor |
| KR20110114238A (en) * | 2010-04-13 | 2011-10-19 | 한국과학기술원 | Inductor including through silicon via, method of manufacturing the same and stacked chip package having the same |
| JP2020174169A (en) * | 2019-04-05 | 2020-10-22 | 株式会社村田製作所 | Electronic component, electronic component packaging substrate and manufacturing method for electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490338B2 (en) | Inductor component and method of manufacturing same | |
| JP6544080B2 (en) | Coil parts | |
| US6555913B1 (en) | Electronic component having a coil conductor with photosensitive conductive paste | |
| US7170384B2 (en) | Printed circuit board having three-dimensional spiral inductor and method of fabricating same | |
| US7696849B2 (en) | Electronic component | |
| US7508292B2 (en) | Coil component | |
| CN103247596B (en) | on-chip ferrite bead inductor | |
| US11482357B2 (en) | Coil component and method of manufacturing the same | |
| US20160141102A1 (en) | Substrate-less electronic component and the method to fabricate thereof | |
| US20130278374A1 (en) | Coil assembly comprising planar coil | |
| US20050196898A1 (en) | Process of plating through hole | |
| US9760002B2 (en) | Circuit board formation using organic substrates | |
| JP3094993B2 (en) | Electronic component manufacturing method | |
| US20180061670A1 (en) | Electronic component | |
| TW202145385A (en) | Substrate structure of embedded component and manufacturing method thereof disposing a chip structure which is defaulted to have a plurality of wire members in the groove | |
| US6940386B2 (en) | Multi-layer symmetric inductor | |
| KR102393721B1 (en) | high-capacity winding inductor using multi-layer line structure and manufacturing method thereof | |
| US5539156A (en) | Non-annular lands | |
| JP2010103435A (en) | Wiring board and method of manufacturing the same | |
| JP3164068B2 (en) | Electronic component and method of manufacturing the same | |
| KR20180007874A (en) | Coil component and method of fabricating the same | |
| US20220293339A1 (en) | Method for manufacturing multilayer coil component | |
| CN106575623A (en) | Pattern between pattern for low profile substrate | |
| US20200286660A1 (en) | On-package vertical inductors and transformers for compact 5g modules | |
| WO2023181917A1 (en) | Method for manufacturing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |