JP3091574B2 - Data conversion circuit and data conversion method - Google Patents
Data conversion circuit and data conversion methodInfo
- Publication number
- JP3091574B2 JP3091574B2 JP04194021A JP19402192A JP3091574B2 JP 3091574 B2 JP3091574 B2 JP 3091574B2 JP 04194021 A JP04194021 A JP 04194021A JP 19402192 A JP19402192 A JP 19402192A JP 3091574 B2 JP3091574 B2 JP 3091574B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- input data
- coefficients
- bits
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、入力データに対して指
数関数の関係にある出力データを得るデジタルデータの
変換回路及び変換方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital data conversion circuit and a conversion method for obtaining output data having an exponential function with respect to input data.
【0002】[0002]
【従来の技術】近年、アナログ信号をデジタル信号に変
換して、DSP(デジタル・シグナル・プロセッサ)に
よって信号処理を行う技術が盛んに行われている。例え
ば、オーディオ装置でDSPを利用すると、グラフィッ
クイコライザや残響音等の処理が音質の劣化無しにデジ
タルで簡単に行えるようになった。2. Description of the Related Art In recent years, a technique of converting an analog signal into a digital signal and performing signal processing by a DSP (digital signal processor) has been actively performed. For example, when a DSP is used in an audio device, processing of a graphic equalizer, reverberation, and the like can be easily performed digitally without deterioration in sound quality.
【0003】オーディオ信号を処理する場合には、入力
信号に対して指数関数の関係にある出力信号に変換する
処理がしばしば行われている。このような変換を行うた
めに、指数関数をテーラー近似あるいはチェビシェフ近
似等の近似式に基づいた計算をしなければならない。し
かし、この計算をするためには非常に多くのプログラム
ステップを必要とし、また、処理時間も多くなるため、
他のプログラムに与える影響が大きかった。[0003] When processing an audio signal, a process of converting an input signal into an output signal having an exponential function relationship is often performed. In order to perform such a conversion, the exponential function must be calculated based on an approximate expression such as Taylor approximation or Chebyshev approximation. However, this calculation requires a large number of program steps and the processing time is long,
The effect on other programs was significant.
【0004】そこで、従来は上述の近似計算を行わず
に、ROMテーブルを参照する方法が採用されていた。
図4に示すように、入力データの取り得る範囲を細かく
均等に分割し、分割された各入力に対する指数関数曲線
の最小値(あるいは平均値でもよい)を、入力データを
アドレスとしてメモリに各々記憶しておき、変換すべき
入力データをアドレスとしてROMテーブルから変換デ
ータを読み出す方法である。しかし、この方法によると
変換は、簡単に行えるが、図4の如く、分割された一つ
の範囲内にある入力データに対しては全て同一データに
変換されるため、真の指数関数の変換値との誤差が大き
くなる、特に、入力データが大きい場合にはその誤差は
より大きくなる。そのために、入力データの分割数をよ
り細かくしなければならないが、この場合にはデータ数
が増大し、大きい容量をもったROMが必要になり、R
OMの利用効率が悪化するというジレンマがある。Therefore, conventionally, a method of referring to a ROM table without performing the above-described approximate calculation has been adopted.
As shown in FIG. 4, the possible range of the input data is finely and evenly divided, and the minimum value (or the average value) of the exponential function curve for each divided input is stored in the memory using the input data as an address. In this method, the conversion data is read from the ROM table using the input data to be converted as an address. However, according to this method, the conversion can be easily performed. However, as shown in FIG. 4, since the input data within one divided area are all converted into the same data, the conversion value of the true exponential function is obtained. Is large, especially when the input data is large. For this purpose, the number of divisions of the input data must be further reduced.
There is a dilemma that the utilization efficiency of OM deteriorates.
【0005】そこで、更に改良された方法として、図5
の方法が考えられた。入力データの取り得る範囲をNに
分割し、この分割点に対応する指数関数曲線の点を直線
で結び近似する方法である。即ち、分割された各範囲の
直線をYi=aiX+bi(i=1・2・・・N)と表
し、N本の直線の係数ai及び係数biをROMに記憶し
ておく。そして、変換の際には、入力データに対応する
係数ai及び係数biをROMから読み出して、Y=ai
X+biを演算して変換出力を得る方法である。この方
法によれば、入力データの取り得る範囲を分割する数を
少なくしても、指数関数曲線と近似直線の誤差が少なく
なり、ROMに記憶する係数の数も少なくなる。Therefore, as a further improved method, FIG.
Method was conceived. In this method, the range of input data can be divided into N, and points of the exponential function curve corresponding to the division points are connected by straight lines and approximated. That is, the straight lines in each of the divided ranges are represented as Y i = a i X + b i (i = 1 · 2... N), and the coefficients a i and b i of the N straight lines are stored in the ROM. . Then, in the conversion reads the coefficients a i and the coefficient b i corresponding to the input data from the ROM, Y = a i
A method of obtaining the conversion calculates and outputs X + b i. According to this method, the error between the exponential function curve and the approximate straight line is reduced even if the number of divisions of the range that the input data can take is reduced, and the number of coefficients stored in the ROM is also reduced.
【0006】[0006]
【発明が解決しようとする課題】図5に示されたデータ
変換方法によると、確かにROMテーブルに記憶する係
数の数は従来に比べて減少しているが、それでも、例え
ば入力データの範囲の分割数が32である場合には、係
数の数は64個になり、まだその数が多い。According to the data conversion method shown in FIG. 5, the number of coefficients to be stored in the ROM table is certainly smaller than in the prior art. When the number of divisions is 32, the number of coefficients is 64, and the number is still large.
【0007】[0007]
【課題を解決するための手段】本発明は上述した点に鑑
みて創作されたものであり、入力データの取り得る範囲
をN個の範囲に分割し、各分割された範囲に対応して係
数cj(j=1・2・・・N)を設定し、更に、各分割
された範囲を各々M個に分割し、該分割された範囲に対
応する指数関数曲線を直線Y=cj(aiX+bi)(i
=1・2・・・M)で近似し、前記係数cj、係数ai、
及び、係数biを記憶するメモリと、該メモリから入力
データに応じて前記係数cj、係数ai、及び、係数bi
を読み出すアドレスカウンタと、前記メモリから読み出
された係数cj、係数ai、及び、係数biと前記入力デ
ータに基づきY=cj(aiX+bi)を演算する演算手
段とを備えたデータ変換回路を提供するものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and divides a range which can be taken by input data into N ranges, and a coefficient corresponding to each of the divided ranges. c j (j = 1 · 2... N) is further set, each divided range is divided into M, and an exponential function curve corresponding to the divided range is represented by a straight line Y = c j ( a i X + b i ) (i
= 1,2... M), and the coefficients c j , a i ,
And a memory for storing the coefficient b i , and the coefficient c j , coefficient a i , and coefficient b i according to input data from the memory.
Comprising an address counter for reading out the coefficient c j read from the memory, the coefficient a i, and, a calculation means for calculating a Y = c j (a i X + b i) on the basis of the input data and the coefficient b i A data conversion circuit is provided.
【0008】また、上記データ変換回路を用いて、入力
データの上位pビットを前記アドレスカウンタにセット
して前記係数cjを読み出し、前記入力データの上位p
ビットから次のrビットを前記アドレスカウンタにセッ
トして前記係数ai及び係数biを読み出したのち、前記
入力データの残余のビットのデータと前記読み出された
係数cj、係数ai、及び、係数biによってY=cj(a
iX+bi)を前記演算手段で演算するデータ変換方法を
提供するものである。Further, using the data conversion circuit, the uppermost p bits of the input data are set in the address counter to read out the coefficient cj, and the uppermost p bits of the input data are read out.
After setting the next r bits from the bits in the address counter and reading the coefficients a i and b i , the data of the remaining bits of the input data and the read coefficients c j , coefficients a i , and, by a factor b i Y = c j (a
i X + b i ) is provided by the calculating means.
【0009】[0009]
【作用】上述した手段によれば、入力データの範囲をN
個に分割した各々の範囲に係数cjが設定され、また、
分割された範囲が更にM個に分割され、そのM個の各々
に近似直線が設けられ、その直線の式をY=cj(aiX
+bi)とすることにより、係数ai及び係数biがN個
の範囲の各々に共通になるため、ROMに記憶すべき係
数の数は、N+2M個となり、図5の従来例よりも少な
くすることができる。According to the above means, the range of the input data is set to N
A coefficient c j is set in each of the divided ranges, and
The divided range is further divided into M, an approximate straight line is provided for each of the M, and the equation of the straight line is represented by Y = c j (a i X
+ With b i), since the coefficients a i and the coefficient b i is common to each of the N range, the number of coefficients to be stored in ROM becomes a N + 2M number less than the conventional example of FIG. 5 can do.
【0010】更に、入力データの上位pビットを係数c
jの読み出しアドレスとし、上位pビットに続くrビッ
トを係数ai及び係数biの読み出しアドレスとすること
ができ、読み出された係数cj、係数ai、及び、係数b
iに基ずきY=cj(aiX+bi)を演算する際に、Xの
値に入力データの上位pビットとこれに続くrビットを
除くデータを使用することができるので演算が簡単にな
る。Further, the upper p bits of the input data are represented by a coefficient c.
j can be used as a read address, and r bits following the upper p bits can be used as read addresses of the coefficients a i and b i , and the read coefficients c j , a i , and b
when calculating the provided credentials Y = c j (a i X + b i) to i, operation easy since the data excluding the upper p bits and r bits subsequent input data to the value of X can be used become.
【0011】[0011]
【実施例】図1は本発明の実施例を示すブロック図であ
る。1は、係数cj、係数ai、及び、係数biを固定的
に記憶するROM、2はROM1のアドレスを指定する
アドレスカウンタ、3は変換すべき入力データを保持す
る16ビットのレジスタ、4はレジスタ3の上位pビッ
トとこれに続くrビットを切り替えてアドレスカウンタ
2にセットする切り替え回路、5はROM1から読み出
された係数cj、係数ai、及び、係数biとレジスタ3
に保持された入力データに基づいてY=cj(aiX+b
i)の計算を行う演算回路である。FIG. 1 is a block diagram showing an embodiment of the present invention. 1 is a ROM for fixedly storing the coefficient c j , coefficient a i , and coefficient b i , 2 is an address counter for specifying the address of the ROM 1, 3 is a 16-bit register holding input data to be converted, 4 is a switching circuit for setting the address counter 2 switches the upper p bits and r bits subsequent thereto in the register 3, the coefficient c j read from the ROM1 is 5, the coefficient a i, and the coefficients b i and the register 3
Y = c j (a i X + b) based on the input data held in
This is an arithmetic circuit for performing the calculation of i ).
【0012】ROM1に保持される係数cj、係数ai、
及び、係数biは、指数関数によって決定される。そこ
で、図2を用いて係数cj、係数ai、及び、係数biに
ついて説明する。図2において、横軸は入力データ、縦
軸は変換後の出力データであり、指数関数は、Y=2X
/2で表される。ここで、係数cj、係数ai、及び、係
数biを判り易くするためにNを2、Mを2としてい
る。即ち、横軸の入力データが取り得る範囲「8」を2
等分し、「0」から「4」までの範囲の係数をc1、
「4」から「8」までの範囲の係数をc2とする。更に
「0」から「4」までの範囲及び「4」から「8」まで
の範囲を各々2等分する。そして、各々等分された範囲
の指数関数曲線を直線Y1、Y2、Y3、Y4で近似する。
この直線を式で表すとき、Y軸が各々入力「0」、
「2」、「4」、「6」にあると仮定して表現すると、 Y1=X/2+1 Y2=X +2 Y3=2X +4=4(X/2+1) Y4=4X +8=4(X +2) となり、これはY=cj(aiX+bi)という形にな
る。The coefficients c j , a i ,
And the coefficient b i is determined by an exponential function. Therefore, the coefficient c j, coefficients a i, and, for the coefficients b i will be described with reference to FIG. In FIG. 2, the horizontal axis is input data, the vertical axis is output data after conversion, and the exponential function is Y = 2 X
/ 2. Here, N is set to 2 and M is set to 2 for easy understanding of the coefficient c j , coefficient a i , and coefficient b i . That is, the range “8” that can be taken by the input data on the horizontal axis is 2
Evenly divide the coefficients in the range from “0” to “4” to c 1 ,
The coefficient in the range from “4” to “8” is c 2 . Furthermore, the range from "0" to "4" and the range from "4" to "8" are each bisected. Then, the exponential function curves in the equally divided ranges are approximated by straight lines Y 1 , Y 2 , Y 3 , and Y 4 .
When this straight line is expressed by an equation, the Y-axis is input “0”,
"2", "4", is expressed on the assumption that the "6", Y 1 = X / 2 + 1 Y 2 = X +2 Y 3 = 2X + 4 = 4 (X / 2 + 1) Y 4 = 4X + 8 = 4 (X + 2), which is in the form of Y = c j (a i X + b i ).
【0013】従って、図2の場合、係数c1は1、係数
c2は4となり、また、係数a1は1/2、係数a2は
1、係数b1は1、係数b2は2となり、係数の数は合計
6個になる。図2は、4本の直線で近似した場合を示し
たが、4本より多数の直線で近似した場合、Nの数値に
よって係数の数が変わってくる。例えば、32本の直線
で近似した場合、図3に示すように、Nが2のときは、
係数cjは2個、係数ai及び係数biは各々16個にな
り、合計34個の係数となる。係数の数が最小になるの
は、Nが8の場合であり、この場合には、係数cjは8
個、係数ai及び係数b iは各々4個になり、合計16個
になる。従って、指数関数の近似精度は、直線の数が多
くなればそれだけ良くなるが、同じ近似精度では、Nの
選び方によって係数の数が変わってくるため、係数の数
が最小になるようにNを設定する必要がある。Therefore, in the case of FIG.1Is 1, coefficient
cTwoIs 4, and the coefficient a1Is 1/2, coefficient aTwoIs
1, coefficient b1Is 1, coefficient bTwoIs 2 and the number of coefficients is the sum
There are six. Figure 2 shows the case of approximation with four straight lines
However, when approximating with more than four straight lines,
Therefore, the number of coefficients changes. For example, 32 straight lines
When N is 2, as shown in FIG.
Coefficient cjIs two, coefficient aiAnd coefficient biAre 16 each
Thus, a total of 34 coefficients are obtained. The number of coefficients is minimal
Is the case where N is 8, in which case the coefficient cjIs 8
Pieces, coefficient aiAnd coefficient b iBecomes 4 each, a total of 16
become. Therefore, the approximation accuracy of the exponential function is large when the number of straight lines is large.
As the approximation accuracy increases, the N
The number of coefficients depends on the choice
Needs to be set so that is minimized.
【0014】図1の実施例に示されたROM1には、上
述のように曲線を32本の直線で近似し、Nを8とした
場合の係数16個が記憶されている。例えば、アドレス
「0」からアドレス「7」には、順次係数c1、c2、・
・・c8が記憶され、アドレス「8」から「15」に
は、係数a1、b1、a2、b2、・・・a4、b4が順次記
憶されている。The ROM 1 shown in the embodiment of FIG. 1 stores 16 coefficients when the curve is approximated by 32 straight lines and N is 8 as described above. For example, from address “0” to address “7”, coefficients c 1 , c 2 ,.
.. C 8 are stored, and coefficients a 1 , b 1 , a 2 , b 2 ,... A 4 , b 4 are sequentially stored at addresses “8” to “15”.
【0015】そこで、図1の変換回路における変換動作
を説明する。まず、変換すべき入力データ(16ビット
とする)は、レジスタ3に保持される。そして、切り替
え回路4によって、この入力データの上位3ビット(p
=3)がアドレスカウンタ2の下位ビットB0、B1、B
2にセットされ、残りのビットは“0”にセットされ
る。これにより、ROM1のアドレス「0」からアドレ
ス「7」のいずれかがアクセスされ、入力データの上位
3ビットに応じた係数c jが読み出され、演算回路5に
出力される。即ち、入力データの上位3ビットは、8分
割された横軸のどの範囲に相当するかを示しているので
ある。The conversion operation in the conversion circuit of FIG.
Will be described. First, the input data to be converted (16 bits
Is held in the register 3. And switch
The upper 3 bits of this input data (p
= 3) is the lower bit B of the address counter 20, B1, B
TwoAnd the remaining bits are set to “0”.
You. As a result, the address is changed from the address “0” of the ROM 1 to the address.
Of the input data is accessed.
Coefficient c according to 3 bits jIs read out and sent to the arithmetic circuit 5.
Is output. That is, the upper 3 bits of the input data are 8 minutes
Since it shows which range of the horizontal axis divided
is there.
【0016】次に、切り替え回路4は、レジスタ3に保
持された入力データの上位ビットから4ビット目と5ビ
ット目の2ビット(r=2)を選択し、アドレスカウン
タ2のビットB1とB2にセットするとともに、ビットB
3には“1”がセットされ、ビットB0を含む残りのビッ
トは“0”にセットされる。これによってROM1のア
ドレスは「8」、「10」、「12」、「14」のいず
れかがアクセスされるため、係数aiがROM1から読
み出され、演算回路5に出力される。次に、アドレスカ
ウンタ2をインクリメントすることにより、アドレスが
1つ進むため、このアドレスでROM1をアクセスする
と、係数biが読み出され、演算回路2に出力される。Next, the switching circuit 4 selects two bits (r = 2) of the fourth and fifth bits from the upper bits of the input data held in the register 3, and sets the bit B 1 of the address counter 2 to while set B 2, bit B
3 is set to "1", the remaining bits including bits B 0 is set to "0". As a result, any one of “8”, “10”, “12”, and “14” is accessed as the address of the ROM 1, so that the coefficient a i is read from the ROM 1 and output to the arithmetic circuit 5. Then, by incrementing the address counter 2, since the address is advanced one, accessing the ROM1 at this address, the coefficient b i is read and output to the arithmetic circuit 2.
【0017】演算回路5はROM1から読み出された係
数cj、係数ai、及び、係数biとレジスタ3に保持さ
れた入力データの下位11ビットにより、Y=cj(ai
X+bi)の計算を行う。通常、DSPなどでは乗算器
とALUを有しているため、Y=cj(aiX+bi)の
計算は、簡単に行うことができる。計算結果は変換デー
タとして出力され、図示しないRAM等に記憶され、そ
の後の信号処理に利用される。The arithmetic circuit 5 uses the coefficient c j , coefficient a i , coefficient b i read from the ROM 1 and the lower 11 bits of the input data held in the register 3 to obtain Y = c j (a i
X + b i ) is calculated. Usually, since a DSP or the like has a multiplier and an ALU, the calculation of Y = c j (a i X + b i ) can be easily performed. The calculation result is output as conversion data, stored in a RAM or the like (not shown), and used for subsequent signal processing.
【0018】尚、本実施例では、最初に係数cjを読み
出し、その後、係数ai及び係数biを読み出したが、最
初に係数ai及び係数biを読み出して、その後、係数c
jを読み出すようにしてもよい。[0018] Incidentally, in this embodiment, first reads the coefficients c j, then I read the coefficient a i and the coefficient b i, initially reads the coefficient a i and the coefficient b i, then the coefficient c
j may be read.
【0019】[0019]
【発明の効果】上述の如く、本発明によれば、ROMに
記憶される係数の数が従来に比べて大幅に少なくなる。
例えば、図5に示された方法では、32本の直線で指数
関数曲線を近似した場合には、64個の係数を記憶しな
ければならないが、本発明によれば、16個の係数を記
憶するだけでよい。従って、ROMの利用効率が更に向
上する利点を有している。As described above, according to the present invention, the number of coefficients stored in the ROM is significantly reduced as compared with the prior art.
For example, in the method shown in FIG. 5, when an exponential function curve is approximated by 32 straight lines, 64 coefficients must be stored, but according to the present invention, 16 coefficients are stored. Just do it. Therefore, there is an advantage that the use efficiency of the ROM is further improved.
【0020】また、入力データの上位pビットをアドレ
スとして係数cjが読み出され、上位pビットに続くr
ビットによって係数ai及び係数biが読み出されるの
で、ROMのアクセスが簡単となる。さらに、Y=cj
(aiX+bi)の計算に際しては、入力データの上位p
ビット及びこれに続くrビットを除いたデータと係数c
j、係数ai、及び、係数biの演算が簡単となる利点が
ある。The upper p bits of the input data are addressed.
Coefficient cjIs read, and r following the upper p bits is read.
Coefficient a by bitiAnd coefficient biIs read
Thus, access to the ROM is simplified. Further, Y = cj
(AiX + bi)), The upper p of the input data
Bit and data excluding r bits following this and coefficient c
j, Coefficient aiAnd the coefficient biHas the advantage of simplifying the operation of
is there.
【図1】本発明の実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】入力データに対する出力データの関数を示す図
である。FIG. 2 is a diagram illustrating a function of output data with respect to input data.
【図3】係数の数を示す図である。FIG. 3 is a diagram showing the number of coefficients.
【図4】従来の近似方法を示す図である。FIG. 4 is a diagram showing a conventional approximation method.
【図5】改良された近似方法を示す図である。FIG. 5 illustrates an improved approximation method.
1 ROM 2 アドレスカウンタ 3 レジスタ 4 切り替え回路 5 演算回路 1 ROM 2 address counter 3 register 4 switching circuit 5 arithmetic circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03M 7/50 G06F 7/556 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H03M 7/50 G06F 7/556
Claims (2)
タに変換する方法において、入力データの取り得る範囲
をN個の範囲に分割し、各分割された範囲に対応して係
数cj(j=1・2・・・N)を設定し、更に、各分割
された範囲を各々M個に分割し、該分割された範囲に対
応する指数関数曲線を直線Y=cj(aiX+bi)(i
=1・2・・・M)で近似し、前記係数cj、係数ai、
及び、係数biを記憶するメモリと、該メモリから入力
データに応じて前記係数cj、係数ai、及び、係数bi
を読み出すアドレスカウンタと、前記メモリから読み出
された係数cj、係数ai、及び、係数biと前記入力デ
ータに基づきY=cj(aiX+bi)を演算する演算手
段とを備えたデータ変換回路。In a method of converting linear input data into output data of an exponential function, a range that the input data can take is divided into N ranges, and a coefficient c j (j is assigned to each of the divided ranges. .., N), and further divides each of the divided ranges into M, and plots an exponential function curve corresponding to the divided ranges as a straight line Y = c j (a i X + b i) ) (I
= 1,2... M), and the coefficients c j , a i ,
And a memory for storing the coefficient b i , and the coefficient c j , coefficient a i , and coefficient b i according to input data from the memory.
Comprising an address counter for reading out the coefficient c j read from the memory, the coefficient a i, and, a calculation means for calculating a Y = c j (a i X + b i) on the basis of the input data and the coefficient b i Data conversion circuit.
ドレスカウンタにセットして前記係数cjを読み出し、
前記入力データの上位pビットから次のrビットを前記
アドレスカウンタにセットして前記係数ai及び係数bi
を読み出したのち、前記入力データの残余のビットのデ
ータと前記読み出された係数cj、係数ai、及び、係数
biによってY=cj(aiX+bi)を前記演算手段で演
算することを特徴とする請求項1記載のデータ変換回路
を用いたデータ変換方法。2. The coefficient c j is read by setting upper p bits of the input data in the address counter,
Wherein from the upper p bits of the input data by setting the following r bits to the address counter coefficients a i and the coefficient b i
And Y = c j (a i X + b i ) is calculated by the calculation means using the remaining bits of the input data and the read coefficients c j , a i , and b i . 2. A data conversion method using a data conversion circuit according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04194021A JP3091574B2 (en) | 1992-07-21 | 1992-07-21 | Data conversion circuit and data conversion method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04194021A JP3091574B2 (en) | 1992-07-21 | 1992-07-21 | Data conversion circuit and data conversion method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0637644A JPH0637644A (en) | 1994-02-10 |
JP3091574B2 true JP3091574B2 (en) | 2000-09-25 |
Family
ID=16317627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04194021A Expired - Fee Related JP3091574B2 (en) | 1992-07-21 | 1992-07-21 | Data conversion circuit and data conversion method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3091574B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002132495A (en) * | 2000-10-19 | 2002-05-10 | Burr-Brown Japan Ltd | Exponential transformation method and apparatus |
JP2005197989A (en) * | 2004-01-07 | 2005-07-21 | Mega Chips Corp | Arithmetic circuit for exponentiation, quantization circuit and its method |
JP5418961B2 (en) * | 2009-04-09 | 2014-02-19 | 富士電機株式会社 | Induction motor control device |
US9015217B2 (en) * | 2012-03-30 | 2015-04-21 | Apple Inc. | Transcendental and non-linear components using series expansion |
JP6918358B2 (en) * | 2017-10-18 | 2021-08-11 | 国立大学法人横浜国立大学 | Approximate calculation device, approximate calculation method and program |
-
1992
- 1992-07-21 JP JP04194021A patent/JP3091574B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0637644A (en) | 1994-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62161211A (en) | Two-dimension definite impulse/response/filter device | |
JP3091574B2 (en) | Data conversion circuit and data conversion method | |
JP3449566B2 (en) | Address generator | |
JP2001211349A (en) | Method and device for actualizing transfer function | |
JP2630778B2 (en) | Method of configuring low frequency band digital filter | |
JP3078696B2 (en) | Reciprocal arithmetic unit | |
JP3178036B2 (en) | Signal processing device | |
JP2960595B2 (en) | Digital signal processor | |
JP2943112B2 (en) | Digital signal processor | |
JP2589199B2 (en) | Nonlinear conversion method of digital data and signal processing device using the same | |
JP3252297B2 (en) | Waveform data output device with digital filter device | |
JPH0512326A (en) | Memory | |
JPH0695627B2 (en) | Low frequency digital filter | |
JP2773434B2 (en) | Measurement data storage device | |
JPH0828646B2 (en) | Digital filter | |
JPH06202752A (en) | Interpolating device for exponential function data | |
JPH1049307A (en) | A/d conversion device and d/a conversion device | |
JP2000182024A (en) | Image processor, its method and providing medium | |
JPH07105361A (en) | Gradation conversion processing method | |
JPS63240600A (en) | Vector quantization | |
JPS634336A (en) | Arithmetic circuit for coefficient multiplication | |
JPH0691418B2 (en) | Digital filter device | |
JPH0748637B2 (en) | Digital signal processor | |
JPH059031U (en) | High precision filter device | |
JPS61224039A (en) | Digital logarithm converting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |