JP2005197989A - Arithmetic circuit for exponentiation, quantization circuit and its method - Google Patents

Arithmetic circuit for exponentiation, quantization circuit and its method Download PDF

Info

Publication number
JP2005197989A
JP2005197989A JP2004001658A JP2004001658A JP2005197989A JP 2005197989 A JP2005197989 A JP 2005197989A JP 2004001658 A JP2004001658 A JP 2004001658A JP 2004001658 A JP2004001658 A JP 2004001658A JP 2005197989 A JP2005197989 A JP 2005197989A
Authority
JP
Japan
Prior art keywords
value
power
coefficient signal
signal
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004001658A
Other languages
Japanese (ja)
Inventor
Takeaki Komuro
武明 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2004001658A priority Critical patent/JP2005197989A/en
Publication of JP2005197989A publication Critical patent/JP2005197989A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve the processing speed of quantization processing and to improve the quality of a reproduced signal. <P>SOLUTION: When an output signal mc from an MDCT circuit is a threshold K and more, "exponentiation approximate value" (pow_spec_av) is calculated by using a linear equation based on respective coefficients and shift values which are respectively acquired from a 1st coefficient storage part 603, a 1st shift value storage part 605 and a 2nd coefficient storage part 607, and a 2nd shift value storage part 609. When the signal mc is less than the threshold K, a "exponentiation value" (pow_spec_ac) stored in a exponentiation value storage part 611 is acquired. A exponentiation value corresponding to the signal mc less than the threshold K is previously calculated and stored in the exponentiation value storage part 611. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、信号圧縮装置における量子化回路に関する。   The present invention relates to a quantization circuit in a signal compression apparatus.

画像信号や音声信号を圧縮処理する方式として、MPEG(Moving Picture Experts Group)が用いられている。MPEGは、時間領域の入力信号を周波数領域の信号に変換し、各周波数帯域の係数を量子化、符号化することで圧縮信号を生成する。また、音声信号の圧縮アルゴリズムとしてMPEG4/AAC(Advanced Audio Coding)が用いられている。   MPEG (Moving Picture Experts Group) is used as a method for compressing image signals and audio signals. MPEG converts a time-domain input signal into a frequency-domain signal, and generates a compressed signal by quantizing and encoding coefficients in each frequency band. Also, MPEG4 / AAC (Advanced Audio Coding) is used as an audio signal compression algorithm.

特開平8−101698号公報JP-A-8-101698

圧縮された画像信号や音声信号を復号再生する場合、画像や音声の品質は、量子化の精度に影響を受けることになる。しかし、量子化の精度を高くするためには、処理負荷を大きくすることになり、回路規模も大きくなる。また、処理にかかる時間も長くなる。特に、非線形量子化処理は、べき乗演算を行う必要があり、さらに、処理負荷が大きくなる。   When decoding and reproducing a compressed image signal or audio signal, the quality of the image or audio is affected by the accuracy of quantization. However, in order to increase the accuracy of quantization, the processing load is increased and the circuit scale is also increased. In addition, the time required for processing becomes longer. In particular, the non-linear quantization process needs to perform a power operation and further increases the processing load.

上記特許文献1では、折れ線テーブルを用いて簡易に量子化を行う技術が開示されているが、全ての信号を折れ線テーブルを用いて量子化するため、量子化精度の観点からは問題が残っている。   In the above-mentioned Patent Document 1, a technique for performing simple quantization using a polygonal line table is disclosed, but since all signals are quantized using the polygonal line table, there remains a problem from the viewpoint of quantization accuracy. Yes.

そこで、本発明は前記問題点に鑑み、量子化の処理時間短縮と再生信号の品質向上を実現することを目的とする。   In view of the above problems, an object of the present invention is to reduce the quantization processing time and improve the quality of a reproduction signal.

上記課題を解決するため、請求項1記載の発明は、周波数分割された入力信号の周波数帯域ごとの係数信号を入力する入力手段と、前記係数信号と所定の閾値とを比較する手段と、前記係数信号のべき乗値を予め格納しているべき乗値記憶手段と、前記係数信号が所定の閾値を下回る場合には、前記べき乗値記憶手段を参照して、前記係数信号のべき乗値を取得する手段と、前記係数信号が所定の閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値を算出する近似手段と、を備えることを特徴とする。   In order to solve the above-mentioned problem, the invention according to claim 1 is characterized in that: input means for inputting a coefficient signal for each frequency band of the frequency-divided input signal; means for comparing the coefficient signal with a predetermined threshold; A power value storage means for storing a power value of the coefficient signal in advance, and a means for acquiring a power value of the coefficient signal with reference to the power value storage means when the coefficient signal falls below a predetermined threshold value And approximating means for performing approximation calculation using a linear equation to calculate a power approximation value of the coefficient signal when the coefficient signal exceeds a predetermined threshold value.

請求項2記載の発明は、請求項1に記載のべき乗演算回路において、前記べき乗値記憶手段は、前記閾値を下回る係数信号に対応するべき乗値のみを格納していることを特徴とする。   According to a second aspect of the present invention, in the power operation circuit according to the first aspect, the power value storage means stores only a power value corresponding to a coefficient signal below the threshold value.

請求項3記載の発明は、請求項1または請求項2に記載のべき乗演算回路において、さらに、前記係数信号を複数の区分に分割し、各区分に対応させた一次方程式の情報を格納する方程式情報記憶手段、を備え、前記近似手段は、前記方程式情報記憶手段を参照することにより入力した係数信号に対応する一次方程式を得て、前記べき乗近似値を算出することを特徴とする。   According to a third aspect of the present invention, in the power arithmetic circuit according to the first or second aspect, the coefficient signal is further divided into a plurality of sections, and equations for storing linear equation information corresponding to the respective sections are stored. Information storage means, wherein the approximation means obtains a linear equation corresponding to the input coefficient signal by referring to the equation information storage means, and calculates the power approximation value.

請求項4記載の発明は、周波数分割された入力信号の周波数帯域ごとの係数信号を入力する工程と、前記係数信号が所定の閾値を下回る場合には、前記係数信号のべき乗値を予め格納しているべき乗値記憶手段を参照して、前記係数信号のべき乗値を取得し、前記係数信号が所定の閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値を算出する工程と、を備えることを特徴とする。   According to a fourth aspect of the present invention, the step of inputting a coefficient signal for each frequency band of the frequency-divided input signal, and when the coefficient signal falls below a predetermined threshold, a power value of the coefficient signal is stored in advance. The power value of the coefficient signal is obtained by referring to the power value storage means, and when the coefficient signal exceeds a predetermined threshold, approximation calculation using a linear equation is performed to perform power approximation of the coefficient signal And a step of calculating a value.

請求項5記載の発明は、周波数分割された入力信号の周波数帯域ごとの係数信号を入力する入力手段と、前記係数信号と所定の第1閾値とを比較する手段と、前記係数信号のべき乗値を予め格納している第1べき乗値記憶手段と、前記係数信号が所定の第1閾値を下回る場合には、前記第1べき乗値記憶手段を参照して、前記係数信号のべき乗値(以下、第1べき乗値とする。)を取得する手段と、前記係数信号が所定の第1閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値(以下、第1べき乗近似値とする。)を算出する近似手段と、前記第1べき乗値あるいは前記第1べき乗近似値に基づいて量子化値を求める手段と、前記量子化値と所定の第2閾値とを比較する手段と、前記量子化値のべき乗値を予め格納している第2べき乗値記憶手段と、前記量子化値が所定の第2閾値を下回る場合には、前記第2べき乗値記憶手段を参照して、前記量子化値のべき乗値(以下、第2べき乗値とする。)を取得する手段と、前記量子化値が所定の第2閾値を上回る場合には、一次方程式を用いた近似計算を行って前記量子化値のべき乗近似値(以下、第2べき乗近似値とする。)を算出する近似手段と、前記第2べき乗値あるいは前記第2べき乗近似値に基づいて逆量化値を求める手段と、を備えることを特徴とする。   According to a fifth aspect of the present invention, there is provided input means for inputting a coefficient signal for each frequency band of the frequency-divided input signal, means for comparing the coefficient signal with a predetermined first threshold, and a power value of the coefficient signal And a power value of the coefficient signal (hereinafter, referred to as the first power value storage means) with reference to the first power value storage means when the coefficient signal falls below a predetermined first threshold value. When the coefficient signal exceeds a predetermined first threshold value, an approximation calculation using a linear equation is performed to calculate a power approximation value of the coefficient signal (hereinafter referred to as a first power value). An approximation means for calculating the first power value, a means for obtaining a quantized value based on the first power value or the first power approximate value, the quantized value and a predetermined second threshold value. Means for comparing and a power of the quantized value Is stored in advance, and when the quantized value falls below a predetermined second threshold value, the second power value storing means is referred to and the quantized power value ( Hereinafter, when the quantized value exceeds a predetermined second threshold value, an approximation calculation using a linear equation is performed to obtain a power approximate value of the quantized value. An approximation means for calculating (hereinafter referred to as a second power approximation value) and a means for obtaining a dequantization value based on the second power value or the second power approximation value.

請求項6記載の発明は、周波数帯域に分割された入力信号の周波数帯域ごとの係数信号を入力する工程と、前記係数信号が所定の第1閾値を下回る場合には、前記係数信号のべき乗値を予め格納している第1べき乗値記憶手段を参照して、前記係数信号のべき乗値(以下、第1べき乗値とする。)を取得し、前記係数信号が所定の第1閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値(以下、第1べき乗近似値とする。)を算出する工程と、前記第1べき乗値あるいは前記第1べき乗近似値に基づいて量子化値を求める工程と、前記量子化値が所定の第2閾値を下回る場合には、前記量子化値のべき乗値を予め格納している第2べき乗値記憶手段を参照して、前記量子化値のべき乗値(以下、第2べき乗値とする。)を取得し、前記量子化値が所定の第2閾値を上回る場合には、一次方程式を用いた近似計算を行って前記量子化値のべき乗近似値(以下、第2べき乗近似値とする。)を算出する工程と、前記第2べき乗値あるいは前記第2べき乗近似値に基づいて逆量化値を求める工程と、を備えることを特徴とする。   According to a sixth aspect of the present invention, there is provided a step of inputting a coefficient signal for each frequency band of the input signal divided into frequency bands, and a power value of the coefficient signal when the coefficient signal falls below a predetermined first threshold value. Is stored in advance, the power value of the coefficient signal (hereinafter referred to as the first power value) is acquired, and the coefficient signal exceeds a predetermined first threshold value. Includes calculating a power approximation value of the coefficient signal (hereinafter referred to as a first power approximation value) by performing an approximation calculation using a linear equation, and the first power value or the first power approximation value. A step of obtaining a quantized value on the basis of the second power value storage means storing in advance a power value of the quantized value when the quantized value is below a predetermined second threshold value , The power value of the quantized value (hereinafter referred to as the second When the quantized value exceeds a predetermined second threshold value, an approximate calculation using a linear equation is performed to calculate a power approximate value of the quantized value (hereinafter referred to as a second power). And calculating the inverse power value based on the second power value or the second power approximation value.

本発明によれば、高い精度が求められる範囲においては、予め算出されている「べき乗値」を利用し、その他の範囲では、一次方程式を用いた近似計算により「べき乗値」を算出するので、量子化処理の処理速度の向上と、再生信号の品質向上を図ることが可能である。   According to the present invention, the “power value” calculated in advance is used in a range where high accuracy is required, and the “power value” is calculated by approximate calculation using a linear equation in the other ranges. It is possible to improve the processing speed of the quantization process and improve the quality of the reproduction signal.

{1.処理全体の流れ}
以下、図面を参照しつつ本発明の実施の形態について説明する。図1は、MPEG4/AACアルゴリズムに基づいた音声データの圧縮処理を行う装置の概略図である。この装置は、時間領域の入力信号(音声信号)を周波数領域の信号へ変換するMDCT(Modefied Descrete Cosine Transform;変形離散コサイン変換)回路1と、MDCT回路1が出力した信号を入力し、量子化雑音が許容量以下となり、且つ、符号量が所定のビットレート以下に収まるまで、量子化および符号化の処理を繰り返し行う量子化・符号化回路2とを備えている。また、量子化・符号化回路2は、量子化回路3と符号化回路4の2つの回路ブロックを備えている。
{1. Overall process flow}
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram of an apparatus that performs audio data compression processing based on the MPEG4 / AAC algorithm. This apparatus inputs an MDCT (Modefied Descrete Cosine Transform) circuit 1 that converts an input signal (audio signal) in the time domain into a signal in the frequency domain, and a signal output from the MDCT circuit 1 and quantizes the signal. A quantization / encoding circuit 2 that repeatedly performs quantization and encoding processing until the noise is less than an allowable amount and the code amount is less than or equal to a predetermined bit rate. The quantization / encoding circuit 2 includes two circuit blocks, a quantization circuit 3 and an encoding circuit 4.

図2は、量子化回路3のブロック構成を示す図である。量子化回路3は、量子化演算回路5と逆量子化演算回路10と雑音判定回路11とを備えている。さらに、量子化演算回路5は、量子化べき乗演算回路6と量子化係数演算回路7を備え、逆量子化演算回路10は、逆量子化べき乗演算回路8と逆量子化係数演算回路9を備えている。   FIG. 2 is a diagram illustrating a block configuration of the quantization circuit 3. The quantization circuit 3 includes a quantization operation circuit 5, an inverse quantization operation circuit 10, and a noise determination circuit 11. Furthermore, the quantization arithmetic circuit 5 includes a quantization power arithmetic circuit 6 and a quantization coefficient arithmetic circuit 7, and the inverse quantization arithmetic circuit 10 includes an inverse quantization power arithmetic circuit 8 and an inverse quantization coefficient arithmetic circuit 9. ing.

このような構成において、MDCT回路1から出力された信号(mc)は、量子化演算回路5に入力される。信号(mc)は、具体的には、MDCT回路1で周波数分割された入力信号(音声信号)の各周波数帯域における係数(MDCT係数)である。量子化演算回路5では、まず、信号(mc)が量子化べき乗演算回路6に入力され、ここで「べき乗演算」が行われる。べき乗演算は、入力信号(mc)をx、べき乗演算後の信号をyとすると、たとえば数1式で表される。   In such a configuration, the signal (mc) output from the MDCT circuit 1 is input to the quantization arithmetic circuit 5. Specifically, the signal (mc) is a coefficient (MDCT coefficient) in each frequency band of the input signal (audio signal) frequency-divided by the MDCT circuit 1. In the quantization operation circuit 5, first, the signal (mc) is input to the quantization power operation circuit 6, where “power operation” is performed. The power calculation is expressed by, for example, Equation 1 where x is the input signal (mc) and y is the signal after the power calculation.

Figure 2005197989
Figure 2005197989

量子化べき乗演算回路6において、信号(mc)の「べき乗演算値」が求められると、次に、量子化係数演算回路7において、べき乗演算値がスケールファクタによって除算されて量子化値(quant)が算出される。このように、量子化演算回路5では、非線形量子化処理が行われる。   When the “power operation value” of the signal (mc) is obtained in the quantization power operation circuit 6, the power operation value is then divided by the scale factor in the quantization coefficient operation circuit 7 and the quantized value (quant). Is calculated. As described above, the quantization operation circuit 5 performs nonlinear quantization processing.

量子化値(quant)は、次に、逆量子化演算回路10に入力される。逆量子化演算回路10では、まず、逆量子化べき乗演算回路8において、量子化値(quant)の「べき乗値」が演算される。べき乗演算は、入力信号(quant)をq、べき乗演算後の信号をy'とすると、たとえば、数2式で表される。   The quantized value (quant) is then input to the inverse quantization arithmetic circuit 10. In the inverse quantization operation circuit 10, first, in the inverse quantization power operation circuit 8, the “power value” of the quantized value (quant) is calculated. The power calculation is expressed by, for example, Equation 2 where q is the input signal (quant) and y ′ is the signal after the power calculation.

Figure 2005197989
Figure 2005197989

逆量子化べき乗演算回路8において、量子化値の「べき乗演算値」が求められると、次に、逆量子化係数演算回路9において、べき乗演算値がスケールファクタによって除算されて、逆量子化値(requant)が算出される。このように、逆量子化演算回路10においても、非線形量子化処理が行われる。   When the “quantized power value” of the quantized value is obtained in the inverse quantization power calculation circuit 8, next, the inverse quantization coefficient calculation circuit 9 divides the power calculation value by the scale factor to obtain the inverse quantization value. (Requant) is calculated. As described above, the nonlinear quantization processing is also performed in the inverse quantization arithmetic circuit 10.

逆量子化値(requant)は、雑音判定回路11に入力され、量子化雑音が許容量の範囲にあるか否かの判定が行われる。雑音許容量を超えている場合には、上記スケールファクタの値を変化させて、再び、量子化値および逆量子化値が算出される。そして、新たに求めた逆量子化値(requant)を用いて再度雑音判定が行われる。このような処理が量子化雑音が許容量の範囲に収まるまで繰り返される。   The inverse quantized value (requant) is input to the noise determination circuit 11 to determine whether or not the quantization noise is within an allowable range. If the allowable noise amount is exceeded, the value of the scale factor is changed, and the quantized value and the inverse quantized value are calculated again. Then, noise determination is performed again using the newly obtained inverse quantization value (requant). Such a process is repeated until the quantization noise falls within the allowable range.

量子化雑音が許容量の範囲に収まった場合には、量子化回路3から出力された量子化値(quant)を用いて、符号化回路4においてハフマン符号化が行われる。符号化の結果、符号量が目的としているビットレートを満たしていない場合には、再び、スケールファクタが変更され、量子化回路3において、雑音判定処理ループが行われる。このような処理を繰り返し、符号化量が目的としているビットレートに達したときに、量子化・符号化処理のループが終了する。   When the quantization noise falls within the allowable range, Huffman coding is performed in the coding circuit 4 using the quantized value (quant) output from the quantization circuit 3. As a result of encoding, when the code amount does not satisfy the target bit rate, the scale factor is changed again, and a noise determination processing loop is performed in the quantization circuit 3. Such a process is repeated, and when the encoding amount reaches the target bit rate, the quantization / encoding process loop ends.

{2.量子化処理}
次に、図3ないし図5を参照しながら、量子化演算回路5の構成および量子化演算処理について説明する。
{2. Quantization processing}
Next, the configuration of the quantization arithmetic circuit 5 and the quantization arithmetic processing will be described with reference to FIGS.

量子化べき乗演算回路6は、MDCT回路1から出力された信号(mc)を入力する。この信号(mc)は、7方向に分岐され、比較回路601と第1係数取得部602と第1シフト値取得部604と第2係数取得部606と第2シフト値取得部608とべき乗変換部610と乗算器612に対して出力される。   The quantization power calculation circuit 6 receives the signal (mc) output from the MDCT circuit 1. The signal (mc) is branched in seven directions, and the comparison circuit 601, the first coefficient acquisition unit 602, the first shift value acquisition unit 604, the second coefficient acquisition unit 606, the second shift value acquisition unit 608, and the power conversion unit. 610 and multiplier 612.

第1係数取得部602と第1シフト値取得部604と第2係数取得部606と第2シフト値取得部608とは、入力した信号(mc)の範囲に基づいて、それぞれ第1係数記憶部603と第1シフト値記憶部605と第2係数記憶部607と第2シフト値記憶部609から、係数あるいはシフト値を取得する。なお、本実施の形態においては、MDCT回路1から出力される信号(mc)、すなわちMDCT係数は、10進数で1〜67108863までの整数である。   The first coefficient acquisition unit 602, the first shift value acquisition unit 604, the second coefficient acquisition unit 606, and the second shift value acquisition unit 608 are based on the input signal (mc) range, respectively. Coefficients or shift values are acquired from 603, the first shift value storage unit 605, the second coefficient storage unit 607, and the second shift value storage unit 609. In the present embodiment, the signal (mc) output from the MDCT circuit 1, that is, the MDCT coefficient is an integer from 1 to 67108863 in decimal.

図4は、第1係数記憶部603と第1シフト値記憶部605と第2係数記憶部607と第2シフト値記憶部609に格納される各係数およびシフト値を1つのテーブルに表したものである。したがって、図3では、第1係数記憶部603と第1シフト値記憶部605と第2係数記憶部607と第2シフト値記憶部609とは、別のハードウェア構成として示されているが、これら記憶部は共通のROMを利用して、図4で示すような単一のテーブルとして格納するようにしてもよい。   FIG. 4 shows each coefficient and shift value stored in the first coefficient storage unit 603, the first shift value storage unit 605, the second coefficient storage unit 607, and the second shift value storage unit 609 in one table. It is. Therefore, in FIG. 3, the first coefficient storage unit 603, the first shift value storage unit 605, the second coefficient storage unit 607, and the second shift value storage unit 609 are shown as different hardware configurations. These storage units may be stored as a single table as shown in FIG. 4 using a common ROM.

図4のテーブルにおいては省略しているが、インデックスは、信号(mc)の値に対応付けられている。図に示すように、信号(mc)の値が89に区分され、それぞれの区分にインデックスがつけられている。そして、各インデックスに対応して、第1係数、第1シフト値、第2係数、第2シフト値が格納されているのである。これら係数およびシフト値は、近似計算用の一次方程式を規定する情報である。量子化べき乗演算回路6が入力する信号(mc)の範囲は、前述のように10進数で0〜67108863の整数である。そして、信号(mc)の値がK未満の場合には、べき乗変換部610において「べき乗変換」が行われる。そして、信号(mc)の値がK以上の場合、つまり、信号(mc)の値がK〜67108863の整数の場合には、信号(mc)が属しているインデックスに対応した一次方程式が決定され、その一次方程式を用いた近似演算を行って「べき乗近似値」が求められるのである。   Although omitted in the table of FIG. 4, the index is associated with the value of the signal (mc). As shown in the figure, the value of the signal (mc) is divided into 89, and each section is indexed. The first coefficient, the first shift value, the second coefficient, and the second shift value are stored corresponding to each index. These coefficients and shift values are information defining a linear equation for approximate calculation. The range of the signal (mc) input to the quantization power arithmetic circuit 6 is an integer from 0 to 67108863 in decimal as described above. When the value of the signal (mc) is less than K, the power conversion unit 610 performs “power conversion”. When the value of the signal (mc) is greater than or equal to K, that is, when the value of the signal (mc) is an integer from K to 67108863, a linear equation corresponding to the index to which the signal (mc) belongs is determined. Then, an approximate calculation using the linear equation is performed to obtain a “power approximation value”.

なお、図4で示した各係数あるいは各シフト値は一例であり、シミュレーション等により適宜最適な値を設定すればよい。また、ここでは、信号(mc)を89のインデックスに区分しているが、このインデックスの区分数もシミュレーション等により適宜設定すればよい。また、各インデックスに含まれる信号の数は一定である必要はなく。量子化誤差が最小となるように設定すればよい。また、図4で”第1シフト値”として表記している数値は、正確には、第1シフト値記憶部605が格納している数値に1を加算した値である。この1加算処理は、後で説明する加算器613における処理である。第1シフト値として第1シフト値記憶部605に最大16までの整数を格納するようにしてもよいが、ここでは、第1シフト値記憶部605の容量を小さくするため(4ビットで収めるため)に最大15までの整数を格納し、この後の処理で1加算するようにしているのである。ただし、図4では、本来のシフト値を表現するために1加算後の数値を便宜上表記している。   Each coefficient or each shift value shown in FIG. 4 is an example, and an optimal value may be set as appropriate by simulation or the like. Further, here, the signal (mc) is divided into 89 indexes, but the number of divisions of this index may be set as appropriate by simulation or the like. Further, the number of signals included in each index need not be constant. What is necessary is just to set so that a quantization error may become the minimum. Also, the numerical value represented as “first shift value” in FIG. 4 is a value obtained by adding 1 to the numerical value stored in the first shift value storage unit 605. This 1 addition process is a process in the adder 613 described later. An integer of up to 16 may be stored in the first shift value storage unit 605 as the first shift value, but here, in order to reduce the capacity of the first shift value storage unit 605 (to store it in 4 bits). ) Is stored with an integer of up to 15, and 1 is added in the subsequent processing. However, in FIG. 4, in order to express the original shift value, the numerical value after 1 is shown for convenience.

信号(mc)の値がK以上である場合、第1係数取得部602と第1シフト値取得部604と第2係数取得部606と第2シフト値取得部608は、それぞれ、信号(mc)が所属するインデックスにしたがって、第1係数記憶部603と第1シフト値記憶部605と第2係数記憶部607と第2シフト値記憶部609から係数の値あるいはシフト値を取得する。たとえば、インデックスが10の場合には、第1係数取得部602は第1係数として「825」を、第1シフト値取得部604は第1シフト値として「16」(前述のように、実際には、「15」を取得した後、1加算される。)を、第2係数取得部606は第2係数として「1652」を、第2シフト値取得部608は第2シフト値として「5」を取得する。   When the value of the signal (mc) is equal to or greater than K, the first coefficient acquisition unit 602, the first shift value acquisition unit 604, the second coefficient acquisition unit 606, and the second shift value acquisition unit 608 The coefficient value or shift value is acquired from the first coefficient storage unit 603, the first shift value storage unit 605, the second coefficient storage unit 607, and the second shift value storage unit 609 according to the index to which the For example, when the index is 10, the first coefficient acquisition unit 602 sets “825” as the first coefficient, and the first shift value acquisition unit 604 sets “16” as the first shift value (as described above, actually 1 is added after acquiring “15”), the second coefficient acquisition unit 606 sets “1652” as the second coefficient, and the second shift value acquisition unit 608 sets “5” as the second shift value. To get.

一方、信号(mc)の値がK未満である場合、べき乗変換部610は、べき乗値記憶部611から、信号(mc)の値に1対1に対応して格納されている「べき乗値」を取得し、「べき乗値」(pow_spec_ac)をセレクタ617に対して出力する。べき乗値記憶部611は、K未満の信号(mc)に対する「べき乗値」を予め算出した値を格納しているのである。したがって、べき乗値記憶部611は、K個の「べき乗値」を格納可能な容量を備えていればよい。   On the other hand, when the value of the signal (mc) is less than K, the power conversion unit 610 stores the “power value” stored in a one-to-one correspondence with the value of the signal (mc) from the power value storage unit 611. And “power value” (pow_spec_ac) is output to the selector 617. The power value storage unit 611 stores a value obtained by calculating in advance a “power value” for a signal (mc) of less than K. Therefore, the power value storage unit 611 only needs to have a capacity capable of storing K “power values”.

次に、乗算器612は、信号(mc)と第1係数取得部602が出力した第1係数(q_a_int)を入力し、この2つの信号を乗算して、乗算結果(tmp_1)を出力する。また、加算器613は、第1シフト値取得部604が出力した第1シフト値(q_a_sft)を入力し、第1シフト値に1を加算する。この1加算されたシフト値を加算シフト値(q_a_sft+1)とする(つまり、図4で表記されている”第1シフト値”は、実際には、加算シフト値(q_a_sft+1)である。)。そして、シフタ614は、乗算結果(tmp_1)と加算シフト値(q_a_sft+1)を入力し、乗算結果(tmp_1)を、加算シフト値(q_a_sft+1)分だけ右シフト演算を行う。具体的には、乗算結果(tmp_1)を2ビットで表現した場合に、加算シフト値(q_a_sft+1)が示す10進整数分だけビットシフトを行うのである。たとえば、インデックス10の場合であれば、乗算結果(825×(mc))を2ビット表現した場合に、16(15+1)ビット右シフト演算を行うのである。シフタ614は、右シフト演算後の信号(tmp_2)を加算器616に出力する。   Next, the multiplier 612 receives the signal (mc) and the first coefficient (q_a_int) output from the first coefficient acquisition unit 602, multiplies these two signals, and outputs a multiplication result (tmp_1). The adder 613 receives the first shift value (q_a_sft) output from the first shift value acquisition unit 604 and adds 1 to the first shift value. This 1-added shift value is used as an added shift value (q_a_sft + 1) (that is, the “first shift value” shown in FIG. 4 is actually an added shift value (q_a_sft + 1). .) Then, the shifter 614 receives the multiplication result (tmp_1) and the addition shift value (q_a_sft + 1), and performs a right shift operation on the multiplication result (tmp_1) by the addition shift value (q_a_sft + 1). Specifically, when the multiplication result (tmp_1) is expressed by 2 bits, the bit shift is performed by the decimal integer indicated by the addition shift value (q_a_sft + 1). For example, in the case of the index 10, when the multiplication result (825 × (mc)) is expressed by 2 bits, a 16 (15 + 1) bit right shift operation is performed. The shifter 614 outputs the signal (tmp_2) after the right shift calculation to the adder 616.

また、シフタ615は、第2係数取得部606が出力した第2係数(q_b_int)と第2シフト値取得部608が出力した第2シフト値(q_b_sft)を入力し、第2係数(q_b_int)を第2シフト値(q_b_sft)分だけ左シフト演算を行う。具体的には、第2係数(q_b_int)を2ビットで表現した場合に、第2シフト値(q_b_sft)が示す10進整数分だけビットシフトを行うのである。たとえば、インデックス10の場合であれば、第2係数(1652)を2ビット表現した場合に、5ビット左シフト演算を行うのである。シフタ615は、左シフト演算後の信号(tmp_3)を加算器616に出力する。   Further, the shifter 615 receives the second coefficient (q_b_int) output from the second coefficient acquisition unit 606 and the second shift value (q_b_sft) output from the second shift value acquisition unit 608, and inputs the second coefficient (q_b_int). Left shift operation is performed by the second shift value (q_b_sft). Specifically, when the second coefficient (q_b_int) is expressed by 2 bits, the bit shift is performed by the decimal integer indicated by the second shift value (q_b_sft). For example, in the case of the index 10, when the second coefficient (1652) is expressed by 2 bits, a 5-bit left shift operation is performed. The shifter 615 outputs the signal (tmp_3) after the left shift calculation to the adder 616.

次に、加算器616は、シフタ614からの出力信号(tmp_2)とシフタ615からの出力信号(tmp_3)を入力し、この2つの信号を加算する。そして、加算器616は、「べき乗近似値」(pow_spec_av)をセレクタ617に対して出力する。   Next, the adder 616 receives the output signal (tmp_2) from the shifter 614 and the output signal (tmp_3) from the shifter 615, and adds the two signals. Then, the adder 616 outputs a “power approximation value” (pow_spec_av) to the selector 617.

そして、セレクタ617は、加算器616から出力された「べき乗近似値」(pow_spec_av)と、べき乗変換部610から出力された「べき乗値」(pow_spec_ac)を入力する。   The selector 617 receives the “power approximation value” (pow_spec_av) output from the adder 616 and the “power value” (pow_spec_ac) output from the power conversion unit 610.

比較部601は、信号(mc)を入力し、信号(mc)と閾値Kとの大小を比較する。そして、信号(mc)の値が閾値K未満の場合には、「べき乗値」(pow_spec_ac)を出力するようにセレクタ617に制御信号「1」を送信する。信号(mc)の値が閾値K以上の場合には、第1係数、第1シフト値、第2係数、第2シフト値を用いて近似計算を行った結果である「べき乗近似値」(pow_spec_av)を出力するようにセレクタ617に制御信号「0」を送信する。セレクタ617は、比較部601から入力した制御信号に基づいて、「べき乗近似値」(pow_spec_av)あるいは「べき乗値」(pow_spec_ac)のいずれかを「べき乗演算値」(pow_spec)として出力するのである。   The comparison unit 601 receives the signal (mc) and compares the signal (mc) with the threshold value K. When the value of the signal (mc) is less than the threshold value K, a control signal “1” is transmitted to the selector 617 so as to output a “power value” (pow_spec_ac). When the value of the signal (mc) is equal to or greater than the threshold value K, the “power approximation value” (pow_spec_av) that is the result of the approximation calculation using the first coefficient, the first shift value, the second coefficient, and the second shift value. ) Is transmitted to the selector 617 so as to output. The selector 617 outputs either the “power approximation value” (pow_spec_av) or the “power value” (pow_spec_ac) as the “power operation value” (pow_spec) based on the control signal input from the comparison unit 601.

量子化べき乗演算回路6が出力した「べき乗演算値」(pow_spec)は、量子化係数演算回路7に入力される。量子化係数演算回路7では、図示せぬ他の回路から与えられたスケールファクタによって「べき乗演算値」(pow_spec)が除算されて量子化値(quant)が算出される。算出された量子化値(quant)は、符号化回路4に出力されるとともに、逆量子化演算回路10に出力される。なお、入力信号(mc)の範囲0〜67108863(10進数)に対応する量子化値(quant)の範囲は0〜8191(10進数)である。   The “power calculation value” (pow_spec) output from the quantization power calculation circuit 6 is input to the quantization coefficient calculation circuit 7. In the quantization coefficient calculation circuit 7, the “power calculation value” (pow_spec) is divided by a scale factor given from another circuit (not shown) to calculate a quantization value (quant). The calculated quantized value (quant) is output to the encoding circuit 4 and also output to the inverse quantization operation circuit 10. The range of the quantized value (quant) corresponding to the range 0 to 67108863 (decimal number) of the input signal (mc) is 0 to 8191 (decimal number).

このように本発明においては、入力する信号(mc)の値が閾値K未満である場合には、予め「べき乗値」を算出したテーブルを利用して精度の高い「べき乗値変換」を行い、信号(mc)の値が閾値Kより大きい場合には、簡易的な一次方程式を用いる方法によって、べき乗値を近似演算して求めるので、全体として、ROM等で構成される記憶部の記憶容量を小さくすることが可能である。   As described above, in the present invention, when the value of the input signal (mc) is less than the threshold value K, a highly accurate “power value conversion” is performed using a table in which the “power value” is calculated in advance, When the value of the signal (mc) is larger than the threshold value K, the power value is approximated by a method using a simple linear equation, so that the storage capacity of the storage unit composed of a ROM or the like as a whole is obtained. It can be made smaller.

ここで、閾値Kは、最終的に符号化された音声データの再生音の品質などから実験的に求めるようにすればよい。ただし、信号(mc)の値、すなわちMDCT係数の値が小さく、S/N比が大きくなる範囲においては、精度の高い「べき乗演算」を行うべきであるので、予め「べき乗値」を算出したテーブルを用い、べき乗変換部610の出力を採用するようにした方が好ましい。つまり、図5に示すように、本実施の形態によれば、信号(mc)の値が小さく、S/N比が大きい範囲においては、精度の高い量子化を行い、S/N比が小さい範囲においては、一次方程式(y=ax+b)を用いた簡易的な近似演算を行うようにしているので、再生信号の品質を高く維持しながら、量子化処理の負荷を軽減させることを可能としているのである。   Here, the threshold value K may be obtained experimentally from the quality of the reproduced sound of the finally encoded audio data. However, in the range where the value of the signal (mc), that is, the value of the MDCT coefficient is small and the S / N ratio is large, the “power operation” with high accuracy should be performed. It is preferable to use a table and adopt the output of the power conversion unit 610. That is, as shown in FIG. 5, according to the present embodiment, in a range where the value of the signal (mc) is small and the S / N ratio is large, high-precision quantization is performed and the S / N ratio is small. In the range, simple approximation using a linear equation (y = ax + b) is performed, so it is possible to reduce the quantization processing load while maintaining high quality of the playback signal. It is.

{3.逆量子化処理}
次に、図6および図7を参照しながら逆量子化演算回路10および逆量子化演算処理について説明する。
{3. Inverse quantization process}
Next, the inverse quantization operation circuit 10 and the inverse quantization operation processing will be described with reference to FIGS. 6 and 7.

逆量子化べき乗演算回路8は、量子化演算回路5から出力された量子化値(quant)を入力する。この量子化値(quant)は、5方向に分岐され、比較回路801と第3係数取得部802と第4係数取得部804とべき乗変換部806と乗算器808に入力される。   The inverse quantization power operation circuit 8 receives the quantization value (quant) output from the quantization operation circuit 5. The quantized value (quant) is branched in five directions and input to the comparison circuit 801, the third coefficient acquisition unit 802, the fourth coefficient acquisition unit 804, the power conversion unit 806, and the multiplier 808.

第3係数取得部802と第4係数取得部804とは、入力した量子化値(quant)の範囲に基づいて、それぞれ第3係数記憶部803と第4係数記憶部805から係数の値を取得する。   The third coefficient acquisition unit 802 and the fourth coefficient acquisition unit 804 acquire coefficient values from the third coefficient storage unit 803 and the fourth coefficient storage unit 805, respectively, based on the input quantized value (quant) range. To do.

図7は、第3係数記憶部803と第4係数記憶部805に格納される各係数値を1つのテーブルに表したものである。したがって、図6では、第3係数記憶部803と第4係数記憶部805とは、別のハードウェア構成として示されているが、これら記憶部は共通のROMを利用して、図7で示すような単一のテーブルとして格納するようにしてもよい。   FIG. 7 shows each coefficient value stored in the third coefficient storage unit 803 and the fourth coefficient storage unit 805 in one table. Therefore, in FIG. 6, the third coefficient storage unit 803 and the fourth coefficient storage unit 805 are shown as different hardware configurations, but these storage units are shown in FIG. 7 using a common ROM. You may make it store as such a single table.

図7のテーブルにおいては省略しているが、インデックスは、量子化値(quant)の値に対応付けられている。図に示すように、量子化値(quant)の値が21に区分され、それぞれの区分にインデックスがつけられている。そして、各インデックスに対応して、第3係数と第4係数が格納されているのである。これら係数は、近似計算用の一次方程式を規定する情報である。逆量子化べき乗演算回路8が入力する量子化値(quant)の範囲は、前述のように0〜8191の整数である。そして、量子化値(quant)の値がL未満の場合には、べき乗変換部806において「べき乗変換」が行われる。そして、量子化値(quant)の値がL以上の場合、つまり、量子化値(quant)の値がL〜8191の整数の場合には、量子化値(quant)が属しているインデックスに対応した一次方程式が決定され、その一次方程式を用いた近似演算を行って「べき乗近似値」が求められるのである。   Although omitted in the table of FIG. 7, the index is associated with the value of the quantized value (quant). As shown in the figure, the value of the quantized value (quant) is divided into 21 and each section is indexed. The third coefficient and the fourth coefficient are stored corresponding to each index. These coefficients are information defining a linear equation for approximate calculation. The range of the quantization value (quant) input by the inverse quantization power operation circuit 8 is an integer of 0 to 8191 as described above. When the quantized value (quant) is less than L, the power conversion unit 806 performs “power conversion”. When the value of the quantized value (quant) is L or more, that is, when the value of the quantized value (quant) is an integer of L to 8191, it corresponds to the index to which the quantized value (quant) belongs. The first-order equation is determined, and an approximate operation using the first-order equation is performed to obtain a “power approximation value”.

なお、図7で示した各係数は一例であり、シミュレーション等により適宜最適な値を設定すればよい。また、ここでは、量子化値(quant)を21のインデックスに区分しているが、このインデックスの区分数もシミュレーション等により適宜設定すればよい。また、各インデックスに含まれる信号の数は一定である必要はなく。量子化誤差が最小となるように設定すればよい。   Each coefficient shown in FIG. 7 is an example, and an optimal value may be set as appropriate by simulation or the like. Also, here, the quantized value (quant) is divided into 21 indexes, but the number of divisions of this index may be set as appropriate by simulation or the like. Further, the number of signals included in each index need not be constant. What is necessary is just to set so that a quantization error may become the minimum.

量子化値(quant)の値がL以上である場合、第3係数取得部802と第4係数取得部804は、それぞれ、量子化値(quant)が所属するインデックスにしたがって、第3係数記憶部803と第4係数記憶部805から係数値を取得する。たとえば、インデックスが10の場合には、第3係数取得部802は第3係数として「12.75」を、第4係数取得部806は第4係数として「2751」を取得する。   When the value of the quantized value (quant) is greater than or equal to L, the third coefficient acquisition unit 802 and the fourth coefficient acquisition unit 804 respectively include a third coefficient storage unit according to the index to which the quantized value (quant) belongs. The coefficient value is acquired from 803 and the fourth coefficient storage unit 805. For example, when the index is 10, the third coefficient acquisition unit 802 acquires “12.75” as the third coefficient, and the fourth coefficient acquisition unit 806 acquires “2751” as the fourth coefficient.

一方、量子化値(quant)がL未満である場合、べき乗変換部806は、べき乗値記憶部807から、量子化値(quant)に1対1に対応して格納されている「べき乗値」を取得する。べき乗値記憶部807は、L未満の量子化値(quant)に対する「べき乗値」を予め算出した値を格納しているのである。したがって、べき乗値記憶部807は、L個の「べき乗値」を格納可能な容量を備えていればよい。   On the other hand, when the quantized value (quant) is less than L, the power conversion unit 806 stores the “power value” stored in the power value storage unit 807 in a one-to-one correspondence with the quantized value (quant). To get. The power value storage unit 807 stores a value obtained by calculating in advance a “power value” for a quantized value (quant) less than L. Therefore, the power value storage unit 807 only needs to have a capacity capable of storing L “power values”.

次に、乗算器808は、量子化値(quant)と第1係数取得部802が出力した第1係数(iq_a)を入力し、この2つの信号を乗算して、乗算結果(tmp_4)を出力する。そして、シフタ809は乗算結果(tmp_4)を入力し、乗算結果(tmp_4)に対して2ビット右シフト演算を行う。具体的には、乗算結果(tmp_4)を2ビットで表現した場合に、2ビット分だけビットシフトを行うのである。たとえば、インデックス10の場合であれば、乗算結果(12.75×(quant))を2ビット表現した場合に、2ビット分、右シフト演算を行うのである。シフタ809はシフト演算後の信号(tmp_5)を減算器810に対して出力する。   Next, the multiplier 808 receives the quantized value (quant) and the first coefficient (iq_a) output from the first coefficient acquisition unit 802, multiplies these two signals, and outputs the multiplication result (tmp_4). To do. The shifter 809 receives the multiplication result (tmp_4) and performs a 2-bit right shift operation on the multiplication result (tmp_4). Specifically, when the multiplication result (tmp_4) is expressed by 2 bits, bit shift is performed by 2 bits. For example, in the case of the index 10, when the multiplication result (12.75 × (quant)) is expressed by 2 bits, the right shift operation is performed by 2 bits. The shifter 809 outputs the signal (tmp_5) after the shift operation to the subtracter 810.

次に、減算器810は、シフト演算後の信号(tmp_5)と第2係数(iq_b)を入力し、シフト演算後の信号(tmp_5)から第2係数(iq_b)を減算し、「べき乗演算近似値」(pow_quant_av)を出力する。そして、セレクタ811は、減算器810の出力信号である「べき乗演算近似値」(pow_quant_av)と、べき乗変換部610の出力信号である「べき乗値」(pow_quant_ac)を入力する。   Next, the subtractor 810 inputs the signal (tmp_5) after the shift operation and the second coefficient (iq_b), subtracts the second coefficient (iq_b) from the signal (tmp_5) after the shift operation, Value "(pow_quant_av) is output. Then, the selector 811 receives “power calculation approximate value” (pow_quant_av) that is an output signal of the subtractor 810 and “power value” (pow_quant_ac) that is an output signal of the power conversion unit 610.

比較部801は、量子化値(quant)入力し、量子化値(quant)と閾値Lとの大小を比較する。そして、量子化値(quant)の値が閾値L未満の場合には、べき乗変換部806の出力信号である「べき乗値」(pow_quant_ac)を出力するようにセレクタ811に制御信号「1」を送信する。量子化値(quant)の値が閾値L以上の場合には、第3係数および第4係数を用いた近似計算により求めた「べき乗演算近似値」(pow_quant_av)を出力するようにセレクタ811に制御信号「0」を送信する。セレクタ811は、比較部801から入力した制御信号に基づいて、「べき乗演算近似値」(pow_quant_av)あるいは「べき乗値」(pow_quant_ac)のいずれかを「べき乗演算値」(pow_spec)として出力するのである。   The comparison unit 801 receives the quantized value (quant) and compares the quantized value (quant) with the threshold value L. When the value of the quantized value (quant) is less than the threshold L, the control signal “1” is transmitted to the selector 811 so as to output the “power value” (pow_quant_ac) that is the output signal of the power conversion unit 806. To do. When the value of the quantized value (quant) is equal to or greater than the threshold value L, the selector 811 is controlled to output the “power operation approximate value” (pow_quant_av) obtained by the approximate calculation using the third coefficient and the fourth coefficient. Signal “0” is transmitted. Based on the control signal input from the comparison unit 801, the selector 811 outputs either the “power calculation approximate value” (pow_quant_av) or the “power value” (pow_quant_ac) as the “power calculation value” (pow_spec). .

逆量子化べき乗演算回路8が出力した「べき乗演算値」(pow_spec)は、逆量子化係数演算回路9に入力される。逆量子化係数演算回路9では、図示せぬ他の回路から与えられたスケールファクタによって「べき乗演算値」(pow_spec)が除算されて逆量子化値(requant)が算出される。算出された逆量子化値(requant)は、雑音判定回路11に入力される。雑音判定回路11では、MDCT係数である信号(mc)と逆量子化値(requant)から量子化雑音が算出され、この量子化雑音が所定の閾値を満たすか否か、すなわち、量子化雑音が許容量の範囲に収まっているか否かが判定される。この閾値は、要求される量子化の精度に応じて適宜設定される。   The “power calculation value” (pow_spec) output from the inverse quantization power calculation circuit 8 is input to the inverse quantization coefficient calculation circuit 9. In the inverse quantization coefficient calculation circuit 9, the “power calculation value” (pow_spec) is divided by a scale factor given from another circuit (not shown) to calculate an inverse quantization value (requant). The calculated inverse quantization value (requant) is input to the noise determination circuit 11. In the noise determination circuit 11, quantization noise is calculated from the signal (mc) that is the MDCT coefficient and the inverse quantization value (requant), and whether or not the quantization noise satisfies a predetermined threshold, that is, the quantization noise is calculated. It is determined whether or not the amount is within the allowable range. This threshold is appropriately set according to the required quantization accuracy.

量子化雑音が所定の閾値を満たさない場合、つまり、雑音許容量を超えている場合には、スケールファクタを変更して、前述したように、再度、量子化および逆量子化処理が実行され、量子化雑音の判定が行われる。量子化雑音が所定の閾値を満たした場合には、量子化演算回路5が出力した量子化値(quant)を用いて符号化回路4において符号化処理が実行される。その後は、上述したように、符号化回路4において符号化処理が実行される。   When the quantization noise does not satisfy the predetermined threshold, that is, when the noise tolerance is exceeded, the scale factor is changed, and as described above, the quantization and inverse quantization processes are performed again. A determination of quantization noise is made. When the quantization noise satisfies a predetermined threshold, the encoding process is executed in the encoding circuit 4 using the quantized value (quant) output from the quantization operation circuit 5. Thereafter, as described above, the encoding circuit 4 performs the encoding process.

このように、逆量子化処理においても、入力する信号(quant)の値が閾値L未満である場合には、予め「べき乗値」を算出したテーブルを利用して精度の高い「べき乗値変換」を行い、信号(quant)の値が閾値Lより大きい場合には、簡易的な一次方程式を用いる方法によって、「べき乗値」を近似演算して求めるので、全体として、ROM等で構成される記憶部の記憶容量を小さくすることが可能である。   As described above, even in the inverse quantization process, when the value of the input signal (quant) is less than the threshold value L, “power value conversion” with high accuracy using a table in which the “power value” is calculated in advance is used. When the value of the signal (quant) is larger than the threshold value L, the “power value” is obtained by an approximate calculation by a method using a simple linear equation. It is possible to reduce the storage capacity of the part.

なお、上記実施の形態では、本発明をMPEG4/AACアルゴリズムにおける量子化回路に適用させたが、本発明の装置および方法は、一般的な量子化回路および量子化方法に適用させることが可能である。   In the above embodiment, the present invention is applied to a quantization circuit in the MPEG4 / AAC algorithm. However, the apparatus and method of the present invention can be applied to a general quantization circuit and a quantization method. is there.

本実施の形態にかかる音声符号化装置の全体概略図である。1 is an overall schematic diagram of a speech encoding apparatus according to an embodiment. 量子化回路のブロック図である。It is a block diagram of a quantization circuit. 量子化べき乗演算回路のブロック図である。It is a block diagram of a quantization power operation circuit. べき乗演算近似テーブルを示す図である。It is a figure which shows the power calculation approximation table. べき乗演算の近似方法を示す図である。It is a figure which shows the approximation method of a power calculation. 逆べき乗演算回路のブロック図である。It is a block diagram of an inverse power operation circuit. 逆べき乗演算近似テーブルを示す図である。It is a figure which shows an inverse power calculation approximation table.

符号の説明Explanation of symbols

2 量子化・符号化回路
3 量子化回路
4 符号化回路
6 量子化べき乗演算回路
8 逆量子化べき乗演算回路
2 Quantization / Encoding Circuit 3 Quantization Circuit 4 Encoding Circuit 6 Quantization Power Operation Circuit 8 Inverse Quantization Power Operation Circuit

Claims (6)

周波数分割された入力信号の周波数帯域ごとの係数信号を入力する入力手段と、
前記係数信号と所定の閾値とを比較する手段と、
前記係数信号のべき乗値を予め格納しているべき乗値記憶手段と、
前記係数信号が所定の閾値を下回る場合には、前記べき乗値記憶手段を参照して、前記係数信号のべき乗値を取得する手段と、
前記係数信号が所定の閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値を算出する近似手段と、
を備えることを特徴とするべき乗演算回路。
Input means for inputting a coefficient signal for each frequency band of the frequency-divided input signal;
Means for comparing the coefficient signal with a predetermined threshold;
Power value storage means for storing a power value of the coefficient signal in advance;
Means for obtaining a power value of the coefficient signal with reference to the power value storage means when the coefficient signal is below a predetermined threshold;
When the coefficient signal exceeds a predetermined threshold value, an approximation unit that performs an approximate calculation using a linear equation to calculate a power approximation value of the coefficient signal;
A power operation circuit comprising:
請求項1に記載のべき乗演算回路において、
前記べき乗値記憶手段は、
前記閾値を下回る係数信号に対応するべき乗値のみを格納していることを特徴とするべき乗演算回路。
In the power operation circuit according to claim 1,
The power value storage means includes
Only a power value corresponding to a coefficient signal below the threshold value is stored.
請求項1または請求項2に記載のべき乗演算回路において、さらに、
前記係数信号を複数の区分に分割し、各区分に対応させた一次方程式の情報を格納する方程式情報記憶手段、
を備え、
前記近似手段は、前記方程式情報記憶手段を参照することにより入力した係数信号に対応する一次方程式を得て、前記べき乗近似値を算出することを特徴とするべき乗演算回路。
The power operation circuit according to claim 1 or 2, further comprising:
Equation information storage means for dividing the coefficient signal into a plurality of sections and storing information of a linear equation corresponding to each section;
With
The approximation means obtains a linear equation corresponding to the input coefficient signal by referring to the equation information storage means, and calculates the exponentiation approximation value.
周波数分割された入力信号の周波数帯域ごとの係数信号を入力する工程と、
前記係数信号が所定の閾値を下回る場合には、前記係数信号のべき乗値を予め格納しているべき乗値記憶手段を参照して、前記係数信号のべき乗値を取得し、前記係数信号が所定の閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値を算出する工程と、
を備えることを特徴とするべき乗演算方法。
Inputting a coefficient signal for each frequency band of the frequency-divided input signal;
When the coefficient signal falls below a predetermined threshold value, the power value of the coefficient signal is obtained by referring to a power value storage means that stores a power value of the coefficient signal in advance. If the threshold is exceeded, performing an approximate calculation using a linear equation to calculate a power approximation of the coefficient signal; and
A power calculation method comprising:
周波数分割された入力信号の周波数帯域ごとの係数信号を入力する入力手段と、
前記係数信号と所定の第1閾値とを比較する手段と、
前記係数信号のべき乗値を予め格納している第1べき乗値記憶手段と、
前記係数信号が所定の第1閾値を下回る場合には、前記第1べき乗値記憶手段を参照して、前記係数信号のべき乗値(以下、第1べき乗値とする。)を取得する手段と、
前記係数信号が所定の第1閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値(以下、第1べき乗近似値とする。)を算出する近似手段と、
前記第1べき乗値あるいは前記第1べき乗近似値に基づいて量子化値を求める手段と、
前記量子化値と所定の第2閾値とを比較する手段と、
前記量子化値のべき乗値を予め格納している第2べき乗値記憶手段と、
前記量子化値が所定の第2閾値を下回る場合には、前記第2べき乗値記憶手段を参照して、前記量子化値のべき乗値(以下、第2べき乗値とする。)を取得する手段と、
前記量子化値が所定の第2閾値を上回る場合には、一次方程式を用いた近似計算を行って前記量子化値のべき乗近似値(以下、第2べき乗近似値とする。)を算出する近似手段と、
前記第2べき乗値あるいは前記第2べき乗近似値に基づいて逆量化値を求める手段と、
を備えることを特徴とする量子化回路。
Input means for inputting a coefficient signal for each frequency band of the frequency-divided input signal;
Means for comparing the coefficient signal with a predetermined first threshold;
First power value storage means for storing a power value of the coefficient signal in advance;
Means for obtaining a power value of the coefficient signal (hereinafter referred to as a first power value) with reference to the first power value storage means when the coefficient signal falls below a predetermined first threshold;
Approximating means for performing approximation calculation using a linear equation and calculating a power approximation value of the coefficient signal (hereinafter referred to as a first power approximation value) when the coefficient signal exceeds a predetermined first threshold value; ,
Means for obtaining a quantized value based on the first power value or the first power approximation value;
Means for comparing the quantized value with a predetermined second threshold;
Second power value storage means for storing a power value of the quantized value in advance;
Means for obtaining a power value of the quantized value (hereinafter referred to as second power value) with reference to the second power value storage means when the quantized value is below a predetermined second threshold. When,
When the quantized value exceeds a predetermined second threshold, an approximation calculation using a linear equation is performed to calculate a power approximate value of the quantized value (hereinafter referred to as a second power approximate value). Means,
Means for obtaining a dequantization value based on the second power value or the second power approximation value;
A quantization circuit comprising:
周波数帯域に分割された入力信号の周波数帯域ごとの係数信号を入力する工程と、
前記係数信号が所定の第1閾値を下回る場合には、前記係数信号のべき乗値を予め格納している第1べき乗値記憶手段を参照して、前記係数信号のべき乗値(以下、第1べき乗値とする。)を取得し、前記係数信号が所定の第1閾値を上回る場合には、一次方程式を用いた近似計算を行って前記係数信号のべき乗近似値(以下、第1べき乗近似値とする。)を算出する工程と、
前記第1べき乗値あるいは前記第1べき乗近似値に基づいて量子化値を求める工程と、
前記量子化値が所定の第2閾値を下回る場合には、前記量子化値のべき乗値を予め格納している第2べき乗値記憶手段を参照して、前記量子化値のべき乗値(以下、第2べき乗値とする。)を取得し、前記量子化値が所定の第2閾値を上回る場合には、一次方程式を用いた近似計算を行って前記量子化値のべき乗近似値(以下、第2べき乗近似値とする。)を算出する工程と、
前記第2べき乗値あるいは前記第2べき乗近似値に基づいて逆量化値を求める工程と、
を備えることを特徴とする量子化方法。
Inputting a coefficient signal for each frequency band of the input signal divided into frequency bands;
When the coefficient signal falls below a predetermined first threshold, the power value of the coefficient signal (hereinafter referred to as the first power) is referred to the first power value storage means that stores the power value of the coefficient signal in advance. When the coefficient signal exceeds a predetermined first threshold value, an approximate calculation using a linear equation is performed to calculate a power approximation value of the coefficient signal (hereinafter referred to as a first power approximation value). Calculating)
Obtaining a quantized value based on the first power value or the first power approximation value;
When the quantized value falls below a predetermined second threshold, the power value of the quantized value (hereinafter, referred to as a power value of the quantized value) When the quantized value exceeds a predetermined second threshold value, an approximate calculation using a linear equation is performed to calculate a power approximate value of the quantized value (hereinafter referred to as a second power value). Calculating a power-of-two approximation value),
Obtaining a dequantization value based on the second power value or the second power approximation value;
A quantization method comprising:
JP2004001658A 2004-01-07 2004-01-07 Arithmetic circuit for exponentiation, quantization circuit and its method Pending JP2005197989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004001658A JP2005197989A (en) 2004-01-07 2004-01-07 Arithmetic circuit for exponentiation, quantization circuit and its method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004001658A JP2005197989A (en) 2004-01-07 2004-01-07 Arithmetic circuit for exponentiation, quantization circuit and its method

Publications (1)

Publication Number Publication Date
JP2005197989A true JP2005197989A (en) 2005-07-21

Family

ID=34817114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004001658A Pending JP2005197989A (en) 2004-01-07 2004-01-07 Arithmetic circuit for exponentiation, quantization circuit and its method

Country Status (1)

Country Link
JP (1) JP2005197989A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874626A (en) * 2018-09-03 2020-03-10 华为技术有限公司 Quantization method and device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637644A (en) * 1992-07-21 1994-02-10 Sanyo Electric Co Ltd Data conversion circuit and method
JPH06334983A (en) * 1992-10-29 1994-12-02 Sony Corp Encoding method, encoding device, decoding method, and decoding device for picture signal
JPH08101698A (en) * 1994-09-30 1996-04-16 Shogo Nakamura Device and method for compressing/expanding acoustic signal
JPH08307281A (en) * 1995-04-28 1996-11-22 Sony Corp Nonlinear quantization method and nonlinear inverse quantization method
JP2000081968A (en) * 1998-09-04 2000-03-21 Sharp Corp Arithmetic unit for reciprocal
JP2002342308A (en) * 2001-05-21 2002-11-29 Ricoh Co Ltd Arithmetic unit, program, and function value calculating method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637644A (en) * 1992-07-21 1994-02-10 Sanyo Electric Co Ltd Data conversion circuit and method
JPH06334983A (en) * 1992-10-29 1994-12-02 Sony Corp Encoding method, encoding device, decoding method, and decoding device for picture signal
JPH08101698A (en) * 1994-09-30 1996-04-16 Shogo Nakamura Device and method for compressing/expanding acoustic signal
JPH08307281A (en) * 1995-04-28 1996-11-22 Sony Corp Nonlinear quantization method and nonlinear inverse quantization method
JP2000081968A (en) * 1998-09-04 2000-03-21 Sharp Corp Arithmetic unit for reciprocal
JP2002342308A (en) * 2001-05-21 2002-11-29 Ricoh Co Ltd Arithmetic unit, program, and function value calculating method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874626A (en) * 2018-09-03 2020-03-10 华为技术有限公司 Quantization method and device
CN110874626B (en) * 2018-09-03 2023-07-18 华为技术有限公司 Quantization method and quantization device

Similar Documents

Publication Publication Date Title
TWI380602B (en) Apparatus and method for encoding an information signal
JP3636094B2 (en) Signal encoding apparatus and method, and signal decoding apparatus and method
JPH0485621A (en) Rounding device
US8631061B2 (en) Apparatus, method, and program for arithmetic processing
JP2007193043A (en) Speech encoding device, speech decoding device, speech encoding method, and speech decoding method
KR101361933B1 (en) Frequency band scale factor determination in audio encoding based upon frequency band signal energy
KR101363206B1 (en) Audio signal encoding employing interchannel and temporal redundancy reduction
KR20190040063A (en) Quantizer with index coding and bit scheduling
JP3274593B2 (en) Conversion device and reversible conversion device capable of reversible conversion
KR20120096541A (en) Method, system, and apparatus for compression or decompression of digital signals
US8593321B2 (en) Computation apparatus and method, quantization apparatus and method, and program
US6317063B1 (en) Inverse quantization using table with reduced size
JP5704018B2 (en) Audio signal encoding method and apparatus
US8601039B2 (en) Computation apparatus and method, quantization apparatus and method, and program
JPH07199996A (en) Device and method for waveform data encoding, decoding device for waveform data, and encoding and decoding device for waveform data
JP2005197989A (en) Arithmetic circuit for exponentiation, quantization circuit and its method
JP3877683B2 (en) Quantization apparatus and inverse quantization apparatus, and audio and image encoding apparatus and decoding apparatus that can use these apparatuses
JP4273062B2 (en) Encoding method, encoding apparatus, decoding method, and decoding apparatus
CN103035249B (en) Audio arithmetic coding method based on time-frequency plane context
JP5042978B2 (en) Data encoding apparatus and data encoding method
JP4438655B2 (en) Encoding device, decoding device, encoding method, and decoding method
KR100402734B1 (en) the fixed point multiplier using a coded multiplicnd and the method thereof
JPH05260307A (en) Method and device for quantization of image data
JP3389849B2 (en) Quantizer
Ghido An Introduction to Lossless Audio Compression

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201