JP3088110B2 - 無線受信器 - Google Patents

無線受信器

Info

Publication number
JP3088110B2
JP3088110B2 JP02169675A JP16967590A JP3088110B2 JP 3088110 B2 JP3088110 B2 JP 3088110B2 JP 02169675 A JP02169675 A JP 02169675A JP 16967590 A JP16967590 A JP 16967590A JP 3088110 B2 JP3088110 B2 JP 3088110B2
Authority
JP
Japan
Prior art keywords
gates
pulse
signal
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02169675A
Other languages
English (en)
Other versions
JPH0338941A (ja
Inventor
フランシス ラフ グウィルム
フランシス ウィルソン ジョン
ジョン ヨーエル リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH0338941A publication Critical patent/JPH0338941A/ja
Application granted granted Critical
Publication of JP3088110B2 publication Critical patent/JP3088110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/144Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008Compensating DC offsets
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • H04L27/142Compensating direct current components occurring during the demodulation and which are caused by mistuning
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/22Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of active elements with more than two electrodes to which two signals are applied derived from the signal to be demodulated and having a phase difference related to the frequency deviation, e.g. phase detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radio Transmission System (AREA)

Description

【発明の詳細な説明】 本発明は、かかる受信器がペーシング受信器として用
いられうるFSK信号用の無線受信器に係る。
英国特許明細書第2,143,386号は、FSK又は角度変調さ
れた信号を用いるに適した無線受信器を開示している。
無線受信器は、零IF直交ベースバンド信号I及びQを提
供するよう直変換技術を利用する周波数逓降変換段から
なる。I及びQ信号は対応するI及びQ矩形波信号を形
成するよう各制限増幅器で制限される。パルス形成回路
網、例えば微分器は夫々第1及び第2のパルスシーケン
スを得るよう各制限増幅器の出力に結合され、その出力
は対応するI及びQ矩形波信号における極性変化を表わ
す。I及びQ矩形波信号が2つのパルス列を発生するよ
う夫々第2及び第1のパルスシーケンスにより乗算され
る第1及び第2の乗算器が設けられている。ディジタル
出力信号を生じるよう2つのパルス列を結合する手段が
設けられ、その周波数は2つのパルス列の周波数の和に
等しい。ディジタル出力信号は元のベースバンド変調の
シミュレーションを発生する低域フィルタに印加され
る。特にディジタル出力信号のパルスは略直流レベルを
生じるよう平滑化され、その振幅は、ビート音の周波
数、すなわち受信器の局部発振周波数及び変調された信
号の周波数間の周波数差に依存するパルス周波数によ
る。
局部発振器及び変調された信号周波数間にドリフトが
ない場合上記受信器は原則的に満足に機能する。しか
し、実際の状況ではドリフトが起こり、二進値「1」及
び「0」に対応するビート周波数が異なる結果となる。
低域波の結果として、直流レベルの振幅はドリフトに
応じて変化する。変調された信号の値を検出するため、
ダイナミックビットスライサが必要とされる。ダイナミ
ックビットスライサは設計するのに複雑であり、バッテ
リドレインを不要に増やす比較的大きい電流を消費す
る。受信器のターンオン時間は、ダイナミックビットス
ライサの使用により長くされ、これは、受信器がバッテ
リ節約方法で動作するときに欠点になる。
零IF受信器を使用する理由は、それが集積回路として
大量に製造されうることである。しかし、公知の如く、
コンデンサのようなリアクティブ部品は、集積化するの
に高価であり、可能なら避けられる。出力直流信号を得
るため低減フィルタを用いることは、1つ又はそれ以上
のコンデンサを必要とするのでコンデンサの使用を避け
られない。
本発明の目的は、無線受信器の設計でのこれらの欠点
を克服することである。
本発明によると、FSK信号を受信し、直交する第1及
び第2の周波数逓降変換された差信号を発生する手段
と、夫々に第1及び第2の矩形波信号を形成するよう第
1及び第2の差信号の夫々を振幅制限する手段と、夫々
第1及び第2の矩形波信号の極性における変化での第1
及び第2の矩形波信号をサンプリングする手段と、該サ
ンプルを組み合せる手段と、組合わされた信号における
抵抗変化に応答して極性における次に続く変化が検出さ
れるまで本質的に一定の第1の直流出力を発生し、その
時本質的に一定の第2の直流出力が発生されるメモリー
手段とからなるFSK信号用受信器が提供される。
極性変化に応答するメモリー手段を設けることによ
り、そのメモリー手段はヒステリシス回路からなり、出
力信号電圧は二進値「1」又は「0」を示す振幅制限電
圧に対応し、極性変化があるまでその値のままである。
その結果、出力信号電圧は、測定の許容範囲内で、周波
数ドリフトに無関係である。これは、固定レベルビット
スライサが周波数変調を検出するのに用いられることを
意味する。固定レベルビットスライサは、比較的に設計
が容易であり、その電流消費において経済的である。メ
モリー手段は、周波数又はインパルス応答のどちらも有
さず、結果的にコンデンサのような別のリアクティブ成
分を必要とせず、従って安価に集積化できる。
本発明の1実施例では、第1及び第2の矩形波信号を
サンプリングする手段は、第1及び第2の矩形波信号の
極性における順次の変化に夫々対応する第1及び第2の
パルスシーケンスを発生する手段と、第1の積信号を発
生するよう第1の矩形波信号を第2のパルスシーケンス
におけるパルスにより乗算する手段と、第2の積信号を
発生するよう第2の矩形波信号を第1のパルスシーケン
スにおけるパルスにより乗算する手段とからなり、該組
合せ手段は第1及び第2の積信号は組合せ手段により組
み合わされる。
本発明の別な実施例では、手段は第1及び第2の矩形
波信号の逆である第3及び第4の矩形波信号を夫々に発
生するよう設けられ、サンプリング手段は、組み合わさ
れ、メモリー手段に印加される第1及び第2のパルスの
シーケンスを提供するよう第1から第4の矩形波信号で
動作する論理ゲートからなる。
サンプリング手段は、第1から第8の2つの入力のAN
Dゲートと、各第1及び第4のANDゲートの入力は第1の
矩形波信号を受信するよう接続され、各第5及び第8の
ANDゲートの入力は第2の矩形波信号を受信するよう接
続され、各第2及び第3のANDゲートの入力は第3の矩
形波信号を受信するよう接続され、各第6及び第7のAN
Dゲートの入力は第4の矩形波信号を受信するよう接続
され;第1から第4の矩形波信号における同じ極性変化
を有する別なエッジの発生に対応する第1から第4のサ
ンプリングパルスを夫々に発生する手段と、第1のサン
プリングパルスは第5及び第6のANDゲートの第2の入
力に共に印加され、第2のサンプリングパルスは第3及
び第4のANDゲートの第2の入力に共に印加され、第3
のサンプリングパルスは第7及び第8のANDゲートの第
2の入力に共に印加され、第4のサンプリングパルス
は、第1及び第2のANDゲートの第2の入力に共に印加
され;第1及び第2の入力ORゲートとよりなり、第1の
ORゲートの入力は各第1,第3,第5及び第7ANDゲートの出
力に夫々結合され、第2のORゲートの入力は各第2,第4,
第6及び第8のANDゲートの出力に結合され、第1及び
第2のORゲートの出力はメモリー手段に接続されてい
る。
以下図面と共に本発明による実施例を説明する。
図面において、同じ参照符号が対応する特性を識別す
るのに用いられる。
第1図を参照するに、受信器はFSK信号fc±δを受信
するアンテナ10からなり、ここでfcは公称搬送波周波数
であり、δはオフセット周波数で、例えば512ビット/
秒のデータ信号に対し、4.5kHzである。これらの信号は
第1及び第2の混合器12,14の第1の入力に供給され
る。理想的にfc=fLである周波数fLを発生する局部発振
器16は、第1及び第2の混合器12,14の第2の入力に接
続される。混合器14の場合には、90゜位相シフタ18は局
部発振器16及び混合器14間の信号路に接続される。第1
及び第2の混合器の出力の差は、入力信号がfc+δであ
る時、+δ及び+δ−π/2であり、入力信号がfc−δで
ある時、−δ及び−δ−π/2である。
受信器のフロントエンドの図示されていない装置で
は、位相シフタ18はアンテナ10と第1又は第2の混合器
12又は14間の信号路の1つに挿入され、局部発振器16は
混合器12,14の第2の入力に直接に接続される。
直交した差信号は低域フィルタ20,22で波され、次
にI及びQ矩形波信号を提供する各制御増幅器24,25で
殆ど制限されない。
第1及び第2の信号乗算器26,27が設けられる。I及
びQ矩形波信号は夫々第2及び第1の増幅器27,26の第
1の入力に印加される。これらの矩形波I及びQ信号
は、各矩形波信号の各エッジに対応するパルスを供給す
る各パルス形成回路網、例えばC−R微分器28,30に印
加される。各パルス形成回路網の時定数はビットレート
に比較して短く、例えば矩形波の期間の百分の一であ
る。I及びQ矩形波に対応するパルスシーケンスは夫々
乗算器26,27に印加される。乗算器26,27からの出力は信
号の和を効果的に形成する減算段32に印加される。
双安定メモリー要素34、例えばヒステリシス回路は減
算段32の出力に接続される。メモリー要素34はグリッチ
除去フィルタ36及び固定レベルビットスライサ38の後に
続く。
第1図に示す受信器の動作を第2Aから2H図に示す波形
に関連して説明する。第2A及び2B図は夫々振幅制限され
たI及びQ矩形波信号を示し、その振幅は±1の間で変
化する。回路網28,30により形成されたパルスシーケン
スは夫々第2C及び2D図に示される。第2E及び2F図は夫々
乗算器26,27の出力X,Yを示し、第2G図は減算段32の出力
を示す。メモリー要素34の出力は第2H図に示され、二進
値「0」から「1」への極性変化は減算段32からの出力
の第1の正のパルスの発生で起こるのが注目される。メ
モリー要素34はアンテナ10で受信された信号での位相の
かかる変化の後にくる第1のパルスの発生で状態を変え
るので、第1及び第2の混合器12,14により得られた周
波数の差に依存しない実質的に一定の直流出力を維持す
る。従って、固定レベルビットスライサ38を用いる元の
データを決定することが可能である。更に、復調器は、
単一エッジ変化に反応するので、高速データレート、振
幅制限された装置に期待される限界まで信号を固有的に
復調できる。装置がかかる固有の雑音フイルタリングを
するので、フィルタ36は有利にディジタルティルタにな
り、従ってアナログフィルタで起こる群遅延問題を避け
る。
第3図はメモリー要素34として用いられうるヒステリ
シス回路を示す。ヒステリシス回路は、従来の如くに交
差結合されたベース及びコレクター電極及び電源44に接
続されたエミッタ電極を有するNPNトランジスタ40,42か
らなるフリップフロップ回路からなる。トランジスタ40
用の負荷回路は、第1の抵抗46、Vcc線及びトランジス
タ40のコレクター間のNPNトランジスタ48及び第2の抵
抗50のコレクター・エミッタ路の直列接続からなる。第
3の抵抗52、NPNトランジスタ54のコレクターエミッタ
路及びトランジスタ42のVcc線とコレクター間の第4の
抵抗56の同様の直列接続はトランジスタ42用の負荷回路
を構成する。減算段32(第1図)からの信号出力は夫々
トランジスタ48,54のベース電極に印加された平衡入力5
8.60を形成する実際に平衡した出力である。平衡信号出
力62.64は夫々トランジスタ48,54のコレクター回路から
得られる。
動作中に、トランジスタ48,54に印加された電圧差が
ある値を越す度に、フリップフロップは状態を変え、逆
電圧差が生ずるまでその状態のままでいる。図示のヒス
テリシス回路から、該回路は抵抗とトランジスタからな
り、意図的なリアクティブ成分がなく、これは前記の英
国特許明細書第2143386A号に用いられたフィルタのコス
トと比較して実施するのに経済的であることを意味する
ことが分かる。更に、ヒステリシス回路は、既に言及し
た利点のあるフィルタを用いる以上の別な利点も提供す
る。
第4図は単一エッジ復調器のディジタル実施例であ
る。復調器はその入力振幅制限矩形波I,,Q及びとし
て振舞う。回路は4対の2つの入力ANDゲート66,67;68,
69;70,71及び72,73からなる。I信号はANDゲート66,69
に、信号はANDゲート67,68に、Q信号はANDゲート70,
73に、信号はANDゲート71,72に印加される。
パルスシーケンスI′,′,Q′,及び′は単安定
回路74から77及びインバータ78,79を用いて振幅制限さ
れたI及びQ矩形波信号から得られ、夫々にANDゲート7
0,71;ANDゲート72,73;ANDゲート68,69及びゲート66,67
にら印加される。
2つの4つ入力ORゲート80,81が設けられる。ORゲー
ト80の入力AからDは各ANDゲート66,68,70及び72の出
力に接続され、ORゲート81の入力AからDはANDゲート6
7,69,71及び73の出力に夫々接続される。ORゲート80,81
の出力E,Fは夫々2つの2入力NORゲート82,83により形
成されるセット/リセットフリップフロップに接続さ
れ、 一方への入力は他方の出力であり、又逆もそうである。
平衡出力Z,は夫々ゲート82,83から得られる。
第4図に示す回路の動作を、第5Aから5M図に示す波形
に関連して説明する。第5A及び5B図は夫々I及びQ振幅
制限矩形波を示し、他の矩形波入力I及びQは夫々I及
びQ信号の逆位相例である。第5Cから5F図は夫々単安定
回路74から77の出力に生じるパルスシーケンスである。
各シーケンスでのパルスは各矩形波信号での正に向かう
エッジに対応し、各パルスの期間は関連する矩形波の期
間に比べて小さいことが注目される。ANDゲートの対に
おいて入力矩形波信号は本質的に90゜だけそのエッジか
らちょうど位相シフトされた点でサンプルされる。第5G
から5JはORゲート80の入力AからDを示す。ORゲート82
の入力AからDは示されないが、第5Aから5F図を調べる
ことにより引き出されうる。
第5K及び5L図は、その出力がセット/リセットフリッ
プフロップに印加され、その出力Zは第5M図に示される
各ORゲート80,81の出力を示す。第4図に示す実施例の
動作は一般的に第1図に示す類似の実施例の動作に等し
く、そこでANDゲート66から73を用いるエッジ検出がパ
ルス形成回路網28,30(第1図)に等しくORゲート80,81
が一般的に第1及び第2の乗算器24,26(第1図)に概
略等しく、セット/リセットフリップフロップへの信号
の反転及び動作が一般的に減算段32及び双安定メモリー
要素34(第1図)に等しい。
本開示を読取ることにより、別な変形例は当業者には
明らかである。かかる変形例は、既に公知の設計,製
造,零IF及び/又はFSK受信器及びその構成部分の使用
における、既にここで説明された特徴の代わりに又はこ
れに加えて用いられうる別の特徴を含んでもよい。本願
で特許請求の範囲は特徴の特定の組み合せについて述べ
ているが、本願の記載の範囲は、明示的であれ、暗示的
であれ、概念的であれ、また請求範囲に記載されたのと
同じ発明に係るか否か、また本発明と同じ技術的問題を
軽減するか否かに拘らず、新規な特徴又はここに記載し
た特徴の新規な組み合せを含むことを理解すべきであ
る。
【図面の簡単な説明】
第1図は本発明により作られた無線受信器の一実施例の
ブロック系統図、 第2Aから2H部は第1図に示す受信器の動作に適用可能な
波形を示す図、 第3図はヒステリシス回路の一実施例の回路図、 第4図は本発明による受信器において使用に適した復調
器のディジタル的実施例の回路図、 第5Aから5M図は第4図に示す受信器の動作に適用可能な
波形を示す図である。 10……アンテナ、12,14……混合器、16……発振器、18
……位相シフタ、20,22……低域フィルタ、24,25……制
限増幅器、26,27……信号乗算器、28,30……微分器、32
……減算段、34……メモリー要素、36……グリッチ除去
フィルタ、38……ビットスライサ、40,42,48,54……NPN
トランジスタ、、44……電源、46,50,52,56……抵抗、5
8,60……平衡入力、62,64……信号出力、66,67,68,69,7
0,71,72,73……ANDゲート、74,75,76,77……単安定回
路、78,79……インバータ、80,81……ORゲート、82,83
……NORゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン フランシス ウィルソン イギリス国 ケンブリッジ シービー2 5イージー グレート シェルフォー ド 20ビー ハイ ストリート ウェス トクロフト コテージス(番地なし) (72)発明者 リチャード ジョン ヨーエル イギリス国 ケンブリッジ シービー4 1エーエヌ スプリングフィールド ロード 10番地 (56)参考文献 特開 昭60−39962(JP,A) 特開 昭56−37757(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 27/00 - 27/38

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】FSK信号を受信し、直交した周波数逓降変
    換された信号を発生する手段と、第1及び第2の矩形波
    信号を形成するため上記周波数逓降変換された各信号を
    振幅制限する手段と、出力信号を生成する復調手段とを
    有するFSK信号用受信器であって、 上記復調手段は、 上記第2及び第1の矩形波信号の極性が変化したとき、
    夫々、上記第1及び第2の矩形波信号をサンプリング
    し、上記第1又は第2の矩形波信号の周期よりも短い間
    隔を有する第1及び第2のパルスのシーケンスを発生す
    るサンプリング手段と、 上記受信されたFSK信号の周波数が変化し、次に、上記
    サンプリング手段から上記第1のパルスが出現するとき
    に、極性が変化する出力を供給するため上記パルスのシ
    ーケンスを組み合わせる手段と、 送信されたベースバンド信号を表すアナログ出力を供給
    する手段とを含み、 上記アナログ出力を供給する手段は、上記組み合わされ
    た信号の極性の変化に応答して、次の極性の変化が検出
    されるまで第1の実質的に一定の直流出力を生成し、上
    記次の極性の変化の検出に対応して、第2の実質的に一
    定の直流出力を生成するメモリ手段を含むことを特徴と
    する受信器。
  2. 【請求項2】上記サンプリング手段は上記第1又は第2
    の矩形波信号の間隔の実質的に100分の1の間隔を有す
    るパルスを発生する手段を含むことを特徴とする請求項
    1記載の受信器。
  3. 【請求項3】上記サンプリング手段は、第1のパルスの
    シーケンスを生成するため、上記第2の矩形波信号を、
    上記第1の矩形波信号の両方向への極性の変化に応じて
    発生されたパルスと乗算する第1の手段と、第2のパル
    スのシーケンスを生成するため、上記第1の矩形波信号
    を、上記第2の矩形波信号の両方向への極性の変化に応
    じて発生されたパルスと乗算する第2の手段とを有する
    ことを特徴とする請求項2記載の受信器。
  4. 【請求項4】上記第1及び第2の矩形波信号を夫々に反
    転させた信号である第3及び第4の矩形波信号を供給す
    る手段が設けられ、 上記サンプリング手段は、上記第1、第2、第3及び第
    4の矩形波信号に同じ極性の変化を有し、第1乃至第4
    のパルスを夫々に生成する交番的なエッジの出現をサン
    プリングする手段と、上記組み合わせる手段に与えられ
    る更なるパルスのシーケンスを供給するため上記第1乃
    至第4のパルスに応じて上記第1乃至第4の矩形波信号
    に関して動作的である複数の論理ゲートとを有すること
    を特徴とする請求項1又は2記載の受信器。
  5. 【請求項5】上記論理ゲートは、上記第1の矩形波信号
    を受信するため接続された第1及び第4の2入力ANDゲ
    ートと、上記第2の矩形波信号を受信するため接続され
    た第5及び第8の2入力ANDゲートと、上記第3の矩形
    波信号を受信するため接続された第2及び第3の2入力
    ANDゲートと、上記第4の矩形波信号を受信するため接
    続された第6及び第7の2入力ANDゲートとを含み、 上記第1のパルスは上記第5及び第6の2入力ANDゲー
    トの第2の入力に併せて供給され、上記第2のパルスは
    上記第3及び第4の2入力ANDゲートの第2の入力に併
    せて供給され、上記第3のパルスは上記第7及び第8の
    2入力ANDゲートの第2の入力に併せて供給され、上記
    第4のパルスは上記第1及び第2の2入力ANDゲートの
    第2の入力に併せて供給され、 第1及び第2の4入力ORゲートが設けられ、 上記第1のORゲートの4個の入力は、夫々、上記第1、
    第3、第5及び第7のANDゲートの出力に接続され、 上記第2のORゲートの4個の入力は、夫々、上記第2、
    第4、第6及び第8のANDゲートの出力に接続され、 上記第1及び第2のORゲートの出力は上記メモリ手段に
    接続されていることを特徴とする請求項4記載の受信
    器。
  6. 【請求項6】上記メモリ手段は非抵抗性部品を備えたヒ
    ステリシス回路を含むことを特徴とする請求項1乃至5
    のうちいずれか一項記載の受信器。
  7. 【請求項7】上記メモリ手段の出力に接続された固定レ
    ベルビットスライサを更に有することを特徴とする請求
    項1乃至6のうちいずれか一項記載の受信器。
  8. 【請求項8】上記メモリ手段の出力と上記固定レベルビ
    ットスライサとの間に接続されたディジタルグリッチ除
    去フィルタを更に有することを特徴とする請求項7記載
    の受信器。
JP02169675A 1989-06-30 1990-06-27 無線受信器 Expired - Fee Related JP3088110B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8915063.5 1989-06-30
GB8915063A GB2233535A (en) 1989-06-30 1989-06-30 Radio receiver

Publications (2)

Publication Number Publication Date
JPH0338941A JPH0338941A (ja) 1991-02-20
JP3088110B2 true JP3088110B2 (ja) 2000-09-18

Family

ID=10659342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02169675A Expired - Fee Related JP3088110B2 (ja) 1989-06-30 1990-06-27 無線受信器

Country Status (6)

Country Link
US (1) US5197085A (ja)
EP (1) EP0405676B1 (ja)
JP (1) JP3088110B2 (ja)
DE (1) DE69030216T2 (ja)
FI (1) FI903235A0 (ja)
GB (1) GB2233535A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5586147A (en) * 1991-11-25 1996-12-17 Siemens Aktiengesellschaft Osterreich Demodulation method using quadrature modulation
TW214027B (en) * 1992-06-12 1993-10-01 Philips Electronics Nv FM quadrature demodulator
JPH06268694A (ja) * 1993-03-12 1994-09-22 Matsushita Electric Ind Co Ltd 直接変換受信機用fsk復調器
JP3508956B2 (ja) * 1995-04-13 2004-03-22 ソニー株式会社 周波数変調信号復調回路及び通信端末装置
DE19534756C2 (de) * 1995-09-19 1999-04-08 Siemens Ag Verfahren zur Detektion und zur Auswertung von Hilfssignalen
US6081560A (en) * 1996-03-02 2000-06-27 U.S. Philips Corporation Production of a frequency control signal in an FSK receiver
US6185248B1 (en) * 1998-03-12 2001-02-06 Northrop Grumman Corporation Wideband digital microwave receiver
EP1014637B1 (fr) * 1998-12-23 2006-05-03 Asulab S.A. Récepteur à conversion directe pour signaux modulés en sauts de fréquence (FSK)
DE19930229C1 (de) * 1999-06-30 2001-07-05 Infineon Technologies Ag Quadricorrelator für einen Demodulator für frequenzmodulierte Signale
US20040157571A1 (en) * 2003-02-07 2004-08-12 Klaas Wortel Enhanced register based FSK demodulator
US20050156780A1 (en) * 2004-01-16 2005-07-21 Ghz Tr Corporation Methods and apparatus for automotive radar sensors
US20070104295A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. RSSI for FSK IQ demodulator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439283A (en) * 1966-02-04 1969-04-15 Gen Electric Frequency shift keyed discriminating circuits
GB2032737A (en) * 1978-10-24 1980-05-08 Standard Telephones Cables Ltd Radio receiver for tone modulated signals
GB2057820B (en) * 1979-09-04 1984-07-04 Standard Telephones Cables Ltd Radio receiver for fsk signals
GB2101821B (en) * 1981-07-16 1984-11-14 Standard Telephones Cables Ltd Radio receiver for frequency shift keyed signals
GB2106359B (en) * 1981-09-24 1985-07-03 Standard Telephones Cables Ltd Direct conversion radio receiver for fm signals
US4475219A (en) * 1982-08-18 1984-10-02 General Electric Company Demodulator for frequency-shift-keyed binary data signals
GB2141007B (en) * 1983-06-02 1986-07-23 Standard Telephones Cables Ltd Demodulator logic for frequency shift keyed signals
GB2143386B (en) * 1983-07-14 1987-01-14 Standard Telephones Cables Ltd Radio receiver
JPS60100859A (ja) * 1983-11-08 1985-06-04 Nec Corp 周波数検波器
CH667170A5 (de) * 1984-12-07 1988-09-15 Industrieorientierte Forsch Verfahren zur detektion der information eines empfangssignales, insbesondere mit frequenzumtastung.
GB2172158B (en) * 1985-03-07 1988-12-29 Stc Plc Zero-if radio receiver

Also Published As

Publication number Publication date
DE69030216T2 (de) 1997-08-28
EP0405676A3 (en) 1992-05-06
US5197085A (en) 1993-03-23
DE69030216D1 (de) 1997-04-24
FI903235A0 (fi) 1990-06-27
JPH0338941A (ja) 1991-02-20
EP0405676B1 (en) 1997-03-19
GB8915063D0 (en) 1989-08-23
GB2233535A (en) 1991-01-09
EP0405676A2 (en) 1991-01-02

Similar Documents

Publication Publication Date Title
US6211708B1 (en) Frequency doubling circuits, method, and systems including quadrature phase generators
US5293408A (en) FSK data receiving system
EP0333266B1 (en) A direct conversion receiver
JP3088110B2 (ja) 無線受信器
JP2982567B2 (ja) 受信装置
US5640428A (en) Direct conversion receiver
JPH0129469B2 (ja)
EP0151334A2 (en) Direct conversion frequency modulation radio receiver
US4193034A (en) Radio receiver for FSK signals
JP3087459B2 (ja) Fskデータ復調器
US8629716B2 (en) Modulator, demodulator and modulator-demodulator
US20010054919A1 (en) Electronic device comprising a frequency multiplier circuit, frequency multiplier circuit and method of multiplying signal frequencies
JPS6189702A (ja) 周波数倍増装置
EP0217457A1 (en) Angle demodulator
US5821802A (en) Transformer-coupled mixer circuit
US6335659B1 (en) Demodulator circuits
JP4267786B2 (ja) 周波数偏移変調信号用の直接変換受信機
JP3413902B2 (ja) 周波数シフトキーイング・データ復調器
JPH04354407A (ja) 周波数ディスクリミネータ
US6992510B2 (en) Multiplier circuit with offset compensation and quadricorrelator
JP2584171B2 (ja) Fskデータ復調器
JP2576266B2 (ja) Fsk受信機
JP2003283253A (ja) Iq変復調回路
JP2517028B2 (ja) 周波数検波回路
JP3658768B2 (ja) Fm受信装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees