JPH11225050A

JPH11225050A - 位相可変回路

Info

Publication number: JPH11225050A
Application number: JP10023226A
Authority: JP
Inventors: Katsuya Yamashita; 勝也山下
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-02-04
Filing date: 1998-02-04
Publication date: 1999-08-17

Abstract

(57)【要約】【課題】本発明は、光受信器で使用されるクロックの
位相を調節する位相可変回路に関し、回路規模を増大さ
せずに出力クロックの位相可変範囲を拡大でき、また出
力クロック振幅を一定にしつつ出力クロック位相の変更
を可能にする。【解決手段】抽出クロックから生成された相互に一定
の位相差を持つ複数のクロック信号ａ・・の加算割合を
決定する複数の制御信号ｂ・・を発生する制御信号発生
回路１と、複数のクロック信号ａ・・のそれぞれについ
ての加算割合の重み付けを複数の制御信号ｂ・・の対応
するものによって行う複数の重み付け回路２・・と、複
数の重み付け回路２・・の出力を加算し抽出クロックに
対しある位相差を有する１つのクロック信号を出力する
加算回路３とを備える位相可変回路において、制御信号
発生回路１は、基準となる周期信号から相互に位相が異
なる複数の周期信号を制御信号として発生することを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、超高速光通信シス
テムにおける光受信器で使用されるクロックの位相を調
節する位相可変回路に関する。

【０００２】

【従来の技術】図７は、光受信器の構成例を示す。図７
に示すように、光受信器は、増幅器７１と、識別器７２
と、クロック抽出器７３と、位相可変回路７４とを備え
る。増幅器７１は、伝送路から取り込んだ受信データを
増幅し、識別器７２とクロック抽出器７３とに与える。
クロック抽出器７３は、増幅器７１から入力した受信デ
ータからクロックを抽出し、位相可変回路７４に与え
る。受信データは、ビットレートが例えば１０Ｇｂｐｓ
等の超高速であるので、抽出されるクロックは正弦波信
号である。

【０００３】位相可変回路７４は、可変容量素子や可変
長同軸管などによって、クロック抽出器７３が抽出した
クロック信号の位相を、識別器７１での誤り率が最小と
なるような位相に調節し、識別器７２に与える。識別器
７２は、位相可変回路７４から入力したクロック信号で
もって増幅器７１から入力する受信データを識別し、復
調したデータを出力する。

【０００４】このように光受信器では、受信感度を最大
にするクロック位相を取得するために位相可変回路が不
可欠である。一般に、位相可変回路には、上述したよう
に可変容量素子や可変長同軸管などの可変素子が必要で
ある。一方、光受信器には、集積回路化の要請がある。
しかし、集積回路内では有効な可変素子が実現できない
ため、位相可変回路を集積回路で実現できず、光受信器
の集積回路化の妨げになっている。

【０００５】この問題を解決するには、可変素子を使用
しない位相可変回路を実現することが必要である。そこ
で、例えば、図８に示す構成の位相可変回路が提案され
ている。図８は、可変素子を使用しない従来の位相可変
回路の構成例である。図８に示す位相可変回路は、差動
対（Ｑ１、Ｑ２）と、これに対する定電流源（Ｑ３、Ｒ
Ｅ）と、差動対（Ｑ４、Ｑ５）と、これに対する定電流
源（Ｑ６、ＲＥ）と、制御信号発生回路２０と、負荷抵
抗ＲＬとを備える。

【０００６】一方の差動対（Ｑ１、Ｑ２）及び定電流源
（Ｑ３、ＲＥ）では、トランジスタＱ１とＱ２のエミッ
タが共にトランジスタＱ３のコレクタに接続され、トラ
ンジスタＱ３のエミッタがエミッタ抵抗ＲＥを介して負
電源に接続される。また、トランジスタＱ２は、コレク
タが接地され、ベースが入力信号の中心値を与える正電
源に接続される。そして、トランジスタＱ１のベースに
クロック信号Ｖi1が印加され、トランジスタＱ３のベー
スに制御信号発生回路２０から制御信号Ｖc21が印加さ
れる。

【０００７】他方の差動対（Ｑ４、Ｑ５）及び定電流源
（Ｑ６、ＲＥ）では、トランジスタＱ４とＱ５のエミッ
タが共にトランジスタＱ６のコレクタに接続され、トラ
ンジスタＱ６のエミッタがエミッタ抵抗ＲＥを介して負
電源に接続される。また、トランジスタＱ５は、コレク
タが接地され、ベースが入力信号の中心値を与える正電
源に接続される。そして、トランジスタＱ４のベースに
クロック信号Ｖi2が印加され、トランジスタＱ６のベー
スに制御信号発生回路２０から制御信号Ｖc22が印加さ
れる。

【０００８】また、２つの差動対の相互間では、トラン
ジスタＱ１とＱ４のコレクタが共通の負荷抵抗ＲＬを介
して接地される。次に、図９は、以上のように構成され
る従来の位相可変回路の動作説明図である。図９（ａ）
は、制御信号発生回路２０が発生する制御信号Ｖc21、
Ｖc22の位相変化波形図である。制御信号Ｖc21 は、あ
る低値から単調に増加し、ある高値の一定値となる信号
である。制御信号Ｖc22 は、ある高値から単調に減少
し、ある低値の一定値となる信号である。制御信号Ｖc2
1、Ｖc22は、図９（ａ）に示すように、互いに逆特性で
あるが、図９（ａ）に示す特性で常時変化しているので
はなく、ある点の特性値を示すように出力される。

【０００９】したがって、トランジスタＱ３、Ｑ６は、
図９（ａ）に示す互いに逆特性の制御信号Ｖc21、Ｖc22
に従って導通状態が互いに逆向きに変化する。具体的に
は、一方のトランジスタが飽和状態ないしはそれに近い
状態にあるときは他方のトランジスタは遮断状態ないし
はそれに近い状態となるケース（Ａ）と、一方のトラン
ジスタのエミッタ電流が増加するときは、他方のトラン
ジスタのエミッタ電流は減少するケース（Ｂ）とがあ
る。

【００１０】定電流源（Ｑ３、ＲＥ）（Ｑ６、ＲＥ）
は、このような制御信号Ｖc21、Ｖc22に応じて対応する
差動対（Ｑ１、Ｑ２）（Ｑ４、Ｑ５）に供給する電流の
大きさを変化させる。トランジスタＱ１、Ｑ４に印加さ
れるクロック信号Ｖi1、Ｖi2は、互いに９０度の位相差
を持つ正弦波信号である。即ち、Ｖi1＝Ｖo sinωtとす
れば、Ｖi2＝Ｖo sin{ωt＋(π/２)｝である。トランジ
スタＱ１、Ｑ４は、それらのクロック信号に従って導通
状態が変化する。なお、このクロック信号Ｖi1、Ｖi2
は、図７に示したクロック抽出器７３で抽出したクロッ
クに基づき生成される。生成箇所は図７に示したクロッ
ク抽出器７３、ないしは、当該位相可変回路である。

【００１１】２つ差動対（Ｑ１、Ｑ２）(Ｑ４、Ｑ５）
は、対応する定電流源(Ｑ３、ＲＥ）（Ｑ６、ＲＥ）か
ら供給される電流は一定であるから、トランジスタＱ
１、Ｑ４の導通状態が変化すると、それに伴いトランジ
スタＱ２、Ｑ５の導通状態が変化し、トランジスタＱ
１、Ｑ４のコレクタ電流が制御信号Ｖc21、Ｖc22に応じ
て変化する。

【００１２】トランジスタＱ１、Ｑ４のコレクタ電流
は、負荷抵抗ＲＬにおいて加算され電圧信号Ｖout へ変
換されるが、トランジスタＱ３、Ｑ６がケース（Ａ）の
状態にあるときは、トランジスタＱ１、Ｑ４の対応する
方のコレクタ電流は流れないので、電圧信号Ｖoutは、ク
ロック信号Ｖi1（＝Ｖo sinωt）と同相であるか、また
は、クロック信号Ｖi2＝Ｖo sin{ωt＋(π/２)}と同相で
あるかの何れかとなる。

【００１３】一方、トランジスタＱ３、Ｑ６がケース
（Ｂ）の状態にあるときは、トランジスタＱ１、Ｑ４の
コレクタ電流も同様の関係を持つので、負荷抵抗ＲＬに
おいて加算された電圧信号Ｖout の位相は、クロック信
号Ｖi1とＶi2の間の任意の位相となる（図９（ｂ））。
つまり、トランジスタＱ１、Ｑ４のコレクタ電流は、対
応する制御信号(Ｖc21、Ｖc22）によって加算割合の重み
付けが行われているのである。

【００１４】したがって、制御信号(Ｖc21、Ｖc22）を図
９（ａ）に示す特性範囲内の所定値に固定し、トランジ
スタＱ１、Ｑ４のコレクタ電流を負荷抵抗ＲＬで加算す
ることにより、抽出されたクロック信号に対しある位相
差を持つクロック信号Ｖoutが得られる。なお、制御信
号(Ｖc21、Ｖc22）の特性関係は、識別器７２の識別誤り
率が最小となるように定められる。

【００１５】以上の説明から、２組の差動対(Ｑ１、Ｑ
２）(Ｑ４、Ｑ５）とそれらの定電流源（Ｑ３、ＲＥ)
（Ｑ６、ＲＥ）は、それぞれ重み付け回路として機能
し、トランジスタＱ１、Ｑ４のコレクタを共通に負荷抵
抗ＲＬに接続した全体の構成が加算回路として機能して
いることが理解できる。

【００１６】

【発明が解決しようとする課題】しかし、上述した従来
の位相可変回路では、位相可変範囲として９０度しか確
保できないので、それ以上の可変範囲が必要な場合に
は、図８に示す構成を多段に接続しなければならず、回
路規模が増大する。また、出力位相を可変すると、それ
に伴い出力振幅も変化するという問題もある。

【００１７】本発明の目的は、回路規模を増大させずに
出力クロックの位相可変範囲を拡大でき、また出力クロ
ック振幅を一定にしつつ出力クロック位相の変更を可能
にする位相可変回路を提供することにある。

【００１８】

【課題を解決するための手段】図１は、請求項１、２に
記載の発明の原理ブロック図である。

【００１９】請求項１に記載の発明は、抽出クロックか
ら生成された相互に一定の位相差を持つ複数のクロック
信号ａ・・の加算割合を決定する複数の制御信号ｂ・・
を発生する制御信号発生回路１と、複数のクロック信号
ａ・・のそれぞれについての加算割合の重み付けを複数
の制御信号ｂ・・の対応するものによって行う複数の重
み付け回路２・・と、複数の重み付け回路２・・の出力
を加算し抽出クロックに対しある位相差を有する１つの
クロック信号を出力する加算回路３とを備える位相可変
回路において、制御信号発生回路１は、基準となる周期
信号から相互に位相が異なる複数の周期信号を制御信号
として発生することを特徴とする。

【００２０】即ち、請求項１に記載の発明では、制御信
号として、基準となる周期信号から生成した相互に位相
が異なる複数の周期信号を用いる。したがって、加算回
路３の出力クロック位相の変更は、「基準となる周期信
号」から「相互に位相が異なる複数の周期信号」を生成
するタイミングを変更することにより行えるので、回路
規模を増大することなく同一の回路で位相可変範囲を拡
大できる。また、加算割合は、共通の「基準となる周期
信号」に基づき定められるので、加算回路３の出力位相
を変更しても、出力振幅は一定である。

【００２１】請求項２に記載の発明は、請求項１に記載
の位相可変回路において、制御信号発生回路１は、基準
となる周期信号を発生する低周波周期信号発生器１ａ
と、低周波周期信号発生器１ａが出力する低周波周期信
号を互いに異なるタイミングでサンプルし、保持出力す
るサンプルホールド回路１ｂとを備えることを特徴とす
る。

【００２２】即ち、請求項２に記載の発明では、「基準
となる周期信号」として低周波周期信号を用い、それを
一定時間間隔のサンプルホールドパルスでサンプルし、
「相互に位相が異なる複数の周期信号」を制御信号とし
て保持出力する。クロック位相の変更は、低周波周期信
号の発生タイミングとサンプルホールドパルスの発生タ
イミングとの間の位相差の進遅操作によって行うが、低
周波周期信号は、極めて扱いが容易な帯域の信号である
ので、簡単かつ確実にクロック位相の変更が行える。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図２は、請求項１、２に対応する
実施形態の構成例である。本実施形態の位相可変回路
は、４組の差動対(Ｑ１、Ｑ２)(Ｑ４、Ｑ５)(Ｑ７、Ｑ
８)(Ｑ10、Ｑ11)と、それらの定電流源(Ｑ３、ＲＥ)(Ｑ
６、ＲＥ）(Ｑ９、ＲＥ)(Ｑ12、ＲＥ）と、制御信号発生
回路１０と、負荷抵抗ＲＬとを備える。

【００２４】第１の差動対（Ｑ１、Ｑ２）及び定電流源
（Ｑ３、ＲＥ）では、トランジスタＱ１とＱ２のエミッ
タが共にトランジスタＱ３のコレクタに接続され、トラ
ンジスタＱ３のエミッタがエミッタ抵抗ＲＥを介して負
電源に接続される。また、トランジスタＱ２は、コレク
タが接地され、ベースが入力信号の中心値を与える正電
源に接続される。そして、トランジスタＱ１のベースに
クロック信号Ｖi1が印加され、トランジスタＱ３のベー
スに制御信号発生回路１０から制御信号Ｖc1が印加され
る。

【００２５】第２の差動対（Ｑ４、Ｑ５）及び定電流源
（Ｑ６、ＲＥ）では、トランジスタＱ４とＱ５のエミッ
タが共にトランジスタＱ６のコレクタに接続され、トラ
ンジスタＱ６のエミッタがエミッタ抵抗ＲＥを介して負
電源に接続される。また、トランジスタＱ５は、コレク
タが接地され、ベースが入力信号の中心値を与える正電
源に接続される。そして、トランジスタＱ４のベースに
クロック信号Ｖi2が印加され、トランジスタＱ６のベー
スに制御信号発生回路１０から制御信号Ｖc2が印加され
る。

【００２６】第３の差動対（Ｑ７、Ｑ８）及び定電流源
（Ｑ９、ＲＥ）では、トランジスタＱ７とＱ８のエミッ
タが共にトランジスタＱ９のコレクタに接続され、トラ
ンジスタＱ９のエミッタがエミッタ抵抗ＲＥを介して負
電源に接続される。また、トランジスタＱ８は、コレク
タが接地され、ベースが入力信号の中心値を与える正電
源に接続される。そして、トランジスタＱ７のベースに
クロック信号Ｖi3が印加され、トランジスタＱ９のベー
スに制御信号発生回路１０から制御信号Ｖc3が印加され
る。

【００２７】第４の差動対（Ｑ１０、Ｑ１１）及び定電
流源（Ｑ１２、ＲＥ）では、トランジスタＱ１０とＱ１
１のエミッタが共にトランジスタＱ１２のコレクタに接
続され、トランジスタＱ１２のエミッタがエミッタ抵抗
ＲＥを介して負電源に接続される。また、トランジスタ
Ｑ１１は、コレクタコレクタが接地され、ベースが入力
信号の中心値を与える正電源に接続される。そして、ト
ランジスタＱ１０のベースにクロック信号Ｖi4が印加さ
れ、トランジスタＱ１２のベースに制御信号発生回路１
０から制御信号Ｖc4が印加される。

【００２８】また、４つの差動対の相互間では、トラン
ジスタＱ１とＱ４とＱ７とＱ１０のコレクタが共通の負
荷抵抗ＲＬを介して接地される。そして、制御信号発生
回路１０は、低周波周期信号発生器１０ａと、サンプル
ホールドパルス発生器１０ｂと、サンプルホールド回路
１０ｃとで構成される。低周波周期信号発生器１０ａ
は、サンプルホールド回路１０ｃに対し低周波信号を出
力するが、発生する低周波周期信号の発生タイミングを
外部からのシフト信号によって進めたり、遅らしたりす
ることができる。サンプルホールドパルス回路１０ｂ
は、サンプルホールド回路１０ｃに対しサンプルホール
ドパルスを出力するが、本実施形態では、４つのサンプ
ルホールドパルスＰ１、Ｐ２、Ｐ３、Ｐ４を９０度の間
隔でそれぞれ発生する。

【００２９】以上の構成と請求項との対応関係は、次の
ようになっている。制御信号発生回路１には、制御信号
発生回路１０が対応する。低周波周期信号発生器１ｂに
は、低周波周期信号発生器１０ａが対応する。サンプル
ホールド回路１ｂには、サンプルホールド回路１０ｃが
対応する。重み付け回路２・・・には、４組の差動対
(Ｑ１、Ｑ２)(Ｑ４、Ｑ５)(Ｑ７、Ｑ８)(Ｑ１０、Ｑ１
１)及びそれらの定電流源(Ｑ３、ＲＥ)(Ｑ６、ＲＥ）(Ｑ
９、ＲＥ)(Ｑ12、ＲＥ）が対応する。加算回路３には、
トランジスタＱ１、Ｑ４、Ｑ７、Ｑ１０のコレクタを共
通に負荷抵抗ＲＬに接続した全体の構成が対応する。

【００３０】次に、図３〜図６をも参照して本実施形態
の位相可変回路の動作を説明する。図３は、動作説明図
である。図４は、制御信号の位相変化波形図である。図
５は、位相可変範囲の説明図である。図６は、出力波形
図である。

【００３１】サンプルホールドパルス回路１０ｂは、４
つのサンプルホールドパルスＰ１、Ｐ２、Ｐ３、Ｐ４を
９０度の間隔でそれぞれ発生するが、図３では、低周波
周期信号発生器１０ａが発生する低周波周期信号に対
し、サンプルホールドパルスＰ１は正極性の最大値の位
置で発生し、サンプルホールドパルスＰ２は正極性から
負極性に至るゼロクロス点の位置で発生し、サンプルホ
ールドパルスＰ３は負極性の最大値の位置で発生し、サ
ンプルホールドパルスＰ４は負極性から正極性に至るゼ
ロクロス点の位置で発生する場合を示してある。

【００３２】そして、サンプルホールド回路１０ｃで
は、制御信号Ｖc1をサンプルホールドパルスＰ１によっ
て生成し、制御信号Ｖc2をサンプルホールドパルスＰ２
によって生成し、制御信号Ｖc3をサンプルホールドパル
スＰ３によって生成し、制御信号Ｖc4をサンプルホール
ドパルスＰ４によって生成する。４つの制御信号Ｖc1、
Ｖc2、Ｖc3、Ｖc4は、それぞれ振幅は異なるので、従来例
と同様に、クロック信号Ｖi1、Ｖi2、Ｖi3、Ｖi4に対する
加算割合の重み付けが行え、４つのトランジスタＱ１、
Ｑ４、Ｑ７、Ｑ１０のコレクタを共通の負荷抵抗ＲＬで
加算することにより、ある位相のクロック信号を出力で
きる。

【００３３】ここに、４つのサンプルホールドパルスＰ
１、Ｐ２、Ｐ３、Ｐ４の発生間隔を一定にして低周波周
期信号の発生タイミングを進めたり、遅らしたりする
と、それに伴い４つの制御信号Ｖc1、Ｖc2、Ｖc3、Ｖc4の
振幅も変化する。したがって、４つの制御信号Ｖc1、Ｖ
c2、Ｖc3、Ｖc4それぞれの包絡線は、図４に示すような正
弦波形となる。これは、各制御信号の位相変化波形であ
るが、各制御信号が、このように同一の正弦波状に変化
するので、出力クロック位相を変更する場合に、出力ク
ロック振幅は一定となることがわかる。

【００３４】図４において、のタイミングは、制御信
号Ｖc1が正極性の最大値位置、制御信号Ｖc2とＶc4がゼ
ロクロスの位置、制御信号Ｖc3が負極性の最大値位置で
あるが、こののタイミングを起点として４５度間隔
に、、、・・、のタイミングを定めると、のタ
イミングはのタイミングと同一となり、この３６０度
の範囲において出力クロック位相を可変できる。

【００３５】具体的には、図５に示すように、のタ
イミングの位相を、sinωtとすれば９０度進んだでの
位相は、sin{ωt＋(π/２)｝、更に９０度進んだでの
位相は、sin{ωt＋π｝、更に９０度進んだでの位相
は、sin{ωt＋(３π/２)}となる。図６は、タイミング
での出力波形を示す。以上のように、本実施形態
の位相可変回路は、追加せずに同一の回路構成でもって
出力クロックの位相を振幅を変えることなく広範囲に変
更でき、かつ、任意の位相に簡単に調節できる。

【００３６】

【発明の効果】以上説明したように、請求項１に記載の
発明は、制御信号として、基準となる周期信号から生成
した相互に位相が異なる複数の周期信号を用いるので、
回路規模を増大することなく同一の回路で位相可変範囲
を拡大でき、また、出力クロック振幅を一定にしつつ出
力クロック位相を変更できる。請求項２に記載の発明
は、極めて扱いが容易な帯域の信号である低周波周期信
号を用いるので、簡単かつ確実にクロック位相の変更が
行える。

【図面の簡単な説明】

【図１】請求項１、２に記載の発明の原理ブロック図で
ある。

【図２】請求項１、２に対応する実施形態の構成例であ
る。

【図３】実施形態の動作説明図である。

【図４】制御信号の位相変化波形図である。

【図５】位相可変範囲の説明図である。

【図６】出力波形図である。

【図７】光受信器の構成例である。

【図８】可変素子を使用しない従来の位相可変回路の構
成例である。

【図９】従来の位相可変回路の動作説明図である。
（ａ）は制御信号の波形図である。（ｂ）は出力波形図
である。

【符号の説明】

１制御信号発生回路１ａ低周波周期信号発生器１ｂサンプルホールド回路２重み付け回路３加算回路１０制御信号発生回路１０ａ低周波周期信号発生器１０ｂサンプルホールドパルス発生器１０ｃサンプルホールド回路Ｑ１〜Ｑ１２トランジスタＲＬ負荷抵抗

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｂ 10/04 10/06

Claims

【特許請求の範囲】

【請求項１】抽出クロックから生成された相互に一定
の位相差を持つ複数のクロック信号の加算割合を決定す
る複数の制御信号を発生する制御信号発生回路と、前記複数のクロック信号のそれぞれについての加算割合
の重み付けを前記複数の制御信号の対応するものによっ
て行う複数の重み付け回路と、前記複数の重み付け回路の出力を加算し前記抽出クロッ
クに対しある位相差を有する１つのクロック信号を出力
する加算回路とを備える位相可変回路において、前記制御信号発生回路は、基準となる周期信号から相互
に位相が異なる複数の周期信号を前記制御信号として発
生することを特徴とする位相可変回路。
【請求項２】請求項１に記載の位相可変回路におい
て、前記制御信号発生回路は、前記基準となる周期信号を発
生する低周波周期信号発生器と、前記低周波周期信号発
生器が出力する低周波周期信号を互いに異なるタイミン
グでサンプルし、保持出力するサンプルホールド回路と
で構成されることを特徴とする位相可変回路。