JP3087415B2 - Image sensor - Google Patents

Image sensor

Info

Publication number
JP3087415B2
JP3087415B2 JP04020715A JP2071592A JP3087415B2 JP 3087415 B2 JP3087415 B2 JP 3087415B2 JP 04020715 A JP04020715 A JP 04020715A JP 2071592 A JP2071592 A JP 2071592A JP 3087415 B2 JP3087415 B2 JP 3087415B2
Authority
JP
Japan
Prior art keywords
image sensor
layer
photodiode
doping
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04020715A
Other languages
Japanese (ja)
Other versions
JPH05190888A (en
Inventor
純二 岡田
啓志 藤曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP04020715A priority Critical patent/JP3087415B2/en
Publication of JPH05190888A publication Critical patent/JPH05190888A/en
Application granted granted Critical
Publication of JP3087415B2 publication Critical patent/JP3087415B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はファクシミリ等の入力部
に使用されるイメ−ジセンサに係り、特にフォトダイオ
−ドとブロッキングダイオ−ドとを互いの極性が逆向に
なるように直列に接続してなる受光素子をライン状に複
数並べて構成されるイメ−ジセンサの改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor used for an input section of a facsimile or the like, and in particular, a photo diode and a blocking diode are connected in series so that their polarities are opposite to each other. The present invention relates to an improvement in an image sensor configured by arranging a plurality of light receiving elements in a line.

【0002】[0002]

【従来の技術】従来、この種のイメ−ジセンサとして
は、例えば、特開平3−209767号公報に示される
ように、フォトダイオ−ドとブロッキングダイオ−ドと
を互いの極性が逆向きとなるように直列接続してなる受
光素子を複数個ライン状に並べて構成されたものが、既
に公知・周知となっている。図7には、かかるイメ−ジ
センサの1ライン分の等価回路及び駆動回路としてのシ
フトレジスタを接続した状態の回路図が示されており、
以下、同図を参照しつつその動作について概略的に説明
する。このイメ−ジセンサは、フォトダイオ−ドPDと
ブロッキングダイオ−ドBDからなる受光素子Dをライ
ン状に複数並べ、ブロッキングダイオ−ドBDのアノ−
ド側にシフトレジスタ回路SRを接続して構成されてい
るものである。かかる構成において、シフトレジスタ回
路SRが、各フォトダイオ−ドPDに順次信号を印加す
る走査動作を開始すると、フォトダイオ−ドPDはこの
印加電圧によって逆方向にバイアスされて電荷を充電す
る。シフトレジスタ回路SRによる走査が終了すると、
先のフォトダイオ−ドPDの充電電荷はフォダイオ−ド
PDの静電容量とブロッキングダイオ−ドBDの静電容
量とに分配される。そして、走査が一巡する間にフォト
ダイオ−ドPD及びブロッキングダイオ−ドBDに光が
照射されると、その光の照射光量に応じた電荷がフォト
ダイオ−ドPDから放電される。そして、次にリセット
信号(読み出しパルス)がシフトレジスタ回路SRから
各ブロッキングダイオ−ドBDに印加されると、各フォ
トダイオ−ドPDには上述の放電量に応じた電荷が再充
電されるが、この再充電による電流がロ−ディング抵抗
Rを流れることとなるので、この電流により出力端子T
out に生じる電圧を読取り信号として検出するようにな
っているものである。
2. Description of the Related Art Conventionally, as an image sensor of this type, for example, as shown in JP-A-3-209767, a photo diode and a blocking diode have opposite polarities. A plurality of light receiving elements connected in series as described above are arranged in a line shape, and are already known. FIG. 7 is a circuit diagram showing a state where an equivalent circuit for one line of the image sensor and a shift register as a driving circuit are connected.
Hereinafter, the operation will be schematically described with reference to FIG. In this image sensor, a plurality of light receiving elements D each including a photodiode PD and a blocking diode BD are arranged in a line, and an anode of the blocking diode BD is arranged.
The shift register circuit SR is connected to the gate side. In such a configuration, when the shift register circuit SR starts a scanning operation of sequentially applying a signal to each photodiode PD, the photodiode PD is biased in the reverse direction by this applied voltage to charge the charge. When scanning by the shift register circuit SR is completed,
The charge of the photodiode PD is distributed to the capacitance of the photodiode PD and the capacitance of the blocking diode BD. Then, when light is irradiated to the photodiode PD and the blocking diode BD during one round of scanning, charges corresponding to the amount of irradiation of the light are discharged from the photodiode PD. Next, when a reset signal (read pulse) is applied from the shift register circuit SR to each blocking diode BD, each photodiode PD is recharged with a charge corresponding to the above-mentioned discharge amount. Since the current due to this recharging flows through the loading resistor R, this current causes the output terminal T
The voltage generated at out is detected as a read signal.

【0003】[0003]

【発明が解決しようとする課題】上述した従来のイメ−
ジセンサにおいては、ブロッキングダイオ−ドBDの順
方向電流がさほど大きく取れず、フォトダイオ−ドPD
の充電が十分でなくこのため、シフトレジスタ回路SR
からの印加パルス幅を余り小さくできず、したがって高
速駆動ができないばかりか、フォトダイオ−ドPDに十
分な充電が行われないため、例えば、光が照射されない
受光素子にあっては、リセット信号が印加された後、本
来であれば充電電流が流れず出力端子に何等電圧が発生
しないにも拘らず、最初の充電時にブロックキングダイ
オ−ドBDの順方向電流によって十分な充電が行われな
いために、その不足分に相当する充電電流がリセット信
号印加後に流れることとなり、いわゆる残像現象を呈す
る結果を招くという問題があった。
SUMMARY OF THE INVENTION The conventional image described above is used.
In the di-sensor, the forward current of the blocking diode BD is not so large, and the photodiode PD
Of the shift register circuit SR
The pulse width of the pulse cannot be reduced so much that high-speed driving cannot be performed, and the photodiode PD is not sufficiently charged. For example, in the case of a light-receiving element that is not irradiated with light, a reset signal is generated. After the voltage is applied, the charging current does not flow normally and no voltage is generated at the output terminal, but the charging is not sufficiently performed by the forward current of the blocking diode BD during the first charging. In addition, there is a problem that a charging current corresponding to the shortage flows after the reset signal is applied, resulting in a so-called afterimage phenomenon.

【0004】本発明は上記実情に鑑みてなされたもの
で、大きな順方向電流が得られ、高速駆動が可能なイメ
−ジセンサを提供することを目的とするものである。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an image sensor which can obtain a large forward current and can be driven at high speed.

【0005】[0005]

【課題を解決するための手段】上記問題点を解決するた
め本発明に係るイメ−ジセンサは、一端が読取り回路に
接続される第1のフォトダイオ−ドと一端が駆動信号を
発生する回路に接続される第2のフォトダイオ−ドとを
互いの極性が逆向きとなるように直列に接続されてなる
受光素子を、基板上にライン状に複数個並設してアレイ
を形成してなるイメ−ジセンサにおいて、前記第1及び
第2のフォトダイオ−ドは、不純物が注入されていない
水素化アモルファスシリコンからなる非ド−プ層と、不
純物が注入された水素化アモルファスシリコンからなる
第2のド−プ層及び不純物が注入された水素化アモルフ
ァスシリコンからなる第1のド−プ層とを受光側から順
に積層してなる光電変換部を有し、前記第2のド−プ層
は1Mオ−ムcm以上の体積抵抗率を有し、前記第1の
ド−プ層は1Kオ−ムcm以下の体積抵抗率を有し且つ
前記第2のド−プ層と反対側の面側はオ−ミック接合を
形成してなるものである。
In order to solve the above-mentioned problems, an image sensor according to the present invention comprises a first photodiode having one end connected to a reading circuit and a circuit having one end generating a drive signal. An array is formed by arranging a plurality of light receiving elements, which are connected in series with a second photodiode to be connected so that their polarities are opposite to each other, in a line on a substrate. In the image sensor, the first and second photodiodes are a non-doped layer made of hydrogenated amorphous silicon into which impurities are not implanted, and a second layer made of hydrogenated amorphous silicon into which impurities are implanted. And a first doping layer made of hydrogenated amorphous silicon into which impurities have been implanted, in order from the light-receiving side. 1M ohm cm The first doping layer has a volume resistivity of 1 K ohm cm or less and the surface side opposite to the second doping layer has an ohmic resistance. It is formed by forming a junction.

【0006】[0006]

【作用】フォトダイオ−ドの光電変換部は、体積抵抗率
が比較的小さい、すなわち不純物の注入量が比較的多い
第1のド−プ層と、体積抵抗率が比較的大きい、すなわ
ち不純物の注入量が比較的少ない第2のド−プ層とを有
してなるため、不純物注入量の増加に伴い大きくなる電
子の移動度と、不純物注入量の増加に伴い低下する電子
の寿命との妥協点において、全体的に電子の移動度が従
来に比して向上する結果、フォトダイ−ドの順方向電流
の増大となるものである。
The photoelectric conversion portion of the photodiode has a first doping layer having a relatively small volume resistivity, that is, a relatively large amount of impurities injected, and a first doping layer having a relatively large volume resistivity, that is, having a relatively large volume resistivity. Since the second doping layer having a relatively small injection amount is provided, the mobility of electrons that increases with an increase in the impurity injection amount and the electron lifetime that decreases with an increase in the impurity injection amount are reduced. At the compromise, the overall improvement in electron mobility as compared to the prior art results in an increase in the forward current of the photodiode.

【0007】[0007]

【実施例】以下、本発明に係る表示素子の一実施例につ
いて図1乃至図3を参照しつつ説明する。ここで図1
は、図2に示された本発明に係るイメ−ジセンサのAA
線断面図、図2は本発明に係るイメ−ジセンサの一実施
例を示す平面図、図3は本実施例のイメ−ジセンサの製
造プロセスを説明するための縦断面図である。本実施例
のイメ−ジセンサは、互いに極性が逆向きとなるよう直
列接続された第1のフォトダイオ−ド1とブロッキング
ダイオ−ドとしての第2のフォトダイオ−ド2とからな
る受光素子3を、透明基板4上にライン状に複数個並べ
てなるものである(図2参照)。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the display device according to the present invention will be described below with reference to FIGS. Here, FIG.
Is an AA of the image sensor according to the present invention shown in FIG.
FIG. 2 is a plan view showing one embodiment of the image sensor according to the present invention, and FIG. 3 is a longitudinal sectional view for explaining a manufacturing process of the image sensor of the present embodiment. The image sensor according to the present embodiment has a light receiving element 3 including a first photodiode 1 and a second photodiode 2 as a blocking diode connected in series so that the polarities thereof are opposite to each other. Are arranged in a line on the transparent substrate 4 (see FIG. 2).

【0008】本実施例における第1のフォトダイオ−ド
1及び第2のフォトダイオ−ド2は共に同一の構成を有
しており、透明基板4側にクロム(Cr)等からなる共
通の金属電極5を配している。そして、この金属電極5
上へ第1のド−プ層6a,6b、第2のド−プ層7a,
7b、非ド−プ層8a,8b及び酸化インジウム・スズ
等からなる透明電極9a,9bが順に積層され、さら
に、これら透明電極9a,9b等を覆うようにポリイミ
ド等の絶縁材からなる絶縁層10が積層されてなるもの
である。そして、第1ド−プ層6a,6b、第2のド−
プ層7a,7b及び非ド−プ層8a,8bによって光電
変換部15a,15bがそれぞれ構成されているもので
ある。
The first photodiode 1 and the second photodiode 2 in this embodiment have the same structure, and a common metal such as chromium (Cr) is provided on the transparent substrate 4 side. An electrode 5 is provided. And this metal electrode 5
The first doping layers 6a, 6b, the second doping layers 7a,
7b, non-doped layers 8a and 8b, and transparent electrodes 9a and 9b made of indium tin oxide or the like are sequentially laminated, and an insulating layer made of an insulating material such as polyimide is formed so as to cover these transparent electrodes 9a and 9b. 10 are laminated. Then, the first doping layers 6a and 6b and the second
The photoelectric conversion units 15a and 15b are respectively constituted by the gate layers 7a and 7b and the non-doped layers 8a and 8b.

【0009】第1のド−プ層6a,6b及び第2のド−
プ層7a,7bは共に、水素化アモルファスシリコン
(a−Si:H)層からなる点で共通するが、本実施例
の第2のド−プ層7a,7bを形成する水素化アモルフ
ァスシリコン層は1Mオ−ムcm以上の体積抵抗率を有
するものであるのに対し、第1のド−プ層6a,6aに
おいては、この第1のド−プ層6a,6bを形成する水
素化アモルファスシリコン層の体積抵抗率は、1Kオ−
ムcm以下に設定されたものである。尚、第2のド−プ
層7a,7bを形成する水素化アモルファスシリコン層
の体積抵抗率としては、10Mオ−ムcm程度が最も好
適であり、また、第1のド−プ層6a,6bを形成する
水素化アモルファスシリコン層の体積抵抗率としては、
100オ−ムcm程度が好適である。
The first doping layers 6a and 6b and the second doping layer
Although both of the gate layers 7a and 7b are common in that they are made of a hydrogenated amorphous silicon (a-Si: H) layer, the hydrogenated amorphous silicon layer forming the second dope layers 7a and 7b of this embodiment is common. Has a volume resistivity of 1 M ohm cm or more, whereas the first doping layers 6a, 6a have a hydrogenated amorphous material forming the first doping layers 6a, 6b. The volume resistivity of the silicon layer is 1K-
Is set to less than cm. Incidentally, the volume resistivity of the hydrogenated amorphous silicon layer forming the second dope layers 7a and 7b is most preferably about 10 M ohm cm. The volume resistivity of the hydrogenated amorphous silicon layer forming 6b is as follows:
About 100 ohm cm is preferred.

【0010】また、絶縁層10には、透明電極9a,9
bが位置する適宜な部位にコンタクト孔11a,11b
が形成されており、コンタクト孔11aを介して絶縁層
10の上部に設けられアルミニウム等からなる共通電極
12が透明電極9aに接続される一方、同じく絶縁層1
0の上部に設けられアルミニウム等からなる引き出し配
線13がコンタクト孔11bを介して透明電極9bと接
続されている。尚、第2のフォトダイオ−ド2のアノ−
ド側(透明電極9b側)と読みだし回路(例えば、図7
に示されたシフトレジスタ回路SR等)とを接続する個
別電極14(図2参照)も、上述の共通電極12及び引
き出し配線13と同様にして絶縁層10に形成されたコ
ンタクト孔11cを介して引き出し配線13に接続され
ている(図2参照)。
The insulating layer 10 includes transparent electrodes 9a, 9
contact holes 11a and 11b
And a common electrode 12 made of aluminum or the like provided on the insulating layer 10 through the contact hole 11a is connected to the transparent electrode 9a.
The lead wiring 13 made of aluminum or the like provided on the upper portion of the transparent electrode 9b is connected to the transparent electrode 9b via the contact hole 11b. The anode of the second photodiode 2
7 (transparent electrode 9b side) and a read circuit (for example, FIG.
2 (see FIG. 2) via the contact holes 11c formed in the insulating layer 10 in the same manner as the common electrode 12 and the lead-out wiring 13 described above. It is connected to the lead wiring 13 (see FIG. 2).

【0011】次に、このイメ−ジセンサの製造プロセス
について図3を参照しつつ説明する。 先ず、蒸着法又
はスパッタ法によりクロム等から成る金属膜5´を例え
ば700オングストロ−ム程度の膜厚でガラス等から成
る透明基板4上に着膜し、フォトリソ法により金属電極
5及び個別電極線14を形成する(図3(a)参照)。
Next, a manufacturing process of the image sensor will be described with reference to FIG. First, a metal film 5 'made of chromium or the like is deposited on a transparent substrate 4 made of glass or the like with a thickness of, for example, about 700 angstroms by a vapor deposition method or a sputtering method. 14 are formed (see FIG. 3A).

【0012】次いで、P−CVD法により、第1のド−
プ層6a,6bとなるa−Si:H膜6を1000オン
グストロ−ム程度の膜厚に、第2のド−プ層7a,7b
となるa−Si:H膜7及び非ド−プ層8a,8bとな
るノンド−プのa−Si:H膜8を順に全面着膜する
(図3(b)参照)。その後、透明電極9a,9bとな
る酸化インジウム錫からなる透明導電膜をスパッタ法に
より800オングストロ−ム程度の膜厚で着膜し、フォ
トリソ法により透明電極9a,9bを形成する(図3
(c)参照)。ここで、第2ド−プ層7a,7bと非ド
−プ層8a,8bとの膜厚は、先ず、両者の膜厚の和が
0.3〜2μm程度となるようにし、且つ第2のド−プ
層7a,7bの膜厚が非ド−プ層8a,8bの膜厚より
厚くなるようにする。また、第1のド−プ層6a,6
b、すなわち、不純物が注入されたa−Si:H膜6
は、100%のシラシン(SiH4 )ガス中にホスフィ
ン(PH3)ガスを0.1〜1%ド−ピングしたガスを
用いて作製する。この際、ホスフィンガスのド−ピング
量としては、1%程度が好適であり、この場合、完成し
た第1のド−プ層6a,6bの体積抵抗率は、100オ
−ムcm程度となることが確認されている。さらに、第
2のド−プ層7a,7b、すなわち、不純物が注入され
たa−Si:H膜7は、100%のシラン(SiH4
ガス中にホスフィン(PH3 )ガスを1ppm以下でド
−ピングしたガスを用いて作成する。このホスフィンガ
スのド−ピング量としては、0.1ppm程度が好適で
あり、この場合に完成した第1のド−プ層6a,6bの
体積抵抗率は、10Mオ−ムcm程度となることが確認
されている。
Next, the first dopant is formed by the P-CVD method.
The a-Si: H film 6 serving as the gate layers 6a and 6b is formed to a thickness of about 1000 angstroms and the second doping layers 7a and 7b are formed.
An a-Si: H film 7 to be formed and a non-doped a-Si: H film 8 to be non-doped layers 8a and 8b are sequentially deposited on the entire surface (see FIG. 3B). Thereafter, a transparent conductive film made of indium tin oxide to be the transparent electrodes 9a and 9b is deposited to a thickness of about 800 angstroms by sputtering, and the transparent electrodes 9a and 9b are formed by photolithography (FIG. 3).
(C)). Here, the thicknesses of the second doping layers 7a and 7b and the non-doping layers 8a and 8b are set so that the sum of the thicknesses of both layers is about 0.3 to 2 μm. The thickness of the doped layers 7a and 7b is made larger than the thickness of the non-doped layers 8a and 8b. Also, the first doping layers 6a, 6a
b, that is, an a-Si: H film 6 into which impurities are implanted.
Is manufactured using a gas obtained by doping a phosphine (PH 3 ) gas in a concentration of 0.1 to 1% in a 100% silasin (SiH 4 ) gas. At this time, the doping amount of the phosphine gas is preferably about 1%. In this case, the volume resistivity of the completed first doping layers 6a and 6b is about 100 ohm cm. That has been confirmed. Further, the second doping layers 7a and 7b, that is, the a-Si: H film 7 into which the impurities are implanted are made of 100% silane (SiH 4 ).
The gas is prepared by using a gas obtained by doping a phosphine (PH 3 ) gas at a concentration of 1 ppm or less. The doping amount of the phosphine gas is preferably about 0.1 ppm. In this case, the volume resistivity of the completed first doping layers 6a and 6b is about 10 M ohm cm. Has been confirmed.

【0013】また、上述の第1のド−プ層6a,6b等
の着膜条件としては、透明基板4の温度を180〜35
0℃とするのが好ましい。さらに、第1のド−プ層6
a,6bをなすa−Si:H膜6、第2のド−プ層7
a,7bをなすa−Si:H膜7及び非ド−プ層8a,
8bをなすa−Si:H膜8は、連続した2つ以上の反
応層で着膜するが、反応層が単層の場合において一度真
空を破った際には、BHF(バッファ−ドフッ酸)で第
1のド−プ層6a,6b上の酸化膜を除去した後に、第
2のド−プ層7a,7bをなすa−Si:H膜7を着膜
をし、その後、第2のド−プ層7a,7b上の酸化膜を
除去して、非ド−プ層8a,8bをなすa−Si:Hの
着膜8を行う。
The conditions for depositing the first doping layers 6a and 6b are as follows.
The temperature is preferably set to 0 ° C. Further, the first doping layer 6
a-Si: H film 6 forming a and 6b, second dope layer 7
The a-Si: H film 7 and the non-doped layers 8a,
The a-Si: H film 8 forming the layer 8b is deposited with two or more reaction layers in succession, but when the reaction layer is a single layer, once the vacuum is broken, BHF (buffer-dehydrofluoric acid) is used. After removing the oxide film on the first doping layers 6a and 6b, an a-Si: H film 7 forming the second doping layers 7a and 7b is deposited, and then the second The oxide film on the doped layers 7a and 7b is removed, and a film 8 of a-Si: H forming the non-doped layers 8a and 8b is formed.

【0014】そして、上述した着膜終了後は、ドライエ
ッチングにより光電変換部15a,15bの形状を整え
る(図3(c)参照)。尚、ドライエッチングは、CF
4、SF6等のガスを用いて行う。次に、ポリイミド
(日立化成(株)製の商品名「PIX−1400」、同
「PIX−8803」、東レ(株)製の商品名「フォト
ニ−ス」等が好適)をロ−ルコ−ト又はスピンコ−トで
1μm程度の膜厚で塗布することにより絶縁層10が完
成する(図3(e)参照)。最後に、アルミニウム等の
金属材を蒸着法又はスパッタリング法により1μm程度
に着膜した後、フォトリソ法により共通電極12及び引
き出し配線13が形成する。
After completion of the above-described film deposition, the shapes of the photoelectric conversion units 15a and 15b are adjusted by dry etching (see FIG. 3C). In addition, dry etching is CF
4, using a gas such as SF6. Next, roll coat of polyimide (preferably "PIX-1400" and "PIX-8803" manufactured by Hitachi Chemical Co., Ltd., "Photonice" manufactured by Toray Industries, Inc.) is used. Alternatively, the insulating layer 10 is completed by spin coating with a thickness of about 1 μm (see FIG. 3E). Finally, a metal material such as aluminum is deposited to a thickness of about 1 μm by a vapor deposition method or a sputtering method, and then the common electrode 12 and the lead wiring 13 are formed by a photolithography method.

【0015】図5には本実施例のイメ−ジセンサの順方
向電流特性が、図6には本実施例のイメ−ジセンサの逆
方向電流特性がそれぞれ示されており、以下、同図を参
照しつつ本実施例のイメ−ジセンサの電気的特性につい
て説明する。先ず、図5には、本実施例のイメ−ジセン
サの順方向電流特性曲線が実線により、また、本実施例
の第2のド−プ層7a,7bを無くし、光電変換部15
a,15bを第1のド−プ層6a,6b及び非ド−プ層
8a,8aにより構成したイメ−ジセンサの特性曲線が
二点鎖線によりそれぞれ示されている。両特性曲線を比
較してみると、本実施例のイメ−ジセンサの順方向電流
特性は、第2のド−プ層7a,7bを有しないイメ−ジ
センサすなわち、不純物を注入したa−Si:H層が一
つである従来構成のイメ−ジセンサの順方向電流特性に
比して確実に大きくなっていることが解る。
FIG. 5 shows the forward current characteristic of the image sensor of the present embodiment, and FIG. 6 shows the reverse current characteristic of the image sensor of the present embodiment. The electrical characteristics of the image sensor according to this embodiment will be described. First, in FIG. 5, the forward current characteristic curve of the image sensor of this embodiment is shown by a solid line, and the second doping layers 7a and 7b of this embodiment are eliminated, and the photoelectric conversion unit 15 is formed.
The characteristic curves of the image sensor having the first and second doping layers 6a and 6b and the non-doping layers 8a and 8a are shown by two-dot chain lines, respectively. Comparing the two characteristic curves, the forward current characteristic of the image sensor of the present embodiment is such that the image sensor does not have the second doping layers 7a and 7b, that is, a-Si doped with impurities: It can be seen that it is surely larger than the forward current characteristic of the image sensor of the conventional configuration having one H layer.

【0016】図6には、本実施例のイメ−ジセンサの逆
方向電流特性が実線により、また、図1に示された構成
のイメ−ジセンサにおいて非ド−プ層8a,8bを除い
た状態における逆方向電流特性が二点鎖線によりそれぞ
れ示されている。同図において一番上(同図において紙
面上側)の実線の曲線は、本実施例のイメ−ジセンサに
100ルックスの白色光を照射した状態(図5において
「PHOTO」と記載)における逆方向電流特性を示し
ており、印加電圧の大きさに拘らず略一定の特性が得ら
れている。また、同図の比較的下方に示された実線の特
性曲線は、本実施例のイメ−ジセンサが光の照射を受け
ない状態(図6おいて「DARK」と記載)における逆
方向電流特性を表しており、同図において二点鎖線で示
された非ド−プ層8a,8bを有しない構成のイメ−ジ
センサのDARK状態における逆電流特性に比して、逆
方向電流がかなり小さくなっていることが解る。すなわ
ち、この特性の違いにより非ド−プ層8a,8bは、D
ARK時の逆方向電流を抑圧する役割を果たしているこ
とが解る。
FIG. 6 shows the reverse current characteristic of the image sensor of this embodiment by a solid line, and shows a state where the non-doped layers 8a and 8b are removed from the image sensor having the structure shown in FIG. Are shown by the two-dot chain line. In the same figure, the uppermost solid curve (the upper side of the paper in the figure) is a reverse current in a state in which the image sensor of this embodiment is irradiated with white light of 100 lux (in FIG. 5, described as "PHOTO"). The characteristics are shown, and substantially constant characteristics are obtained regardless of the magnitude of the applied voltage. The solid line characteristic curve shown relatively low in the figure shows the reverse current characteristic when the image sensor of this embodiment is not irradiated with light (denoted as "DARK" in FIG. 6). The reverse current is considerably smaller than the reverse current characteristic in the DARK state of the image sensor having no non-doped layers 8a and 8b shown by the two-dot chain line in FIG. I understand that there is. That is, due to this difference in characteristics, the non-doped layers 8a and 8b
It can be seen that it plays a role of suppressing the reverse current at the time of ARK.

【0017】上述の実施例においては、光電変換部15
a,15bに不純物の注入量が比較的多い第1のド−プ
層6a,6bに加えて第2のド−プ層7a,7bを設け
ることにより、不純物の注入量の増加に伴い速くなる傾
向にある電子の移動度と、不純物の注入量の増加に伴い
低下する傾向にある電子の寿命との妥協点を得ることが
できるようにしたので、その結果、第2のフォトダイオ
−ド2の順方向電流値を従来に比して大きく確保できる
という効果を奏するものである。
In the above embodiment, the photoelectric conversion unit 15
By providing the second doping layers 7a and 7b in addition to the first doping layers 6a and 6b having a relatively large amount of impurity implantation into the layers a and 15b, the speed increases as the amount of impurity implantation increases. A compromise between the tendency of electron mobility and the lifetime of electrons which tends to decrease with an increase in the amount of impurity implanted can be obtained. As a result, the second photodiode 2 can be obtained. Has the effect that a larger forward current value can be ensured than in the prior art.

【0018】また、第2のド−プ層7a、7bと透明電
極9a,9bとの間に非ド−プ層8a,8bを設ける構
成とすることにより、不純物の注入量が少ない第2のド
−プ層7a,7bを設けたことに伴う逆方向電流の増加
を押さえることができるイメ−ジセンサとなる。
Further, by providing the non-doped layers 8a and 8b between the second doped layers 7a and 7b and the transparent electrodes 9a and 9b, the second impurity with a small amount of impurities is injected. The image sensor can suppress an increase in the reverse current due to the provision of the doped layers 7a and 7b.

【0019】図4には、他の実施例における断面図が示
されており、以下、同図を参照しつつその内容について
説明する。尚、図1及び図2で説明した実施例と同一の
構成要素には同一符号を付してその説明を省略し、以
下、異なる点を中心に説明する。この実施例において
は、金属電極16及び第1のド−プ層17a,17bの
長手軸方向(図4において紙面左右方向)の寸法を、図
1で説明したイメ−ジセンサのそれに比べて短く設定し
た点が異なっているものである。すなわち、図1で説明
したイメ−ジセンサにおいては、金属電極5及び第1の
ド−プ層6a,6bが共通電極12及び引き出し配線1
3の下部まで延設されて、第1のフォトダイオ−ド1又
は第2のフォトダイオ−ド2となっている。したがっ
て、共通電極12の下部又は引き出し配線13の下部に
位置する部位は、これらにより上方(図1において紙面
上側)からの光の入射が遮られることとなるので、この
部分はフォトダイオ−ドとしての役割を果さずにむしろ
付加容量して作用するため、充電の際、フォトダイオ−
ド自体に蓄積される電荷量が少なくなるために、イメ−
ジセンサとしてさほど大出力が得られないきらいがあ
る。
FIG. 4 is a cross-sectional view of another embodiment. The contents will be described below with reference to FIG. The same components as those in the embodiment described with reference to FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof will be omitted. Hereinafter, different points will be mainly described. In this embodiment, the dimensions of the metal electrode 16 and the first dope layers 17a and 17b in the longitudinal axis direction (the horizontal direction in FIG. 4) are set shorter than those of the image sensor described with reference to FIG. Is different. That is, in the image sensor described with reference to FIG. 1, the metal electrode 5 and the first doping layers 6a and 6b are formed by the common electrode 12 and the lead-out line 1.
The first photodiode 1 or the second photodiode 2 is extended to the lower part of the third photodiode 3. Therefore, a portion located below the common electrode 12 or a portion below the lead-out wiring 13 blocks light from entering from above (upper side in FIG. 1), and this portion is used as a photodiode. It does not fulfill the role of a capacitor, but rather acts as an additional capacitor.
Since the amount of charge stored in the node itself is small,
There is a tendency that a large output cannot be obtained as a disensor.

【0020】これに対し、図4に示された他の実施例に
おいては、金属電極16及び第1のド−プ層17a,1
7bが共通電極12と引き出し配線13との間に位置す
るように配置されている。したがって、第1及び第2の
フォトダイオ−ド1,2は、図1に説明したような共通
電極12又は引き出し配線13で遮光される領域を有し
ない構成となり、このため図1で説明したイメ−ジセン
サに比して付加容量が小さくなるので、それだけ良好な
出力特性を有するイメ−ジセンサとなるものである。
On the other hand, in another embodiment shown in FIG. 4, the metal electrode 16 and the first doping layers 17a, 1
7b is arranged so as to be located between the common electrode 12 and the extraction wiring 13. Therefore, the first and second photodiodes 1 and 2 do not have a region that is shielded from light by the common electrode 12 or the lead-out wiring 13 as described in FIG. 1, and therefore, the image described in FIG. -Since the additional capacitance is smaller than that of the image sensor, the image sensor has good output characteristics.

【0021】この実施例においては、光電変換部15
a,15bの構成は図1で説明した先のイメ−ジセンサ
と基本的に同様であるので、先のイメ−ジセンサと同様
な作用効果を生ずるものとなるものである。
In this embodiment, the photoelectric conversion unit 15
Since the configurations of a and 15b are basically the same as those of the image sensor described with reference to FIG. 1, the same operation and effect as those of the image sensor described above can be obtained.

【0022】尚、上述のいずれの実施例におけるイメ−
ジセンサにおいても、その電気的動作は、従来のイメ−
ジセンサと基本的に変わるところがないので、ここでの
詳細な説明は省略するが、本実施例における第1のフォ
トダイオ−ド1は、図7のPDに、第2のフォトダイオ
−ド2は図7のBDにそれぞれ対応しているものであ
る。
Incidentally, the image in any of the above embodiments is described.
The electrical operation of the di-sensor is the same as that of the conventional image sensor.
Although the detailed description is omitted here since there is basically no difference from the di-sensor, the first photodiode 1 in the present embodiment is a PD of FIG. These correspond to the BDs in FIG.

【0023】[0023]

【発明の効果】本発明によれば、光電変換部を体積抵抗
率が比較的に小さい第1のド−プ層と体積抵抗率が比較
的に大きい第2のド−プ層とを設ける構成とすることに
より、不純物の注入量、すなわち体積抵抗率の増大と共
に増加する傾向にある電子の速度と、不純物の注入量の
増加と共に低下する傾向にある電子の寿命との妥協点を
得ることができるようにしたので、フォトダイオ−ドの
順方向電流値を従来に比して大きくすることができる。
また、従来に比し順方向電流が大きいので、駆動パルス
の幅を小さくすることができ、このため従来に比べより
高速駆動が可能となるものである。さらに、光電変換部
の第2のド−プ層の電極側には不純物が注入されていな
い非ド−プ層を設けるようにしたことにより、逆方向電
流を抑圧することができるので、順方向電流の増大と伴
いフォトダイオ−ドとしての電気的特性が向上するとい
う効果を奏するものである。
According to the present invention, the photoelectric conversion unit is provided with a first doping layer having a relatively small volume resistivity and a second doping layer having a relatively large volume resistivity. As a result, it is possible to obtain a compromise between the electron injection amount, that is, the electron velocity that tends to increase as the volume resistivity increases, and the electron lifetime that tends to decrease as the impurity injection amount increases. As a result, the forward current value of the photodiode can be increased as compared with the conventional case.
In addition, since the forward current is larger than in the conventional case, the width of the drive pulse can be reduced, so that higher-speed driving can be performed as compared with the related art. Further, by providing a non-doped layer in which impurities are not implanted on the electrode side of the second doped layer of the photoelectric conversion unit, a reverse current can be suppressed, so that a forward current can be suppressed. This has the effect of improving the electrical characteristics of the photodiode as the current increases.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係るイメ−ジセンサの一実施例を示
す縦断面図であり、図2のAA線断面図である。
FIG. 1 is a longitudinal sectional view showing one embodiment of an image sensor according to the present invention, and is a sectional view taken along line AA of FIG.

【図2】 本発明に係るイメ−ジセンサの一実施例を示
す平面図である。
FIG. 2 is a plan view showing one embodiment of an image sensor according to the present invention.

【図3】 本発明に係るイメ−ジセンサの製造プロセス
を説明するための縦断面図である。
FIG. 3 is a longitudinal sectional view for explaining a manufacturing process of the image sensor according to the present invention.

【図4】 本発明に係るイメ−ジセンサの他の実施例を
示す縦断面図である。
FIG. 4 is a longitudinal sectional view showing another embodiment of the image sensor according to the present invention.

【図5】 本発明に係るイメジ−センサ及び従来のイメ
−ジセンサの逆方向電流特性を説明するための特性線図
である。
FIG. 5 is a characteristic diagram for explaining reverse current characteristics of the image sensor according to the present invention and a conventional image sensor.

【図6】 本発明に係るイメ−ジセンサの逆方向電流特
性を説明するための特性線図である。
FIG. 6 is a characteristic diagram for explaining a reverse current characteristic of the image sensor according to the present invention.

【図7】 イメ−ジセンサの動作を説明するための従来
の回路図である。
FIG. 7 is a conventional circuit diagram for explaining the operation of the image sensor.

【符号の説明】[Explanation of symbols]

1…第1のフォトダイオ−ド、 2…第2のフォトダイ
オ−ド、 3…受光素子、5…金属電極、 6a,6b
…第1のド−プ層、 7a,7b…第2のド−プ層、
8a,8b…非ド−プ層、9a,9b…透明電極、 1
5a,15b…光電変換部、 16…金属電極、 17
a,17b…第1のドープ層
DESCRIPTION OF SYMBOLS 1 ... 1st photodiode, 2 ... 2nd photodiode, 3 ... Light receiving element, 5 ... Metal electrode, 6a, 6b
... a first dope layer, 7a, 7b ... a second dope layer,
8a, 8b: non-doped layer, 9a, 9b: transparent electrode, 1
5a, 15b: photoelectric conversion unit, 16: metal electrode, 17
a, 17b... first doped layer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 31/10 - 31/119 H01L 27/14 - 27/148 ──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 31/10-31/119 H01L 27/14-27/148

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一端が読取り回路に接続される第1のフ
ォトダイオ−ドと一端が駆動信号を発生する回路に接続
される第2のフォトダイオ−ドとを互いの極性が逆向き
となるように直列に接続されてなる受光素子を、基板上
にライン状に複数個並設してアレイを形成してなるイメ
−ジセンサにおいて、前記第1及び第2のフォトダイオ
−ドは、不純物が注入されていない水素化アモルファス
シリコンからなる非ド−プ層と、不純物が注入された水
素化アモルファスシリコンからなる第2のド−プ層及び
不純物が注入された水素化アモルファスシリコンからな
る第1のド−プ層とを受光側から順に積層してなる光電
変換部を有し、前記第2のド−プ層は1Mオ−ムcm以
上の体積抵抗率を有し、前記第1のド−プ層は1Kオ−
ムcm以下の体積抵抗率を有し且つ前記第2のド−プ層
と反対側の面側はオ−ミック接合を形成してなることを
特徴とするイメ−ジセンサ。
1. A first photodiode having one end connected to a reading circuit and a second photodiode having one end connected to a circuit for generating a drive signal have opposite polarities. In the image sensor in which a plurality of light receiving elements connected in series as described above are arranged in a line on a substrate to form an array, the first and second photodiodes contain impurities. A non-doped layer of hydrogenated amorphous silicon not implanted, a second doped layer of hydrogenated amorphous silicon doped with impurities, and a first doped layer of hydrogenated amorphous silicon doped with impurities. And a photoelectric conversion portion formed by laminating a doping layer in order from the light receiving side. The second doping layer has a volume resistivity of 1 M ohm cm or more. Layer is 1K
An image sensor having a volume resistivity of less than or equal to cm and an ohmic junction formed on the surface side opposite to the second doping layer.
JP04020715A 1992-01-10 1992-01-10 Image sensor Expired - Fee Related JP3087415B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04020715A JP3087415B2 (en) 1992-01-10 1992-01-10 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04020715A JP3087415B2 (en) 1992-01-10 1992-01-10 Image sensor

Publications (2)

Publication Number Publication Date
JPH05190888A JPH05190888A (en) 1993-07-30
JP3087415B2 true JP3087415B2 (en) 2000-09-11

Family

ID=12034860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04020715A Expired - Fee Related JP3087415B2 (en) 1992-01-10 1992-01-10 Image sensor

Country Status (1)

Country Link
JP (1) JP3087415B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588647B1 (en) * 2021-05-17 2023-10-13 이강인 Folding structure for table and table including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102588647B1 (en) * 2021-05-17 2023-10-13 이강인 Folding structure for table and table including the same

Also Published As

Publication number Publication date
JPH05190888A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
CA1207419A (en) Photosensor
US8791419B2 (en) High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
US6407393B1 (en) X-ray image sensor and method for fabricating the same
JP2002314061A (en) Solid-state image sensing device and its manufacturing method
US4907054A (en) Matrix of photosensitive elements combining a phototransistor with a storage capacitor
JPH0449651A (en) Mos(mis) type capacitor
US6462344B1 (en) X-ray image detector and a method for fabricating the same
JPH05167056A (en) Lamination-type solid-state image sensing device
JP3087415B2 (en) Image sensor
JPH09275201A (en) Solid-state image pick up device
JPH0522516A (en) Image sensor
JPH02128468A (en) Solid-state image sensing device and manufacture thereof
JPH0666920B2 (en) Imaging device
JPH05326912A (en) Image sensor
JP2509592B2 (en) Stacked solid-state imaging device
JPH01295458A (en) Laminated type solid-state image sensing device
JPH04153623A (en) Wiring structure
US5308969A (en) Image sensor
JP2993101B2 (en) Image sensor
EP0309542A1 (en) Charge-coupled device with dual layer electrodes
JP2002334983A (en) Laminated type solid-state imaging device and camera using the same
JPS61129858A (en) Semiconductor device
JPH07335936A (en) Optoelectric transducer
JPH0467675A (en) Image sensor
KR900001220Y1 (en) Image storage device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees